CN104966697A - Tft基板结构及其制作方法 - Google Patents
Tft基板结构及其制作方法 Download PDFInfo
- Publication number
- CN104966697A CN104966697A CN201510411724.XA CN201510411724A CN104966697A CN 104966697 A CN104966697 A CN 104966697A CN 201510411724 A CN201510411724 A CN 201510411724A CN 104966697 A CN104966697 A CN 104966697A
- Authority
- CN
- China
- Prior art keywords
- oxide semiconductor
- metal
- layer
- amorphous silicon
- silicon layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 98
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 20
- 239000004065 semiconductor Substances 0.000 claims abstract description 93
- 229910044991 metal oxide Inorganic materials 0.000 claims abstract description 86
- 150000004706 metal oxides Chemical class 0.000 claims abstract description 86
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 77
- 238000000034 method Methods 0.000 claims abstract description 44
- 229910052751 metal Inorganic materials 0.000 claims abstract description 36
- 239000002184 metal Substances 0.000 claims abstract description 36
- 239000000463 material Substances 0.000 claims description 15
- 239000012212 insulator Substances 0.000 claims description 14
- 230000015572 biosynthetic process Effects 0.000 claims description 8
- 230000004888 barrier function Effects 0.000 claims description 6
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 5
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims description 5
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 5
- 239000004411 aluminium Substances 0.000 claims description 5
- 229910052782 aluminium Inorganic materials 0.000 claims description 5
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 5
- 238000005229 chemical vapour deposition Methods 0.000 claims description 5
- 229910052802 copper Inorganic materials 0.000 claims description 5
- 239000010949 copper Substances 0.000 claims description 5
- 238000000151 deposition Methods 0.000 claims description 5
- 230000008021 deposition Effects 0.000 claims description 5
- 229910052750 molybdenum Inorganic materials 0.000 claims description 5
- 239000011733 molybdenum Substances 0.000 claims description 5
- 239000010936 titanium Substances 0.000 claims description 5
- 229910052719 titanium Inorganic materials 0.000 claims description 5
- 238000005530 etching Methods 0.000 claims description 4
- 239000011521 glass Substances 0.000 claims description 4
- 238000001312 dry etching Methods 0.000 claims description 3
- 238000004381 surface treatment Methods 0.000 claims description 3
- 238000001039 wet etching Methods 0.000 claims description 3
- 238000005036 potential barrier Methods 0.000 abstract description 9
- 150000002500 ions Chemical class 0.000 abstract description 7
- 230000007547 defect Effects 0.000 abstract description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 238000005240 physical vapour deposition Methods 0.000 description 3
- 238000002360 preparation method Methods 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 229910003437 indium oxide Inorganic materials 0.000 description 1
- PJXISJQVUVHSOJ-UHFFFAOYSA-N indium(iii) oxide Chemical compound [O-2].[O-2].[O-2].[In+3].[In+3] PJXISJQVUVHSOJ-UHFFFAOYSA-N 0.000 description 1
- 238000005381 potential energy Methods 0.000 description 1
- 229910052725 zinc Inorganic materials 0.000 description 1
- 239000011701 zinc Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
Abstract
本发明提供一种TFT基板结构及其制作方法，通过在非晶硅层上形成金属氧化物半导体层代替N型重掺杂层，非晶硅层与金属层间的势垒较小，可形成欧姆接触，提高电流效率，无需再掺杂其它离子形成N型重掺杂层，并且由于金属氧化物半导体层中有很多抓空穴的缺陷，在TFT工作过程中即使栅极施加很大负压，形成空穴导电通道，空穴也很难由源/漏极通过金属氧化物半导体层及半导体层到达导电通道，改善了传统TFT基板结构的空穴导电区的漏电问题，同时改善了空穴电流翘曲严重，信赖性差的问题。
Description
技术领域
本发明涉及显示技术领域，尤其涉及一种TFT基板结构及其制作方法。
背景技术
非晶硅(A-Si)是目前半导体行业应用最广泛的半导体层材料，A-Si材料与金属接触时因为有较大的势能差，难以形成欧姆接触，实际应用中，为了获得金属和半导体之间的欧姆接触，一般对半导体表面进行重掺杂P元素，降低金属和半导体的接触阻抗，提高电流效率。
图1所示为一种现有TFT基板结构的剖面示意图。该TFT基板结构包括基板100、设于所述基板100上的栅极200、设于所述基板100上覆盖所述栅极200的栅极绝缘层300、对应所述栅极200上方设于所述栅极绝缘层300上的非晶硅层400、及设于非晶硅层400与所述栅极绝缘层300上的源极500与漏极600。所述非晶硅层400的中部向下凹陷，对应所述栅极200的上方形成有沟道区450；所述非晶硅层400表面对应所述沟道区450的两侧分别经过离子掺杂，形成有第一、第二N型重掺杂区410、420。所述源极500与漏极600分别与所述第一、第二N型重掺杂区410、420的表面相接触。
图2为具有图1的TFT基板结构的A-Si器件的漏电流的曲线图，从图2中可以看出，图1的TFT基板结构在增大工作电流(Ion)的同时，也存在一定的问题，当加负电压到一定程度时，会引出正电荷形成空穴导电通道，漏电流(Ioff)也随之增大，曲线翘曲严重，造成信赖性的问题。
因此，有必要提供一种TFT基板结构及其制作方法，以解决上述问题。
发明内容
本发明的目的在于提供一种TFT基板结构，采用金属氧化物半导体层代替N型重掺杂层，金属氧化物半导体层与金属层间的势垒较小，可形成欧姆接触，提高电流效率，并降低漏电流。
本发明的目的还在于提供一种TFT基板结构的制作方法，通过在非晶硅层上形成金属氧化物半导体层以代替N型重掺杂层，金属氧化物半导体层与金属层间的势垒较小，可形成欧姆接触，无需再掺杂其它离子形成N型重掺杂层，同时使得空穴导电区的漏电流降低，曲线翘曲变缓，提升了TFT基板结构的信赖性。
为实现上述目的，本发明提供一种TFT基板结构，包括基板、设于所述基板上的栅极、设于所述基板上覆盖所述栅极的栅极绝缘层、设于所述栅极绝缘层上的有源层、及设于所述有源层上的第二金属层；
所述第二金属层包括一对应于所述栅极上方的第一条形通道、及分别设于所述第一条形通道两侧的源极与漏极；
所述有源层包括非晶硅层及设于所述非晶硅层上的金属氧化物半导体层；所述金属氧化物半导体层包括一对应于所述第一条形通道的第二条形通道、及设于所述第二条形通道两侧且分别对应所述源、漏极的第一、第二金属氧化物半导体段；所述非晶硅层上对应于所述第二条形通道下方的位置形成沟道区，所述非晶硅层上位于沟道区的厚度小于或等于其它区域的厚度；
所述源极与漏极分别与所述第一金属氧化物半导体段、及第二金属氧化物半导体段的表面相接触，且所述源极与第一金属氧化物半导体段在基板上分布的面积相同，所述漏极与第二金属氧化物半导体段在基板上分布的面积相同。
所述金属氧化物半导体层的材料为IGZO。
本发明还提供一种TFT基板结构的制作方法，包括如下步骤：
步骤1、提供基板，在所述基板上沉积第一金属层，并对所述第一金属层进行图案化处理，形成栅极；
步骤2、依次在所述基板与栅极上沉积栅极绝缘层、非晶硅层、金属氧化物半导体层、及第二金属层；所述非晶硅层与金属氧化物半导体层构成有源层；
步骤3、采用一道光刻制程对所述第二金属层及金属氧化物半导体层进行图案化处理；在所述第二金属层上形成一对应于所述栅极上方的第一条形通道、及分别设于所述第一条形通道两侧的源极与漏极；在所述金属氧化物半导体层上形成一对应于所述第一条形通道的第二条形通道、及分别设于所述第二条形通道两侧的第一金属氧化物半导体段、及第二金属氧化物半导体段；所述非晶硅层上对应于所述第二条形通道下方的位置形成沟道区，且所述非晶硅层上位于沟道区的厚度等于其它区域的厚度；
所述源极与漏极分别与所述第一金属氧化物半导体段、及第二金属氧化物半导体段的表面相接触，且所述源极与第一金属氧化物半导体段在基板上分布的面积相同，所述漏极与第二金属氧化物半导体段在基板上分布的面积相同。
还包括步骤4、对位于沟道区的非晶硅层进行表面处理，去除位于沟道区上方的残留的金属氧化物半导体层，处理后所述非晶硅层上位于沟道区的厚度依然等于其它区域的厚度。
还包括步骤4’、以所述源、漏极、及第一、第二金属氧化物半导体段为刻蚀阻挡层，对位于沟道区的非晶硅层进行部分蚀刻，从而使得所述非晶硅层上位于沟道区的厚度小于其它区域的厚度。
所述步骤2采用化学气相沉积法沉积所述栅极绝缘层、及非晶硅层，采用物理气相沉积法沉积所述金属氧化物半导体层。
所述步骤3采用湿法蚀刻制程对所述第二金属层及金属氧化物半导体层进行图案化处理。
所述步骤4采用干法蚀刻制程对位于沟道区的非晶硅层进行蚀刻。
所述步骤1中，所述基板为玻璃基板，所述栅极的材料为钼、钛、铝和铜中的一种或多种的堆栈组合。
所述步骤2中，所述金属氧化物半导体层的材料为IGZO。
本发明的有益效果：本发明的TFT基板结构，非晶硅层上设有金属氧化物半导体层代替N型重掺杂层，非晶硅层与金属层间的势垒较小，可形成欧姆接触，提高电流效率。本发明的TFT基板结构的制作方法，通过在非晶硅层上形成金属氧化物半导体层代替N型重掺杂层，非晶硅层与金属层间的势垒较小，可形成欧姆接触，提高电流效率，无需再掺杂其它离子形成N型重掺杂层，并且由于金属氧化物半导体层中有很多抓空穴的缺陷，在TFT工作过程中即使栅极施加很大负压，形成空穴导电通道，空穴也很难由源/漏极通过金属氧化物半导体层及半导体层到达导电通道，改善了传统TFT基板结构的空穴导电区的漏电问题，同时改善了空穴电流翘曲严重，信赖性差的问题。
附图说明
为了能更进一步了解本发明的特征以及技术内容，请参阅以下有关本发明的详细说明与附图，然而附图仅提供参考与说明用，并非用来对本发明加以限制。
附图中，
图1为一种现有TFT基板结构的剖面示意图；
图2为具有图1的TFT基板结构的A-Si器件的漏电流的曲线图；
图3为本发明的TFT基板结构第一实施例的剖面示意图；
图4为本发明的TFT基板结构第二实施例的剖面示意图；
图5为具有图4的TFT基板结构的A-Si器件的漏电流与具有图1的TFT基板结构的A-Si器件的漏电流的曲线对比图；
图6为本发明的TFT基板结构的制作方法的流程图；
图7为本发明的TFT基板结构的制作方法的步骤1的示意图；
图8为本发明的TFT基板结构的制作方法的步骤2的示意图。
具体实施方式
为更进一步阐述本发明所采取的技术手段及其效果，以下结合本发明的优选实施例及其附图进行详细描述。
请参阅图3-4，本发明首先提供一种TFT基板结构，包括基板1、设于所述基板1上的栅极2、设于所述基板1上覆盖所述栅极2的栅极绝缘层3、设于所述栅极绝缘层3上的有源层4、及设于所述有源层4上的第二金属层5。
所述第二金属层5包括一对应于所述栅极2上方的第一条形通道51、及分别设于所述第一条形通道51两侧的源极52与漏极53。
所述有源层4包括非晶硅层41及设于所述非晶硅层41上的金属氧化物半导体层42；所述金属氧化物半导体层42包括一对应于所述第一条形通道51的第二条形通道421、及设于所述第二条形通道421两侧且分别对应所述源、漏极52、53的第一、第二金属氧化物半导体段422、423；所述非晶硅层41上对应于所述第二条形通道421下方的位置形成沟道区415，所述非晶硅层41上位于沟道区415的厚度小于或等于其它区域的厚度。
所述源极52与漏极52分别与所述第一金属氧化物半导体段422、及第二金属氧化物半导体段423的表面相接触，且所述源极52与第一金属氧化物半导体段422在基板1上分布的面积相同，所述漏极53与第二金属氧化物半导体段423在基板1上分布的面积相同。
具体的，所述第一条形通道51与第二条形通道421的宽度相同，且小于所述栅极2的宽度。
如图3所示，为本发明的TFT基板结构第一实施例的剖面示意图，其中，所述非晶硅层41上位于沟道区415的厚度等于其它区域的厚度。
如图4所示，为本发明的TFT基板结构第二实施例的剖面示意图，其中，所述非晶硅层41上位于沟道区415的厚度小于其它区域的厚度。
具体的，所述基板1为玻璃基板。
所述栅极2、源极52与漏极53的材料可以是钼、钛、铝和铜中的一种或多种的堆栈组合。
所述栅极绝缘层3的材料可以是氧化硅、氮化硅、或二者的组合。
具体的，所述金属氧化物半导体层5的材料为IGZO(Indium GalliumZinc Oxide，氧化铟镓锌)。
图5为具有图4的TFT基板结构的A-Si器件的漏电流与具有图1的TFT基板结构的A-Si器件的漏电流的曲线对比图，其中，“N+”代表具有图1的TFT基板结构的A-Si器件的漏电流Ioff随栅电压Vg变化的曲线，“IGZO”代表具有图4的TFT基板结构的A-Si器件的漏电流Ioff随栅电压Vg变化的曲线，从图5中可以看出，与具有图1(现有技术)的TFT基板结构的A-Si器件相比，具有图4(本发明)的TFT基板结构的A-Si器件的漏电流Ioff降低，曲线的翘曲变缓(虚线框内所示)，提高了A-Si器件的信赖性。
上述TFT基板结构中，非晶硅层上设有IGZO层以代替N型重掺杂层，IGZO层与源/漏极间的势垒较小，可形成欧姆接触，提高电流效率。
基于同一发明构思，本发明还提供一种TFT基板结构的制作方法。
请参阅图6，本发明的TFT基板结构的制作方法包括如下步骤：
步骤1、如图7所示，提供基板1，在所述基板1上沉积第一金属层，并对所述第一金属层进行图案化处理，形成栅极2。
具体的，所述基板1为玻璃基板。所述栅极2的材料可以是钼、钛、铝和铜中的一种或多种的堆栈组合。
步骤2、如图8所示，依次在所述基板1与栅极2上沉积栅极绝缘层3、非晶硅层41、金属氧化物半导体层42、及第二金属层5；所述非晶硅层41与金属氧化物半导体层42构成有源层4。
具体的，采用化学气相沉积(CVD)法沉积所述栅极绝缘层3、及非晶硅层41，采用物理气相沉积(PVD)法沉积所述金属氧化物半导体层42、及第二金属层5。
具体的，所述栅极绝缘层3的材料可以是氧化硅、氮化硅、或二者的组合。
所述金属氧化物半导体层42的材料为IGZO。
所述第二金属层5的材料可以是钼、钛、铝和铜中的一种或多种的堆栈组合。
步骤3、请参阅图3，采用一道光刻制程对所述第二金属层5及金属氧化物半导体层42进行图案化处理；在所述第二金属层5上形成一对应于所述栅极2上方的第一条形通道51、及分别设于所述第一条形通道51两侧的源极52与漏极53；在所述金属氧化物半导体层42上形成一对应于所述第一条形通道51的第二条形通道421、及分别设于所述第二条形通道421两侧的第一、第二金属氧化物半导体段422、423；所述非晶硅层41上对应于所述第二条形通道421下方的位置形成沟道区415，且所述非晶硅层41上位于沟道区415的厚度等于其它区域的厚度；
所述源极52与漏极52分别与所述第一金属氧化物半导体段422、及第二金属氧化物半导体段423的表面相接触，且所述源极52与第一金属氧化物半导体段422在基板1上分布的面积相同，所述漏极53与第二金属氧化物半导体段423在基板1上分布的面积相同。
具体的，所述第一条形通道51与第二条形通道421的宽度相同，且小于所述栅极2的宽度。
具体的，采用湿法蚀刻制程对所述第二金属层5及金属氧化物半导体层42进行图案化处理；在湿蚀刻过程中需要对蚀刻条件进行调试以避免产生Undercut(底切)现象。
如果所述步骤3进行完之后，位于沟道区415的非晶硅层41上方没有金属氧化物半导体层42残留，即所述步骤3能够将位于沟道区415上方的金属氧化物半导体层42蚀刻干净的话，就无需再进行其它步骤，得到如图3所示的TFT基板结构；
如果所述步骤3没有将位于沟道区415上方的金属氧化物半导体层42蚀刻干净的话，则继续进行步骤4或步骤4’：
步骤4、对位于沟道区415的非晶硅层41进行表面处理，去除位于沟道区415上方的残留的金属氧化物半导体层42，处理后所述非晶硅层41上位于沟道区415的厚度依然等于其它区域的厚度，得到如图3所示的TFT基板结构。
步骤4’、以所述源、漏极52、53、及第一、第二金属氧化物半导体段52、53为刻蚀阻挡层，对位于沟道区415的非晶硅层41进行部分蚀刻，从而使得所述非晶硅层41上位于沟道区415的厚度小于其它区域的厚度，最终制得如图4所示的TFT基板结构。
具体的，采用干法蚀刻制程对位于沟道区415的非晶硅层41进行蚀刻。
上述TFT基板结构的制作方法，通过在非晶硅层上形成IGZO层，以代替传统结构中的N型重掺杂层，IGZO层与源/漏极间的势垒较小，可形成欧姆接触，提高电流效率，无需再掺杂其它离子形成N型重掺杂层，并且由于IGZO层中有很多抓空穴的缺陷，在TFT工作过程中即使栅极施加很大负压，形成空穴导电通道，空穴也很难由源/漏极通过IGZO层及非晶硅层到达导电通道，改善了传统TFT基板结构的空穴导电区的漏电问题，同时改善了空穴电流翘曲严重，信赖性差的问题。
综上所述，本发明的TFT基板结构，非晶硅层上设有金属氧化物半导体层代替N型重掺杂层，非晶硅层与金属层间的势垒较小，可形成欧姆接触，提高电流效率。本发明的TFT基板结构的制作方法，通过在非晶硅层上形成金属氧化物半导体层代替N型重掺杂层，非晶硅层与金属层间的势垒较小，可形成欧姆接触，提高电流效率，无需再掺杂其它离子形成N型重掺杂层，并且由于金属氧化物半导体层中有很多抓空穴的缺陷，在TFT工作过程中即使栅极施加很大负压，形成空穴导电通道，空穴也很难由源/漏极通过金属氧化物半导体层及半导体层到达导电通道，改善了传统TFT基板结构的空穴导电区的漏电问题，同时改善了空穴电流翘曲严重，信赖性差的问题。
以上所述，对于本领域的普通技术人员来说，可以根据本发明的技术方案和技术构思作出其他各种相应的改变和变形，而所有这些改变和变形都应属于本发明后附的权利要求的保护范围。
Claims (10)
1.一种TFT基板结构，其特征在于，包括基板(1)、设于所述基板(1)上的栅极(2)、设于所述基板(1)上覆盖所述栅极(2)的栅极绝缘层(3)、设于所述栅极绝缘层(3)上的有源层(4)、及设于所述有源层(4)上的第二金属层(5)；
所述第二金属层(5)包括一对应于所述栅极(2)上方的第一条形通道(51)、及分别设于所述第一条形通道(51)两侧的源极(52)与漏极(53)；
所述有源层(4)包括非晶硅层(41)及设于所述非晶硅层(41)上的金属氧化物半导体层(42)；所述金属氧化物半导体层(42)包括一对应于所述第一条形通道(51)的第二条形通道(421)、及设于所述第二条形通道(421)两侧且分别对应所述源、漏极(52、53)的第一、第二金属氧化物半导体段(422、423)；所述非晶硅层(41)上对应于所述第二条形通道(421)下方的位置形成沟道区(415)，所述非晶硅层(41)上位于沟道区(415)的厚度小于或等于其它区域的厚度；
所述源极(52)与漏极(53)分别与所述第一金属氧化物半导体段(422)、及第二金属氧化物半导体段(423)的表面相接触，且所述源极(52)与第一金属氧化物半导体段(422)在基板(1)上分布的面积相同，所述漏极(53)与第二金属氧化物半导体段(423)在基板(1)上分布的面积相同。
2.如权利要求1所述的TFT基板结构，其特征在于，所述金属氧化物半导体层(42)的材料为IGZO。
3.一种TFT基板结构的制作方法，其特征在于，包括如下步骤：
步骤1、提供基板(1)，在所述基板(1)上沉积第一金属层，并对所述第一金属层进行图案化处理，形成栅极(2)；
步骤2、依次在所述基板(1)与栅极(2)上沉积栅极绝缘层(3)、非晶硅层(41)、金属氧化物半导体层(42)、及第二金属层(5)；所述非晶硅层(41)与金属氧化物半导体层(42)构成有源层(4)；
步骤3、采用一道光刻制程对所述第二金属层(5)及金属氧化物半导体层(42)进行图案化处理；在所述第二金属层(5)上形成一对应于所述栅极(2)上方的第一条形通道(51)、及分别设于所述第一条形通道(51)两侧的源极(52)与漏极(53)；在所述金属氧化物半导体层(42)上形成一对应于所述第一条形通道(51)的第二条形通道(421)、及分别设于所述第二条形通道(421)两侧的第一金属氧化物半导体段(422)、及第二金属氧化物半导体段(423)；所述非晶硅层(41)上对应于所述第二条形通道(421)下方的位置形成沟道区(415)，且所述非晶硅层(41)上位于沟道区(415)的厚度等于其它区域的厚度；
所述源极(52)与漏极(53)分别与所述第一金属氧化物半导体段(422)、及第二金属氧化物半导体段(423)的表面相接触，且所述源极(52)与第一金属氧化物半导体段(422)在基板(1)上分布的面积相同，所述漏极(53)与第二金属氧化物半导体段(423)在基板(1)上分布的面积相同。
4.如权利要求3所述的TFT基板结构的制作方法，其特征在于，还包括步骤4、对位于沟道区(415)的非晶硅层(41)进行表面处理，去除位于沟道区(415)上方的残留的金属氧化物半导体层(42)，处理后所述非晶硅层(41)上位于沟道区(415)的厚度依然等于其它区域的厚度。
5.如权利要求3所述的TFT基板结构的制作方法，其特征在于，还包括步骤4’、以所述源、漏极(52、53)、及第一、第二金属氧化物半导体段(52、53)为刻蚀阻挡层，对位于沟道区(415)的非晶硅层(41)进行部分蚀刻，从而使得所述非晶硅层(41)上位于沟道区(415)的厚度小于其它区域的厚度。
6.如权利要求3所述的TFT基板结构的制作方法，其特征在于，所述步骤2采用化学气相沉积法沉积所述栅极绝缘层(3)、及非晶硅层(41)，采用物理气相沉积法沉积所述金属氧化物半导体层(42)。
7.如权利要求3所述的TFT基板结构的制作方法，其特征在于，所述步骤3采用湿法蚀刻制程对所述第二金属层(5)及金属氧化物半导体层(42)进行图案化处理。
8.如权利要求5所述的TFT基板结构的制作方法，其特征在于，所述步骤4’采用干法蚀刻制程对位于沟道区(415)的非晶硅层(41)进行蚀刻。
9.如权利要求3所述的TFT基板结构的制作方法，其特征在于，所述步骤1中，所述基板(1)为玻璃基板，所述栅极(2)的材料为钼、钛、铝和铜中的一种或多种的堆栈组合。
10.如权利要求3所述的TFT基板结构的制作方法，其特征在于，所述步骤2中，所述金属氧化物半导体层(42)的材料为IGZO。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510411724.XA CN104966697B (zh) | 2015-07-14 | 2015-07-14 | Tft基板结构及其制作方法 |
| PCT/CN2015/085164 WO2017008334A1 (zh) | 2015-07-14 | 2015-07-27 | Tft基板结构及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510411724.XA CN104966697B (zh) | 2015-07-14 | 2015-07-14 | Tft基板结构及其制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104966697A true CN104966697A (zh) | 2015-10-07 |
| CN104966697B CN104966697B (zh) | 2017-06-27 |
Family
ID=54220715
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510411724.XA Active CN104966697B (zh) | 2015-07-14 | 2015-07-14 | Tft基板结构及其制作方法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN104966697B (zh) |
| WO (1) | WO2017008334A1 (zh) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106328587A (zh) * | 2016-08-26 | 2017-01-11 | 深圳市华星光电技术有限公司 | 一种阵列基板及其制作方法、液晶显示面板 |
| CN106784016A (zh) * | 2017-01-25 | 2017-05-31 | 京东方科技集团股份有限公司 | 一种薄膜晶体管、制作方法、显示基板及显示装置 |
| WO2017101203A1 (zh) * | 2015-12-14 | 2017-06-22 | 武汉华星光电技术有限公司 | 低温多晶硅tft基板及其制作方法 |
| CN109935627A (zh) * | 2019-01-21 | 2019-06-25 | 上海易密值半导体技术有限公司 | 薄膜晶体管 |
| CN113454783A (zh) * | 2020-12-10 | 2021-09-28 | 昆山龙腾光电股份有限公司 | 阵列基板及其制作方法和显示面板 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20080258143A1 (en) * | 2007-04-18 | 2008-10-23 | Samsung Electronics Co., Ltd. | Thin film transitor substrate and method of manufacturing the same |
| CN101814455A (zh) * | 2009-02-19 | 2010-08-25 | 乐金显示有限公司 | 制造阵列基板的方法 |
| KR20110077264A (ko) * | 2009-12-30 | 2011-07-07 | 엘지디스플레이 주식회사 | 박막 트랜지스터 및 그 제조 방법 |
-
2015
- 2015-07-14 CN CN201510411724.XA patent/CN104966697B/zh active Active
- 2015-07-27 WO PCT/CN2015/085164 patent/WO2017008334A1/zh active Application Filing
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20080258143A1 (en) * | 2007-04-18 | 2008-10-23 | Samsung Electronics Co., Ltd. | Thin film transitor substrate and method of manufacturing the same |
| CN101814455A (zh) * | 2009-02-19 | 2010-08-25 | 乐金显示有限公司 | 制造阵列基板的方法 |
| KR20110077264A (ko) * | 2009-12-30 | 2011-07-07 | 엘지디스플레이 주식회사 | 박막 트랜지스터 및 그 제조 방법 |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2017101203A1 (zh) * | 2015-12-14 | 2017-06-22 | 武汉华星光电技术有限公司 | 低温多晶硅tft基板及其制作方法 |
| CN106328587A (zh) * | 2016-08-26 | 2017-01-11 | 深圳市华星光电技术有限公司 | 一种阵列基板及其制作方法、液晶显示面板 |
| CN106784016A (zh) * | 2017-01-25 | 2017-05-31 | 京东方科技集团股份有限公司 | 一种薄膜晶体管、制作方法、显示基板及显示装置 |
| CN106784016B (zh) * | 2017-01-25 | 2020-03-31 | 京东方科技集团股份有限公司 | 一种薄膜晶体管、制作方法、显示基板及显示装置 |
| CN109935627A (zh) * | 2019-01-21 | 2019-06-25 | 上海易密值半导体技术有限公司 | 薄膜晶体管 |
| CN113454783A (zh) * | 2020-12-10 | 2021-09-28 | 昆山龙腾光电股份有限公司 | 阵列基板及其制作方法和显示面板 |
| WO2022120746A1 (zh) * | 2020-12-10 | 2022-06-16 | 昆山龙腾光电股份有限公司 | 阵列基板及其制作方法和显示面板 |
| CN113454783B (zh) * | 2020-12-10 | 2023-08-29 | 昆山龙腾光电股份有限公司 | 阵列基板及其制作方法和显示面板 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104966697B (zh) | 2017-06-27 |
| WO2017008334A1 (zh) | 2017-01-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9882055B2 (en) | TFT substrate structure and manufacturing method thereof | |
| CN102629624B (zh) | 基于GaN的MIS栅增强型HEMT器件及制作方法 | |
| CN104966697A (zh) | Tft基板结构及其制作方法 | |
| CN104966720A (zh) | Tft基板结构及其制作方法 | |
| CN104037218B (zh) | 一种基于极化效应的高性能AlGaN/GaN HEMT高压器件结构及制作方法 | |
| CN108305834A (zh) | 一种增强型氮化镓场效应器件的制备方法 | |
| CN105070722A (zh) | Tft基板结构及其制作方法 | |
| CN105355659A (zh) | 槽栅AlGaN/GaN HEMT器件结构及制作方法 | |
| CN104393047A (zh) | 具有阶梯缓冲层结构的4H-SiC金属半导体场效应晶体管 | |
| CN104576347A (zh) | Igbt背面金属化的改善方法 | |
| CN104064595B (zh) | 一种基于槽栅结构的增强型AlGaN/GaN MISHEMT器件结构及其制作方法 | |
| CN104393045B (zh) | 一种新型GaN基增强型HEMT器件及其制备方法 | |
| CN107230625A (zh) | 氮化镓晶体管及其制造方法 | |
| US9525070B1 (en) | TFT substrate structure and manufacturing method thereof | |
| CN104681618A (zh) | 一种具有双凹陷缓冲层的4H-SiC金属半导体场效应晶体管 | |
| CN105529265A (zh) | Mos晶体管的制作方法及mos晶体管 | |
| CN104737293A (zh) | 用于功率半导体装置的场板结构及其制造方法 | |
| CN104779164B (zh) | 一种提高沟槽型vdmos栅氧层击穿电压的方法 | |
| CN104037217B (zh) | 一种基于复合偶极层的AlGaN/GaN HEMT开关器件结构及制作方法 | |
| CN105633171A (zh) | 一种薄膜晶体管及其制作方法、显示装置 | |
| CN106158947B (zh) | Ⅲ族氮化物增强型mis-hemt器件及其制备方法 | |
| CN107731909A (zh) | 基于MoO3/Al2O3双层栅介质的金刚石场效应晶体管及制作方法 | |
| CN104916698A (zh) | 一种具有三凹陷结构的场效应晶体管及其制备方法 | |
| CN106024712B (zh) | 一种自对准砷化镓pmos器件的制作方法 | |
| CN106206695B (zh) | 降低注入损伤实现增强型hemt器件的方法及增强型hemt器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |