CN106784016B - 一种薄膜晶体管、制作方法、显示基板及显示装置 - Google Patents
一种薄膜晶体管、制作方法、显示基板及显示装置 Download PDFInfo
- Publication number
- CN106784016B CN106784016B CN201710056294.3A CN201710056294A CN106784016B CN 106784016 B CN106784016 B CN 106784016B CN 201710056294 A CN201710056294 A CN 201710056294A CN 106784016 B CN106784016 B CN 106784016B
- Authority
- CN
- China
- Prior art keywords
- thin film
- film transistor
- graph
- pattern
- layer structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 54
- 239000000758 substrate Substances 0.000 title claims abstract description 31
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 18
- 239000000463 material Substances 0.000 claims abstract description 58
- 150000004706 metal oxides Chemical class 0.000 claims abstract description 22
- 239000004065 semiconductor Substances 0.000 claims abstract description 19
- 229910044991 metal oxide Inorganic materials 0.000 claims abstract description 11
- 229910052755 nonmetal Inorganic materials 0.000 claims abstract description 11
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 20
- 238000000034 method Methods 0.000 claims description 14
- 238000005530 etching Methods 0.000 claims description 10
- 238000000151 deposition Methods 0.000 claims description 7
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 claims description 6
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 claims description 3
- 238000000137 annealing Methods 0.000 claims description 3
- 238000001312 dry etching Methods 0.000 claims description 3
- 229910052733 gallium Inorganic materials 0.000 claims description 3
- 229910052738 indium Inorganic materials 0.000 claims description 3
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 claims description 3
- 239000011787 zinc oxide Substances 0.000 claims description 3
- 238000009413 insulation Methods 0.000 abstract 1
- 229920001621 AMOLED Polymers 0.000 description 5
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- OFIYHXOOOISSDN-UHFFFAOYSA-N tellanylidenegallium Chemical compound [Te]=[Ga] OFIYHXOOOISSDN-UHFFFAOYSA-N 0.000 description 3
- 230000009286 beneficial effect Effects 0.000 description 2
- 239000008358 core component Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明提供一种薄膜晶体管、制作方法、显示基板及显示装置。其中，薄膜晶体管包括形成在衬底基板上的栅极、栅绝缘层、有源层、源极以及漏极；所述有源层包括层叠设置的第一图形和第二图形，所述源极和漏极搭接在所述第二图形上，所述第一图形由非金属氧化物半导体材料组成，所述第二图形由金属氧化物半导体材料组成。本发明的薄膜晶体管的前沟道的开态电流Ion较大，后沟道的关态电流Ioff较小，从而能够实现较好的开关比特性。
Description
技术领域
本发明涉及显示技术领域，特别是指一种薄膜晶体管、制作方法、显示基板及显示装置。
背景技术
AMOLED(有源矩阵有机发光二极体或主动矩阵有机发光二极体)已成为当今平板显示领域的研究热点，而TFT(薄膜晶体管阵列)作为AMOLED的核心部件，其性能直接影响图像的显示效果。
基于传统非晶硅(amorphous silicon，a-Si)的TFT由于非晶硅材料迁移率较低，不具有较高性能的开关比，因此难以满足AMOLED在大电流驱动下的需要。
有鉴于此，当前急需一种提高薄膜晶体管的开关比特性的技术方案。
发明内容
本发明的目的是提供一种可提高薄膜晶体管的开关比特性的技术方案。
为实现上述目的，一方面，本发明的实施例提供一种薄膜晶体管，包括形成在衬底基板上的栅极、栅绝缘层、有源层、源极以及漏极；
所述有源层包括层叠设置的第一图形和第二图形，所述第一图形由非金属氧化物半导体材料组成，所述第二图形由金属氧化物半导体材料组成，所述源极和漏极搭接在所述第二图形上。
其中，所述第一图形至少一部分由p-Si材料组成。
其中，所述第一图形包括第一部分和与所述第一部分同层且包围所述第一部分的第二部分，所述第一部分由p-Si材料组成，所述第二部分由a-Si材料组成。
其中，所述源极和漏极之间的区域在所述衬底基板上的正投影落入所述第一部分在所述衬底基板上的正投影内。
其中，所述第二图形由IGZO材料组成。
另一方面，本发明还提供一种薄膜晶体管的制作方法，所述薄膜晶体管包括形成在衬底基板上的栅极、栅绝缘层、有源层、源极以及漏极；所述制作方法包括：
形成包括层叠设置的第一图形和第二图形的有源层，其中，所述第一图形由非金属氧化物半导体材料组成，所述第二图形由金属氧化物半导体材料组成；
在所述有源层上形成源极和漏极。
其中，形成包括层叠设置的第一图形和第二图形的有源层，包括：
在衬底基板上沉积a-Si材料，得到第一图层结构；
采用微透镜阵列对所述第一图层结构的部分区域进行退火处理，使得该部分区域转换为p-Si材料；
沉积铟镓锌氧化物材料，得到第二图层结构；
对所述第一图层结构以及第二图层结构进行刻蚀，得到作为由第一图层结构形成的第一图形和第二图层结构形成的第二图形，所述第一图形至少一部分由p-Si材料组成。
其中，对所述第一图层结构进行刻蚀，包括：
采用干式刻蚀法，刻蚀掉所述第一图层结构的部分a-Si材料，得到由剩余a-Si材料以及被该剩余a-Si材料所包围的p-Si材料。
此外，本发明的实施例还提供一种显示基板，包括上述薄膜晶体管。
此外，本发明的实施例还提供一种显示装置，包括上述显示基板。
本发明的上述方案具有如下有益效果：
本发明的方案能够使薄膜晶体管的前沟道由非金属氧化物半导体材料形成，使开态电流Ion具有较高水平，后沟道由金属氧化物半导体材料形成，可使关态电流Ioff具有较低水平，从而能够实现较好的开关比特性。
附图说明
图1为本发明的薄膜晶体管的结构示意图；
图2为本发明的薄膜晶体管的详细结构示意图；
图3A至图3F为本发明的薄膜晶体管的制作方法的流程示意图；
图4为本发明的显示基板的结构示意图。
具体实施方式
为使本发明要解决的技术问题、技术方案和优点更加清楚，下面将结合附图及具体实施例进行详细描述。
本发明针对现有薄膜晶体管的开关特性难以满足OLED在大电流驱动需求的问题，提供一种解决方案。
一方面，本发明的实施例提供一种薄膜晶体管，如图1所示，包括形成在衬底基板1上的栅极2、栅绝缘层3、有源层4、源极5以及漏极6；
其中，有源层4包括层叠设置的第一图形41和第二图形42，该第一图形41由非金属氧化物半导体材料组成，该第二图形42由金属氧化物半导体材料组成，上述源极5和漏极6搭接在第二图形42上。
在本实施例的薄膜晶体管结构中，有源层的第一图形由非金属氧化物半导体材料形成，因此其价带为空穴载流子，空穴相对较小，电子在移动中不会受到较多碰撞，使得自由程较大，实现了较高的电子迁移率，能有效提高开态电流Ion；而有源层的第二图形由金属氧化物半导体材料形成，因此其禁带宽度比较大，几乎没有空穴，这使得电子自由程比较小，能够有效降低关态电流Ioff。
基于上述结构设计，第一图形可以看成薄膜晶体管的前沟道，第二图形可以看成薄膜晶体管的后沟道。本实施例的方案使前沟道的Ion保持较高水平，并使后沟道的Ioff保持较低水平，该特点更利于薄膜晶体管达到更好的开关比特性。
下面对本实施例的薄膜晶体管进行详细介绍。
在本实施例薄膜晶体管中，有源层的第一图形至少一部分由p-Si材料组成，该p-Si材料为非金属氧化物；对应地，第二图形由IGZO(铟镓锌氧化物)材料组成，该IGZO材料为金属氧化物；其中，p-Si材料的电子迁移率一般可达50-200cm2/Vs，IGZO材料的电子迁移率一般为5-20cm2/Vs，能够满足前沟道高Ion、后沟道低Ioff的要求。
作为示例性介绍，如图2所示，本实施例的第一图形可以包括：
由p-Si材料组成的第一部分411，以及由a-Si材料组成的第二部分412。
其中，第一部分411与第二部分412同层，且第二部分412包围第一部分411，薄膜晶体管的源极5和漏极6之间的区域在衬底基板1上的正投影落入第一部分411在衬底基板1上的正投影内。
采用上述结构设计，本实施例薄膜晶体管的前沟道(即第一图形41)可以看成是多晶硅(p-Si)包围非晶硅(a-Si)，当薄膜晶体管处于开态时，栅极2施加正电压，电子被吸引到前沟道两端的多晶硅(即第一部分411)上，该多晶硅可提供高电子迁移率，从而提升开态电流Ion。当薄膜晶体管处于关态时，栅极2施加负电压，载流子集中在前沟道中间位置的非晶硅(即第二部分412)上，该非晶硅可以降低关态电流Ioff。
可见，基于上述前沟道的结构，可进一步提高薄膜晶体管的开态电流Ion，并降低薄膜晶体管的关态电流Ioff，从而使薄膜晶体管具有更好的开关比特性。
以上是对本实施例的薄膜晶体管介绍，需要说明的是，图1和图2是以底栅型的薄膜晶体管为例进行示例介绍，但本实施例的方案也可以适用于顶栅型的薄膜晶体管。此外，本发明的非金属氧化物材料也不限于p-Si，金属氧化物半导体材料也不限于是IGZO，由于实现方式并不唯一，本文不再一一举例赘述。
对应地，本实施例还提供一种薄膜晶体管的制作方法，该薄膜晶体管包括形成在衬底基板上的栅极、栅绝缘层、有源层、源极以及漏极；其中，制作方法包括：
形成包括层叠设置的第一图形和第二图形的有源层；其中，第一图形由非金属氧化物半导体材料组成，第二图形由金属氧化物半导体材料组成；
在有源层上形成源极和漏极，其中源极和漏极搭接在第二图形上。
显然，本实施例的制作方法能够制作出本发明上述提供的薄膜晶体管，因此可以知道的是，本实施例的制作方法与本发明的薄膜晶体管均能够实现相同的技术效果。
下面结合实际应用对本实施例的薄膜晶体管的制作流程进行详细介绍。
以制作底栅型的薄膜晶体管为例，本实施例的制作方法的流程主要包括：
步骤31，参考图3A，在衬底基板1上依次形成栅极2和栅绝缘层3；
步骤32，参考图3B，在衬底基板1上沉积a-si材料，得到第一图层结构410；
步骤33，参考图3C，采用微透镜阵列对第一图层结构410的部分区域D进行退火处理，使得该部分区域D转换为p-Si材料；
步骤34，参考图3D，沉积IGZO材料，得到第二图层结构420；
步骤35，参考图3E，刻蚀形成有源层4图形，包括：
采用干式刻蚀法，刻蚀掉第一图层结构410的部分a-Si材料，得到该第一图层结构410所形成的第一图形41；其中，第一图形41由刻蚀后剩余a-Si材料以及被该剩余a-Si材料所包围的p-Si材料组成；
采用湿式刻蚀法，刻蚀第二图层结构420，得到该第二图层结构420形成的第二图形42；
步骤36，参考图3F，形成源极5和漏极6。
以上是本实施例对薄膜晶体管制作方法的介绍。需要给予说明的是，本发明并不限定上述沉积方法和刻蚀方法所采用的具体工艺以及工序，但凡是能够形成本发明的薄膜晶体管结构的制作方法均应属于本发明的保护范围。
此外，本发明的实施例还提供一种包括有上述薄膜晶体管的显示基板，如图4所示，本实施例的显示基板在上述薄膜晶体管的结构基础上还包括有：
覆盖薄膜晶体管结构的钝化层7以及形成在平坦层7的像素电极8，其中，像素电极8通过平坦层7上的过孔与薄膜晶体管的漏极6连接。
显然，由于本发明的薄膜晶体管具有更好的开关比特性，因此本实施例的显示基板画面响应速度能够得到有效提升。
需要给予说明的是，本发明的薄膜晶体管不限于应用于显示基板，但凡是设置有薄膜开关结构的装置，其薄膜开关结构均为本发明的薄膜晶体管。
同理，本发明的实施例还提供一种包括有上述显示基板的显示装置，可以知道的是，基于本发明所提供的薄膜晶体管，本实施例的显示装置能够提供更好的画面显示效果。
以上所述是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明所述原理的前提下，还可以作出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。
Claims (8)
1.一种薄膜晶体管，包括形成在衬底基板上的栅极、栅绝缘层、有源层、源极以及漏极，其特征在于，
所述有源层包括层叠设置的第一图形和第二图形，所述第一图形和所述第二图形在水平方向上长度相同，所述第一图形由非金属氧化物半导体材料组成，所述第二图形由金属氧化物半导体材料组成，所述源极和漏极搭接在所述第二图形上；
所述第一图形包括第一部分和与所述第一部分同层且包围所述第一部分的第二部分，所述第一部分由p-Si材料组成，所述第二部分由a-Si材料组成。
2.根据权利要求1所述的薄膜晶体管，其特征在于，所述源极和漏极之间的区域在所述衬底基板上的正投影落入所述第一部分在所述衬底基板上的正投影内。
3.根据权利要求1所述的薄膜晶体管，其特征在于，所述第二图形由IGZO材料组成。
4.一种薄膜晶体管的制作方法，所述薄膜晶体管包括形成在衬底基板上的栅极、栅绝缘层、有源层、源极以及漏极，其特征在于，所述制作方法包括：
形成包括层叠设置的第一图形和第二图形的有源层，其中，所述第一图形和所述第二图形在水平方向上长度相同，所述第一图形由非金属氧化物半导体材料组成，所述第二图形由金属氧化物半导体材料组成，所述第一图形包括第一部分和与所述第一部分同层且包围所述第一部分的第二部分，所述第一部分由p-Si材料组成，所述第二部分由a-Si材料组成；
在所述有源层上形成源极和漏极。
5.根据权利要求4所述的制作方法，其特征在于，
形成包括层叠设置的第一图形和第二图形的有源层，包括：
在衬底基板上沉积a-Si材料，得到第一图层结构；
采用微透镜阵列对所述第一图层结构的部分区域进行退火处理，使得该部分区域转换为p-Si材料；
沉积铟镓锌氧化物材料，得到第二图层结构；
对所述第一图层结构以及第二图层结构进行刻蚀，得到作为由第一图层结构形成的第一图形和第二图层结构形成的第二图形，所述第一图形至少一部分由p-Si材料组成。
6.根据权利要求5所述的制作方法，其特征在于，
对所述第一图层结构进行刻蚀，包括：
采用干式刻蚀法，刻蚀掉所述第一图层结构的部分a-Si材料，得到由剩余a-Si材料以及被该剩余a-Si材料所包围的p-Si材料。
7.一种显示基板，其特征在于，包括如权利要求1-3任一项所述的薄膜晶体管。
8.一种显示装置，其特征在于，包括如权利要求7所述的显示基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710056294.3A CN106784016B (zh) | 2017-01-25 | 2017-01-25 | 一种薄膜晶体管、制作方法、显示基板及显示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710056294.3A CN106784016B (zh) | 2017-01-25 | 2017-01-25 | 一种薄膜晶体管、制作方法、显示基板及显示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN106784016A CN106784016A (zh) | 2017-05-31 |
| CN106784016B true CN106784016B (zh) | 2020-03-31 |
Family
ID=58942819
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710056294.3A Active CN106784016B (zh) | 2017-01-25 | 2017-01-25 | 一种薄膜晶体管、制作方法、显示基板及显示装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106784016B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112864231A (zh) * | 2021-01-28 | 2021-05-28 | 合肥维信诺科技有限公司 | 薄膜晶体管及其制备方法、阵列基板和显示面板 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101740499A (zh) * | 2008-11-07 | 2010-06-16 | 乐金显示有限公司 | 包括薄膜晶体管的阵列基板及其制造方法 |
| CN104966697A (zh) * | 2015-07-14 | 2015-10-07 | 深圳市华星光电技术有限公司 | Tft基板结构及其制作方法 |
| CN105390551A (zh) * | 2015-10-28 | 2016-03-09 | 京东方科技集团股份有限公司 | 薄膜晶体管及其制造方法、阵列基板、显示装置 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10008606B2 (en) * | 2015-03-30 | 2018-06-26 | Sakai Display Products Corporation | Thin film transistor and display panel |
-
2017
- 2017-01-25 CN CN201710056294.3A patent/CN106784016B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101740499A (zh) * | 2008-11-07 | 2010-06-16 | 乐金显示有限公司 | 包括薄膜晶体管的阵列基板及其制造方法 |
| CN104966697A (zh) * | 2015-07-14 | 2015-10-07 | 深圳市华星光电技术有限公司 | Tft基板结构及其制作方法 |
| CN105390551A (zh) * | 2015-10-28 | 2016-03-09 | 京东方科技集团股份有限公司 | 薄膜晶体管及其制造方法、阵列基板、显示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN106784016A (zh) | 2017-05-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10276606B2 (en) | Array substrate and display device and method for making the array substrate | |
| CN106601778B (zh) | Oled背板及其制作方法 | |
| US20100182223A1 (en) | Organic light emitting display device | |
| KR101960889B1 (ko) | 오프셋 전극 ｔｆｔ 구조 | |
| CN110164923B (zh) | Oled显示面板及其制备方法 | |
| US8704235B2 (en) | Semiconductor circuit having capacitor and thin film transistor, flat panel display including the semiconductor circuit, and method of manufacturing the semiconductor circuit | |
| CN105390551A (zh) | 薄膜晶体管及其制造方法、阵列基板、显示装置 | |
| CN110061034B (zh) | Oled显示面板的制备方法及oled显示面板 | |
| CN108417580B (zh) | 阵列基板及其制作方法和显示面板 | |
| CN107086227B (zh) | 发光电路、电子装置、薄膜晶体管及其制备方法 | |
| CN110752219B (zh) | 一种薄膜晶体管和显示面板 | |
| CN106098699A (zh) | 一种阵列基板、其制作方法、显示面板及其制作方法 | |
| US20170352711A1 (en) | Manufacturing method of tft backplane and tft backplane | |
| KR20130074980A (ko) | 산화물 반도체 박막트랜지스터 및 그의 제조 방법 | |
| CN109037343B (zh) | 一种双层沟道薄膜晶体管及其制备方法、显示面板 | |
| CN105789317A (zh) | 薄膜晶体管器件及其制备方法 | |
| CN107863355B (zh) | 一种显示基板、显示装置和显示基板的制造方法 | |
| JP3748827B2 (ja) | 有機ｅｌ表示装置製造方法 | |
| US7274037B2 (en) | Thin film transistor and display device using the same | |
| CN106784016B (zh) | 一种薄膜晶体管、制作方法、显示基板及显示装置 | |
| US9768324B2 (en) | Co-planar oxide semiconductor TFT substrate structure and manufacture method thereof | |
| CN101521218B (zh) | 影像显示系统 | |
| CN108054172B (zh) | 阵列基板及其制作方法和显示装置 | |
| US10347666B2 (en) | Method for fabricating a TFT backplane and TFT backplane | |
| US10361314B2 (en) | Vertical thin film transistor and method for fabricating the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |