CN105789317A - 薄膜晶体管器件及其制备方法 - Google Patents

Abstract

本发明提供了一种薄膜晶体管器件及其制备方法，所述薄膜晶体管器件依次包括：衬底、缓冲层、沟道层、栅绝缘层、栅极、层间绝缘层以及源漏极，所述沟道层的形状为弯曲型，避免因沟道的长度过长而对器件像素造成影响，沟道层的长度与宽度均可根据需要进行调整，很好的解决了沟道层单方向较长的问题；并且，通过将非掺杂区沟道层设置于栅极覆盖的区域内，将掺杂区沟道层设置于栅极覆盖的区域外，使得非掺杂区沟道层与掺杂区沟道层接触的界面形成PN结，从而降低薄膜晶体管器件的关态电流，在很大程度上提高了器件的性能，同时可以很好的避免源漏极之间由于电场作用造成的器件不稳定性。

Description

薄膜晶体管器件及其制备方法

技术领域

本发明涉及半导体技术领域，具体涉及一种薄膜晶体管器件及其制备方法。

背景技术

薄膜晶体管(ThinFilmTransistor，TFT)器件与有机发光二极管(OrganicLight-EmittingDiode，OLED)技术相结合的有源驱动有机发光二极管(ActivematrixOrganicLight-EmittingDiode，AMOLED)显示技术是当前以及未来平板显示的重要发展方向。面向这种应用时，TFT器件的可靠性是业界普遍关注的器件性能。

AMOLED通常会使用低温多晶硅作为TFT背板有源层，使得TFT器件具有较大的驱动电流，从而利于OLED的发光亮度。若是采用低温多晶硅半导体作为沟道层，晶界对TFT器件的电性能有较大的恶化作用，晶粒分布的随机性也会使得器件的发光不均匀。此外，当高的反向栅极电压施加在TFT中时其沟道区会引起较大的漏电流，这并不利于器件的工作，而且还会消耗电能。

目前，采用搭桥晶粒的方法可以很好的提高TFT器件的电性能和均匀性等，但同时也会使得工艺变得复杂。例如：在专利US20100171546A中，使用激光将非晶硅(a-Si)晶化为多晶硅(P-Si)，在P-Si的有源区域，使用离子注入将沟道区划分为掺杂和非掺杂区。在掺杂和非掺杂的界面处会存在PN结的界面，会大大的降低器件的关态电流Ioff而对开态电流Ion影响较小；同时重掺杂的多晶硅连接两个晶粒，可以提高器件的均匀性。该方法沟道长度较长，需要额外的掩膜板(mask)工艺将多晶硅的掺杂区和非掺杂区分开，工艺相对较多。

另外，常用的方法还有：形成凹形或者V字形沟道结构以增加沟道长度，在离子注入的过程中正方向被掺杂而侧面未被掺杂形成沟道，同样在掺杂和非掺杂界面处会形成PN结以降低关态电流Ioff。该方法可以适当增加开口率；但是需要对缓冲层进行额外的刻蚀工艺，在工艺上难以实现。

发明内容

本发明的目的在于提供一种薄膜晶体管器件及其制备方法，解决薄膜晶体管器件的关态电流较大的问题，提高器件的电性能和均匀性，且不会增加工艺难度。

为实现上述目的，本发明提供一种薄膜晶体管器件，依次包括：衬底、缓冲层、沟道层、栅绝缘层、栅极、层间绝缘层以及源漏极，所述沟道层的形状为弯曲型。

可选的，所述沟道层的形状为S型。

可选的，所述沟道层包括非掺杂区沟道层与掺杂区沟道层。

可选的，所述非掺杂区沟道层在衬底上的投影位于所述栅极在衬底上的投影区域内，；所述掺杂区沟道层连接所述非掺杂区沟道层，所述掺杂区沟道层在衬底上的投影位于所述栅极在衬底上的投影区域外。

可选的，所述沟道层上的栅极为多条。

可选的，所述缓冲层包括氮化硅层与氧化硅层。

可选的，还包括位于所述源极与漏极之上的平坦层。

相应的，本发明还提供一种薄膜晶体管器件的制备方法，包括：提供一衬底，在所述衬底上依次形成缓冲层、沟道层、栅绝缘层、栅极、层间绝缘层以及源极与漏极，刻蚀所述沟道层形成弯曲型沟道层。

可选的，形成所述栅极之后还包括：采用自对准工艺对所述沟道层进行离子注入。

与现有技术相比，本发明提供的薄膜晶体管器件及其制备方法的有益效果如下：

1、本发明通过将薄膜晶体管器件的沟道层设置为弯曲型，避免因沟道的长度过长而对器件像素造成影响，沟道层的长度与宽度均可根据需要进行调整，很好的解决了沟道层单方向较长的问题；

2、本发明通过将非掺杂区沟道层设置于栅极覆盖的区域内，将掺杂区沟道层设置于栅极覆盖的区域外，使得非掺杂区沟道层与掺杂区沟道层接触的界面形成PN结，从而降低薄膜晶体管器件的关态电流，在很大程度上提高了器件的性能，同时可以很好的避免源漏极之间由于电场作用造成的器件不稳定性；

3、本发明所提供的薄膜晶体管器件的制备方法，工艺简单，既不会因为沟道较长而影响薄膜晶体管器件器件的开口率，同时能提高薄膜晶体管器件器件的电性能。

附图说明

图1为本发明实施例一提供的薄膜晶体管器件的截面示意图。

图2为本发明实施例一提供的薄膜晶体管器件中沟道层的结构示意图。

图3为本发明实施例二提供的薄膜晶体管器件中沟道层的结构示意图。

具体实施方式

为使本发明的内容更加清楚易懂，以下结合说明书附图，对本发明的内容做进一步说明。当然本发明并不局限于该具体实施例，本领域的技术人员所熟知的一般替换也涵盖在本发明的保护范围内。

其次，本发明利用示意图进行了详细的表述，在详述本发明实例时，为了便于说明，示意图不依照一般比例局部放大，不应对此作为本发明的限定。

本发明的核心思想在于，通过将薄膜晶体管器件的沟道层设置为弯曲型，避免因沟道的长度过长而对器件像素造成影响，沟道层的长度与宽度均可根据需要进行调整，很好的解决了沟道层单方向较长的问题。

【实施例一】

请参考图1，其为本发明实施例一提供的薄膜晶体管器件的截面示意图。如图1所示，所述薄膜晶体管器件依次包括：衬底100、缓冲层110、沟道层120、栅绝缘层130、栅极140、层间绝缘层150、以及源漏极160；所述沟道层120的形状为弯曲型。

请参考图2，其为本发明实施例一提供的薄膜晶体管器件中沟道层的结构示意图，如图2所示，本实施例中，所述沟道层120的形状为S型，所述沟道层120包括非掺杂区沟道层1200与掺杂区沟道层1201，所述非掺杂区沟道层1200在衬底100上的投影位于栅极140在衬底100上的投影区域内，所述掺杂区沟道层1201用于连接所述非掺杂区沟道层1200，所述掺杂区沟道层1201在衬底100上的投影位于栅极140在衬底100上的投影区域外；且所述掺杂区沟道层1201为掺杂层，使的所述掺杂区沟道层1201与所述非掺杂区沟道层1200接触的界面上形成PN结，从而降低薄膜晶体管器件的关态电流，在一定程度上提高薄膜晶体管器件器件的性能。需要说明的是，非掺杂区沟道层图1为图2在AA’方向的截面图。

请继续参考图1，所述缓冲层110包括氮化硅层1100与氧化硅层1101，其作用在于阻挡衬底100中金属离子扩散至沟道层120；所述薄膜晶体管器件还包括位于所述源漏极160之上的平坦层170。

相应的，本发明还提供一种薄膜晶体管器件的制备方法，用于制备上述的薄膜晶体管，请参考图1与图2所示，所述薄膜晶体管器件的制备方法包括：提供一衬底100，在所述衬底100上依次形成缓冲层110、沟道层120、栅绝缘层130、栅极140、层间绝缘层150以及源漏极160，其中，刻蚀所述沟道层120形成弯曲型沟道层。

具体的，所述薄膜晶体管器件的制备方法如下：

步骤S01：提供一衬底100，采用化学气相沉积工艺依次沉积氮化硅层1100与氧化层层1101，所述氮化硅层1100与所述氧化层层1101组成缓冲层110，然后采用相同的方法沉积非晶硅层，利用激光晶化(ELA)得到多晶硅层，并刻蚀形成弯曲型的沟道层120；

所述缓冲层110的作用在于阻挡衬底100中金属离子扩散至沟道层120中；本实施例中，所述弯曲型的沟道层120为S型，其包括非掺杂区沟道层1200与连接非掺杂区沟道层1200的掺杂区沟道层1201。

步骤S02：在所述缓冲层110与沟道层120上覆盖栅绝缘层130，并在栅绝缘层130上形成栅极140；栅极140在衬底100上的投影区域覆盖所述非掺杂区沟道层1200在衬底100上的投影，在栅极140施加电压时形成导电通道；连接非掺杂区沟道层1200的掺杂区沟道层1201在衬底100上的投影位于栅极140在衬底100上的投影区域外。

然后采用自对准工艺对所述沟道层120进行离子注入。由于非掺杂区沟道层1200在衬底100上的投影位于栅极140在衬底100上的投影区域内，非掺杂区沟道层掺杂区沟道层非掺杂区沟道层栅极140对非掺杂区沟道层1200进行阻挡，因此在离子注入时，只有位于栅极140投影区域外的掺杂区沟道层1201进行了离子掺杂，形成掺杂区，形成高导电性的连接通道。掺杂区沟道层1201的作用在于连接非掺杂区沟道层1200，并由于非掺杂区沟道层1200未掺杂，而掺杂区沟道层1201进行了掺杂，因此在所述掺杂区沟道层1201与所述非掺杂区沟道层1200连接的界面上形成PN结，从而降低薄膜晶体管器件的关态电流，同时会形成搭桥晶粒而提高非掺杂区域的导电性，即提高非掺杂区沟道层1200的导电性。

步骤S03：采用化学气相沉积工艺在上述器件的表面形成层间绝缘层150，刻蚀形成接触孔，沉积金属层形成源漏极160；

步骤S04：涂布形成平坦化层170。

【实施例二】

在实施例一的基础上，所述薄膜晶体管器件为多栅极S沟道，如图3所示，由于其截面图与制备方法与实施例一一致，因此不再赘述。

多栅极S沟道可以调节薄膜晶体管器件的长度和宽度，从而得到工艺和设计两者更匹配的薄膜晶体管器件。

综上所述，本发明提供的薄膜晶体管器件及其制备方法，通过将薄膜晶体管器件的沟道层设置为弯曲型，避免因沟道的长度过长而对器件像素造成影响，沟道层的长度与宽度均可根据需要进行调整，很好的解决了沟道层单方向较长的问题；本发明通过将非掺杂区沟道层设置于栅极覆盖的区域内，将掺杂区沟道层设置于栅极覆盖的区域外，使得非掺杂区沟道层与掺杂区沟道层接触的界面形成PN结，从而降低薄膜晶体管器件的关态电流，在很大程度上提高了器件的性能，同时可以很好的避免源漏极之间由于电场作用造成的器件不稳定性；本发明所提供的薄膜晶体管器件的制备方法，工艺简单，既不会因为沟道较长而影响薄膜晶体管器件器件的开口率，同时能提高薄膜晶体管器件器件的电性能。

上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。

Claims (9)

1.一种薄膜晶体管器件，依次包括：衬底、缓冲层、沟道层、栅绝缘层、栅极、层间绝缘层以及源漏极，其特征在于，所述沟道层的形状为弯曲型。

2.如权利要求1所述的薄膜晶体管器件，其特征在于，所述沟道层的形状为S型。

3.如权利要求2所述的薄膜晶体管器件，其特征在于，所述沟道层包括非掺杂区沟道层与掺杂区沟道层。

4.如权利要求3所述的薄膜晶体管器件，其特征在于，所述非掺杂区沟道层在衬底上的投影位于所述栅极在衬底上的投影区域内，所述掺杂区沟道层连接所述非掺杂区沟道层，所述掺杂区沟道层在衬底上的投影位于所述栅极在衬底上的投影区域外。

5.如权利要求1所述的薄膜晶体管器件，其特征在于，所述沟道层上的栅极为多条。

6.如权利要求1所述的薄膜晶体管器件，其特征在于，所述缓冲层包括氮化硅层与氧化硅层。

7.如权利要求1所述的薄膜晶体管器件，其特征在于，还包括位于所述源极与漏极之上的平坦层。

8.一种薄膜晶体管器件的制备方法，包括：提供一衬底，在所述衬底上依次形成缓冲层、沟道层、栅绝缘层、栅极、层间绝缘层以及源漏极，其特征在于，刻蚀所述沟道层形成弯曲型沟道层。

9.如权利要求8所述的薄膜晶体管器件，其特征在于，形成所述栅极之后还包括：采用自对准工艺对所述沟道层进行离子注入。