CN109524476A - 氧化物薄膜晶体管的制备方法及阵列基板的制备方法 - Google Patents

氧化物薄膜晶体管的制备方法及阵列基板的制备方法 Download PDF

Info

Publication number
CN109524476A
CN109524476A CN201811494714.7A CN201811494714A CN109524476A CN 109524476 A CN109524476 A CN 109524476A CN 201811494714 A CN201811494714 A CN 201811494714A CN 109524476 A CN109524476 A CN 109524476A
Authority
CN
China
Prior art keywords
oxide semiconductor
preparation
thin film
film transistor
active layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201811494714.7A
Other languages
English (en)
Inventor
关峰
袁广才
王治
许晨
姚琪
曹占锋
宁策
李禹奉
陈蕾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201811494714.7A priority Critical patent/CN109524476A/zh
Publication of CN109524476A publication Critical patent/CN109524476A/zh
Priority to US16/528,622 priority patent/US10916662B2/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H01L29/78693—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1285—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using control of the annealing or irradiation parameters, e.g. using different scanning direction or intensity for different transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

本发明提供一种氧化物薄膜晶体管的制备方法及阵列基板的制备方法，属于显示技术领域。本发明的氧化物薄膜晶体管的制备方法，包括：在基底上，形成包括氧化物半导体有源层的图形的步骤；所述形成包括氧化物半导体有源层的图形的步骤包括：在基底上形成非晶氧化物半导体薄膜；对所述非晶氧化物半导体薄膜中，至少对应待形成的氧化物半导体有源层的沟道区的位置，进行准分子激光退火，以使所述非晶氧化物半导体薄膜中进行激光退火的位置结晶，形成结晶氧化物半导体材料；形成包括氧化物半导体有源层的图形。

Description

氧化物薄膜晶体管的制备方法及阵列基板的制备方法
技术领域
本发明属于显示技术领域，具体涉及一种氧化物薄膜晶体管的制备方法及阵列基板的制备方法。
背景技术
氧化物半导体材料具有较高的迁移率，可用于大尺寸OLED及其高分辨率(PPI)显示器件，满足显示器件对背板性能的需求。以氧化铟镓锌(IGZO)半导体材料为例，采用磁控溅射等工艺制备的IGZO通常为非晶态，稳定性较差，限制了该半导体材料的大规模应用。因此，如何提高显示器件的稳定性成为了人们研究的热点。
发明内容
本发明旨在至少解决现有技术中存在的技术问题之一，提供一种实现有源层细线化的氧化物薄膜晶体管的制备方法及阵列基板的制备方法。
解决本发明技术问题所采用的技术方案是一种氧化物薄膜晶体管的制备方法，包括：在基底上，形成包括氧化物半导体有源层的图形的步骤；所述形成包括氧化物半导体有源层的图形的步骤包括：
在基底上形成非晶氧化物半导体薄膜；
对所述非晶氧化物半导体薄膜中，至少对应待形成的氧化物半导体有源层的沟道区的位置，进行准分子激光退火，以使所述非晶氧化物半导体薄膜中进行激光退火的位置结晶，形成结晶氧化物半导体材料；
形成包括氧化物半导体有源层的图形。
优选的是，所述对所述非晶氧化物半导体薄膜中，至少对应待形成的氧化物半导体有源层的沟道区的位置，进行准分子激光退火的步骤包括：
对所述非晶氧化物半导体薄膜中对应氧化物半导体有源层的位置，进行准分子激光退火，以使所述非晶氧化物半导体薄膜中进行激光退火的位置结晶，形成结晶氧化物半导体材料；
所述形成包括氧化物半导体有源层的图形的步骤包括：
通过刻蚀工艺，形成包括氧化物半导体有源层的图形。
优选的是，所述激光的波长包括150nm-350nm。
优选的是，所述激光包括波长为248nm的KrF激光。
优选的是，所述非晶氧化物半导体薄膜的材料为含有铟、镓、锌、铝、锡元素中的至少一种的含氧化合物、含硫化合物、含氮氧化合物、含硫氧化合物中的任意一种。
优选的是，所形成的所述氧化物半导体有源层的沟道宽度在5×10-3um-10um。。
优选的是，在所述形成包括氧化物半导体有源层的图形的步骤之前，还包括：
在基底上，通过构图工艺形成包括氧化物薄膜晶体管的栅极的图形，以及在所述栅极背离所述基底的一侧形成栅极绝缘层；
在所述形成包括氧化物半导体有源层的图形的步骤之后，还包括：
通过构图工艺形成包括氧化物薄膜晶体管的源极和漏极的图形；其中，所述源极和所述漏极分别与所述氧化物半导体有源层的源极接触区和漏极接触区连接。
优选的是，在所述形成包括氧化物半导体有源层的图形的步骤之后，还包括：
通过构图工艺形成包括氧化物薄膜晶体管的源极和漏极的图形；其中，所述源极和所述漏极分别与所述氧化物半导体有源层的源极接触区和漏极接触区连接；
在所述源极和所述漏极背离所述基底的一侧形成栅极绝缘层；
在所述栅极绝缘层背离所述基底的一侧，通过构图工艺形成包括氧化物薄膜晶体管的栅极的图形。
解决本发明技术问题所采用的技术方案是一种阵列基板的制备方法，包括上述的氧化物薄膜晶体管的制备方法。
优选的是，所述阵列基板包括显示区和设置有驱动电路的周边区；其中，所述驱动电路中薄膜晶体管采用上述的氧化物薄膜晶体管的制备方法制备。
附图说明
图1为本发明的实施例的氧化物薄膜晶体管的制备方法中形成氧化物半导体有源层的流程图；
图2为本发明的实施例的一种氧化物薄膜晶体管的结构示意图；
图3为本发明的实施例的氧化物薄膜晶体管的制备方法的流程图；
图4为本发明的实施例的氧化物薄膜晶体管的制备方法的步骤S13的具体流程图；
图5为本发明的实施例的氧化物薄膜晶体管的一种氧化物半导体有源层的结构示意图；
图6为本发明的实施例的氧化物薄膜晶体管的另一种氧化物半导体有源层的结构示意图；
图7为本发明的实施例的另一种氧化物薄膜晶体管的结构示意图；
图8为本发明实施例的阵列基板的制备方法中对非晶氧化物半导体薄膜进行激光退火的示意图。
其中附图标记为：10、基底；1、栅极；2、栅极绝缘层；3、有源层；4、刻蚀阻挡层；5、源极；6、漏极；30、非结晶氧化物半导体薄膜；301、结晶氧化物材料；31、源极接触区；32、漏极接触区；33、沟道区。
具体实施方式
为使本领域技术人员更好地理解本发明的技术方案，下面结合附图和具体实施方式对本发明作进一步详细描述。
在本发明实施例中，构图工艺，可只包括光刻工艺，或，包括光刻工艺以及刻蚀步骤，同时还可以包括打印、喷墨等其他用于形成预定图形的工艺；光刻工艺，是指包括成膜、曝光、显影等工艺过程的利用光刻胶、掩模板、曝光机等形成图形的工艺。可根据实施例中所形成的结构选择相应的构图工艺。
在本发明实施例中，氧化物薄膜晶体管包括：栅极、源极、漏极，以及有源层；其中，有源层划分为三个部分，分别为源极接触区、漏极接触区，以及夹设在源极接触区和漏极接触区之间的沟道区；有源层的源极接触区与源极连接，漏极接触区则与漏极连接。
以下结合具体实施例对氧化物薄膜晶体管及阵列基板的制备方法进行说明。
本实施例提供一种氧化物薄膜晶体管的制备方法，特别的是，本实施例的薄膜晶体管的制备方法中对于氧化物半导体有源层3的制备。
如图1所示，在本实施例的制备方法中，形成包括氧化物半导体有源层3的图形的步骤包括：
S01、在基底10上形成非晶氧化物半导体薄膜。
S02、对所述非晶氧化物半导体薄膜中，至少对应待形成的氧化物半导体有源层3的沟道区33的位置，进行准分子激光退火，以使所述非晶氧化物半导体薄膜中进行激光退火的位置结晶，形成结晶氧化物半导体材料。
S03、通过构图工艺，形成包括氧化物半导体有源层3的图形。
由于采用本实施例中的制备方法使得所形成的氧化物薄膜晶体管的有源层3至少沟道区33为结晶氧化物半导体材料，可以有效地提高器件的稳定性。特别是采用特定的波长的激光(例如：248nm的KrF激光)对非晶氧化物半导体薄膜进行照射，所形成的结晶的半导体材料的有源层3的沟道的宽度能够达到纳米级线宽，故可以有效地降低器件的尺寸，从而提高应用该器件的显示面板的开口率，进而实现高分辨率的显示。
以下结合下述实施例对上述的氧化物薄膜晶体管的制备方法进行具体说明。
结合图2和3所示，本实施例提供一种薄膜晶体管的制备方法，其具体包括如下步骤：
S11、在基底10上，通过构图工艺形成包括薄膜晶体管的栅极1。
在该步骤中，基底10采用玻璃等透明材料制成、且经过预先清洗。具体的，在基底10上采用等离子体增强化学气相沉积(Plasma Enhanced：简称PECVD)方式、低压化学气相沉积(Low Pressure Chemical Vapor Deposition：简称LPCVD)方式、大气压化学气相沉积(Atmospheric Pressure Chemical Vapor Deposition：简称APCVD)方式或电子回旋谐振化学气相沉积(Electron Cyclotron Resonance Chemical Vapor Deposition:简称ECR-CVD)方式沉积栅金属薄膜，并在栅金属薄膜上形成光刻胶，之后通过掩膜版进行曝光、显影、刻蚀形成包括薄膜晶体管的栅极1的图形。
其中，栅金属薄膜的材料采用钼(Mo)、钼铌合金(MoNb)、铝(Al)、铝钕合金(AlNd)、钛(Ti)和铜(Cu)中的一种或它们中多种材料形成的单层或多层复合叠层，优选为Mo、Al或含Mo、Al的合金组成的单层或多层复合膜。
S12、在完成上述步骤的基底10上，形成栅极绝缘层2。
在该步骤中，采用等离子体增强化学气相沉积方式、低压化学气相沉积方式、大气压化学气相沉积方式或电子回旋谐振化学气相沉积方式或溅射方式在完成步骤S11的基底10上，形成栅绝缘层。
其中，栅极绝缘层2的材料可以为硅的氧化物(SiOx)、硅的氮化物(SiNx)、铪的氧化物(HfOx)、硅的氮氧化物(SiON)、铝的氧化物(AlOx)等或由其中两种或三种组成的多层膜组成。
S13、在完成上述步骤的基底10上，通过构图工艺形成包括氧化物半导体有源层3的图形。
在该步骤中，如图4所示，具体包括：
S131、通过磁控溅射、热蒸发方式、等离子体增强化学气相沉积低压化学气相沉积方式、大气压化学气相沉积方式或电子回旋谐振化学气相沉积方式在完成步骤S12的基底10上，形成非晶氧化物半导体薄膜30，并将掩膜版置于非晶氧化物半导体材料背离基底10的一侧。
其中，非晶氧化物半导体薄膜30的材料为含有铟、镓、锌、铝、锡元素中的至少一种的含氧化合物、含硫化合物、含氮氧化合物、含硫氧化合物中的任意一种。
S132、采用激光照射掩膜版，对非晶氧化物半导体薄膜中对应待形成的氧化物半导体有源层3的位置进行激光退火，以使非晶氧化物半导体薄膜中对应待形成的氧化物半导体有源层3的位置结晶，形成结晶氧化物半导体材料301。
在该步骤中，具体的可以利用MLA(micro-lens array；微透镜阵列)设备，采用波长范围在150nm-350nm的激光对非晶氧化物半导体薄膜中对应待形成的氧化物半导体有源层3的位置进行激光退火，特别是采用248nm的KrF激光，之后通过刻蚀工艺形成的有源层3的细线化，可以有效地降低所形成薄膜晶体管的尺寸，从而可以提高应用该薄膜晶体管的显示面板的开口率，同时实现高分辨率的显示。
其中，在该步骤中所形成的氧化物半导体有源层的沟道宽度在5×10-3um-10um，比如小于3um。
S133、利用刻蚀液对结晶的氧化物半导体材料具有较大的选择比这一特点，直接通过刻蚀液氧化物半导体薄膜进行刻蚀，去除掉非结晶的氧化物半导体材料，形成结晶的氧化物半导体材料的有源层3的图形。也就是说，在该步骤中，无需曝光、显影，直接通过刻蚀工艺就可以形成包括氧化物半导体有源层3的图形。
其中，以氧化物半导体材料为氧化铟镓锌(IGZO)为例，在该步骤中所选用的刻蚀液可以包括H2SO4，HNO3，添加剂等；此时，结晶的IGZO和非结晶的IGZO的刻蚀比率在50-200，因此，直接通过刻蚀液氧化物半导体薄膜，也就是非结晶IGZO的进行刻蚀，以形成结晶的IGZO氧化物半导体有源层3图形。
S14、在完成步骤S13的基底10上，形成刻蚀阻挡层4，并在刻蚀阻挡层4与氧化物半导体有源层3的源极接触区31和漏极接触区32对应的位置，分别形成源极接触过孔和漏极接触过孔。
在该步骤中，首先采用等离子体增强化学气相沉积方式、低压化学气相沉积方式、大气压化学气相沉积方式或电子回旋谐振化学气相沉积方式或溅射方式在完成步骤S13的基底10上，形成刻蚀阻挡材料层，之后通过曝光、显影、刻蚀形成包括刻蚀阻挡层4的图形。
其中，刻蚀阻挡层4的材料可以为硅的氧化物、硅的氮化物、铪的氧化物、硅的氮氧化物、铝的氧化物等或由其中两种或三种组成的多层膜组成。
S15、在完成步骤S14的基底10上，通过构图工艺形成包括氧化物薄膜晶体管的源极5和漏极6的图形。
在该步骤中，首先离子体增强化学气相沉积方式、低压化学气相沉积方式、大气压化学气相沉积方式或电子回旋谐振化学气相沉积方式或溅射方式在完成步骤S14的基底10上，形成源漏金属薄膜，之后，在源漏金属薄膜上形成光刻胶层，最后，通过曝光、显影、刻蚀形成包括源极5和漏极6的图形。
其中，源漏金属薄膜的材料采用钼(Mo)、钼铌合金(MoNb)、铝(Al)、铝钕合金(AlNd)、钛(Ti)和铜(Cu)中的一种或它们中多种材料形成的单层或多层复合叠层，优选为Mo、Al或含Mo、Al的合金组成的单层或多层复合膜。
至此完成氧化物薄膜晶体管的制备。
本实施例中还提供了另一种氧化物薄膜晶体管的制备方法，该方法与上述的薄膜晶体管的制备方法大致相同，区别仅在于步骤S13。在该制备方法中步骤S13具体可以包括如下步骤：
具体的，有源层3包括源极接触区31和漏极接触区32，以及夹设在源极接触区31和漏极接触区32之间的沟道区33。在该步骤中，首先，通过磁控溅射、热蒸发方式、等离子体增强化学气相沉积低压化学气相沉积方式、大气压化学气相沉积方式或电子回旋谐振化学气相沉积方式在完成步骤S12的基底10上，形成非晶氧化物半导体薄膜30，并将掩膜版置于非晶氧化物半导体材料背离基底10的一侧。
接下来，采用激光照射掩膜版，对非晶氧化物半导体薄膜中对应待形成的氧化物半导体有源层3的沟道区33的位置进行激光退火，具体可以采用采用248nm的KrF激光进行激光退火，以使非晶氧化物半导体薄膜中对应待形成的氧化物半导体有源层3的沟道区的位置结晶，形成结晶氧化物半导体材料301。
之后，在完成步骤S132的基底10上形成光刻胶层，之后通过曝光、显影、刻蚀形成包括氧化半导体有源层3，此时所形成氧化物半导体有源层3的源极接触区31和漏极接触区32为非晶的氧化物半导体材料，沟道区33则为结晶的氧化物半导体材料。该种结构的好处在于源极接触区31和漏极接触区32可以制备为相较于沟道宽一些，以使之后形成的源极和漏极与有源层3能够更好的欧姆接触，如图5和图6所示。
在此需要说明的是，图6有源层沟道区采用弯折曲线图形，该种结构可有效的避免在阵列基板发生扭曲、弯折时有源层沟道区发生断裂，从而防止薄膜晶体管失效。
如图7所示，在形成氧化物半导体有源层3结构之后，形成薄膜晶体管的源极5和漏极6，从图7中可以看出的是，源极5与薄膜晶体管的源极接触区31连接，漏极6与薄膜晶体管的漏极接触区32连接。
在此需要说明的是，上述步骤给出的是底栅型薄膜晶体管的制备方法，相应的，在本实施例中还提供了一种顶栅型薄膜晶体管的制备方法，与上述底栅型薄膜晶体管的制备方法的区别在于，氧化物半导体有源层3的形成步骤先于栅极1的形成步骤，其余步骤与上述步骤相同，故在此不再一一描述。
本实施例提供一种阵列基板的制备方法，其包括实施例1或2中的氧化物薄膜晶体管的制备方法，也即通过对非结晶氧化物半导体薄膜30的特定区域进行激光退火，特别是在采用248nm的KrF激光时，能够使得所形成氧化物半导体有源层3细线化，可以有效地降低器件的尺寸，从而可以提高阵列基板的开口率，进而实现高分辨率的显示。
具体的，阵列基板包括显示区和设置有驱动电路(GOA电路)的周边区，且驱动电路中的薄膜晶体管的制备方法可以采用上述的氧化物薄膜晶体管的制备方法制备。
其中，如图8所示，对于位于周边区的各个驱动电路中的薄膜晶体管的有源层，可以通过对非结晶氧化物半导体薄膜30的特定区域进行激光退火，以形成结晶氧化物半导体301，特别是在采用248nm的KrF激光时，能够使得所形成氧化物半导体有源层3细线化，以减小薄膜晶体管的尺寸，从而有助于实现窄边框的设计。
当然，在该阵列基板的制备方法中还可以包括形成存储电容、像素电极等已知结构的步骤，在此不再一一列举。
可以理解的是，以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施方式，然而本发明并不局限于此。对于本领域内的普通技术人员而言，在不脱离本发明的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本发明的保护范围。

Claims (10)

1.一种氧化物薄膜晶体管的制备方法，包括：在基底上，形成包括氧化物半导体有源层的图形的步骤；其特征在于，所述形成包括氧化物半导体有源层的图形的步骤包括：
在基底上形成非晶氧化物半导体薄膜；
对所述非晶氧化物半导体薄膜中，至少对应待形成的氧化物半导体有源层的沟道区的位置，进行准分子激光退火，以使所述非晶氧化物半导体薄膜中进行激光退火的位置结晶，形成结晶氧化物半导体材料；
形成包括氧化物半导体有源层的图形。
2.根据权利要求1所述的氧化物薄膜晶体管的制备方法，其特征在于，
所述形成包括氧化物半导体有源层的图形的步骤包括：
仅通过刻蚀工艺，形成包括氧化物半导体有源层的图形。
3.根据权利要求1所述的氧化物薄膜晶体管的制备方法，其特征在于，所述激光的波长范围为150nm-350nm。
4.根据权利要求1所述的氧化物薄膜晶体管的制备方法，其特征在于，所述激光包括波长为248nm的KrF激光。
5.根据权利要求1所述的氧化物薄膜晶体管的制备方法，其特征在于，所述非晶氧化物半导体薄膜的材料为含有铟、镓、锌、铝、锡元素中的至少一种的含氧化合物、含硫化合物、含氮氧化合物、含硫氧化合物中的任意一种。
6.根据权利要求1所述的氧化物薄膜晶体管的制备方法，其特征在于，所形成的所述氧化物半导体有源层的沟道宽度在5×10-3um-10um。
7.根据权利要求1所述的氧化物薄膜晶体管的制备方法，其特征在于，在所述形成包括氧化物半导体有源层的图形的步骤之前，还包括：
在基底上，通过构图工艺形成包括氧化物薄膜晶体管的栅极的图形，以及在所述栅极背离所述基底的一侧形成栅极绝缘层；
在所述形成包括氧化物半导体有源层的图形的步骤之后，还包括：
通过构图工艺形成包括氧化物薄膜晶体管的源极和漏极的图形；其中，所述源极和所述漏极分别与所述氧化物半导体有源层的源极接触区和漏极接触区连接。
8.根据权利要求1所述的氧化物薄膜晶体管的制备方法，其特征在于，在所述形成包括氧化物半导体有源层的图形的步骤之后，还包括：
通过构图工艺形成包括氧化物薄膜晶体管的源极和漏极的图形；其中，所述源极和所述漏极分别与所述氧化物半导体有源层的源极接触区和漏极接触区连接；
在所述源极和所述漏极背离所述基底的一侧形成栅极绝缘层；
在所述栅极绝缘层背离所述基底的一侧，通过构图工艺形成包括氧化物薄膜晶体管的栅极的图形。
9.一种阵列基板的制备方法，其特征在于，包括权利要求1-8中任一项所述的氧化物薄膜晶体管的制备方法。
10.根据权利要求9所述的阵列基板的制备方法，其特征在于，所述阵列基板包括显示区和设置有驱动电路的周边区；其中，所述驱动电路中薄膜晶体管采用权利要求1-8中任一项所述的氧化物薄膜晶体管的制备方法制备。
CN201811494714.7A 2018-12-07 2018-12-07 氧化物薄膜晶体管的制备方法及阵列基板的制备方法 Pending CN109524476A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201811494714.7A CN109524476A (zh) 2018-12-07 2018-12-07 氧化物薄膜晶体管的制备方法及阵列基板的制备方法
US16/528,622 US10916662B2 (en) 2018-12-07 2019-08-01 Oxide thin film transistor, array substrate, and preparation methods thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811494714.7A CN109524476A (zh) 2018-12-07 2018-12-07 氧化物薄膜晶体管的制备方法及阵列基板的制备方法

Publications (1)

Publication Number Publication Date
CN109524476A true CN109524476A (zh) 2019-03-26

Family

ID=65795738

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811494714.7A Pending CN109524476A (zh) 2018-12-07 2018-12-07 氧化物薄膜晶体管的制备方法及阵列基板的制备方法

Country Status (2)

Country Link
US (1) US10916662B2 (zh)
CN (1) CN109524476A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111599870A (zh) * 2020-05-29 2020-08-28 京东方科技集团股份有限公司 一种薄膜晶体管开关及其制备方法、阵列基板和显示面板
CN115274454A (zh) * 2022-08-29 2022-11-01 延边大学 氧化物半导体薄膜晶体管及其制备方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220094735A (ko) * 2020-12-29 2022-07-06 에이디알씨 주식회사 결정성 산화물 반도체 박막 및 그 형성 방법, 박막 트랜지스터 및 그 제조 방법, 표시 패널 및 전자 장치
CN113611752B (zh) * 2021-07-19 2024-01-16 Tcl华星光电技术有限公司 低温多晶硅tft的制作方法及低温多晶硅tft

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7001829B1 (en) * 1998-06-12 2006-02-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
US20080258140A1 (en) * 2007-04-20 2008-10-23 Samsung Electronics Co., Ltd. Thin film transistor including selectively crystallized channel layer and method of manufacturing the thin film transistor
CN101931009A (zh) * 2009-06-22 2010-12-29 富士胶片株式会社 薄膜晶体管和制备薄膜晶体管的方法
CN104037060A (zh) * 2014-05-14 2014-09-10 京东方科技集团股份有限公司 多晶金属氧化物图形的制备方法
CN105789317A (zh) * 2014-12-25 2016-07-20 昆山国显光电有限公司 薄膜晶体管器件及其制备方法
CN106816473A (zh) * 2017-01-16 2017-06-09 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板和显示装置
CN107403826A (zh) * 2016-05-20 2017-11-28 三星显示有限公司 薄膜晶体管及其制造方法和包括薄膜晶体管的显示设备

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101383705B1 (ko) * 2007-12-18 2014-04-10 삼성디스플레이 주식회사 박막 트랜지스터, 박막 트랜지스터를 포함하는 표시 장치및 그 제조 방법
CN105655389B (zh) * 2016-01-15 2018-05-11 京东方科技集团股份有限公司 有源层、薄膜晶体管、阵列基板、显示装置及制备方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7001829B1 (en) * 1998-06-12 2006-02-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
US20080258140A1 (en) * 2007-04-20 2008-10-23 Samsung Electronics Co., Ltd. Thin film transistor including selectively crystallized channel layer and method of manufacturing the thin film transistor
CN101931009A (zh) * 2009-06-22 2010-12-29 富士胶片株式会社 薄膜晶体管和制备薄膜晶体管的方法
CN104037060A (zh) * 2014-05-14 2014-09-10 京东方科技集团股份有限公司 多晶金属氧化物图形的制备方法
CN105789317A (zh) * 2014-12-25 2016-07-20 昆山国显光电有限公司 薄膜晶体管器件及其制备方法
CN107403826A (zh) * 2016-05-20 2017-11-28 三星显示有限公司 薄膜晶体管及其制造方法和包括薄膜晶体管的显示设备
CN106816473A (zh) * 2017-01-16 2017-06-09 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板和显示装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111599870A (zh) * 2020-05-29 2020-08-28 京东方科技集团股份有限公司 一种薄膜晶体管开关及其制备方法、阵列基板和显示面板
WO2021239091A1 (zh) * 2020-05-29 2021-12-02 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板和显示面板
CN115274454A (zh) * 2022-08-29 2022-11-01 延边大学 氧化物半导体薄膜晶体管及其制备方法

Also Published As

Publication number Publication date
US20200185535A1 (en) 2020-06-11
US10916662B2 (en) 2021-02-09

Similar Documents

Publication Publication Date Title
US9391207B2 (en) Thin film transistor, array substrate and manufacturing method thereof, and display device
KR101991338B1 (ko) 박막트랜지스터 어레이 기판 및 그 제조방법
JP5775253B2 (ja) 薄膜トランジスタ基板とその製造方法
CN109524476A (zh) 氧化物薄膜晶体管的制备方法及阵列基板的制备方法
US20080258143A1 (en) Thin film transitor substrate and method of manufacturing the same
US20130334514A1 (en) Organic light emitting diode display and method for manufacturing the same
CN106057827A (zh) 一种阵列基板及其制备方法、显示装置
CN107527940A (zh) 背板及其制造方法
CN109671726A (zh) 阵列基板及其制造方法、显示面板、显示装置
US10008516B2 (en) LTPS TFT array substrate, its manufacturing method, and display device
US8772777B2 (en) Organic light-emitting display device and method of manufacturing the same
US20150021592A1 (en) Display substrate including a thin film transistor and method of manufacturing the same
WO2015143839A1 (zh) 氧化物薄膜晶体管阵列基板的制造方法
CN103579115B (zh) 互补式薄膜晶体管及其制备方法、阵列基板、显示装置
WO2014183422A1 (zh) 薄膜晶体管及其制备方法、阵列基板
CN106129086B (zh) Tft基板及其制作方法
EP3159734B1 (en) Array substrate and manufacturing method thereof, and display device
CN106252395B (zh) 一种薄膜晶体管及其制备方法
US11204532B2 (en) Wiring structure, display substrate, display device and method for fabricating display substrate
CN110148601A (zh) 一种阵列基板、其制作方法及显示装置
CN105097548A (zh) 氧化物薄膜晶体管、阵列基板及各自制备方法、显示装置
WO2014117512A1 (zh) 一种薄膜晶体管、薄膜晶体管驱动背板的制备方法及薄膜晶体管驱动背板
CN103928472A (zh) 一种阵列基板及其制作方法和显示装置
CN108305879A (zh) 薄膜晶体管阵列基板及制作方法和显示装置
US20190172932A1 (en) Manufacturing method of thin film transistor, thin film transistor and display substrate

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20190326

RJ01 Rejection of invention patent application after publication