CN104241390B - 薄膜晶体管和有源矩阵有机发光二极管组件及制造方法 - Google Patents

薄膜晶体管和有源矩阵有机发光二极管组件及制造方法 Download PDF

Info

Publication number
CN104241390B
CN104241390B CN201310251969.1A CN201310251969A CN104241390B CN 104241390 B CN104241390 B CN 104241390B CN 201310251969 A CN201310251969 A CN 201310251969A CN 104241390 B CN104241390 B CN 104241390B
Authority
CN
China
Prior art keywords
insulation layer
gate insulation
gate
layer
footing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310251969.1A
Other languages
English (en)
Other versions
CN104241390A (zh
Inventor
许嘉哲
黄家琦
陈韦廷
许民庆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
EverDisplay Optronics Shanghai Co Ltd
Original Assignee
EverDisplay Optronics Shanghai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by EverDisplay Optronics Shanghai Co Ltd filed Critical EverDisplay Optronics Shanghai Co Ltd
Priority to CN201310251969.1A priority Critical patent/CN104241390B/zh
Priority to TW102137336A priority patent/TWI518845B/zh
Priority to US14/298,479 priority patent/US9159773B2/en
Priority to JP2014127376A priority patent/JP5806761B2/ja
Priority to KR1020140076654A priority patent/KR101600475B1/ko
Publication of CN104241390A publication Critical patent/CN104241390A/zh
Application granted granted Critical
Publication of CN104241390B publication Critical patent/CN104241390B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H01L2029/7863—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile with an LDD consisting of more than one lightly doped zone or having a non-homogeneous dopant distribution, e.g. graded LDD
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本申请提供一种薄膜晶体管、有源矩阵有机发光二极管组件及制造方法。一种薄膜晶体管包括：半导体层，所述半导体层包括源区、漏区、沟道区、与所述沟道区相邻的第一轻掺杂漏极区、与所述第一轻掺杂漏极区相邻的第二轻掺杂漏极区，其中，所述第二轻掺杂漏极区的掺杂浓度低于所述第一轻掺杂漏极区的掺杂浓度。

Description

薄膜晶体管和有源矩阵有机发光二极管组件及制造方法
技术领域
本公开涉及有源矩阵有机发光显示器，具体而言，涉及薄膜晶体管及包括该薄膜晶体管的有源矩阵有机发光二极管（AMOLED）组件及薄膜晶体管的制造方法。
背景技术
有源矩阵有机发光二极管（Active Matrix Organic Light Emitting Diode：AMOLED)作为新一代的显示器技术，具有自发光、广视角、对比度高、低耗电、高响应速度、高分辨率、全彩色、薄型化等优点。AMOLED有望成为未来主流的显示器技术之一。
在AMOLED的薄膜晶体管（TFT）阵列组件部分，一般采用低温多晶硅（LTPS：LowTemperature Poly Silicon)工艺。薄膜晶体管及包括薄膜晶体管的阵列组件的质量亦将决定AMOLED的最终显示质量。
用于AMOLED或其它电子组件的薄膜晶体管通常具有轻掺杂漏极区（LDD）。轻掺杂漏极区（LDD）可减小短通道效应(Short Channel Effect)与热载流子效应(HotCarrierEffect)。而且，可以使组件在较高电压操作下，不会产生组件失效崩溃与大的泄漏电流现象。然而，在例如高分辨率显示器组件中，随着TFT的尺寸降低，仍需进一步避免泄漏电流的影响。
在所述背景技术部分公开的上述信息仅用于加强对本公开的背景的理解，因此它可以包括不构成对本领域普通技术人员已知的现有技术的信息。
发明内容
本申请公开一种薄膜晶体管及包括该薄膜晶体管的有源矩阵有机发光二极管（AMOLED）组件及其制造方法，可以进一步降低Ioff（关断电流）。
本公开的其他特性和优点将通过下面的详细描述变得显然，或部分地通过本公开的实践而习得。
根据本公开的一个方面，一种薄膜晶体管包括：半导体层，所述半导体层包括源区、漏区、沟道区、与所述沟道区相邻的第一轻掺杂漏极区、与所述第一轻掺杂漏极区相邻的第二轻掺杂漏极区，其中，所述第二轻掺杂漏极区的掺杂浓度低于所述第一轻掺杂漏极区的掺杂浓度。
薄膜晶体管还可包括：衬底；位于所述衬底上的缓冲层，所述半导体层位于所述缓冲层上；覆盖所述半导体层的第一栅绝缘层；位于所述第一栅绝缘层上的第二栅绝缘层底脚，所述第二栅绝缘层底脚的宽度小于所述第一栅绝缘层的宽度；位于所述第二栅绝缘层底脚上的栅电极。
第一栅绝缘层可为氧化硅层。
第二栅绝缘层底脚可包括氮化硅。
半导体层可包括低温多晶硅。
栅电极可由选自钼、铝、铝镍合金、钼钨合金、铬和铜构成的组中的至少一种材料形成。
第二栅绝缘层底脚的边缘可具有一突出部，使得所述边缘的厚度大于所述第二栅绝缘层底脚的其余部分的厚度。
栅电极的宽度可小于所述第二栅绝缘层底脚的宽度。
根据本公开的另一方面，一种制造薄膜晶体管的方法包括：形成一结构，所述结构包括衬底、位于所述衬底上的半导体层、覆盖所述半导体层的第一栅绝缘层、位于所述第一栅绝缘层上的第二栅绝缘层底脚及位于所述第二栅绝缘层底脚上的栅电极，其中所述第二栅绝缘层底脚的边缘具有一突出部，使得第二栅绝缘层底脚的边缘的厚度大于其余部分的厚度；使用所述栅电极和所述第二栅绝缘层作为掩模，注入杂质离子到所述半导体层中，从而形成源区、漏区、与所述源区/漏区相邻的第二轻掺杂漏极区和与所述第二轻掺杂漏极区相邻的第一轻掺杂漏极区，其中所述第二轻掺杂漏极区的掺杂浓度低于所述第一轻掺杂漏极区的掺杂浓度。
第二栅绝缘层底脚可通过如下步骤形成：形成覆盖所述第一栅绝缘层的第一光致抗蚀剂层并构图，从而形成第一光致抗蚀剂图案，所述第一光致抗蚀剂图案包括暴露所述半导体层的中间部分的开口；在所述第一光致抗蚀剂图案上形成第二栅绝缘层，所述第二栅绝缘层覆盖所述第一光致抗蚀剂图案的上表面和位于所述开口中的侧壁表面以及所述半导体层的暴露表面；在所述第二栅绝缘层上沉积栅极金属层，所述栅极金属层未完全填充所述开口；在所述栅金属层涂布并烘烤第二光致抗蚀剂层；去除所述第二光致抗蚀剂层的一部分，从而在所述开口中留下第二光致抗蚀剂图案，所述第二光致抗蚀剂图案的顶表面低于所述栅极金属层的顶表面；利用所述第二光致抗蚀剂图案做为掩模，通过湿法蚀刻选择性去除所述栅极金属层的一部分而形成栅极金属图案；利用所述第二光致抗蚀剂图案和所述栅极金属图案做为掩模，通过湿法蚀刻选择性去除所述第二栅绝缘层的一部分而形成所述第二栅绝缘层底脚。
在形成所述第二栅绝缘层底脚之后，利用所述第二光致抗蚀剂图案做为掩模，通过湿法蚀刻对所述栅极金属图案进行二次蚀刻而形成栅电极。
第二光致抗蚀剂层可完全填充所述开口并覆盖所述栅极金属层的顶部。
栅极金属图案的暴露的上表面可与位于所述第二光致抗蚀剂图案下面的栅极金属图案的上表面平齐。
根据本公开的再一方面，一种有源矩阵有机发光二极管组件，包括前述的任一种的薄膜晶体管。
根据本公开的技术方案，可在有源层中形成串联式LDD。串联LDD可以进一步降低TFT的Ioff（关断电流）。
附图说明
通过参照附图详细描述其示例实施方式，本公开的上述和其它特征及优点将变得更加明显。
图1是剖视图，示出根据本公开示例实施方式的TFT的半导体层的结构示意图。
图2是剖视图，示出根据本公开示例实施方式的TFT的结构及形成方法示意图。
图3、4、5、6、7、8、9、10、11、12、13、14和15示出根据本公开示例实施方式制造AMOLED阵列基板的方法的各阶段的示意图。
具体实施方式
现在将参考附图更全面地描述示例实施方式。然而，示例实施方式能够以多种形式实施，且不应被理解为限于在此阐述的实施方式；相反，提供这些实施方式使得本公开将全面和完整，并将示例实施方式的构思全面地传达给本领域的技术人员。在图中，为了清晰，夸大了区域和层的厚度。在图中相同的附图标记表示相同或类似的结构，因而将省略它们的详细描述。
此外，所描述的特征、结构或特性可以以任何合适的方式结合在一个或更多实施例中。在下面的描述中，提供许多具体细节从而给出对本公开的实施例的充分理解。然而，本领域技术人员将意识到，可以实践本公开的技术方案而没有所述特定细节中的一个或更多，或者可以采用其它的方法、组元、材料等。在其它情况下，不详细示出或描述公知结构、材料或者操作以避免模糊本公开的各方面。
图1是剖视图，示出根据本公开示例实施方式的TFT的半导体层的示意结构。
参见图1，根据本公开示例实施方式的TFT的半导体层包括源区和漏区100a和100b、沟道区100c、第一轻掺杂漏极区100d和100e以及第二轻掺杂漏极区100f和100g。
第一轻掺杂漏极区（LDD）100d和100e与沟道区100c相邻。第二轻掺杂漏极区100f和100g与第一轻掺杂漏极区100d和100e相邻。第二轻掺杂漏极区100f和100g的掺杂浓度低于第一轻掺杂漏极区100d和100e。第二轻掺杂漏极区100f和100g与第一轻掺杂漏极区100d和100e相邻形成串联式轻掺杂漏极区。
由于第二轻掺杂漏极区100f和100g具有更低掺杂浓度，因此具有更高阻抗。串联式轻掺杂漏极区可进一步改善组件的漏电流（leak current）。采用根据本公开实施方式的TFT的AMOLED组件可具有更佳的电性条件来达到更好的显示质量。
图2是剖视图，示出根据本公开示例实施方式的TFT的结构及形成方法示意图。
参照图2，形成包括衬底200、位于衬底200上的缓冲层202和204、位于缓冲层上的半导体层206P、覆盖半导体层206P的第一栅绝缘层216、位于第一栅绝缘层216上的第二栅绝缘层底脚218a及位于第二栅绝缘层底脚218a上的栅电极220b的结构。半导体层可以包括低温多晶硅层（LTPS）。第二栅绝缘层底脚218a的宽度小于第一栅绝缘层216的宽度。第一栅绝缘层216可以为例如氧化硅层。第二栅绝缘层底脚218a可以为例如氮化硅。第二栅绝缘层底脚的边缘可具有一突出部，使得第二栅绝缘层底脚边缘的厚度大于其余部分的厚度。栅电极220b的宽度小于第二栅绝缘层底脚218a的宽度。
利用包括栅电极220b和氮化硅底脚218a的栅结构作为掩模，注入杂质离子到半导体层中，从而形成源区和漏区206Pa和206Pb。由于氮化硅底脚结构，还可自对准地形成第一轻掺杂漏极区206Pd和206Pe、及掺杂浓度低于第一轻掺杂漏极区206Pd和206Pe的第二轻掺杂漏极区206Pf和206Pg。第一轻掺杂漏极区206Pd和206Pe与第二轻掺杂漏极区206Pf和206Pg邻接，从而形成串联式轻掺杂漏极区。位于栅电极220b下面的半导体区域是沟道区。这样，可以得到具有串联式轻掺杂漏极区的薄膜晶体管。串联LDD可以进一步降低TFT的Ioff（关断电流）。此后，可以执行本领域技术人员熟知的其他后续工艺，不再赘述。
图3、4、5、6、7、8、9、10、11、12、13、14和15示出根据本公开示例实施方式制造AMOLED阵列基板的方法的各阶段的示意图。通过所示出的制造方法，可以在衬底上制造根据本公开示例实施方式的用于AMOLED阵列基板的具有串联式LDD的PMOS TFT和/或NMOSTFT。然而，本公开不限于此，也可以利用根据本公开的方法制造用于其它组件的TFT。
参见图3，在根据本公开第一示例实施方式的有源矩阵有机发光二极管组件的制造方法中，首先准备其上包括缓冲层的衬底200。衬底200可以是玻璃衬底或柔性衬底，也可以是其他适合衬底。缓冲层可包括氮化硅层202和位于氮化硅层上的氧化硅层204，但本发明不限于此。
可选地，可以对所述氧化硅层的上表面利用O2、N2、NH3、H2之一进行处理，以通过减少悬键(Dangling Bond)等缺陷的数量来改善界面泄漏电流。
然后，在衬底上形成半导体层206P和206N。半导体层可以包括低温多晶硅层（LTPS）。
例如，可以通过诸如等离子体增强化学气相沉积（PEVCD）方法等在衬底上形成非晶硅薄膜（a-Si），然后，通过例如准分子激光退火（ELA）等方法晶化非晶硅，得到多晶硅（Poly-Si）膜。然后，在衬底上形成光致抗蚀剂，并利用光刻通过构图得到光致抗蚀剂图案。利用光致抗蚀剂图案作为掩模，对多晶硅膜构图从而形成多个半导体层206P和206N。然后，剥离光致抗蚀剂图案。
接着，可以对半导体层206P和206N执行沟道表面掺杂，以调节阈值电压Vth。例如，可以利用BF3对半导体层206P和206N同时进行沟道表面掺杂。然后，在所得结构上形成光致抗蚀剂并构图，暴露出将要形成NMOS TFT的区域，从而利用P型掺杂剂例如BF3对NMOS TFT的半导体层进行二次沟道注入。接着，去除光致抗蚀剂图案之后，在所得结构上形成光致抗蚀剂图案，暴露出NMOS TFT的预定源/漏区域。利用N型杂质例如P、As对NMOS TFT的半导体层的预定源/漏区域进行掺杂以形成源区和漏区。然后，剥离光致抗蚀剂图案。所得结构如图4所示，NMOS TFT的半导体有源层包括源区206Na、漏区206Nb和源区206Na与漏区206Nb之间的中间部分206Nc。
如图5所示，利用例如化学汽相沉积（CVD）的方法形成覆盖半导体层的第一栅绝缘层216。第一栅绝缘层216可以为例如氧化硅层。
参见图6，形成覆盖第一栅绝缘层216的光致抗蚀剂层并构图以形成光致抗蚀剂图案260。光致抗蚀剂图案260具有暴露半导体层206N和206P的中间部分的开口2602。
参见图7，在所得结构上沉积第二栅绝缘层218。第二栅绝缘层218可为例如氮化硅材料层。在第二栅绝缘层218上沉积栅极金属层220。通常使用钼、铝、铝镍合金、钼钨合金、铬、或铜等金属用于栅极金属层。也可以使用上述几种材料薄膜的组合。在本示例实施方式中，采用Mo做为栅极金属层220。第二栅绝缘层218和栅极金属层220覆盖光致抗蚀剂图案260的上表面及位于开口2602中的侧壁表面。
参见图8，在所得结构上涂布并烘烤光致抗蚀剂层262。光致抗蚀剂层262填充开口2602并覆盖栅极金属层220的顶部。
参见图9，通过例如灰化（ashing）工艺去除光致抗蚀剂层262的一部分，在开口2602中留下光致抗蚀剂图案262a。光致抗蚀剂图案262a的顶表面需低于栅极金属层220的顶表面。如果光致抗蚀剂图案262a的顶表面高于栅极金属层220的顶表面，则接下来的湿法蚀刻去除栅极金属层220的一部分的工艺中,因为有光致抗蚀剂在栅极金属层上面，会导致湿法蚀刻无法去除栅极金属层。
参见图10，利用光致抗蚀剂图案262a做为掩模，通过湿法蚀刻选择性去除栅极金属层220的一部分而形成栅极金属图案220a。栅极金属图案220a的暴露上表面与位于光致抗蚀剂图案262a下面的栅极金属图案220a的上表面基本平齐。
参见图11，通过湿法蚀刻选择性去除第二栅绝缘层218的一部分而形成第二栅绝缘层底脚（foot）218a。第二栅绝缘层底脚218a的暴露上表面高于位于栅极金属图案220a下面的第二栅绝缘层底脚218a的上表面。即，第二栅绝缘层底脚218a的边缘具有一突出部。
参见图12，利用光致抗蚀剂图案262a做为掩模，通过湿法蚀刻对栅极金属图案220a进行二次蚀刻而得到栅电极220b。栅电极220b的宽度与沟道区的宽度相应。位于栅电极220b下面的半导体区域是沟道区。
然后，剥离光致抗蚀剂图案260和光致抗蚀剂图案262a，得到没有第一栅绝缘层损失的结构，如图13所示。参见图13中的圆圈部分，没有氧化硅损失。
接着，参照图14，利用包括栅电极220b和氮化硅底脚218a的栅结构作为掩模，采用诸如P、As等掺杂剂对NMOS的半导体层进行自对准N-掺杂，得到NMOS TFT的第一轻掺杂漏极区（LDD）206Nd和206Ne。第一轻掺杂漏极区（LDD）206Nd和206Ne与沟道区相邻。同时，还可得到掺杂浓度低于第一轻掺杂漏极区（LDD）206Nd和206Ne的第二轻掺杂漏极区（LDD）206Nf和206Ng。第二轻掺杂漏极区（LDD）206Nf和206Ng与第一轻掺杂漏极区（LDD）206Nd和206Ne相邻，从而形成串联式轻掺杂漏极区。
接着，参照图15，在所得结构上形成光致抗蚀剂并构图形成光致抗蚀剂图案224。光致抗蚀剂图案224暴露出PMOS区域并覆盖NMOS区域。利用包括栅电极220b和氮化硅底脚218a的栅结构作为掩模，离子注入诸如BF3的P型掺杂剂到PMOS TFT的半导体层中，从而形成PMOS TFT的源区和漏区206Pa和206Pb。由于氮化硅底脚结构，此工序中还可自对准地形成P型轻掺杂漏极区206Pd和206Pe、及掺杂浓度低于第一轻掺杂漏极区（LDD）206Pd和206Pe的第二轻掺杂漏极区（LDD）206Pf和206Pg。第一轻掺杂漏极区（LDD）206Pd和206Pe与第二轻掺杂漏极区（LDD）206Pf和206Pg邻接，从而形成串联式轻掺杂漏极区。位于栅电极220b下面的半导体区域是沟道区。
接着，可以在所得结构上执行后续工艺。这些后续工艺与常规工艺类似，在此不再赘述。例如，在所得结构上形成层间电介质层。在层间电介质层上形成蚀刻掩模图案。通过蚀刻形成暴露所述薄膜晶体管的源区和漏区的接触孔。在所得结构上沉积数据线层并填充所述接触孔。通过构图形成包括源电极/漏电极数据布线。源电极/漏电极通过接触孔与薄膜晶体管的源区/漏区电连接。然后，可以进行形成覆盖所述数据布线的钝化层的工艺以及其它后续工艺。
根据示例实施方式，当SiN蚀刻为使得其边缘存在突出部时，离子注入工艺还可在有源层中形成串联式LDD。串联LDD可以进一步降低TFT的Ioff（关断电流）。
根据示例实施方式，采用根据本公开的方法制作的TFT的AMOLED阵列基板中开关晶体管的泄漏电流可以减小，避免因泄漏电流过大造成组件操作不稳定甚至失效。另外，由于能够得到更好的TFT一致性，因而可以提高显示器的影像质量。易于理解，根据本公开的技术方案可也运用在LTPS-LCD等新一代的显示器中。
以上具体地示出和描述了本公开的示例性实施方式。应该理解，本公开不限于所公开的实施方式，相反，本公开意图涵盖包含在所附权利要求的精神和范围内的各种修改和等效布置。

Claims (16)

1.一种薄膜晶体管，包括：
衬底；
位于所述衬底上的缓冲层；
半导体层，位于所述缓冲层上，所述半导体层包括源区、漏区、沟道区、与所述沟道区相邻的第一轻掺杂漏极区、与所述第一轻掺杂漏极区相邻的第二轻掺杂漏极区；
第一栅绝缘层，覆盖所述半导体层；
第二栅绝缘层底脚，位于所述第一栅绝缘层上，所述第二栅绝缘层底脚的宽度小于所述第一栅绝缘层的宽度；以及
栅电极，位于所述第二栅绝缘层底脚上，
其中，所述第二轻掺杂漏极区的掺杂浓度低于所述第一轻掺杂漏极区的掺杂浓度，且所述第二栅绝缘层底脚的边缘具有一突出部，使得所述边缘的厚度大于所述第二栅绝缘层底脚的其余部分的厚度。
2.如权利要求1所述的薄膜晶体管，其中所述第一栅绝缘层为氧化硅层。
3.如权利要求1所述的薄膜晶体管，其中所述第二栅绝缘层底脚包括氮化硅。
4.如权利要求1所述的薄膜晶体管，其中所述半导体层包括低温多晶硅。
5.如权利要求1所述的薄膜晶体管，其中所述栅电极由选自钼、铝、铝镍合金、钼钨合金、铬和铜构成的组中的至少一种材料形成。
6.如权利要求1所述的薄膜晶体管，其中，所述栅电极的宽度小于所述第二栅绝缘层底脚的宽度。
7.一种制造薄膜晶体管的方法，包括：
形成一结构，所述结构包括衬底、位于所述衬底上的半导体层、覆盖所述半导体层的第一栅绝缘层、位于所述第一栅绝缘层上的第二栅绝缘层底脚及位于所述第二栅绝缘层底脚上的栅电极，其中所述第二栅绝缘层底脚的边缘具有一突出部，使得第二栅绝缘层底脚的边缘的厚度大于其余部分的厚度；
使用所述栅电极和所述第二栅绝缘层作为掩模，注入杂质离子到所述半导体层中，从而形成源区、漏区、与所述源区/漏区相邻的第二轻掺杂漏极区和与所述第二轻掺杂漏极区相邻的第一轻掺杂漏极区，其中所述第二轻掺杂漏极区的掺杂浓度低于所述第一轻掺杂漏极区的掺杂浓度。
8.如权利要求7所述的方法，其中所述第二栅绝缘层底脚通过如下步骤形成：
形成覆盖所述第一栅绝缘层的第一光致抗蚀剂层并构图，从而形成第一光致抗蚀剂图案，所述第一光致抗蚀剂图案包括暴露所述半导体层的中间部分的开口；
在所述第一光致抗蚀剂图案上形成第二栅绝缘层，所述第二栅绝缘层覆盖所述第一光致抗蚀剂图案的上表面和位于所述开口中的侧壁表面以及所述半导体层的暴露表面；
在所述第二栅绝缘层上沉积栅极金属层，所述栅极金属层未完全填充所述开口；
在所述栅极金属层涂布并烘烤第二光致抗蚀剂层；
去除所述第二光致抗蚀剂层的一部分，从而在所述开口中留下第二光致抗蚀剂图案，所述第二光致抗蚀剂图案的顶表面低于所述栅极金属层的顶表面；
利用所述第二光致抗蚀剂图案做为掩模，通过湿法蚀刻选择性去除所述栅极金属层的一部分而形成栅极金属图案；
利用所述第二光致抗蚀剂图案和所述栅极金属图案做为掩模，通过湿法蚀刻选择性去除所述第二栅绝缘层的一部分而形成所述第二栅绝缘层底脚。
9.如权利要求8所述的方法，还包括：
在形成所述第二栅绝缘层底脚之后，利用所述第二光致抗蚀剂图案做为掩模，通过湿法蚀刻对所述栅极金属图案进行二次蚀刻而形成栅电极。
10.如权利要求7所述的方法，其中所述第一栅绝缘层为氧化硅层。
11.如权利要求7所述的方法，其中所述第二栅绝缘层包括氮化硅。
12.如权利要求7所述的方法，其中所述半导体层包括低温多晶硅。
13.如权利要求7所述的方法，其中所述栅电极由选自钼、铝、铝镍合金、钼钨合金、铬和铜中的至少一种材料形成。
14.如权利要求8所述的方法，其中所述第二光致抗蚀剂层完全填充所述开口并覆盖所述栅极金属层的顶部。
15.如权利要求8所述的方法，其中所述栅极金属图案的暴露的上表面与位于所述第二光致抗蚀剂图案下面的栅极金属图案的上表面平齐。
16.一种有源矩阵有机发光二极管组件，包括如权利要求1-6中任一项所述的薄膜晶体管。
CN201310251969.1A 2013-06-21 2013-06-21 薄膜晶体管和有源矩阵有机发光二极管组件及制造方法 Active CN104241390B (zh)

Priority Applications (5)

Application Number Priority Date Filing Date Title
CN201310251969.1A CN104241390B (zh) 2013-06-21 2013-06-21 薄膜晶体管和有源矩阵有机发光二极管组件及制造方法
TW102137336A TWI518845B (zh) 2013-06-21 2013-10-16 薄膜電晶體和主動矩陣有機發光二極體組件及製造方法
US14/298,479 US9159773B2 (en) 2013-06-21 2014-06-06 Thin film transistor and active matrix organic light emitting diode assembly
JP2014127376A JP5806761B2 (ja) 2013-06-21 2014-06-20 薄膜トランジスタ、アクティブマトリックス式有機ｅｌアセンブリ及び薄膜トランジスタの製造方法
KR1020140076654A KR101600475B1 (ko) 2013-06-21 2014-06-23 박막 트랜지스터와 능동형 유기 발광 다이오드 어셈블리 및 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310251969.1A CN104241390B (zh) 2013-06-21 2013-06-21 薄膜晶体管和有源矩阵有机发光二极管组件及制造方法

Publications (2)

Publication Number Publication Date
CN104241390A CN104241390A (zh) 2014-12-24
CN104241390B true CN104241390B (zh) 2017-02-08

Family

ID=52110153

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310251969.1A Active CN104241390B (zh) 2013-06-21 2013-06-21 薄膜晶体管和有源矩阵有机发光二极管组件及制造方法

Country Status (5)

Country Link
US (1) US9159773B2 (zh)
JP (1) JP5806761B2 (zh)
KR (1) KR101600475B1 (zh)
CN (1) CN104241390B (zh)
TW (1) TWI518845B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103178006B (zh) * 2013-03-29 2015-09-23 上海和辉光电有限公司 调整低温多晶硅晶体管阀值电压的方法
CN104409513A (zh) 2014-11-05 2015-03-11 京东方科技集团股份有限公司 一种金属氧化物薄膜晶体管及其制备方法、阵列基板
CN104659109B (zh) 2015-03-20 2017-07-14 京东方科技集团股份有限公司 一种薄膜晶体管及其制作方法、阵列基板
CN105789117B (zh) * 2016-03-23 2019-02-01 深圳市华星光电技术有限公司 Tft基板的制作方法及制得的tft基板
CN107204376B (zh) * 2017-05-26 2019-12-27 厦门天马微电子有限公司 一种薄膜晶体管及其制造方法、阵列基板、显示装置
KR102495758B1 (ko) 2018-08-10 2023-02-03 삼성전자주식회사 플립칩 타입의 led 소자, 플립칩 타입의 led 소자의 제조 방법 및 플립칩 타입의 led 소자를 포함하는 디스플레이 장치

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1763975A (zh) * 2004-10-18 2006-04-26 中华映管股份有限公司 薄膜晶体管及其制造方法
CN102569412A (zh) * 2010-12-20 2012-07-11 京东方科技集团股份有限公司 薄膜晶体管器件及其制造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5658808A (en) * 1996-08-14 1997-08-19 Industrial Technology Research Institute Method of fabricating polycrystalline silicon thin-film transistor having symmetrical lateral resistors
JP3980156B2 (ja) * 1998-02-26 2007-09-26 株式会社半導体エネルギー研究所 アクティブマトリクス型表示装置
JP3483484B2 (ja) * 1998-12-28 2004-01-06 富士通ディスプレイテクノロジーズ株式会社 半導体装置、画像表示装置、半導体装置の製造方法、及び画像表示装置の製造方法
JP4037117B2 (ja) * 2001-02-06 2008-01-23 株式会社日立製作所 表示装置
JP2001320062A (ja) * 2001-03-21 2001-11-16 Sharp Corp 薄膜トランジスタおよびその製造方法並びに液晶表示装置
JP2006313776A (ja) * 2005-05-06 2006-11-16 Seiko Epson Corp 薄膜半導体装置、電子機器、および薄膜半導体装置の製造方法
TWI401802B (zh) * 2005-06-30 2013-07-11 Samsung Display Co Ltd 薄膜電晶體板及其製造方法
US7397065B2 (en) * 2006-05-02 2008-07-08 Tpo Displays Corp. Organic electroluminescent device and fabrication methods thereof
US8405085B2 (en) * 2010-12-01 2013-03-26 Au Optronics Corporation Thin film transistor capable of reducing photo current leakage
CN104241389B (zh) * 2013-06-21 2017-09-01 上海和辉光电有限公司 薄膜晶体管和有源矩阵有机发光二极管组件及制造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1763975A (zh) * 2004-10-18 2006-04-26 中华映管股份有限公司 薄膜晶体管及其制造方法
CN102569412A (zh) * 2010-12-20 2012-07-11 京东方科技集团股份有限公司 薄膜晶体管器件及其制造方法

Also Published As

Publication number Publication date
US20140374714A1 (en) 2014-12-25
KR20140148349A (ko) 2014-12-31
JP2015005753A (ja) 2015-01-08
JP5806761B2 (ja) 2015-11-10
US9159773B2 (en) 2015-10-13
TWI518845B (zh) 2016-01-21
KR101600475B1 (ko) 2016-03-07
CN104241390A (zh) 2014-12-24
TW201501244A (zh) 2015-01-01

Similar Documents

Publication Publication Date Title
CN104241389B (zh) 薄膜晶体管和有源矩阵有机发光二极管组件及制造方法
CN104241390B (zh) 薄膜晶体管和有源矩阵有机发光二极管组件及制造方法
CN102203915B (zh) 晶体管内与先进的硅化物形成结合的凹槽式漏极和源极区
TWI525821B (zh) Mosfet元件與其形成方法
CN104240633A (zh) 薄膜晶体管和有源矩阵有机发光二极管组件及其制造方法
TW201347005A (zh) 形成具有提升式源極和汲極區之半導體設備的方法及對應的半導體設備
US8940607B2 (en) Manufacturing method of trench type power transistor device with super junction
CN103715133A (zh) Mos晶体管及其形成方法
CN105789317A (zh) 薄膜晶体管器件及其制备方法
CN111370306B (zh) 晶体管的制作方法及全包围栅极器件结构
US11088265B2 (en) Semiconductor structure having a repaired dielectric layer
US8586432B2 (en) Method for manufacturing vertical-channel tunneling transistor
US9627482B2 (en) Reduced current leakage semiconductor device
KR100629606B1 (ko) 고전압 소자 영역의 게이트 산화막 질 개선방법
US7453121B2 (en) Body contact formation in partially depleted silicon on insulator device
US6680231B1 (en) High-voltage device process compatible with low-voltage device process
CN110752153A (zh) 半导体结构及其形成方法
US20220059695A1 (en) Semiconductor device and method for manufacturing the same
CN116364781A (zh) 半导体结构及其制造方法
CN116705828A (zh) 高压半导体器件及其制备方法
CN115763420A (zh) 半导体元件及其制备方法
WO2010049086A2 (en) Recessed drain and source areas in combination with advanced silicide formation in transistors
JP2012190834A (ja) 半導体装置およびその製造方法
KR20010058938A (ko) 트랜지스터의 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CP03 Change of name, title or address
CP03 Change of name, title or address

Address after: 201506, No. nine, No. 1568, Jinshan Industrial Zone, Shanghai, Jinshan District

Patentee after: Shanghai Hehui optoelectronic Co., Ltd

Address before: 201500, building two, building 100, 1, Jinshan Industrial Road, 208, Shanghai, Jinshan District

Patentee before: EverDisplay Optronics (Shanghai) Ltd.