TW201501244A - 薄膜電晶體和主動矩陣有機發光二極體組件及製造方法 - Google Patents

薄膜電晶體和主動矩陣有機發光二極體組件及製造方法 Download PDF

Info

Publication number
TW201501244A
TW201501244A TW102137336A TW102137336A TW201501244A TW 201501244 A TW201501244 A TW 201501244A TW 102137336 A TW102137336 A TW 102137336A TW 102137336 A TW102137336 A TW 102137336A TW 201501244 A TW201501244 A TW 201501244A
Authority
TW
Taiwan
Prior art keywords
insulating layer
gate insulating
layer
gate
lightly doped
Prior art date
Application number
TW102137336A
Other languages
English (en)
Other versions
TWI518845B (zh
Inventor
Chia-Che Hsu
Chia-Chi Huang
Wei-Ting Chen
Min-Ching Hsu
Original Assignee
Everdisplay Optronics Shanghai Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Everdisplay Optronics Shanghai Ltd filed Critical Everdisplay Optronics Shanghai Ltd
Publication of TW201501244A publication Critical patent/TW201501244A/zh
Application granted granted Critical
Publication of TWI518845B publication Critical patent/TWI518845B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H01L2029/7863—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile with an LDD consisting of more than one lightly doped zone or having a non-homogeneous dopant distribution, e.g. graded LDD
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本申請提供一種薄膜電晶體、主動矩陣有機發光二極體組件及製造方法。一種薄膜電晶體包括：半導體層，所述半導體層包括源區、汲區、通道區、與所述通道區相鄰的第一輕摻雜汲極區，以及與所述第一輕摻雜汲極區相鄰的第二輕摻雜汲極區，其中，所述第二輕摻雜汲極區的摻雜濃度低於所述第一輕摻雜汲極區的摻雜濃度。

Description

薄膜電晶體和主動矩陣有機發光二極體組件及製造方 法
本公開涉及主動矩陣有機發光顯示器，具體而言，涉及薄膜電晶體及包括該薄膜電晶體的主動矩陣有機發光二極體(Active Matrix Organic Light Emitting Diode；AMOLED)組件及薄膜電晶體的製造方法。
主動矩陣有機發光二極體(Active Matrix Organic Light Emitting Diode；AMOLED)作為新一代的顯示器技術，具有自發光、廣視角、對比度高、低耗電、高反應速度、高解析度、全彩色、薄型化等優點。AMOLED有望成為未來主流的顯示器技術之一。
在AMOLED的薄膜電晶體(Thin-Film Transistor；TFT)陣列組件部分，一般採用低溫多晶矽(Low Temperature Poly Silicon；LTPS)製程。薄膜電晶體及包括薄膜電晶體的陣列組件的品質亦將決定AMOLED的最終顯示品質。
用於AMOLED或其它電子組件的薄膜電晶體通常具有輕摻雜汲極區(Lightly Doping Drain；LDD)。輕摻雜 汲極區(Lightly Doping Drain；LDD)可減小短通道效應(Short Channel Effect)與熱載子效應(Hot Carrier Effect)。而且，可以使組件在較高電壓操作下，不會產生組件失效崩潰與大的泄漏電流現象。然而，在例如高解析度顯示器組件中，隨著TFT的尺寸降低，仍需進一步避免泄漏電流的影響。
在所述背景技術部分公開的上述資訊僅用於加强對本公開的背景的理解，因此它可以包括不構成對本領域普通技術人員已知的現有技術的資訊。
本申請公開一種薄膜電晶體及包括該薄膜電晶體的主動矩陣有機發光二極體(AMOLED)組件及其製造方法，可以進一步降低Ioff(關斷電流)。
本公開的其他特性和優點將通過下面的詳細描述變得顯然，或部分地通過本公開的實施而習得。
根據本公開的一個方面，一種薄膜電晶體包括：半導體層，所述半導體層包括源區、汲區、通道區、與所述通道區相鄰的第一輕摻雜汲極區，以及與所述第一輕摻雜汲極區相鄰的第二輕摻雜汲極區，其中，所述第二輕摻雜汲極區的摻雜濃度低於所述第一輕摻雜汲極區的摻雜濃度。
薄膜電晶體還可包括：基材；位於所述基材上的緩衝層，所述半導體層位於所述緩衝層上；覆蓋所述半導體 層的第一閘絕緣層；位於所述第一閘絕緣層上的第二閘絕緣層底腳，所述第二閘絕緣層底腳的寬度小於所述第一閘絕緣層的寬度；位於所述第二閘絕緣層底腳上的閘電極。
第一閘絕緣層可為氧化矽層。
第二閘絕緣層底腳可包括氮化矽。
半導體層可包括低溫多晶矽。
閘電極可由選自鉬、鋁、鋁鎳合金、鉬鎢合金、鉻和銅構成的組中的至少一種材料形成。
第二閘絕緣層底腳的邊緣可具有一突出部，使得所述邊緣的厚度大於所述第二閘絕緣層底腳的其餘部分的厚度。
閘電極的寬度可小於所述第二閘絕緣層底腳的寬度。
根據本公開的另一方面，一種製造薄膜電晶體的方法包括：形成一結構，所述結構包括基材、位於所述基材上的半導體層、覆蓋所述半導體層的第一閘絕緣層、位於所述第一閘絕緣層上的第二閘絕緣層底腳及位於所述第二閘絕緣層底腳上的閘電極，其中所述第二閘絕緣層底腳的邊緣具有一突出部，使得第二閘絕緣層底腳的邊緣的厚度大於其餘部分的厚度；使用所述閘電極和所述第二閘絕緣層底腳作為罩幕，注入雜質離子到所述半導體層中，從而形成源區、汲區、與所述源區及汲區相鄰的第二輕摻雜汲極區和與所述第二輕摻雜汲極區相鄰的第一輕摻雜汲極區，其中所述第二輕摻雜汲極區的摻雜濃度低於所述第一 輕摻雜汲極區的摻雜濃度。
第二閘絕緣層底腳可通過如下步驟形成：形成覆蓋所述第一閘絕緣層的第一光阻層並圖案化，從而形成第一光阻圖案，所述第一光阻圖案包括暴露所述半導體層的中間部分的開口；在所述第一光阻圖案上形成第二閘絕緣層，所述第二閘絕緣層覆蓋所述第一光阻圖案的上表面和位於所述開口中的側壁表面以及所述半導體層的暴露表面；在所述第二閘絕緣層上沉積閘極金屬層，所述閘極金屬層未完全填充所述開口；在所述閘極金屬層塗布並烘烤第二光阻層；去除所述第二光阻層的一部分，從而在所述開口中留下第二光阻圖案，所述第二光阻圖案的頂表面低於所述閘極金屬層的頂表面；利用所述第二光阻圖案做為罩幕，通過濕式蝕刻選擇性去除所述閘極金屬層的一部分而形成閘極金屬圖案；利用所述第二光阻圖案和所述閘極金屬圖案做為罩幕，通過濕式蝕刻選擇性去除所述第二閘絕緣層的一部分而形成所述第二閘絕緣層底腳。
在形成所述第二閘絕緣層底腳之後，利用所述第二光阻圖案做為罩幕，通過濕式蝕刻對所述閘極金屬圖案進行二次蝕刻而形成閘電極。
第二光阻層可完全填充所述開口並覆蓋所述閘極金屬層的頂部。
閘極金屬圖案的暴露的上表面可與位於所述第二光阻圖案下面的閘極金屬圖案的上表面平齊。
根據本公開的再一方面，一種主動矩陣有機發光二 極體組件，包括前述的任一種的薄膜電晶體。
根據本公開的技術方案，可在主動層中形成串聯式LDD。串聯LDD可以進一步降低TFT的Ioff(關斷電流)。
110a‧‧‧源區
110b‧‧‧汲區
110c‧‧‧通道區
110d‧‧‧第一輕摻雜汲極區
110e‧‧‧第一輕摻雜汲極區
110f‧‧‧第二輕摻雜汲極區
110g‧‧‧第二輕摻雜汲極區
200‧‧‧基材
202‧‧‧緩衝層
204‧‧‧緩衝層
206P‧‧‧半導體層
206Pa‧‧‧源區
206Pb‧‧‧汲區
206Pc‧‧‧通道區
206Pd‧‧‧第一輕摻雜汲極區
206Pe‧‧‧第一輕摻雜汲極區
206Pf‧‧‧第二輕摻雜汲極區
206Pg‧‧‧第二輕摻雜汲極區
206N‧‧‧半導體層
206Na‧‧‧源區
206Nb‧‧‧汲區
206Nc‧‧‧通道區
206Nd‧‧‧第一輕摻雜汲極區
206Ne‧‧‧第一輕摻雜汲極區
206Nf‧‧‧第二輕摻雜汲極區
206Ng‧‧‧第二輕摻雜汲極區
216‧‧‧第一閘絕緣層
218‧‧‧第二閘絕緣層
218a‧‧‧第二閘絕緣層底腳
220‧‧‧閘極金屬層
220a‧‧‧閘極金屬圖案
220b‧‧‧閘電極
224‧‧‧光阻圖案
260‧‧‧光阻圖案
262‧‧‧光阻層
262a‧‧‧光阻圖案
通過參照圖式詳細描述其示例實施方式，本公開的上述和其它特徵及優點將變得更加明顯。
第1圖是剖視圖，示出根據本公開示例實施方式的TFT的半導體層的結構示意圖。
第2圖是剖視圖，示出根據本公開示例實施方式的TFT的結構及形成方法示意圖。
第3、4、5、6、7、8、9、10、11、12、13、14和15圖示出根據本公開示例實施方式製造AMOLED陣列基板的方法的各階段的示意圖。
現在將參考圖式更全面地描述示例實施方式。然而，示例實施方式能夠以多種形式實施，且不應被理解為限於在此闡述的實施方式；相反，提供這些實施方式使得本公開將全面和完整，並將示例實施方式的構思全面地傳達給本領域的技術人員。在圖中，為了清晰，誇大了區域和層的厚度。在圖中相同的圖式標記表示相同或類似的結構，因而將省略它們的詳細描述。
此外，所描述的特徵、結構或特性可以以任何合適 的方式結合在一個或更多實施例中。在下面的描述中，提供許多具體細節從而給出對本公開的實施例的充分理解。然而，本領域技術人員將意識到，可以實施本公開的技術方案而沒有所述特定細節中的一個或更多，或者可以採用其它的方法、元件、材料等。在其它情況下，不詳細示出或描述公知結構、材料或者操作以避免模糊本公開的各方面。
第1圖是剖視圖，示出根據本公開示例實施方式的TFT的半導體層的示意結構。
參見第1圖，根據本公開示例實施方式的TFT的半導體層包括源區和汲區110a和110b、通道區110c、第一輕摻雜汲極區110d和110e以及第二輕摻雜汲極區110f和110g。
第一輕摻雜汲極區(LDD)110d和110e與通道區110c相鄰。第二輕摻雜汲極區110f和110g與第一輕摻雜汲極區110d和110e相鄰。第二輕摻雜汲極區110f和110g的摻雜濃度低於第一輕摻雜汲極區110d和110e。第二輕摻雜汲極區110f和110g與第一輕摻雜汲極區110d和110e相鄰形成串聯式輕摻雜汲極區。
由於第二輕摻雜汲極區110f和110g具有更低摻雜濃度，因此具有更高阻抗。串聯式輕摻雜汲極區可進一步改善組件的漏電流(leak current)。採用根據本公開實施方式的TFT的AMOLED組件可具有更佳的電性條件來達到更好的顯示品質。
第2圖是剖視圖，示出根據本公開示例實施方式的TFT的結構及形成方法示意圖。
參照第2圖，形成包括基材200、位於基材200上的緩衝層202和204、位於緩衝層202和204上的半導體層206P、覆蓋半導體層206P的第一閘絕緣層216、位於第一閘絕緣層216上的第二閘絕緣層底腳218a及位於第二閘絕緣層底腳218a上的閘電極220b的結構。半導體層206P可以包括低溫多晶矽層(LTPS)。第二閘絕緣層底腳218a的寬度小於第一閘絕緣層216的寬度。第一閘絕緣層216可以為例如氧化矽層。第二閘絕緣層底腳218a可以為例如氮化矽。第二閘絕緣層底腳218a的邊緣可具有一突出部，使得第二閘絕緣層底腳218a邊緣的厚度大於其餘部分的厚度。閘電極220b的寬度小於第二閘絕緣層底腳218a的寬度。
利用包括閘電極220b和第二閘絕緣層底腳218a的閘結構作為罩幕，注入雜質離子到半導體層206P中，從而形成源區和汲區206Pa和206Pb。由於第二閘絕緣層底腳218a結構，還可自對準地形成第一輕摻雜汲極區206Pd和206Pe、及摻雜濃度低於第一輕摻雜汲極區206Pd和206Pe的第二輕摻雜汲極區206Pf和206Pg。第一輕摻雜汲極區206Pd和206Pe與第二輕摻雜汲極區206Pf和206Pg鄰接，從而形成串聯式輕摻雜汲極區。位於閘電極220b下面的半導體區域是通道區206Pc。這樣，可以得到具有串聯式輕摻雜汲極區的薄膜電晶體。串聯LDD可以進一步降低TFT的Ioff(關斷電流)。此後，可以執行本領域技術人員熟知的其 他後續製程，不再贅述。
第3、4、5、6、7、8、9、10、11、12、13、14和15圖示出根據本公開示例實施方式製造AMOLED陣列基板的方法的各階段的示意圖。通過所示出的製造方法，可以在基材上製造根據本公開示例實施方式的用於AMOLED陣列基板的具有串聯式LDD的PMOS TFT(P-channel Metal-Oxide-Semiconductor Thin-Film Transistor；P型金屬氧化物半導體薄膜電晶體)和/或NMOS TFT(N-channel Metal-Oxide-Semiconductor Thin-Film Transistor；N型金屬氧化物半導體薄膜電晶體)。然而，本公開不限於此，也可以利用根據本公開的方法製造用於其它組件的TFT。
參見第3圖，在根據本公開第一示例實施方式的主動矩陣有機發光二極體組件的製造方法中，首先準備其上包括緩衝層202和204的基材200。基材200可以是玻璃基材或軟性基材，也可以是其他適合基材。緩衝層202和204可包括氮化矽層(例如：緩衝層202)和位於氮化矽層(例如：緩衝層202)上的氧化矽層(例如：緩衝層204)，但本發明不限於此。
可選地，可以對所述氧化矽層(例如：緩衝層204)的上表面利用O2、N2、NH3、H2之一進行處理，以通過減少懸鍵(Dangling Bond)等缺陷的數量來改善界面泄漏電流。
然後，在基材200上形成半導體層206P和206N。半導體層206P和206N可以包括低溫多晶矽層(LTPS)。例 如，可以通過諸如電漿强化學氣相沉積(Plasma-Enhanced Chemical Vapor Deposition；PEVCD)方法等在基材200上形成非晶矽薄膜(Amorphous silicon；a-Si)，然後，通過例如準分子雷射退火(Excimer Laser Annealing；ELA)等方法晶化非晶矽，得到多晶矽(Polycrystalline silicon；Poly-Si)膜。然後，在基材200上形成光阻，並利用曝光顯影通過圖案化得到光阻圖案。利用光阻圖案作為罩幕，對多晶矽膜圖案化從而形成多個半導體層206P和206N。然後，剝離光阻圖案。
接著，可以對半導體層206P和206N執行通道表面摻雜，以調節閥值電壓Vth。例如，可以利用BF3對半導體層206P和206N同時進行通道表面摻雜。然後，在所得結構上形成光阻並圖案化，暴露出將要形成NMOS TFT的區域，從而利用P型摻雜劑例如BF3對NMOS TFT的半導體層206N進行二次通道注入。接著，去除光阻圖案之後，在所得結構上形成光阻圖案，暴露出NMOS TFT的預定源/汲區域。利用N型雜質例如P、As對NMOS TFT的半導體層206N的預定源/汲區域進行摻雜以形成源區206Na和汲區206Nb。然後，剝離光阻圖案。所得結構如第4圖所示，NMOS TFT的半導體層206N包括源區206Na、汲區206Nb和源區206Na與汲區206Nb之間的通道區206Nc。
如第5圖所示，利用例如化學氣相沉積(Chemical Vapor Deposition；CVD)的方法形成覆蓋半導體層206P和206N的第一閘絕緣層216。第一閘絕緣層216可以為例 如氧化矽層。
參見第6圖，形成覆蓋第一閘絕緣層216的光阻層並圖案化以形成光阻圖案260。光阻圖案260具有暴露半導體層206N和206P的中間部分的開口。
參見第7圖，在所得結構上沉積第二閘絕緣層218。第二閘絕緣層218可為例如氮化矽材料層。在第二閘絕緣層218上沉積閘極金屬層220。通常使用鉬、鋁、鋁鎳合金、鉬鎢合金、鉻、或銅等金屬用於閘極金屬層。也可以使用上述幾種材料薄膜的組合。在本示例實施方式中，採用Mo做為閘極金屬層220。第二閘絕緣層218和閘極金屬層220覆蓋光阻圖案260的上表面及位於開口中的側壁表面。
參見第8圖，在所得結構上塗布並烘烤光阻層262。光阻層262填充開口並覆蓋閘極金屬層220的頂部。
參見第9圖，通過例如灰化(ashing)製程去除光阻層262的一部分，在開口中留下光阻圖案262a。光阻圖案262a的頂表面需低於閘極金屬層220的頂表面。如果光阻圖案262a的頂表面高於閘極金屬層220的頂表面，則接下來的濕式蝕刻去除閘極金屬層220的一部分的製程中，因為有光阻在閘極金屬層220上面，會導致濕式蝕刻無法去除閘極金屬層220。
參見第10圖，利用光阻圖案262a做為罩幕，通過濕式蝕刻選擇性去除閘極金屬層220的一部分而形成閘極金屬圖案220a。閘極金屬圖案220a的暴露上表面與位於光 阻圖案262a下面的閘極金屬圖案220a的上表面基本平齊。
參見第11圖，通過濕式蝕刻選擇性去除第二閘絕緣層218的一部分而形成第二閘絕緣層底腳(foot)218a。第二閘絕緣層底腳218a的暴露上表面高於位於閘極金屬圖案220a下面的第二閘絕緣層底腳218a的上表面。即，第二閘絕緣層底腳218a的邊緣具有一突出部。
參見第12圖，利用光阻圖案262a做為罩幕，通過濕式蝕刻對閘極金屬圖案220a進行二次蝕刻而得到閘電極220b。閘電極220b的寬度與通道區的寬度相應。位於閘電極220b下面的半導體區域是通道區。
然後，剝離光阻圖案260和光阻圖案262a，得到沒有第一閘絕緣層216損失的結構，如第13圖所示。參見第13圖中的圓圈部分，沒有氧化矽損失。
接著，參照第14圖，利用包括閘電極220b和第二閘絕緣層底腳218a的閘結構作為罩幕，採用諸如P、As等摻雜劑對NMOS的半導體層進行自對準N-摻雜，得到NMOS TFT的第一輕摻雜汲極區(LDD)206Nd和206Ne。第一輕摻雜汲極區(LDD)206Nd和206Ne與通道區206Nc相鄰。同時，還可得到摻雜濃度低於第一輕摻雜汲極區(LDD)206Nd和206Ne的第二輕摻雜汲極區(LDD)206Nf和206Ng。第二輕摻雜汲極區(LDD)206Nf和206Ng與第一輕摻雜汲極區(LDD)206Nd和206Ne相鄰，從而形成串聯式輕摻雜汲極區。
接著，參照第15圖，在所得結構上形成光阻並圖 案化形成光阻圖案224。光阻圖案224暴露出PMOS區域並覆蓋NMOS區域。利用包括閘電極220b和第二閘絕緣層底腳218a的閘結構作為罩幕，離子注入諸如BF3的P型摻雜劑到PMOS TFT的半導體層中，從而形成PMOS TFT的源區和汲區206Pa和206Pb。由於第二閘絕緣層底腳218a結構，此工序中還可自對準地形成P型輕摻雜汲極區206Pd和206Pe，及摻雜濃度低於第一輕摻雜汲極區(LDD)206Pd和206Pe的第二輕摻雜汲極區(LDD)206Pf和206Pg。第一輕摻雜汲極區(LDD)206Pd和206Pe與第二輕摻雜汲極區(LDD)206Pf和206Pg鄰接，從而形成串聯式輕摻雜汲極區。位於閘電極220b下面的半導體區域是通道區。
接著，可以在所得結構上執行後續製程。這些後續製程與常規製程類似，在此不再贅述。例如，在所得結構上形成層間介電層。在層間介電層上形成蝕刻罩幕圖案。通過蝕刻形成暴露所述薄膜電晶體的源區和汲區的接觸孔。在所得結構上沉積數據線層並填充所述接觸孔。通過圖案化形成包括源電極/汲電極數據布線。源電極/汲電極通過接觸孔與薄膜電晶體的源區/汲區電連接。然後，可以進行形成覆蓋所述數據布線的鈍化層的製程以及其它後續製程。
根據示例實施方式，當SiN蝕刻為使得其邊緣存在突出部時，離子注入製程還可在主動層中形成串聯式LDD。串聯LDD可以進一步降低TFT的Ioff(關斷電流)。
根據示例實施方式，採用根據本公開的方法製作的 TFT的AMOLED陣列基板中開關晶體管的泄漏電流可以減小，避免因泄漏電流過大造成組件操作不穩定甚至失效。另外，由於能夠得到更好的TFT一致性，因而可以提高顯示器的影像品質。易於理解，根據本公開的技術方案可也運用在LTPS-LCD等新一代的顯示器中。
以上具體地示出和描述了本公開的示例性實施方式。應該理解，本公開不限於所公開的實施方式，相反，本公開意圖涵蓋包含在所附請求項的精神和範圍內的各種修改和等效布置。
110a‧‧‧源區
110b‧‧‧汲區
110c‧‧‧通道區
110d‧‧‧第一輕摻雜汲極區
110e‧‧‧第一輕摻雜汲極區
110f‧‧‧第二輕摻雜汲極區
110g‧‧‧第二輕摻雜汲極區

Claims (10)

  1. 一種薄膜電晶體，包括：半導體層，所述半導體層包括源區、汲區、通道區、與所述通道區相鄰的第一輕摻雜汲極區，以及與所述第一輕摻雜汲極區相鄰的第二輕摻雜汲極區，其中，所述第二輕摻雜汲極區的摻雜濃度低於所述第一輕摻雜汲極區的摻雜濃度。
  2. 如請求項1所述的薄膜電晶體，其中還包括：基材；位於所述基材上的緩衝層，所述半導體層位於所述緩衝層上；覆蓋所述半導體層的第一閘絕緣層；位於所述第一閘絕緣層上的第二閘絕緣層底腳，所述第二閘絕緣層底腳的寬度小於所述第一閘絕緣層的寬度；以及位於所述第二閘絕緣層底腳上的閘電極。
  3. 如請求項2所述的薄膜電晶體，其中所述第二閘絕緣層底腳的邊緣具有一突出部，使得所述邊緣的厚度大於所述第二閘絕緣層底腳的其餘部分的厚度。
  4. 如請求項2所述的薄膜電晶體，其中，所述閘電極 的寬度小於所述第二閘絕緣層底腳的寬度。
  5. 一種製造薄膜電晶體的方法，包括：形成一結構，所述結構包括基材、位於所述基材上的半導體層、覆蓋所述半導體層的第一閘絕緣層、位於所述第一閘絕緣層上的第二閘絕緣層底腳及位於所述第二閘絕緣層底腳上的閘電極，其中所述第二閘絕緣層底腳的邊緣具有一突出部，使得第二閘絕緣層底腳的邊緣的厚度大於其餘部分的厚度；以及使用所述閘電極和所述第二閘絕緣層底腳作為罩幕，注入雜質離子到所述半導體層中，從而形成源區、汲區、與所述源區及汲區相鄰的第二輕摻雜汲極區和與所述第二輕摻雜汲極區相鄰的第一輕摻雜汲極區，其中所述第二輕摻雜汲極區的摻雜濃度低於所述第一輕摻雜汲極區的摻雜濃度。
  6. 如請求項5所述的製造薄膜電晶體的方法，其中所述第二閘絕緣層底腳通過如下步驟形成：形成覆蓋所述第一閘絕緣層的第一光阻層並圖案化，從而形成第一光阻圖案，所述第一光阻圖案包括暴露所述半導體層的中間部分的開口；在所述第一光阻圖案上形成第二閘絕緣層，所述第二閘絕緣層覆蓋所述第一光阻圖案的上表面和位於所述開口中的側壁表面以及所述半導體層的暴露表面； 在所述第二閘絕緣層上沉積閘極金屬層，所述閘極金屬層未完全填充所述開口；在所述閘極金屬層塗布並烘烤第二光阻層；去除所述第二光阻層的一部分，從而在所述開口中留下第二光阻圖案，所述第二光阻圖案的頂表面低於所述閘極金屬層的頂表面；利用所述第二光阻圖案做為罩幕，通過濕式蝕刻選擇性去除所述閘極金屬層的一部分而形成閘極金屬圖案；以及利用所述第二光阻圖案和所述閘極金屬圖案做為罩幕，通過濕式蝕刻選擇性去除所述第二閘絕緣層的一部分而形成所述第二閘絕緣層底腳。
  7. 如請求項6所述的製造薄膜電晶體的方法，還包括：在形成所述第二閘絕緣層底腳之後，利用所述第二光阻圖案做為罩幕，通過濕式蝕刻對所述閘極金屬圖案進行二次蝕刻而形成閘電極。
  8. 如請求項6所述的製造薄膜電晶體的方法，其中所述第二光阻層完全填充所述開口並覆蓋所述閘極金屬層的頂部。
  9. 如請求項6所述的製造薄膜電晶體的方法，其中所 述閘極金屬圖案的暴露的上表面與位於所述第二光阻圖案下面的閘極金屬圖案的上表面平齊。
  10. 一種主動矩陣有機發光二極體組件，包括如請求項1-4中任一項所述的薄膜電晶體。
TW102137336A 2013-06-21 2013-10-16 薄膜電晶體和主動矩陣有機發光二極體組件及製造方法 TWI518845B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310251969.1A CN104241390B (zh) 2013-06-21 2013-06-21 薄膜晶体管和有源矩阵有机发光二极管组件及制造方法

Publications (2)

Publication Number Publication Date
TW201501244A true TW201501244A (zh) 2015-01-01
TWI518845B TWI518845B (zh) 2016-01-21

Family

ID=52110153

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102137336A TWI518845B (zh) 2013-06-21 2013-10-16 薄膜電晶體和主動矩陣有機發光二極體組件及製造方法

Country Status (5)

Country Link
US (1) US9159773B2 (zh)
JP (1) JP5806761B2 (zh)
KR (1) KR101600475B1 (zh)
CN (1) CN104241390B (zh)
TW (1) TWI518845B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103178006B (zh) * 2013-03-29 2015-09-23 上海和辉光电有限公司 调整低温多晶硅晶体管阀值电压的方法
CN104409513A (zh) * 2014-11-05 2015-03-11 京东方科技集团股份有限公司 一种金属氧化物薄膜晶体管及其制备方法、阵列基板
CN104659109B (zh) * 2015-03-20 2017-07-14 京东方科技集团股份有限公司 一种薄膜晶体管及其制作方法、阵列基板
CN105789117B (zh) * 2016-03-23 2019-02-01 深圳市华星光电技术有限公司 Tft基板的制作方法及制得的tft基板
CN107204376B (zh) * 2017-05-26 2019-12-27 厦门天马微电子有限公司 一种薄膜晶体管及其制造方法、阵列基板、显示装置
KR102495758B1 (ko) 2018-08-10 2023-02-03 삼성전자주식회사 플립칩 타입의 led 소자, 플립칩 타입의 led 소자의 제조 방법 및 플립칩 타입의 led 소자를 포함하는 디스플레이 장치

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5658808A (en) * 1996-08-14 1997-08-19 Industrial Technology Research Institute Method of fabricating polycrystalline silicon thin-film transistor having symmetrical lateral resistors
JP3980156B2 (ja) * 1998-02-26 2007-09-26 株式会社半導体エネルギー研究所 アクティブマトリクス型表示装置
JP3483484B2 (ja) * 1998-12-28 2004-01-06 富士通ディスプレイテクノロジーズ株式会社 半導体装置、画像表示装置、半導体装置の製造方法、及び画像表示装置の製造方法
JP4037117B2 (ja) * 2001-02-06 2008-01-23 株式会社日立製作所 表示装置
JP2001320062A (ja) * 2001-03-21 2001-11-16 Sharp Corp 薄膜トランジスタおよびその製造方法並びに液晶表示装置
CN1763975A (zh) * 2004-10-18 2006-04-26 中华映管股份有限公司 薄膜晶体管及其制造方法
JP2006313776A (ja) * 2005-05-06 2006-11-16 Seiko Epson Corp 薄膜半導体装置、電子機器、および薄膜半導体装置の製造方法
TWI401802B (zh) * 2005-06-30 2013-07-11 Samsung Display Co Ltd 薄膜電晶體板及其製造方法
US7397065B2 (en) * 2006-05-02 2008-07-08 Tpo Displays Corp. Organic electroluminescent device and fabrication methods thereof
US8405085B2 (en) * 2010-12-01 2013-03-26 Au Optronics Corporation Thin film transistor capable of reducing photo current leakage
CN102569412B (zh) * 2010-12-20 2015-02-04 京东方科技集团股份有限公司 薄膜晶体管器件及其制造方法
CN104241389B (zh) * 2013-06-21 2017-09-01 上海和辉光电有限公司 薄膜晶体管和有源矩阵有机发光二极管组件及制造方法

Also Published As

Publication number Publication date
TWI518845B (zh) 2016-01-21
KR20140148349A (ko) 2014-12-31
CN104241390A (zh) 2014-12-24
JP2015005753A (ja) 2015-01-08
KR101600475B1 (ko) 2016-03-07
US20140374714A1 (en) 2014-12-25
JP5806761B2 (ja) 2015-11-10
US9159773B2 (en) 2015-10-13
CN104241390B (zh) 2017-02-08

Similar Documents

Publication Publication Date Title
TWI533408B (zh) 薄膜電晶體和主動矩陣有機發光二極體組件及製造方法
GB2548279B (en) Method of forming an low temperature Poly-Silicon Thin-Film Transistor LTPS TFT Having Dual Gate Structure
US7820518B2 (en) Transistor fabrication methods and structures thereof
TWI518845B (zh) 薄膜電晶體和主動矩陣有機發光二極體組件及製造方法
US7572690B2 (en) Method of fabricating CMOS thin film transistor (TFT) and CMOS TFT fabricated using the same
TWI604529B (zh) 薄膜電晶體及其製造方法
TWI548066B (zh) 薄膜電晶體和主動式矩陣有機發光二極體組件及其製造方法
WO2016175086A1 (ja) 半導体装置及びその製造方法
WO2017028461A1 (zh) 薄膜晶体管及阵列基板的制备方法、阵列基板及显示装置
WO2016061961A1 (zh) 阵列基板及其制作方法、显示装置
WO2019200824A1 (zh) Ltps tft基板的制作方法及ltps tft基板
US7982272B2 (en) Thin-film semiconductor device and method for manufacturing the same
US20080142803A1 (en) Display device and manufacturing method thereof
TWI440139B (zh) 薄膜電晶體之製造方法及具有該薄膜電晶體陣列基板之製造方法
WO2019071670A1 (zh) N型薄膜晶体管及其制备方法、oled显示面板的制备方法
US10916641B2 (en) Thin film transistor, method of manufacturing thin film transistor, and manufacturing system
US6790715B1 (en) Manufacturing method of CMOS thin film transistor
WO2020056805A1 (zh) 阵列基板及其制作方法、显示面板
TWI434356B (zh) 顯示裝置及其形成方法，以及包含顯示裝置之電子裝置
KR100459932B1 (ko) 반도체장치의 제조방법
KR20040006473A (ko) 박막 트랜지스터 제조 방법