KR102495758B1 - 플립칩 타입의 led 소자, 플립칩 타입의 led 소자의 제조 방법 및 플립칩 타입의 led 소자를 포함하는 디스플레이 장치 - Google Patents

플립칩 타입의 led 소자, 플립칩 타입의 led 소자의 제조 방법 및 플립칩 타입의 led 소자를 포함하는 디스플레이 장치 Download PDF

Info

Publication number
KR102495758B1
KR102495758B1 KR1020180093972A KR20180093972A KR102495758B1 KR 102495758 B1 KR102495758 B1 KR 102495758B1 KR 1020180093972 A KR1020180093972 A KR 1020180093972A KR 20180093972 A KR20180093972 A KR 20180093972A KR 102495758 B1 KR102495758 B1 KR 102495758B1
Authority
KR
South Korea
Prior art keywords
electrode
layer
type semiconductor
light emitting
semiconductor layer
Prior art date
Application number
KR1020180093972A
Other languages
English (en)
Other versions
KR20200018125A (ko
Inventor
강진희
심재필
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020180093972A priority Critical patent/KR102495758B1/ko
Priority to PCT/KR2019/009872 priority patent/WO2020032573A1/en
Priority to US16/533,925 priority patent/US10998464B2/en
Publication of KR20200018125A publication Critical patent/KR20200018125A/ko
Application granted granted Critical
Publication of KR102495758B1 publication Critical patent/KR102495758B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/0004—Devices characterised by their operation
    • H01L33/0037—Devices characterised by their operation having a MIS barrier layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/405—Reflective materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/0004—Devices characterised by their operation
    • H01L33/0008—Devices characterised by their operation having p-n or hi-lo junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/10—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0025—Processes relating to coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Devices (AREA)
  • Led Device Packages (AREA)

Abstract

본 개시는 플립칩 타입의 LED 소자, 플립칩 타입의 LED 소자의 제조 방법 및 플립칩 타입의 LED 소자를 포함하는 디스플레이 장치가 개시된다. 구체적으로, 본 개시는 LED 소자 내부의 누설 전류를 감소시킬 수 있도록 MIS 구조가 적용되는 플립칩 타입의 LED 소자 및 그 제조 방법, 그리고 위와 같은 LED 소자를 포함하여 제조 공정상의 효율성을 향상시킬 수 있는 디스플레이 장치에 관한 것이다.

Description

플립칩 타입의 LED 소자, 플립칩 타입의 LED 소자의 제조 방법 및 플립칩 타입의 LED 소자를 포함하는 디스플레이 장치{FLIP-CHIP LIGHT EMITTING DIODE, MANUFACTURING METHOD OF FLIP-CHIP LIGHT EMITTING DIODE AND DISPLAY DEVICE INCLUDING FLIP-CHIP LIGHT EMITTING DIODE}
본 개시는 플립칩 타입의 LED 소자, 플립칩 타입의 LED 소자의 제조 방법 및 플립칩 타입의 LED 소자를 포함하는 디스플레이 장치에 관한 것으로서, 구체적으로 LED 소자 내부의 누설 전류를 감소시킬 수 있도록 MIS 구조가 적용되는 플립칩 타입의 LED 소자 및 그 제조 방법, 그리고 위와 같은 LED 소자를 포함하여 제조 공정상의 효율성을 향상시킬 수 있는 디스플레이 장치에 관한 것이다.
LED(Light Emitting Diode) 분야에 있어서, LED 소자 내부에서 발생할 수 있는 누설 전류를 감소시키기 위한 MIS(Metal-Insulator-Semiconductor) 구조는 일반적으로 버티컬 타입의 LED 소자를 전제로 적용되고 있다.
그러나, 버티컬 타입의 LED 소자의 경우에는 소자의 상하부로 형성되는 전극 구조에 따라, 전극층의 형성 공정과 전기적 연결부를 형성하는 전사 공정의 효율성 측면에서 한계가 있으며, 또한 중대형 디스플레이의 제작에 있어 제조 공정의 효율성 등이 낮다는 점 등이 한계점으로 지적되고 있다.
반면, 플립칩 타입의 LED 소자의 경우에는 단일 소자의 소형화, 경량화 및 고집적화에 유리한 구조일 뿐만 아니라, 디스플레이 장치의 제작에 있어서 발광 효율과 전사 공정의 효율성 등을 향상시킬 수 있어, 특히 최근 각광 받고 있는 마이크로 LED 분야에서 일반적으로 적용되고 있다.
따라서, MIS 구조를 플립칩 타입의 LED 소자에 적용함으로써, 상술한 바와 같은 플립칩 타입의 LED 소자가 갖는 장점을 활용하면서도 누설 전류의 감소 효과를 확보하고, 나아가 디스플레이 장치의 제작에 있어서 소자의 활용도와 제조 공정상의 효율성을 향상시킬 수 있는 LED 소자에 대한 필요성이 대두되고 있다.
본 개시는 상술한 바와 같은 문제점을 극복하기 위하여 안출된 것으로서, LED 소자 내부에서 발생할 수 있는 누설 전류를 감소시킴과 아울러, 디스플레이 장치의 제조에 있어서 소자의 활용도와 제조 공정상의 효율성을 향상시킬 수 있는 플립칩 타입의 LED 소자 및 그 제조 방법, 그리고 LED 소자를 포함하는 디스플레이 장치를 제공하기 위한 것이다.
상술한 바와 같은 목적을 달성하기 위한 본 개시의 일 실시 예에 따르면, 플립칩(Flip-Chip) 타입의 LED(Light Emitting Diode) 소자는 발광층, 발광층의 상하부에 각각 적층되는 n형 반도체층 및 p형 반도체층, 상기 n형 반도체층에 전기적으로 연결되는 제1 전극, 상기 p형 반도체층에 전기적으로 연결되고, 상기 제1 전극과 전기적으로 구분되는 제2 전극, 상기 제1 전극이 상기 n형 반도체층에 전기적으로 연결될 수 있도록 형성되는 제1 컨택트 홀, 상기 LED 소자의 외곽면을 둘러싸는 제1 영역, 상기 제1 컨택트 홀이 형성되는 제2 영역 및 상기 제1 전극과 상기 제2 전극이 형성되는 영역과 구분되는 제3 영역 상에 구비되는 금속층, 상기 제3 영역의 금속층 상에 형성되어 상기 금속층과 전기적으로 연결되고, 상기 제1 전극 및 상기 제2 전극과 전기적으로 구분되는 제3 전극 및 상기 금속층이 상기 제1 전극 및 상기 제2 전극과 전기적으로 구분될 수 있도록 상기 금속층의 상하부에 구비되는 복수의 절연층을 포함한다.
한편, LED 소자는 상기 절연층에 형성되는 제2 컨택트 홀 및 상기 p형 반도체층 상에 구비되는 반사층을 더 포함하고, 상기 제2 전극은 상기 제2 컨택트 홀 및 상기 반사층을 통하여 상기 p형 반도체층과 전기적으로 연결될 수 있다.
한편, LED 소자는 제4 전극을 더 포함하고, 상기 금속층은 상기 LED 소자의 외곽면을 둘러싸는 제1 영역, 상기 제1 컨택트 홀이 형성되는 제2 영역, 상기 제1 전극 및 상기 제2 전극이 형성되는 영역과 구분되는 제3 영역, 그리고 상기 제1 전극, 상기 제2 전극 및 상기 제3 전극이 형성되는 영역과 구분되는 제4 영역 상에 구비되며, 상기 제4 전극은 상기 제4 영역의 금속층 상에 형성되어 상기 금속층과 전기적으로 연결되고, 상기 제1 전극 및 상기 제2 전극과 전기적으로 구분될 수 있다.
한편, 본 개시의 일 실시 예에 따르면, 플립칩(Flip-Chip) 타입의 LED(Light Emitting Diode) 소자의 제조 방법은 기판 상에 발광층, 상기 발광층의 상하부에 각각 적층되는 n형 반도체층 및 p형 반도체층을 증착하는 단계, 상기 발광층, 상기 n형 반도체층 및 상기 p형 반도체층을 식각함으로써, 상기 발광층, 상기 n형 반도체층 및 상기 p형 반도체층을 포함하는 복수의 발광셀을 형성하는 단계, 상기 복수의 발광셀 각각에 대하여, 상기 발광층 , 상기 n형 반도체층 및 상기 p형 반도체층을 식각함으로써, 상기 각각의 발광셀에 제1 컨택트 홀을 형성하는 단계, 상기 복수의 발광셀 각각에 대하여, 상기 복수의 발광셀을 형성하는 단계에서 식각이 이루어진 영역 및 상기 제1 컨택트 홀을 형성하는 단계에서 식각이 이루어진 영역 상에 제1 절연층을 증착하는 단계, 상기 복수의 발광셀 각각에 대하여, 상기 복수의 발광셀의 외곽면을 둘러싸는 제1 영역, 상기 제1 컨택트 홀이 형성되는 제2 영역 및 상기 제1 절연층 상부의 영역 중 한쪽 측면의 제3 영역 상에 금속층을 증착하는 단계, 상기 복수의 발광셀 각각에 대하여, 상기 제1 컨택트 홀이 형성된 영역 상에 제2 절연층을 증착하는 단계, 상기 복수의 발광셀 각각에 대하여, 상기 제1 절연층 상부의 영역 중 상기 금속층이 증착된 영역과 구분되는 다른 한쪽 측면 영역에 제2 컨택트 홀을 형성하는 단계 및 상기 제1 컨택트 홀이 형성된 영역 상에 제1 전극을 형성하고, 상기 제2 컨택트 홀이 형성된 영역 상에 제2 전극을 형성하며, 상기 금속층이 증착된 제3 영역 상에 제3 전극을 형성하는 단계를 포함한다.
한편, LED 소자의 제조 방법은 상기 증착된 p형 반도체층 상에 반사층을 증착하는 단계를 더 포함하고, 상기 제1 컨택트 홀을 형성하는 단계는, 상기 복수의 발광셀 각각에 대하여, 상기 발광층, 상기 n형 반도체층, 상기 p형 반도체층 및 상기 반사층을 식각함으로써, 상기 각각의 발광셀에 제1 컨택트 홀을 형성할 수 있다.
한편, 본 개시의 일 실시 예에 따르면, 디스플레이 장치는 플립칩(Flip-Chip) 타입의 복수의 LED(Light Emitting Diode) 소자, 복수의 구동 전극 및 구동 기판을 포함하는 디스플레이 패널 및 상기 디스플레이 패널을 제어하기 위한 프로세서를 포함한다.
그리고, 상기 복수의 LED 소자 중 적어도 하나의 LED 소자는발광층, 발광층의 상하부에 각각 적층되는 n형 반도체층 및 p형 반도체층, 상기 n형 반도체층에 전기적으로 연결되는 제1 전극, 상기 p형 반도체층에 전기적으로 연결되고, 상기 제1 전극과 전기적으로 구분되는 제2 전극, 상기 제1 전극이 상기 n형 반도체층에 전기적으로 연결될 수 있도록 형성되는 제1 컨택트 홀, 상기 LED 소자의 외곽면을 둘러싸는 제1 영역, 상기 제1 컨택트 홀이 형성되는 제2 영역 및 상기 제1 전극과 상기 제2 전극이 형성되는 영역과 구분되는 제3 영역 상에 구비되는 금속층, 상기 제3 영역의 금속층 상에 형성되어 상기 금속층과 전기적으로 연결되고, 상기 제1 전극 및 상기 제2 전극과 전기적으로 구분되는 제3 전극 및 상기 금속층이 상기 제1 전극 및 상기 제2 전극과 전기적으로 구분될 수 있도록 상기 금속층의 상하부에 구비되는 복수의 절연층을 포함한다.
여기서, 상기 복수의 LED 소자 중 적어도 하나의 LED 소자는 상기 절연층에 형성되는 제2 컨택트 홀 및 상기 p형 반도체층 상에 구비되는 반사층 을 더 포함하고, 상기 제2 전극은 상기 제2 컨택트 홀 및 상기 반사층을 통하여 상기 p형 반도체층과 전기적으로 연결될 수 있다.
한편, 상기 복수의 LED 소자 중 적어도 하나의 LED 소자는 제4 전극을 더 포함하고, 상기 금속층은 상기 LED 소자의 외곽면을 둘러싸는 제1 영역, 상기 제1 컨택트 홀이 형성되는 제2 영역, 상기 제1 전극 및 상기 제2 전극이 형성되는 영역과 구분되는 제3 영역, 그리고 상기 제1 전극, 상기 제2 전극 및 상기 제3 전극이 형성되는 영역과 구분되는 제4 영역 상에 구비되며, 상기 제4 전극은 상기 제4 영역의 금속층 상에 형성되어 상기 금속층과 전기적으로 연결되고, 상기 제1 전극 및 상기 제2 전극과 전기적으로 구분될 수 있다.
한편, 상기 구동기판은 복수의 스위칭 소자를 포함하고, 상기 복수의 스위칭 소자 각각은 상기 복수의 구동 전극을 통하여 상기 제1 전극, 상기 제2 전극 및 상기 제3 전극 각각에 개별적으로 연결되며, 상기 프로세서는 상기 복수의 스위칭 소자를 통하여, 상기 제1 전극, 상기 제2 전극 및 상기 제3 전극에 대한 전압의 인가를 독립적으로 제어할 수 있다.
한편, 상기 복수의 LED 소자 중 제1 소자에 포함되는 제3 전극과, 상기 제1 소자에 인접하는 제2 소자에 포함되는 제3 전극은, 동일한 구동 전극을 통하여 상기 구동 기판과 전기적으로 연결될 수 있다.
한편, 상기 디스플레이 패널은 상기 복수의 LED 소자 중 제1 소자에 포함되는 제3 전극과 상기 제1 소자에 인접하는 제2 소자에 포함되는 제3 전극이 서로 접합되어 있을 수 있다.
한편, 상기 디스플레이 패널은 상기 복수의 LED 소자 상부에 구비되는 복수의 형광체 및 상기 복수의 형광체 사이에 구비되는 복수의 빛샘차단막을 더 포함하고, 상기 복수의 LED 소자 각각의 발광 영역은 상기 복수의 빛샘차단막을 통하여 수평으로 구분될 수 있다.
한편, 상기 복수의 형광체는 퀀텀닷(Quantum Dot: QD)으로 이루어 질 수 있다.
도 1a 및 도 1b는 본 개시의 일 실시 예에 따른 LED 소자를 나타내기 위한 단면도 및 평면도,
도 2a 내지 도 2j는 본 개시의 일 실시 예에 따른 LED 소자의 제조 방법의 각 단계를 순차적으로 나타내기 위한 도면,
도 3은 도 2a 내지 도 2j에 도시된 바와 같은 제조 방법의 각 단계를 순차적으로 나타내기 위한 흐름도,
도 4a 및 도 4b는 본 개시의 일 실시 예에 따라, 제4 전극을 더 포함하는 LED 소자를 나타내기 위한 단면도 및 평면도,
도 5은 본 개시의 일 실시 예에 따른 디스플레이 장치의 구성을 간략하게 나타내기 위한 블록도,
도 6a 는 본 개시의 일 실시 예에 따른 디스플레이 패널의 일부를 나타내기 위한 단면도,
도 6b는 도6a에 따른 디스플레이 패널에 있어서의 픽셀 구성을 나타내기 위한 도면,
도 7은 본 개시의 또 다른 일 실시 예에 디스플레이 패널의 일부를 나타내기 위한 단면도,
도 8은 본 개시의 일 실시 예에 따라, 형광체 및 빛샘차단막을 포함하는 디스플레이 패널의 일부를 나타내기 위한 단면도, 그리고
도 9a 및 도 9b는 본 개시의 일 실시 예에 따라, 인접하는 LED 소자 각각에 포함되는 제3 전극이 서로 접합되어 있는 디스플레이 패널의 일부를 나타내기 위한 단면도 및 평면도이다.
본 실시 예들은 다양한 변환을 가할 수 있고 여러 가지 실시 예를 가질 수 있는바, 특정 실시 예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 그러나 이는 특정한 실시 형태에 대해 범위를 한정하려는 것이 아니며, 본 개시의 실시 예의 다양한 변경(modifications), 균등물(equivalents), 및/또는 대체물(alternatives)을 포함하는 것으로 이해되어야 한다. 도면의 설명과 관련하여, 유사한 구성요소에 대해서는 유사한 참조 부호가 사용될 수 있다.
본 개시를 설명함에 있어서, 관련된 공지 기능 혹은 구성에 대한 구체적인 설명이 본 개시의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그에 대한 상세한 설명은 생략한다.
덧붙여, 하기 실시 예는 여러 가지 다른 형태로 변형될 수 있으며, 본 개시의 기술적 사상의 범위가 하기 실시 예에 한정되는 것은 아니다. 오히려, 이들 실시 예는 본 개시를 더욱 충실하고 완전하게 하고, 당업자에게 본 개시의 기술적 사상을 완전하게 전달하기 위하여 제공되는 것이다.
본 개시에서 사용한 용어는 단지 특정한 실시 예를 설명하기 위해 사용된 것으로, 권리범위를 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
본 개시에서, "가진다," "가질 수 있다," "포함한다," 또는 "포함할 수 있다" 등의 표현은 해당 특징(예: 수치, 기능, 동작, 또는 부품 등의 구성요소)의 존재를 가리키며, 추가적인 특징의 존재를 배제하지 않는다.
본 개시에서, "A 또는 B," "A 또는/및 B 중 적어도 하나," 또는 "A 또는/및 B 중 하나 또는 그 이상"등의 표현은 함께 나열된 항목들의 모든 가능한 조합을 포함할 수 있다. 예를 들면, "A 또는 B," "A 및 B 중 적어도 하나," 또는 "A 또는 B 중 적어도 하나"는, (1) 적어도 하나의 A를 포함, (2) 적어도 하나의 B를 포함, 또는 (3) 적어도 하나의 A 및 적어도 하나의 B 모두를 포함하는 경우를 모두 지칭할 수 있다.
본 개시에서 사용된 "제1," "제2," "첫째," 또는 "둘째,"등의 표현들은 다양한 구성요소들을, 순서 및/또는 중요도에 상관없이 수식할 수 있고, 한 구성요소를 다른 구성요소와 구분하기 위해 사용될 뿐 해당 구성요소들을 한정하지 않는다.
어떤 구성요소(예: 제1 구성요소)가 다른 구성요소(예: 제2 구성요소)에 "(전기적으로, 기능적으로 또는 통신적으로) 연결되어((operatively or communicatively) coupled with/to)" 있다거나 "접속되어(connected to)" 있다고 언급된 때에는, 상기 어떤 구성요소가 상기 다른 구성요소에 직접적으로 연결되거나, 다른 구성요소(예: 제3 구성요소)를 통하여 연결될 수 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소(예: 제1 구성요소)가 다른 구성요소(예: 제2 구성요소)에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 상기 어떤 구성요소와 상기 다른 구성요소 사이에 다른 구성요소(예: 제 3 구성요소)가 존재하지 않는 것으로 이해될 수 있다.
본 개시에서 사용된 표현 "~하도록 구성된(또는 설정된)(configured to)"은 상황에 따라, 예를 들면, "~에 적합한(suitable for)," "~하는 능력을 가지는(having the capacity to)," "~하도록 설계된(designed to)," "~하도록 변경된(adapted to)," "~하도록 만들어진(made to)," 또는 "~를 할 수 있는(capable of)"과 바꾸어 사용될 수 있다. 용어 "~하도록 구성된(또는 설정된)"은 하드웨어적으로 "특별히 설계된(specifically designed to)" 것만을 반드시 의미하지 않을 수 있다.
대신, 어떤 상황에서는, "~하도록 구성된 장치"라는 표현은, 그 장치가 다른 장치 또는 부품들과 함께 "~할 수 있는" 것을 의미할 수 있다. 예를 들면, 문구 "A, B, 및 C를 수행하도록 구성된(또는 설정된) 프로세서"는 해당 동작을 수행하기 위한 전용 프로세서(예: 임베디드 프로세서), 또는 메모리 장치에 저장된 하나 이상의 소프트웨어 프로그램들을 실행함으로써, 해당 동작들을 수행할 수 있는 범용 프로세서(generic-purpose processor)(예: CPU 또는 application processor)를 의미할 수 있다.
이하에서, 첨부된 도면을 이용하여 본 개시에 대하여 구체적으로 설명한다.
아래에서는 첨부한 도면을 참고하여 본 발명의 실시 예에 대하여 본 발명가 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시 예에 한정되지 않는다.
그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.
도 1a 및 도 1b는 본 개시의 일 실시 예에 따른 LED 소자를 나타내기 위한 단면도 및 평면도이다.
도 1a 및 도 1b에 도시된 바와 같이, 본 개시의 일 실시 예에 따른 LED 소자(111)는 발광층(10), n형 반도체층(21), p형 반도체층(22), 제1 전극(51), 제2 전극(52), 제3 전극(53), 제1 컨택트 홀(61), 금속층(31, 32, 33) 및 복수의 절연층(41, 42)을 포함한다.
이하에서는 설명의 편의상 n형 반도체층(21) 및 p형 반도체층(22)을 아울러 지칭하고자 할 때에는 복수의 도전성 반도층(21, 22)이라 지칭한다.
복수의 도전성 반도체층(21, 22)은 III-V족, II-VI족 등의 화합물 반도체로 구현될 수 있다. 특히, 복수의 도전성 반도체층(21, 22)은 질화물 반도체층, 특히 GaN 반도체층으로 구현될 수 있다. 그러나, 본 개시에 따른 복수의 도전성 반도체층(21, 22) 이 이에 한정되는 것은 아니며, LED 소자(111)에 요구되는 다양한 특성에 따라 다양한 재료로 이루어질 수 있다.
복수의 도전성 반도체층(21, 22)은 n형 반도체층(21), p형 반도체층(22)을 포함한다. 여기서, n형 반도체란 전하를 옮기는 캐리어로 자유전자가 사용되는 반도체로서, Si, Ge, Sn, Te 등과 같은 n형 도펀트를 도핑하여 만들어질 수 있다. 그리고, p형 반도체란 전하를 옮기는 캐리어로 정공이 사용되는 반도체로서, Mg, Zn, Ca, Ba 등과 같은 p형 도펀트를 도핑하여 만들어 질 수 있다.
한편, 후술하는 바와 같이, n형 반도체층(21) 및 p형 반도체층(22) 사이에 발광층(10)이 적층됨으로써, 발광층(10)은 광을 방출할 수 있게 된다.
한편, 발광층(10)은 n형 반도체층(21)과 p형 반도체층(22) 사이에 위치하며, n형 반도체층(21)의 캐리어인 전자와 p형 반도체층(22)의 캐리어인 정공이 만나는 층이다. 발광층(10)에서 전자와 정공이 만나면, 전자와 정공이 재결합함에 따라 전위 장벽이 형성된다. 그리고 인가되는 전압에 따라 전자와 정공이 전위 장벽을 넘어 낮은 에너지 준위로 천이하게 되면, 그에 상응하는 파장의 광을 생성한다.
여기서, 발광층(10)은 다중 양자 우물 (Multi-Quantum Wells: MQW) 구조일 수 있으나, 본 개시가 이에 한정되는 것은 아니고 퀀텀닷(Quantum Dot: QD) 구조 등 다양한 구조일 수 있다.
한편, 발광층(10)이 다중 양자 우물 구조로 형성되는 경우, 발광층(10)의 우물층/장벽층은 InGaN/GaN, InGaN/InGaN, GaAs(InGaGs)/AlGaAs와 같은 구조로 형성될 수 있으나, 본 개시가 이와 같은 구조에 한정되는 것은 아니다.
한편, 발광층(10)의 재료와 두께는 다양하게 선택될 수 있으며, 그에 따라 상이한 파장의 광을 방출할 수 있다.
한편, 본 개시에 따른 LED 소자(111)는, 복수의 도전성 반도체층(21, 22)에 전기적으로 연결되는 제1 전극(51) 및 제2 전극(52), 그리고 반사층(70)에 전기적으로 연결되는 제3 전극(53)이 동일 면 상에 배치됨으로써, 플립칩(Flip-Chip) 형태의 구조로 구현된다. 여기서 동일 면 상에 배치된다는 것은 도 1에 도시된 바와 같은 LED 소자(111)를 기준으로 할 때 제1 전극(51), 제2 전극(52) 및 제3 전극(53)이 모두 LED 소자(111)의 상부에 배치된다는 것을 의미하는 것이지, 제1 전극(51), 제2 전극(52) 및 제3 전극(53)의 일면이 반드시 동일한 레이어 상에 형성되어야 한다는 의미로 한정 해석되어서는 안 된다.제1 전극(51)은 복수의 도전성 반도체층(21, 22) 중 n형 반도체층(21)에 전기적으로 연결된다. 구체적으로, 제1 컨택트 홀(61)이 발광층(10) 및 복수의 도전성 반도체층(21, 22)을 통과하는 영역에 형성될 수 있으며, 제1 전극(51)은 제1 컨택트 홀(61)을 통하여 n형 반도체층(21)에 전기적으로 연결될 수 있다.
제2 전극(52)은 복수의 도전성 반도체층(21, 22) 중 p형 반도체층(22)에 전기적으로 연결된다. 구체적으로, 제2 전극(52)은 후술하는 바와 같은 반사층(70) 및 제2 컨택트 홀(62)을 통하여 p형 반도체층(22)에 전기적으로 연결될 수 있다.
금속층(31, 32, 33)은 후술하는 바와 같은 반사층(70)과 마찬가지로 LED 소자(111)의 발광 효율을 증가시키는 역할을 할 수 있을 뿐만 아니라, 후술하는 바와 같은 제3 전극(53)을 통한 전압의 인가에 의하여 LED 소자(111)에서 발생하는 누설 전류를 감소시킬 수 있도록 한다.
구체적으로, 금속층(31, 32, 33)은 LED 소자(111)의 외곽면을 둘러싸는 제1 영역(31), 제1 컨택트 홀(61)이 형성되는 제2 영역(32) 및 제1 전극(51)과 제2 전극(52)이 형성되는 영역과 구분되는 제3 영역(33) 상에 구비될 수 있다.
여기서, 제1 영역(31) 및 제2 영역(32)은 LED 소자(111)에서 누설 전류가 발생할 수 있는 영역으로서, 후술하는 바와 같은 식각(Etching) 공정에 따라 발광층(10)이 노출되는 면을 커버할 수 있는 영역에 해당한다. 한편, 제3 영역의 금속층(33) 상에는 제3 전극(53)이 형성된다.
즉, 제3 전극(53)은 제1 전극(51)과 제2 전극(52)이 형성되는 영역과 구분되는 제3 영역의 금속층(33) 상에 형성되고, 제1 전극(51) 및 제2 전극(52)과 전기적으로 구분되며, 또한 금속층(31, 32, 33)과 전기적으로 연결되어 게이트 전극으로서의 역할을 한다. 이러한 제3 전극(53)은 후술하는 바와 같이 디스플레이 장치의 구동 기판과 전기적으로 연결되며, 이에 따라 디스플레이 장치의 프로세서는 제3 전극(53) 에 게이트 전압을 인가할 수 있다.
복수의 절연층(41, 42)은 금속층(31, 32, 33)이 제1 전극(51) 및 제2 전극(52)과 전기적으로 구분될 수 있도록 금속층(31, 32, 33)의 상하부에 구비될 수 있다. 이러한 절연층(41, 42)에는 주로 실리콘 이산화물(SiO2)이 사용될 수 있으나, 본 개시에 따른 절연층(41, 42)이 특정 재료에 한정되는 것은 아니다.
한편, 절연층(41, 42)에는 제2 컨택트 홀(62)이 형성되며, 제2 컨택트 홀(62)은 제2 전극(52)이 반사층(70)을 통하여 p형 반도체층(22)과 전기적으로 연결되도록 하는 통로 역할을 한다.
한편, 본 개시의 일 실시 예에 따른 LED 소자(111)는 반사층(70)을 더 포함할 수 있다. 반사층(70)은 반사층(70)으로 진행한 광을 반사시켜 발광 영역으로 방출시킴으로써 LED 소자(111)의 발광 효율을 증가시키는 역할을 할 수 있을 뿐만 아니라, 상술한 바와 같이 제2 전극(52)을 p형 반도체층(22)과 전기적으로 연결하는 역할을 할 수 있다.
구체적으로, 반사층(70)은 p형 반도체층(22) 상에 구비될 수 있으며, 뿐만 아니라 LED 소자(111)의 외곽면을 둘러싸는 제1 영역(31)과 제1 컨택트 홀(61)이 형성되는 제2 영역(32) 상에도 구비될 수 있다.
이러한 반사층(70)에는 알루미늄(Al)과 같이 반사도가 높으면서도 전기전도도가 높은 다양한 금속재료가 사용될 수 있으며, 다만 본 개시에 따른 반사층(70)이 특정 재료에 한정되는 것은 아니다.
한편, 이상에서는 LED 소자(111)의 중심부에 제1 전극(51)이 형성되고 제1 전극(51)을 중심으로 양쪽에 각각 제2 전극(52) 및 제3 전극(53)이 형성되는 LED 소자(111)에 대하여 설명하였으나, 본 개시가 반드시 이에 국한되는 것은 아니다.
즉, 본 개시의 목적을 달성하기 위한 범위 내에서라면, LED 소자(111)의 중심부에 제2 전극(52)이 형성되고 제2 전극(52)을 중심으로 양쪽에 각각 제1 전극(51) 및 제3 전극(53)이 형성되는 구조로 구현되는 것도 가능하며, 그 밖의 다양한 구조로 구현될 수도 있다.
또한, 제1 전극(51), 제2 전극(52) 및 제3 전극(53) 각각의 모양과 크기는 구체적인 LED 소자(111)의 구조에 따라 다양하게 선택될 수 있음은 물론이다.
상술한 바와 같은 본 개시의 일 실시 예에 따르면, 플립칩 타입의 LED 소자(111)에 제3 전극(53), 절연층(41, 42) 및 금속층(31, 32, 33)을 포함하는 MIS(Metal-Insulator-Semiconductor) 구조가 적용될 수 있다.
그리고 이에 따라, LED 소자(111) 내부에서 발생할 수 있는 누설 전류를 효과적으로 감소시킬 수 있다. 구체적으로, 제3 전극(53)에 전압이 인가되면, 금속층(31, 32, 33)을 통하여 전류가 흐르게 되고, 이에 따라 LED 소자(111) 내부에서 누설 전류가 발생할 수 있는 영역, 즉 LED 소자(111)의 외곽면을 둘러싸는 제1 영역(31)과 제1 컨택트 홀(61)이 형성되는 제2 영역(32)에 전자 내지는 정공이 쌓이지 않게 됨으로써, 누설 전류를 효과적으로 감소시킬 수 있다.
아울러, 상술한 바와 같은 플립칩 타입의 LED 소자(111)의 경우, 디스플레이 장치의 제조에 있어서 소자의 활용도와 제조 공정상의 효율성을 향상시킬 수 있으며, LED 소자(111)와 구동 기판(Backplane) 간의 효율적인 연결 방법을 제공할 수 있고, 나아가 소자의 소형화, 경량화 및 고집적화에 유리하다.
이에 따라, 상술한 바와 같은 플립칩 타입의 LED 소자(111)는 특히 최근 각광 받고 있는 마이크로 LED 분야에 있어서 널리 활용될 수 있다. 구체적으로, 마이크로 LED는 10μm 내지 100μm 크기의 초소형 LED인 마이크로 LED를 지칭하는바, 상술한 바와 같이 소형화, 고집적화에 유리하고, 제조 공정 상의 효율성이 높은 플립칩 타입의 LED 소자(111)는 마이크로 LED 분야에 대한 적용이 용이하다.
따라서, 본 개시에 따른 LED 소자(111)의 구조가 마이크로 LED로 구현되는 경우에는 상술한 바와 같은 본 개시의 다양한 효과들과 함께, 높은 해상도, 높은 발광 효율, 빠른 반응 속도, 낮은 소모 전력, 높은 휘도, 긴 수명 등을 가지고 있는 LED 소자를 제공할 수 있다.
도 2a 내지 도 2j는 본 개시의 일 실시 예에 따른 LED 소자의 제조 방법의 각 단계를 순차적으로 나타내기 위한 도면이고, 도 3은 도 2a 내지 도 2j에 도시된 바와 같은 제조 방법의 각 단계를 순차적으로 나타내기 위한 흐름도이다.
이하에서는 도 2a 내지 도 2j 및 도 3을 함께 참조하여 설명한다. 한편, 도 2a 내지 도 2j에서는 발광 소자 제조 방법에 따라 순차적으로 형성되는 적층 구조를 효율적으로 설명하기 위하여, 도 1a 및 도 1b와는 도면의 식별 부호를 달리하였다.
한편, 본 개시의 일 실시 예에 따른 LED 소자의 구조와 LED 소자에 포함되는 각층의 특성 등에 대해서는 도 1a 및 도 1b에 대한 설명에서 상술하였으므로, 본 개시에 따른 실시 예를 명확하게 설명하기 위한 경우가 아닌 한, 중복 설명은 생략한다.
본 개시의 일 실시 예에 따른 LED 소자의 제조 방법에 사용되는 기판(1)은 반도체 물질 성장에 적합한 물질이나 캐리어 웨이퍼 등일 수 있다. 구체적으로, 기판(1)은 사파이어(Sapphire, Al2SO4), SiC, GaN, GaAs, ZnO 등과 같은 물질로 이루어 질 수 있으며, 다만 본 개시에 있어 사용되는 기판(1)이 특정 재료에 한정되는 것은 아니다.
기판(1)이 구비되면, 도 2a에 도시된 바와 같이, 기판(1) 상에 발광층(3), 발광층(3)의 상하부에 적층되는 복수의 도전성 반도체층(2, 4)을 증착한다(S301). 구체적으로, 기판(1)상에 n형 반도체층을 증착하고, 증착된 n형 반도체층(2)의 상부에 발광층(3)을 증착하며, 증착된 발광층(3)의 상부에 p형 반도체층(4)을 증착한다.
그리고, 본 개시의 목적을 달성하기 위한 범위 내에서, n형 반도체층(2)과 p형 반도체층(4)의 상부 또는 하부에 n+형 반도체층 또는 p+형 반도체층을 비롯한 다양한 도전성 반도체층을 추가로 증착할 수도 있다.
한편, 상술한 바와 같은 증착은 MOCVD(Metal Organic Chemical Vapor Deposition)나 MBE(Molecular Beam Epitaxy)와 같은 공정 기술을 활용하여 이루어질 수 있으며, 이러한 공정 기술은 후술하는 바와 같은 증착 공정에 있어서도 마찬가지로 적용될 수 있다.
발광층(3) 및 복수의 도전성 반도체층(2, 4)이 증착되면, 도 2b에 도시된 바와 같이, 발광층(3) 및 복수의 도전성 반도체층(2, 4)을 식각함으로써, 발광층(3) 및 복수의 도전성 반도체층(2, 4)을 포함하는 복수의 발광셀을 형성할 수 있다(S302).
한편, 발광셀의 형성은 포토리소그래피(Photolithography) 및 식각(Etching) 공정을 통하여 이루어질 수 있으며, 이러한 공정 기술은 후술하는 바와 같은 식각 공정에 있어서도 마찬가지로 적용될 수 있다.
상술한 바와 같이 형성된 복수의 발광셀 각각에 대하여, 후술하는 바와 같은 후속 제조 공정을 거쳐 본 개시의 일 실시 예에 따른 복수의 LED 소자가 제조될 수 있다. 따라서, 이하에서는 복수의 발광셀 각각에 대하여 수행되는 제조 공정에 대하여 설명할 것이며, 설명의 편의를 위하여 도 2c 내지 도 2j에서는 형성된 복수의 발광셀 중 하나의 발광셀의 상부 영역(20)를 확대하여 도시하였다.
즉, 도 2c는 상술한 바와 같이, 도 2b에 도시된 바와 같은 발광셀의 상부 영역(20)을 확대한 도면에 해당한다.
복수의 발광셀이 형성되면, 도 2d에 도시된 바와 같이, 복수의 발광셀 각각에대하여, 증착된 복수의 도전성 반도체층(2, 4) 중 p형 반도체층(4) 상에 반사층(5)을 증착할 수 있다.
한편, 본 개시의 목적을 달성하기 위하여 반사층(5)이 반드시 구비되어야 하는 것은 아니지만, 이하에서는 반사층(5)을 증착하는 단계를 수행하였음을 전제로 후속 제조 공정을 설명한다.
반사층(5)이 증착되면, 도 2e에 도시된 바와 같이, 복수의 발광셀 각각에 대하여, 발광층(3), 복수의 도전성 반도체층(2, 4) 및 반사층(5)을 식각함으로써, 각각의 발광셀에 제1 컨택트 홀(6)을 형성할 수 있다(S303).
제1 컨택트 홀(6)이 형성되면, 도 2f에 도시된 바와 같이, 복수의 발광셀 각각에 대하여, 복수의 발광셀을 형성하는 단계에서 식각이 이루어진 영역 및 제1 컨택트 홀(6)을 형성하는 단계에서 식각이 이루어진 영역 상에 제1 절연층(7)을 증착할 수 있다(S304).
제1 절연층(7)이 증착되면, 도 2g에 도시된 바와 같이, 복수의 발광셀 각각에 대하여, 복수의 발광셀의 외곽면을 둘러싸는 제1 영역, 제1 컨택트 홀(6)이 형성되는 제2 영역 및 제1 절연층(7) 상부의 영역 중 한쪽 측면의 제3 영역 상에 금속층(8)을 증착할 수 있다(S305).
구체적으로, 제1 영역 및 제2 영역은 LED 소자에서 누설 전류가 발생할 수 있는 영역으로서, 상술한 바와 같은 식각(Etching) 공정에 따라 발광층(10)이 노출되는 면을 커버할 수 있는 영역에 해당한다. 한편, 후술하는 바와 같이, 제3 영역의 금속층(8) 상에는 제3 전극(13)이 형성된다.
금속층(8)이 증착되면, 도 2h에 도시된 바와 같이, 복수의 발광셀 각각에 대하여, 제1 컨택트 홀(6)이 형성된 영역 상에 제2 절연층(9)을 증착할 수 있다(S306).
제2 절연층(9)이 증착되면, 도 2i에 도시된 바와 같이, 복수의 발광셀 각각에 대하여, 제1 절연층(7) 상부의 영역 중 금속층(8)이 증착된 영역과 구분되는 다른 한쪽 측면 영역에 제2 컨택트 홀(10)을 형성할 수 있다(S307).
제2 컨택트 홀(10)이 형성되면, 도 2j에 도시된 바와 같이, 제1 컨택트 홀(6)이 형성된 영역 상에 제1 전극(11)을 형성하고, 제2 컨택트 홀(10)이 형성된 영역 상에 제2 전극(12)을 형성하며, 금속층(8)이 증착된 제3 영역 상에 제3 전극(13)을 형성할 수 있다(S308).
상술한 바와 같은 제조 방법에 따라, 결과적으로 도 1a 및 도 1b에 도시된 바와 같은 LED 소자가 제조될 수 있다.
한편, 이상에서는 본 개시의 일 실시 예에 따른 LED 소자의 제조 방법에 대하여 순차적으로 설명하였으나, 본 개시가 반드시 상술한 바와 같은 순서에 국한되는 것은 아니다. 따라서, 본 개시의 목적을 달성하기 위한 범위 내라면 상술한 바와 같은 제조 방법의 각 단계 사이의 시간적 순서가 변경될 수 있음은 물론이다.
또한, 제1 전극(11), 제2 전극(12) 및 제3 전극(13)을 형성하는 단계와 같이, 등과 같이, 상호 대등한 복수의 구성을 증착 또는 형성하는 단계의 경우, 단계들 사이에 시계열적 요소는 존재하지 아니한다.
도 4a 및 도 4b는 본 개시의 일 실시 예에 따라, 제4 전극을 더 포함하는 LED 소자를 나타내기 위한 단면도 및 평면도이다.
이상에서는 제3 전극(53)이 금속층과 연결되어 게이트 전극으로서의 역할을 수행함으로써 누설 전류를 감소시킬 수 있는 실시 예에 대하여 설명하였으나, 제3 전극(53)과 같은 역할을 할 수 있는 전극의 개수가 반드시 하나에 국한되는 것은 아니다.
즉, 도 4a 및 도 4b에 도시된 바와 같이, 본 개시의 일 실시 예에 따른 LED 소자(111)는 도 1a 내지 도 3에 대한 설명에서 상술한 바와 같은 LED 소자(111)의 구성을 포함하되, 제4 전극(54)을 더 포함하고, 금속층(31, 32, 33, 34)은 제4 전극(54) 하부의 제4 영역(34) 상에도 구비됨으로써, 제4 전극(54)과 전기적으로 연결될 수 있다.
구체적으로, 본 개시의 일 실시 예에 따른 금속층(31, 32, 33, 34)은 LED 소자(111)의 외곽면을 둘러싸는 제1 영역(31), 제1 컨택트 홀이 형성되는 제2 영역(32), 제1 전극(51) 및 제2 전극(52)이 형성되는 영역과 구분되는 제3 영역(33), 그리고 제1 전극(51), 제2 전극(52) 및 제3 전극(53)이 형성되는 영역과 구분되는 제4 영역(34) 상에 구비될 수 있다.
도 1a 및 도 1a에 대한 설명에서 상술한 바와 같이, 제1 영역(31) 및 제2 영역(32)은 LED 소자(111)에서 누설 전류가 발생할 수 있는 영역으로서, 상술한 바와 같은 식각(Etching) 공정에 따라 발광층(10)이 노출되는 면을 커버할 수 있는 영역에 해당한다. 한편, 제3 영역의 금속층(33) 상에는 제3 전극(53)이 형성되며, 제4 영역의 금속층(34) 상에는 제4 전극(54)이 형성될 수 있다.
즉, 제4 전극(54)은 제1 전극(51), 제2 전극(52) 및 제3 전극(53)이 형성되는 영역과 구분되는 제4 영역의 금속층(34) 상에 형성되어 제1 전극(51) 및 제2 전극(52)과 전기적으로 구분된다. 또한 제4 전극(54)은 제3 전극(53)과 마찬가지로 금속층과 전기적으로 연결되어, 인가된 전압을 통하여 금속층에 전류를 흐르게 하는 게이트 전극으로서의 역할을 한다.
다시 말해, 본 개시의 일 실시 예에 따르면, 제3 전극(53)뿐만 아니라 제4 전극(54) 역시 게이트 전극으로서의 역할을 수행할 수 있다. 이에 따라, 제3 전극(53)에만 전압이 인가되는 경우에 비하여 저항에 의한 전압 강하를 감소시킬 수 있고, 따라서 LED 소자(111) 내부에서 발생할 수 는 누설 전류를 더욱 효과적으로 감소시킬 수 있게 된다.
상술한 바와 같이, 본 개시에 있어 제3 전극(53)과 같은 역할을 할 수 있는 전극의 개수가 반드시 하나에 국한되는 것은 아니다. 즉, 게이트 전극의 역할을 할 수 있는 전극의 개수는 디스플레이 장치의 구동 기판 설계 및 구조에 따라 변경될 수 있다.
나아가, 누설전류 제어 효과, 효율적인 구동 조건 또는 구동 기판과의 전기적 연결을 만족시키기 위한 목적 하에서, 제1 전극(51), 제2 전극(52), 그리고 게이트 전극의 역할을 할 수 있는 전극(53,54)의 개수와 그 형태는 다양하게 변경될 수 있다.
이상에서는 본 개시의 다양한 실시 예에 따른 LED 소자(111) 및 그 제조 방법에 대하여 설명하였는바, 이하에서는 상술한 바와 같은 LED 소자(111)를 포함하는 디스플레이 장치에 대하여 설명한다.
도 5은 본 개시의 일 실시 예에 따른 디스플레이 장치의 구성을 간략하게 나타내기 위한 블록도이다.
도 5에 도시된 바와 같이, 본 개시의 일 실시 예에 따른 디스플레이 장치(100)는 디스플레이 패널(110) 및 프로세서를 포함한다. 그리고, 디스플레이 패널(110)은 복수의 LED 소자(111), 복수의 구동 전극(112) 및 구동 기판(113)을 포함한다. 한편, 구체적으로 도시하지는 않았지만, 구동기판은 구동 회로(미도시) 및 복수의 스위칭 소자(미도시)를 포함할 수 있다.
복수의 LED 소자(111) 중 적어도 하나의 LED 소자(111)는 도 1a 내지 도 4b에 대한 설명에서 상술한 바와 같은 LED 소자(111)일 수 있다. 즉, 복수의 LED 소자(111) 중 적어도 하나의 LED 소자(111)는 상술한 바와 같은 형태로 MIS 구조가 적용된 플립칩 타입의 LED 소자(111)일 수 있다. 따라서, 이하에서는 도1a 및 도 1b를 함께 참조하여 설명한다.
구체적으로, 복수의 LED 소자(111) 중 적어도 하나의 LED 소자(111)는 발광층(10), 발광층의 상하부에 적층되는 복수의 도전성 반도체층(21, 22), 복수의 도전성 반도체층(21, 22) 중 n형 반도체층(21)에 전기적으로 연결되는 제1 전극(51), 복수의 도전성 반도체층(21, 22) 중 p형 반도체층(22)에 전기적으로 연결되고, 제1 전극(51)과 전기적으로 구분되는 제2 전극(52), 그리고 제1 전극이 n형 반도체층(21)에 전기적으로 연결될 수 있도록 형성되는 제1 컨텍트 홀(61)을 포함한다.
그리고, 복수의 LED 소자(111) 중 적어도 하나의 LED 소자(111)는 LED 소자(111)의 외곽면을 둘러싸는 제1 영역(31), 제1 컨텍트 홀이 형성되는 제2 영역(32) 및 제1 전극(51)과 제2 전극(52)이 형성되는 영역과 구분되는 제3 영역(33) 상에 구비되는 금속층(31, 32, 33), 제3 영역의 금속층(33) 상에 형성되어 금속층과 전기적으로 연결되고, 제1 전극(51) 및 제2 전극(52)과 전기적으로 구분되는 제3 전극(53), 그리고 금속층(31, 32, 33)이 제1 전극(51) 및 제2 전극(52)과 전기적으로 구분될 수 있도록 금속층(31, 32, 33)의 상하부에 구비되는 복수의 절연층(41, 42)을 포함한다.
복수의 구동 전극(112)은 복수의 LED 소자(111) 각각에 포함되는 제1 전극(51), 제2 전극(52) 및 제3 전극(53)을 구동 기판(113)에 전기적으로 연결하는 역할을 한다. 구체적으로, 복수의 LED 소자(111) 각각에 포함되는 제1 전극(51), 제2 전극(52) 및 제3 전극(53)은 후술하는 바와 같이 범프(bump) 및 ITO(Indium Tin Oxide)를 통하여 복수의 구동 전극(112)에 연결될 수 있으며, 이에 따라, 복수의 LED 소자(111) 각각에 포함되는 제1 전극, 제2 전극 및 제3 전극은 구동 기판(113)에 전기적으로 연결 될 수 있다.
구동 기판(113)은 구동 회로(미도시) 및 복수의 스위칭 소자(미도시)를 포함할 수 있다. 스위칭 소자(미도시)는 디스플레이 패널(110)에 포함된 LED 소자(111)의 구동을 제어할 수 있도록 구성되는 반도체 소자로서, 디스플레이 장치(100)의 개별 화소에 대한 일종의 스위치 역할을 담당한다. 이러한 스위칭 소자(미도시)로는 TFT(Thin Film Transistor)가 사용될 수 있다.
특히, 본 개시의 일 실시 예에 따른 복수의 스위칭 소자(미도시) 각각은 상술한 바와 같은 복수의 구동 전극(112)을 통하여 제1 전극(51), 제2 전극(52) 및 제3 전극(53) 각각에 개별적으로 연결될 수 있다.
프로세서는 디스플레이 장치(100)의 전반적인 동작을 제어한다. 이러한 프로세서는 다양한 방식으로 구현될 수 있다. 예를 들어, 프로세서는 주문형 집적 회로(Application Specific Integrated Circuit, ASIC), 임베디드 프로세서, 마이크로프로세서, 하드웨어 컨트롤 로직, 하드웨어 유한 상태 기계(hardware Finite State Machine, FSM), 디지털 신호 프로세서(Digital Signal Processor, DSP) 중 적어도 하나로 구현될 수 있다.
또한, 프로세서는 ROM, RAM, GPU(Graphic Processing Unit), CPU 및 버스를 포함할 수 있으며, ROM, RAM, GPU(Graphic Processing Unit), CPU 등은 버스를 통해 서로 연결될 수 있다.
특히, 본 개시의 다양한 실시 예에 있어서, 프로세서는 제1 전극(51), 제2 전극(52) 및 제3 전극(53)을 통하여 복수의 LED 소자(111)의 구동을 독립적으로 제어할 수 있다.
상술한 바와 같이, 본 개시에 따른 LED 소자(111)는 제1 전극(51), 제2 전극(52) 및 제3 전극(53)을 포함하며, 제1 전극(51), 제2 전극(52) 및 제3 전극(53)은 서로 전기적으로 구분되어 있다. 그리고, 본 개시에 따른 복수의 스위칭 소자(미도시) 각각은 복수의 구동 전극(112)을 통하여 제1 전극(51), 제2 전극(52) 및 제3 전극(53) 각각에 개별적으로 연결될 수 있다.
이에 따라, 프로세서는 제1 전극(51), 제2 전극(52) 및 제3 전극(53) 각각에 개별적으로 연결된 복수의 스위칭 소자(미도시) 각각을 제어함으로써, 제1 전극(51), 제2 전극(52) 및 제3 전극(53)에 인가되는 전압을 독립적으로 제어할 수 있다.
한편, 이하에서는 본 개시에 따른 디스플레이 장치(100), 특히 디스플레이 장치(100)에 포함되는 디스플레이 패널(110)에 관한 다양한 실시 예에 대하여 구체적으로 설명한다.
도 6a 는 본 개시의 일 실시 예에 따른 디스플레이 패널의 일부를 나타내기 위한 단면도이며, 도 6b는 도6a에 따른 디스플레이 패널에 있어서의 픽셀 구성을 나타내기 위한 도면, 그리고 도 7은 본 개시의 또 다른 실시 예에 따른 디스플레이 패널의 일부를 나타내기 위한 단면도이다.
상술한 바와 같이, 본 개시의 일 실시 예에 따른 복수의 LED 소자(111)는 복수의 구동 전극을 통하여 구동 기판(113)과 연결될 수 있다.
구체적으로, 복수의 LED 소자(111) 각각에 포함되는 제1 전극(51-1, 51-2), 제2 전극(52-1, 52-2) 및 제3 전극(53-1, 53-2)은 복수의 구동 전극(112-1, 112-2)을 통하여, 구동 기판(113)과 전기적으로 연결 될 수 있다. 보다 구체적으로, 복수의 LED 소자(111) 각각에 포함되는 제1 전극(51-1, 51-2), 제2 전극(52-1, 52-2) 및 제3 전극(53-1, 53-2)은 복수의 구동 전극(112-1, 112-2)을 통하여, 구동 기판(113)에 포함되는 복수의 스위칭 소자(미도시) 각각에 개별적으로 연결될 수 있다.
한편, 도 6a에 도시된 바와 같이, 복수의 LED 소자(111) 각각에 포함되는 제1 전극(51-1, 51-2), 제2 전극(52-1, 52-2) 및 제3 전극(53-1, 53-2)은 범프(bump)(201) 및 ITO(Indium Tin Oxide)(202)를 통하여 복수의 구동 전극(112-1, 112-2)에 연결될 수 있다. 다만, 본 개시에 따른 본딩 방식에 특별한 제한이 있는 것은 아니다.
한편, 도 6a에 도시된 바와 같이, 복수의 LED 소자(111) 중 제1 소자에 포함되는 제3 전극과(53-1), 제1 소자에 인접하는 제2 소자에 포함되는 제3 전극(53-2)은, 동일한 구동 전극(112-2)을 통하여 구동 기판(113)과 전기적으로 연결될 수 있다.
나아가, 도 6b에 도시된 바와 같이, 복수의 LED 소자(111) 중 서로 인접한 LED 소자(111)에 포함되는 제3 전극들(53-1, 53-2, 53-3)은 공통의 구동 전극(112-2)을 통하여 전압을 인가 받을 수 있도록 구현될 수 있다.
구체적으로, 본 개시의 목적을 달성함에 있어서 복수의 제3 전극(53-1, 53-2, 53-3) 각각에 대하여 동일한 전압이 인가되어도 무방하므로, 반드시 구동 기판(113) 상에 복수의 제3 전극(53-1, 53-2, 53-3) 각각에 대한 개별적인 구동 전극(112-1)을 형성하지 않을 수 있다.
따라서, 복수의 LED 소자(111) 중 제1 소자에 포함되는 제3 전극(53-1)과, 제1 소자에 인접하는 제2 소자에 포함되는 제3 전극(53-2)이 동일한 구동 전극(112-2)을 통하여 구동 기판(113)과 전기적으로 연결되도록 구동 전극을 형성할 수 있으며, 이에 따라, 디스플레이 패널(110) 제조 공정상의 효율성이 확보될 수 있다.
한편, 본 개시의 일 실시 예에 따른 디스플레이 패널(110)은 도 6b에 도시된 바와 같은 형태로 픽셀(pixel)을 구성할 수 있다. 즉, 각각의 LED 소자(111) 별로 적색, 녹색 및 청색의 서브 픽셀을 구성할 수 있으며, 이에 따라 적색, 녹색 및 청색의 서브 픽셀을 포함하는 하나의 픽셀을 구성할 수 있다.
특히, 도 6b에 도시된 바와 같은 형태로 픽셀을 구성하는 경우에 서로 인접한 제3 전극들(53-1, 53-2, 53-3)이 동일한 구동 전극(112-2)에 전기적으로 연결되도록 구동 전극을 형성한다면, 상술한 바와 같은 디스플레이 패널(110) 제조 공정상의 효율성이 더욱 향상될 수 있다.
이상에서는 도 1a 내지 도 3에 대한 설명에서 상술한 바와 같은 LED 소자(111)가 복수의 구동 전극을 통하여 구동 기판(113)과 연결되는 실시 예에 대하여 설명하였으나, 본 개시의 또 다른 실시 예에 따르면, 복수의 구동 전극(112-1, 112-2)을 통하여 구동 기판(113)과 연결되는 LED 소자(111)는 도 4a 및 도 4b에 대한 설명에서 상술한 바와 같은 LED 소자(111)일 수 있다. 따라서, 이하에서는 도 4a 및 도 4b를 함께 참조하여 설명한다.
즉, 도 7에 도시된 바와 같이, 본 개시에 따른 디스플레이 패널(110)에 포함되는 복수의 LED 소자(111) 중 적어도 하나의 LED 소자(111)는 제4 전극(54)을 더 포함할 수 있다. 또한, 금속층은 LED 소자(111)의 외곽면을 둘러싸는 제1 영역(31), 제1 컨택트 홀(61)이 형성되는 제2 영역(32), 제1 전극(51) 및 제2 전극(52)이 형성되는 영역과 구분되는 제3 영역(33), 그리고 제1 전극(51), 제2 전극(52) 및 제3 전극(53)이 형성되는 영역과 구분되는 제4 영역(34) 상에 구비될 수 있다. 그리고, 제4 전극(54)은 제4 영역의 금속층(34) 상에 형성되어 금속층과 전기적으로 연결되고, 제1 전극(51) 및 제2 전극(52)과 전기적으로 구분될 수 있다.
도 7에 도시된 바와 같은 디스플레이 패널(110)에 따르면, 제3 전극(53)만이 게이트 전극으로서의 역할을 하는 LED 소자(111)를 포함하는 디스플레이 패널(110)에 비하여, LED 소자(111)와 구동 기판 간의 접촉 면적을 최대화할 수 있게 된다.
나아가, 도 4a에 대한 설명에서 상술한 바와 같이, 저항에 의한 전압 강하를 감소시킬 수 있고, 따라서 LED 소자(111) 내부에서 발생할 수 있는 누설 전류를 더욱 효과적으로 감소시킬 수 있게 된다.
한편, 이상에서 도 6a 및 도 6b에 도시된 바와 같은 LED 소자(111) 자체에 대해서는 도 1a 내지 도 3에 대한 설명에서 상술하였으며, 마찬가지로 도 6c에 도시된 바와 같은 LED 소자(111) 자체에 대한 보다 구체적인 설명은 도 4a 내지 도 4b에 대한 설명에서 상술하였으므로, 본 개시에 따른 실시 예를 명확하게 설명하기 위한 경우가 아닌 한, 중복 설명은 생략하였다.
도 8은 본 개시의 일 실시 예에 따라, 형광체 및 빛샘차단막을 포함하는 디스플레이 패널의 일부를 나타내기 위한 단면도이다.
도 8에 도시된 바와 같이, 본 개시의 일 실시 예에 따른 디스플레이 패널은 복수의 형광체(401, 402) 및 복수의 빛샘차단막(Black Matrix)(501, 502, 503)을 더 포함할 수 있다.
복수의 형광체(401, 402)는 복수의 LED 소자(111) 상부에 구비될 수 있다. 그리고 복수의 형광체(401, 402) 는 LED 소자(111)에서 방출하는 광의 흡수하고, 흡수한 빛을 다른 파장의 빛으로 바꾸어 방출하는 역할을 한다. 예를 들어, 청색 LED 소자(111)에서 방출되는 청색광과 이에 의해 여기된 형광체가 방출하는 다른 색의 빛이 조합되면, 청색 외의 다른 색을 방출할 수 있게 된다.
한편, 복수의 형광체(401, 402)는 퀀텀닷(Quantum Dot: QD)으로 이루어 질 수 있다. 여기서, 퀀텀닷은 15 내지 150개의 원자 크기인 직경 2nm 내지 10nm의 작은 단일 결정으로서, 고유한 양자점 특정으로 인하여 30nm 내지 54nm의 반치폭(FWHM: Full Width at Half Maximum)을 갖는 스펙트럼 상의 좁은 원색을 만들어 낼 수 있으므로, 폭넓은 색 영역을 제공하는 것이 가능하다..
복수의 빛샘차단막(501, 502, 503)은 복수의 형광체 사이에 구비될 수 있다. 그리고, 복수의 빛샘차단막(501, 502, 503)은 복수의 LED 소자(111) 각각의 발광 영역을 수평으로 구분하는 역할을 한다. 이에 따라, LED 소자(111) 각각의 발광 영역 사이에서 광이 간섭 현상을 일으키는 것을 최소화할 수 있다.
한편, 도 8에 도시된 바와 같은 LED 소자(111)는 청색 LED 소자(111)로 구현될 수 있다. 그리고, LED 소자(111) 각각의 상부에는 적색 형광체(401)와 녹색 형광체(402)가 구비되어 각각 적색 및 녹색 계통의 광을 방출할 수 있다. 그리고, 도 8에 도시되지는 않았으나, 특정 LED 소자(111)의 상부에는 형광체가 구비되지 않을 수 있으며, 청색 LED 소자(111)는 이를 통하여 청색 계통의 광을 방출할 수 있다.
도 9a 및 도 9b는 본 개시의 일 실시 예에 따라, 인접하는 LED 소자 각각에 포함되는 제3 전극이 서로 접합되어 있는 디스플레이 패널의 일부를 나타내기 위한 단면도 및 평면도이다.
도 9a 및 도 9b에 도시된 바와 같이, 본 개시의 일 실시 예에 따른 디스플레이 패널은 복수의 LED 소자(111) 중 제1 소자에 포함되는 제3 전극(53-1)과 제1 소자에 인접하는 제2 소자에 포함되는 제3 전극(53-2)이 서로 접합되어 있는 형태로 구현될 수 있디.
특히, 도 9b에 도시된 바와 같이, 인접한 4개의 LED 소자(111)가 하나의 픽셀을 구성하는 경우, 4개의 LED 소자(111) 각각에 대하여 제3 전극을 별개로 형성하는 경우에 비하여, 4개의 LED 소자(111) 각각에 대한 제3 전극이 서로 접합되어 있는 형태(53)로 구현될 경우에는 제3 전극의 형성 공정에 있어 효율성이 향상될 수 있다. 나아가, LED 소자(111)와 구동 기판과의 본딩 공정에 있어서 신뢰성이 향상될 수 있다.
상술한 바와 같은 본 개시의 다양한 실시 예에 따르면, LED 소자(111) 내부에서 발생할 수 있는 누설 전류를 감소시킴과 아울러, 디스플레이 장치의 제조에 있어서 소자의 활용도와 제조 공정상의 효율성을 향상시킬 수 있으며, 또한 LED 소자(111)와 구동 기판 간의 효율적인 연결 방법을 제공할 수 있다.
아울러, 본 개시의 다양한 실시 예에 따른 플립칩 타입의 LED 소자(111)는 소형화, 경량화 및 고집적화에 유리하다는 점에서, 특히 최근 각광 받고 있는 마이크로 LED 분야 등에 있어서 널리 활용될 수 있다.
이상에서 본 개시의 바람직한 실시 예에 대하여 도시하고 설명하였다. 그러나, 본 개시는 상술한 바와 같은 특정의 실시 예에 한정되지 아니하며, 청구범위에서 청구하는 본 개시의 요지를 벗어남이 없이 본 개시가 속하는 기술분야에서 통상의 지식을 가진 자에 의해 다양한 변형실시가 가능한 것은 물론이고, 이러한 변형실시들은 본 개시의 기술적 사상이나 전망으로부터 개별적으로 이해되어서는 안 될 것이다.
10: 발광층 21: n형 반도체층
22: p형 반도체층 31, 32, 33, 34: 금속층
41: 제1 절연층 42: 제2 절연층
51: 제1 전극 52: 제2 전극
53: 제3 전극 54: 제4 전극
61: 제1 컨택트 홀 62: 제2 컨택트 홀
70: 반사층 100: 디스플레이 장치
110: 디스플레이 패널 111: LED 소자
112: 구동 전극 113: 구동 기판
120: 프로세서 401, 402: 형광체
501, 502, 503: 빛샘차단막

Claims (13)

  1. 플립칩(Flip-Chip) 타입의 LED(Light Emitting Diode) 소자에 있어서,
    발광층;
    상기 발광층의 상하부에 각각 적층되는 n형 반도체층 및 p형 반도체층;
    상기 n형 반도체층에 전기적으로 연결되는 제1 전극;
    상기 p형 반도체층에 전기적으로 연결되고, 상기 제1 전극과 전기적으로 구분되는 제2 전극;
    상기 제1 전극이 상기 n형 반도체층에 전기적으로 연결될 수 있도록 형성되는 제1 컨택트 홀;
    상기 LED 소자의 외곽면을 둘러싸는 제1 영역, 상기 제1 컨택트 홀이 형성되는 제2 영역 및 상기 제1 전극과 상기 제2 전극이 형성되는 영역과 구분되는 제3 영역 상에 구비되는 금속층;
    상기 제3 영역의 금속층 상에 형성되어 상기 금속층과 전기적으로 연결되고, 상기 제1 전극 및 상기 제2 전극과 전기적으로 구분되는 제3 전극; 및
    상기 금속층이 상기 제1 전극 및 상기 제2 전극과 전기적으로 구분될 수 있도록 상기 금속층의 상하부에 구비되는 복수의 절연층; 을 포함하는 LED 소자.
  2. 제1 항에 있어서,
    상기 절연층에 형성되는 제2 컨택트 홀; 및
    상기 p형 반도체층 상에 구비되는 반사층; 을 더 포함하고,
    상기 제2 전극은 상기 제2 컨택트 홀 및 상기 반사층을 통하여 상기 p형 반도체층과 전기적으로 연결되는 LED 소자.
  3. 제1 항에 있어서,
    제4 전극을 더 포함하고,
    상기 금속층은 상기 LED 소자의 외곽면을 둘러싸는 제1 영역, 상기 제1 컨택트 홀이 형성되는 제2 영역, 상기 제1 전극 및 상기 제2 전극이 형성되는 영역과 구분되는 제3 영역, 그리고 상기 제1 전극, 상기 제2 전극 및 상기 제3 전극이 형성되는 영역과 구분되는 제4 영역 상에 구비되며,
    상기 제4 전극은 상기 제4 영역의 금속층 상에 형성되어 상기 금속층과 전기적으로 연결되고, 상기 제1 전극 및 상기 제2 전극과 전기적으로 구분되는 LED 소자.
  4. 플립칩(Flip-Chip) 타입의 LED(Light Emitting Diode) 소자의 제조 방법에 있어서,
    기판 상에 발광층, 상기 발광층의 상하부에 각각 적층되는 n형 반도체층 및 p형 반도체층을 증착하는 단계;
    상기 발광층, 상기 n형 반도체층 및 상기 p형 반도체층을 식각함으로써, 상기 발광층, 상기 n형 반도체층 및 상기 p형 반도체층을 포함하는 복수의 발광셀을 형성하는 단계;
    상기 복수의 발광셀 각각에 대하여, 상기 발광층, 상기 n형 반도체층 및 상기 p형 반도체층을 식각함으로써, 상기 각각의 발광셀에 제1 컨택트 홀을 형성하는 단계;
    상기 복수의 발광셀 각각에 대하여, 상기 복수의 발광셀을 형성하는 단계에서 식각이 이루어진 영역 및 상기 제1 컨택트 홀을 형성하는 단계에서 식각이 이루어진 영역 상에 제1 절연층을 증착하는 단계;
    상기 복수의 발광셀 각각에 대하여, 상기 복수의 발광셀의 외곽면을 둘러싸는 제1 영역, 상기 제1 컨택트 홀이 형성되는 제2 영역 및 상기 제1 절연층 상부의 영역 중 한쪽 측면의 제3 영역 상에 금속층을 증착하는 단계;
    상기 복수의 발광셀 각각에 대하여, 상기 제1 컨택트 홀이 형성된 영역 상에 제2 절연층을 증착하는 단계;
    상기 복수의 발광셀 각각에 대하여, 상기 제1 절연층 상부의 영역 중 상기 금속층이 증착된 영역과 구분되는 다른 한쪽 측면 영역에 제2 컨택트 홀을 형성하는 단계; 및
    상기 제1 컨택트 홀이 형성된 영역 상에 제1 전극을 형성하고, 상기 제2 컨택트 홀이 형성된 영역 상에 제2 전극을 형성하며, 상기 금속층이 증착된 제3 영역 상에 제3 전극을 형성하는 단계; 를 포함하는 LED 소자의 제조 방법.
  5. 제4 항에 있어서,
    상기 증착된 p형 반도체층 상에 반사층을 증착하는 단계; 를 더 포함하고,
    상기 제1 컨택트 홀을 형성하는 단계는,
    상기 복수의 발광셀 각각에 대하여, 상기 발광층, 상기 n형 반도체층, 상기 p형 반도체층 및 상기 반사층을 식각함으로써, 상기 각각의 발광셀에 제1 컨택트 홀을 형성하는 LED 소자의 제조 방법.
  6. 디스플레이 장치에 있어서,
    복수의 LED(Light Emitting Diode) 소자, 복수의 구동 전극 및 구동 기판을 포함하는 디스플레이 패널; 및
    상기 디스플레이 패널을 제어하기 위한 프로세서; 를 포함하고,
    상기 복수의 LED 소자 중 적어도 하나의 LED 소자는,
    발광층;
    상기 발광층의 상하부에 각각 적층되는 n형 반도체층 및 p형 반도체층;
    상기 n형 반도체층에 전기적으로 연결되는 제1 전극;
    상기 p형 반도체층에 전기적으로 연결되고, 상기 제1 전극과 전기적으로 구분되는 제2 전극;
    상기 제1 전극이 상기 n형 반도체층에 전기적으로 연결될 수 있도록 형성되는 제1 컨텍트 홀;
    상기 LED 소자의 외곽면을 둘러싸는 제1 영역, 상기 제1 컨텍트 홀이 형성되는 제2 영역 및 상기 제1 전극과 상기 제2 전극이 형성되는 영역과 구분되는 제3 영역 상에 구비되는 금속층;
    상기 제3 영역의 금속층 상에 형성되어 상기 금속층과 전기적으로 연결되고, 상기 제1 전극 및 상기 제2 전극과 전기적으로 구분되는 제3 전극; 및
    상기 금속층이 상기 제1 전극 및 상기 제2 전극과 전기적으로 구분될 수 있도록 상기 금속층의 상하부에 구비되는 복수의 절연층; 을 포함하는 플립칩(Flip-Chip) 타입의 LED 소자인 디스플레이 장치.
  7. 제6 항에 있어서,
    상기 복수의 LED 소자 중 적어도 하나의 LED 소자는,
    상기 절연층에 형성되는 제2 컨택트 홀; 및
    상기 p형 반도체층 상에 구비되는 반사층; 을 더 포함하고,
    상기 제2 전극은 상기 제2 컨택트 홀 및 상기 반사층을 통하여 상기 p형 반도체층과 전기적으로 연결되는 디스플레이 장치.
  8. 제6 항에 있어서,
    상기 복수의 LED 소자 중 적어도 하나의 LED 소자는,
    제4 전극을 더 포함하고,
    상기 금속층은 상기 LED 소자의 외곽면을 둘러싸는 제1 영역, 상기 제1 컨택트 홀이 형성되는 제2 영역, 상기 제1 전극 및 상기 제2 전극이 형성되는 영역과 구분되는 제3 영역, 그리고 상기 제1 전극, 상기 제2 전극 및 상기 제3 전극이 형성되는 영역과 구분되는 제4 영역 상에 구비되며,
    상기 제4 전극은 상기 제4 영역의 금속층 상에 형성되어 상기 금속층과 전기적으로 연결되고, 상기 제1 전극 및 상기 제2 전극과 전기적으로 구분되는 디스플레이 장치.
  9. 제6 항에 있어서,
    상기 구동기판은 복수의 스위칭 소자를 포함하고,
    상기 복수의 스위칭 소자 각각은 상기 복수의 구동 전극을 통하여 상기 제1 전극, 상기 제2 전극 및 상기 제3 전극 각각에 개별적으로 연결되며,
    상기 프로세서는,
    상기 복수의 스위칭 소자를 통하여, 상기 제1 전극, 상기 제2 전극 및 상기 제3 전극에 대한 전압의 인가를 독립적으로 제어하는 디스플레이 장치.
  10. 제6 항에 있어서,
    상기 복수의 LED 소자 중 제1 소자에 포함되는 제3 전극과, 상기 제1 소자에 인접하는 제2 소자에 포함되는 제3 전극은, 동일한 구동 전극을 통하여 상기 구동 기판과 전기적으로 연결되는 디스플레이 장치.
  11. 제6 항에 있어서,
    상기 디스플레이 패널은,
    상기 복수의 LED 소자 중 제1 소자에 포함되는 제3 전극과 상기 제1 소자에 인접하는 제2 소자에 포함되는 제3 전극이 서로 접합되어 있는 디스플레이 장치.
  12. 제6 항에 있어서,
    상기 디스플레이 패널은,
    상기 복수의 LED 소자 상부에 구비되는 복수의 형광체; 및
    상기 복수의 형광체 사이에 구비되는 복수의 빛샘차단막; 을 더 포함하고,
    상기 복수의 LED 소자 각각의 발광 영역은 상기 복수의 빛샘차단막을 통하여 수평으로 구분되는 디스플레이 장치.
  13. 제12 항에 있어서,
    상기 복수의 형광체는 퀀텀닷(Quantum Dot: QD)으로 이루어진 디스플레이 장치.
KR1020180093972A 2018-08-10 2018-08-10 플립칩 타입의 led 소자, 플립칩 타입의 led 소자의 제조 방법 및 플립칩 타입의 led 소자를 포함하는 디스플레이 장치 KR102495758B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020180093972A KR102495758B1 (ko) 2018-08-10 2018-08-10 플립칩 타입의 led 소자, 플립칩 타입의 led 소자의 제조 방법 및 플립칩 타입의 led 소자를 포함하는 디스플레이 장치
PCT/KR2019/009872 WO2020032573A1 (en) 2018-08-10 2019-08-07 Flip-chip light emitting diode, manufacturing method of flip-chip light emitting diode and display device including flip-chip light emitting diode
US16/533,925 US10998464B2 (en) 2018-08-10 2019-08-07 Flip-chip light emitting diode, manufacturing method of flip-chip light emitting diode and display device including flip-chip light emitting diode

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180093972A KR102495758B1 (ko) 2018-08-10 2018-08-10 플립칩 타입의 led 소자, 플립칩 타입의 led 소자의 제조 방법 및 플립칩 타입의 led 소자를 포함하는 디스플레이 장치

Publications (2)

Publication Number Publication Date
KR20200018125A KR20200018125A (ko) 2020-02-19
KR102495758B1 true KR102495758B1 (ko) 2023-02-03

Family

ID=69407140

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180093972A KR102495758B1 (ko) 2018-08-10 2018-08-10 플립칩 타입의 led 소자, 플립칩 타입의 led 소자의 제조 방법 및 플립칩 타입의 led 소자를 포함하는 디스플레이 장치

Country Status (3)

Country Link
US (1) US10998464B2 (ko)
KR (1) KR102495758B1 (ko)
WO (1) WO2020032573A1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114256397B (zh) * 2020-09-11 2023-10-27 成都辰显光电有限公司 显示面板及其制备方法和显示装置
CN114373839A (zh) * 2020-10-14 2022-04-19 京东方科技集团股份有限公司 发光二极管芯片及其制备方法和显示装置
CN112951873A (zh) * 2021-03-15 2021-06-11 广东德力光电有限公司 一种条形化Micro LED芯片及其制作方法
CN116864598A (zh) * 2023-07-20 2023-10-10 深圳市思坦科技有限公司 发光芯片、制备方法及显示装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101150861B1 (ko) 2010-08-16 2012-06-13 한국광기술원 멀티셀 구조를 갖는 발광다이오드 및 그 제조방법

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6180960B1 (en) 1995-04-12 2001-01-30 Nippon Sheet Glass Co., Ltd. Surface light-emitting element and self-scanning type light-emitting device
JP4330476B2 (ja) * 2004-03-29 2009-09-16 スタンレー電気株式会社 半導体発光素子
TWI257714B (en) 2004-10-20 2006-07-01 Arima Optoelectronics Corp Light-emitting device using multilayer composite metal plated layer as flip-chip electrode
KR101039939B1 (ko) * 2010-04-28 2011-06-09 엘지이노텍 주식회사 발광소자, 발광소자의 제조방법, 발광소자 패키지 및 이를 포함하는 조명시스템
CN102097477B (zh) 2010-12-15 2012-10-17 复旦大学 带栅极的mis及mim器件
KR101952363B1 (ko) * 2012-04-03 2019-05-22 삼성전자주식회사 그래핀 반도체 소자 및 그 제조 방법, 그래핀 반도체 소자를 포함하는 유기 발광 표시 장치 및 기억 소자
TW201438218A (zh) * 2013-03-27 2014-10-01 Hon Hai Prec Ind Co Ltd 覆晶式固態發光顯示器
CN104241390B (zh) 2013-06-21 2017-02-08 上海和辉光电有限公司 薄膜晶体管和有源矩阵有机发光二极管组件及制造方法
JP2015195244A (ja) * 2014-03-31 2015-11-05 ソニー株式会社 半導体ユニット、半導体素子、発光装置、表示装置、半導体素子の製造方法
US10269776B2 (en) 2014-12-16 2019-04-23 PlayNitride Inc. Light emitting device
KR102224245B1 (ko) * 2015-01-26 2021-03-08 엘지이노텍 주식회사 발광소자, 발광소자 패키지, 및 이를 포함하는 조명시스템
CN107408606B (zh) * 2015-03-30 2019-12-13 索尼半导体解决方案公司 发光元件、发光单元、发光面板装置及驱动发光面板装置的方法
CA2916291A1 (en) * 2015-12-24 2017-06-24 Reza Chaji Improving performance of vertical devices
DE112016006010T5 (de) * 2015-12-24 2019-01-24 Vuereal Inc. Vertikale Festkörpervorrichtungen
CA2920715A1 (en) * 2016-02-15 2017-08-15 Chaji, Reza Improving performance of optoelectronic devices
KR102591412B1 (ko) 2016-02-16 2023-10-19 엘지전자 주식회사 반도체 발광 소자를 이용한 디스플레이 장치
KR20180078940A (ko) * 2016-12-30 2018-07-10 (재)한국나노기술원 발광다이오드 칩 및 그의 제조방법
KR20180078941A (ko) * 2016-12-30 2018-07-10 (재)한국나노기술원 액티브 매트릭스 디스플레이용 led 소자 및 그의 제조방법
CA2986412A1 (en) * 2017-11-14 2019-05-14 Vuereal Inc Vertical microdevice structure
US11600743B2 (en) * 2017-03-30 2023-03-07 Vuereal Inc. High efficient microdevices
CA2987165A1 (en) * 2017-11-30 2019-05-30 Chaji, Reza High efficient micro devices
DE102017108199A1 (de) * 2017-04-18 2018-10-18 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiterbauteil und Betriebsverfahren für ein optoelektronisches Halbleiterbauteil
JP2019075453A (ja) * 2017-10-16 2019-05-16 株式会社沖データ 半導体装置、プリントヘッド及び画像形成装置
KR102630680B1 (ko) * 2019-05-02 2024-01-30 삼성전자주식회사 Led 소자, led 소자의 제조 방법 및 led 소자를 포함하는 디스플레이 패널

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101150861B1 (ko) 2010-08-16 2012-06-13 한국광기술원 멀티셀 구조를 갖는 발광다이오드 및 그 제조방법

Also Published As

Publication number Publication date
US20200052151A1 (en) 2020-02-13
US10998464B2 (en) 2021-05-04
KR20200018125A (ko) 2020-02-19
WO2020032573A1 (en) 2020-02-13

Similar Documents

Publication Publication Date Title
US11031525B2 (en) Micro light emitting diode chip and display panel having a backplane and a plurality of sub-pixels regions
US20230155097A1 (en) Electronic device
US10593832B2 (en) LED with internally confined current injection area
US11489006B2 (en) Display panel, preparation method thereof and display device
KR102495758B1 (ko) 플립칩 타입의 led 소자, 플립칩 타입의 led 소자의 제조 방법 및 플립칩 타입의 led 소자를 포함하는 디스플레이 장치
KR102630680B1 (ko) Led 소자, led 소자의 제조 방법 및 led 소자를 포함하는 디스플레이 패널
KR20230038169A (ko) 마이크로 led 표시 패널 및 그 제조 방법
US20210280741A1 (en) Micro light emitting diode display panel
WO2021259356A1 (zh) 芯片结构及其制作方法、显示装置
KR20200026770A (ko) 마이크로 엘이디를 이용한 디스플레이 장치
US20220173273A1 (en) Micro light-emitting diode structure and micro light-emitting diode display device using the same
KR20170124048A (ko) 발광소자 및 이를 포함하는 표시장치
CN212517197U (zh) 发光二极管显示面板以及具有其的显示装置
US20230078258A1 (en) Display device using semiconductor light-emitting element, and method for manufacturing same
US11444117B2 (en) Light emitting element, light emitting element manufacturing method, and display device including light emitting element
US20230155062A1 (en) Package structure and forming method thereof
KR20170120962A (ko) 발광소자 및 이를 포함하는 표시장치
CN111128899B (zh) 外延基板及其制造方法
KR20230074724A (ko) 반도체 발광소자 및 이를 포함하는 디스플레이 장치
US20240088328A1 (en) Light-emitting device, light-emitting substrate, and method for manufacturing light-emitting device
KR102416413B1 (ko) 마이크로 발광소자
US11705476B2 (en) Light emitting device
US20230069728A1 (en) Display device using semiconductor light emitting element, and method for manufacturing same
US20240038933A1 (en) Semiconductor light-emitting device package and display device comprising same
CN117673111A (zh) 显示装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant