KR102630680B1 - Led 소자, led 소자의 제조 방법 및 led 소자를 포함하는 디스플레이 패널 - Google Patents

Led 소자, led 소자의 제조 방법 및 led 소자를 포함하는 디스플레이 패널 Download PDF

Info

Publication number
KR102630680B1
KR102630680B1 KR1020190051670A KR20190051670A KR102630680B1 KR 102630680 B1 KR102630680 B1 KR 102630680B1 KR 1020190051670 A KR1020190051670 A KR 1020190051670A KR 20190051670 A KR20190051670 A KR 20190051670A KR 102630680 B1 KR102630680 B1 KR 102630680B1
Authority
KR
South Korea
Prior art keywords
light
layer
emitting
led
type semiconductor
Prior art date
Application number
KR1020190051670A
Other languages
English (en)
Other versions
KR20200127478A (ko
Inventor
심재필
강지훈
김명희
서정훈
지츠오 오타
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020190051670A priority Critical patent/KR102630680B1/ko
Priority to PCT/KR2020/005754 priority patent/WO2020222557A1/en
Priority to US16/864,564 priority patent/US20200350477A1/en
Publication of KR20200127478A publication Critical patent/KR20200127478A/ko
Application granted granted Critical
Publication of KR102630680B1 publication Critical patent/KR102630680B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/0004—Devices characterised by their operation
    • H01L33/0008—Devices characterised by their operation having p-n or hi-lo junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/10—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/501—Wavelength conversion elements characterised by the materials, e.g. binder
    • H01L33/502—Wavelength conversion materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H01L33/60—Reflective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G09G2300/0452—Details of colour pixel setup, e.g. pixel composed of a red, a blue and two green components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Theoretical Computer Science (AREA)
  • Led Devices (AREA)
  • Led Device Packages (AREA)

Abstract

LED(Light Emitting Diode) 소자 및 LED 소자의 제조 방법, 그리고 LED 소자를 포함하는 디스플레이 패널이 제공된다. 특히, 본 개시에 따른 디스플레이 패널은복수의 LED 소자 및 복수의 LED 소자를 구동시키기 위한 구동 회로를 포함하며, 복수의 LED 소자는 LED 소자를 포함하고, LED 소자는 제1 발광층을 포함하는 제1 발광셀, 제1 발광셀 상에 형성된 터널 접합층(tunnel junction layer), 터널 접합층 상에 형성되고, 제2 발광층을 포함하는 제2 발광셀, 제1 발광셀에 전기적으로 연결된 제1 전극, 제2 발광셀에 전기적으로 연결된 제2 전극을 포함하고, 제1 발광셀 및 제2 발광셀은 터널 접합층을 통해 전기적으로 서로 연결된다. 그리고, LED 소자는 LED 소자의 발광 표면의 반대쪽 표면을 향하여 제1 전극 및 제2 전극이 배치된 플립칩(Flip-Chip) 타입이다.

Description

LED 소자, LED 소자의 제조 방법 및 LED 소자를 포함하는 디스플레이 패널{LIGHT EMITTING DIODE, MANUFACTURING METHOD OF LIGHT EMITTING DIODE AND DISPLAY PANNEL INCLUDING LIGHT EMITTING DIODE}
본 개시는 LED 소자 및 LED 소자의 제조 방법, 그리고 LED 소자를 포함하는 디스플레이 장치에 관한 것으로서, 구체적으로는 디스플레이 장치의 구동 전류 및 소비 전력을 감소시킬 수 있는 고효율의 LED 소자 및 LED 소자의 제조 방법, 그리고 LED 소자를 포함하는 디스플레이 장치에 관한 것이다.
근래에는 높은 발광 효율과 긴 수명 때문에 디스플레이 분야 등 다양한 산업 분야에 있어서 반도체 기반의 LED 소자가 실용화되고 있다. 특히, 마이크로 LED 소자는 최근 디스플레이 장치에서 개별적인 픽셀 요소를 형성하는 광원으로서 많은 주목을 받고 있다. 마이크로 LED의 응용을 실현하기 위해서는 마이크로 LED 소자의 발광 효율을 높이는 한편, 디스플레이 장치의 소비 전력을 감소시키는 것이 요구된다.
특히, 적색 마이크로 LED 소자의 경우, 녹색 및 청색 마이크로 LED 소자에 비해 저전류 구간에서 낮은 발광 효율을 가진다. 따라서, LED 소자를 포함하는 디스플레이 장치의 고휘도 특성을 충족시키기 위해서는 적색 LED에 높은 구동 전류를 흘려주어야 한다. 그리고, 그에 따라 디스플레이 장치의 소비 전력 증가와 발열 등의 문제를 초래하게 된다.
본 개시는 상술한 바와 같은 문제점을 해결하기 위해 안출된 것으로서, 본 개시의 목적은 디스플레이 장치의 구동 전류 및 소비 전력을 감소시킬 수 있는 고효율의 LED 소자 및 LED 소자의 제조 방법, 그리고 LED 소자를 포함하는 디스플레이 장치를 제공함에 있다.
상술한 바와 같은 목적을 달성하기 위한 본 개시의 일 실시 예에 따르면, LED(Light Emitting Diode) 소자는 제1 발광층을 포함하는 제1 발광셀, 상기 제1 발광셀 상에 형성된 터널 접합층(tunnel junction layer), 상기 터널 접합층 상에 형성되고, 제2 발광층을 포함하는 제2 발광셀, 상기 제1 발광셀에 전기적으로 연결된 제1 전극, 상기 제2 발광셀에 전기적으로 연결된 제2 전극을 포함하고, 상기 제1 발광셀 및 상기 제2 발광셀은 상기 터널 접합층을 통해 전기적으로 서로 연결되며, 상기 LED 소자는 상기 LED 소자의 발광 표면의 반대쪽 표면을 향하여 상기 제1 전극 및 상기 제2 전극이 배치된 플립칩(Flip-Chip) 타입이다.
여기서, 상기 제1 발광층 및 상기 제2 발광층은 동일한 밴드 갭(band gap) 특성을 가질 수 있다.
여기서, 상기 제1 발광층 및 상기 제2 발광층은 적색 광의 파장에 대응되는 밴드 갭 특성을 가질 수 있다.
상술한 바와 같은 본 개시의 목적을 달성하기 위한 일 실시 예에 따르면, 디스플레이 패널은 복수의 LED(light emitting diode) 소자 및 상기 복수의 LED 소자를 구동시키기 위한 구동 회로를 포함하며, 상기 복수의 LED 소자는 제1 LED 소자를 포함하고, 상기 제1 LED 소자는 제1 발광층을 포함하는 제1 발광셀, 상기 제1 발광셀 상에 형성된 터널 접합층(tunnel junction layer), 상기 터널 접합층 상에 형성되고, 제2 발광층을 포함하는 제2 발광셀, 상기 제1 발광셀에 전기적으로 연결된 제1 전극, 상기 제2 발광셀에 전기적으로 연결된 제2 전극을 포함하고, 상기 제1 발광셀 및 상기 제2 발광셀은 상기 터널 접합층을 통해 전기적으로 서로 연결되며, 상기 제1 LED 소자는 상기 제1 LED 소자의 발광 표면의 반대쪽 표면을 향하여 상기 제1 전극 및 상기 제2 전극이 배치된 플립칩(Flip-Chip) 타입이다.
여기서, 상기 제1 발광층 및 상기 제2 발광층은 동일한 밴드 갭(band gap) 특성을 가질 수 있다.
여기서, 상기 제1 발광층 및 상기 제2 발광층은 적색 광의 파장에 대응되는 밴드 갭 특성을 가질 수 있다.
한편, 상기 제1 발광셀은 상기 제1 발광층, 상기 제1 발광층의 상측 또는 하측에 형성된 제1 n형 반도체층 및 상기 제1 발광층에서 상기 제1 n형 반도체층의 반대측에 형성된 제1 p형 반도체층을 포함하고, 상기 제2 발광셀은 상기 제2 발광층, 상기 제2 발광층의 상측 또는 하측에 형성된 제2 n형 반도체층 및 상기 제2 발광층에서 상기 제2 n형 반도체층의 반대측에 형성된 제2 p형 반도체층을 포함하며, 상기 제1 n형 반도체층 및 상기 제1 p형 반도체층 중 상기 제1 발광층의 상측에 형성된 반도체층과, 상기 제2 발광층, 상기 제2 n형 반도체층 및 상기 제2 p형 반도체층은 상기 제1 발광층 및 상기 제2 발광층이 방출하는 광을 투과할 수 있다.
한편, 상기 제1 발광셀 및 상기 터널 접합층을 통과하고, 상기 제2 발광셀의 일부를 통과하도록 형성된 컨택트 홀 및 상기 컨택트 홀의 표면에 형성된 절연층 을 더 포함하고, 상기 제2 전극은 상기 컨택트 홀을 통해 상기 제2 발광셀과 전기적으로 연결될 수 있다.
한편, 상기 제1 발광층 및 상기 제2 발광층에서 방출되는 광을 상기 LED 소자의 발광 표면 방향으로 반사시키도록 형성된 반사층을 더 포함할 수 있다.
한편, 상기 LED 소자는 상기 제1 발광셀 및 상기 제2 발광셀 사이에 형성되고, 제3 발광층을 포함하는 제3 발광셀을 더 포함하고, 상기 터널 접합층은 상기 제1 발광셀과 상기 제3 발광셀 사이에 형성된 제1 터널 접합층 및 상기 제2 발광셀과 상기 제3 발광셀 사이에 형성된 제2 터널 접합층을 포함할 수 있다.
한편, 상기 복수의 LED 소자는 제2 LED 소자를 더 포함하고, 상기 제2 LED 소자는 하나의 발광층을 포함하는 LED 소자일 수 있다.
여기서, 상기 디스플레이 패널은 매트릭스 형태로 배치된 복수의 픽셀을 포함하고, 상기 복수의 픽셀은 각각 R 서브 픽셀, G 서브 픽셀 및 B 서브 픽셀을 포함할 수 있다.
여기서, 상기 R 서브 픽셀, 상기 G 서브 픽셀 및 상기 B 서브 픽셀 중 적어도 하나는 상기 제1 LED 소자에 대응될 수 있다.
여기서, 상기 R 서브 픽셀은 상기 제1 LED 소자에 대응되고, 상기 G 서브 픽셀 및 상기 B 서브 픽셀은 각각 상기 제2 LED 소자에 대응될 수 있다.
한편, 상기 R 서브 픽셀, 상기 G 서브 픽셀 및 상기 B 서브 픽셀은 각각 상기 제1 LED 소자에 대응될 수 있다.
한편, 상기 제1 LED 소자의 발광 표면 및 상기 제2 LED 소자의 발광 표면은 서로 대응되는 높이로 형성될 수 있다.
한편, 상기 복수의 LED 소자 각각은 마이크로 LED 소자일 수 있다.
한편, 상술한 바와 같은 본 개시의 목적을 달성하기 위한 일 실시 예에 따르면, LED(Light Emitting Diode) 소자의 제조 방법은 제1 n형 반도체층, 제1 발광층 및 제1 p형 반도체층을 순차적으로 적층하는 단계, 상기 제1 p형 반도체층 상에 터널 접합층(tunnel junction layer)을 적층하는 단계, 상기 터널 접합층 상에 제2 n형 반도체층, 제2 발광층 및 제2 p형 반도체층을 순차적으로 적층하는 단계 및 상기 제1 n형 반도체층 및 상기 제2 p형 반도체층 각각에 전기적으로 연결되는 제1 전극 및 제2 전극을 상기 LED 소자의 발광 표면의 반대쪽 표면을 향하여 배치되도록 형성하는 단계를 포함한다.
여기서, 상기 제1 발광층 및 상기 제2 발광층은 각각 적색 광의 파장에 대응되는 동일한 밴드 갭(band gap) 특성을 가질 수 있다.
한편, 상기 제1 n형 반도체층, 상기 제1 발광층, 제1 p형 반도체층, 상기 터널 접합층, 상기 제2 n형 반도체층, 상기 제2 발광층을 통과하고, 상기 제2 p형 반도체층의 일부를 통과하는 컨택트 홀을 형성하는 단계 및 상기 컨택트 홀의 표면에 절연층을 형성하는 단계를 더 포함하고, 상기 제2 전극은 상기 컨택트 홀을 통해 상기 제2 p형 반도체층과 전기적으로 연결될 수 있다.
도 1a 및 도 1b는 본 개시의 다양한 실시 예에 따른 LED 소자의 구조를 나타내는 단면도,
도 2는 본 개시의 일 실시 예에 따른 LED 소자의 제조 방법을 나타내는 흐름도,
도 3a 내지 3e 및 도 4a 내지 도 4c는 본 개시의 일 실시 예에 따른 LED 소자의 제조 방법의 각 단계를 구체적으로 나타내는 단면도,
도 5는 3개의 발광셀을 포함하는 LED 소자의 구조를 나타내는 단면도,
도 6은 본 개시의 일 실시 예에 따른 디스플레이 장치의 간략한 구성을 나타내는 블록도,
도 7은 본 개시의 일 실시 예에 따른 디스플레이 패널의 구조를 나타내는 도면,
도 8은 본 개시의 일 실시 예에 따른 디스플레이 패널의 픽셀 구성을 나타내는 도면,
도 9a 및 도 9b는 본 개시의 일 실시 예에 따른 디스플레이 패널의 픽셀 구성을 각각의 서브 픽셀에 대응되는 LED 소자와 함께 나타내는 도면,
도 10은 종래 기술에 따른 LED 소자를 나타내는 도면, 그리고,
도 11a 내지 도 11c는 본 개시에 따른 LED 소자 및 본 개시에 따른 디스플레이 장치가 종래 기술에 따른 디스플레이 장치에 비해 가지는 현저한 효과를 설명하기 위한 도면이다.
본 실시 예들은 다양한 변환을 가할 수 있고 여러 가지 실시 예를 가질 수 있는바, 특정 실시 예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 그러나 이는 특정한 실시 형태에 대해 범위를 한정하려는 것이 아니며, 본 개시의 실시 예의 다양한 변경(modifications), 균등물(equivalents), 및/또는 대체물(alternatives)을 포함하는 것으로 이해되어야 한다. 도면의 설명과 관련하여, 유사한 구성요소에 대해서는 유사한 참조 부호가 사용될 수 있다.
본 개시를 설명함에 있어서, 관련된 공지 기능 혹은 구성에 대한 구체적인 설명이 본 개시의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그에 대한 상세한 설명은 생략한다.
덧붙여, 하기 실시 예는 여러 가지 다른 형태로 변형될 수 있으며, 본 개시의 기술적 사상의 범위가 하기 실시 예에 한정되는 것은 아니다. 오히려, 이들 실시 예는 본 개시를 더욱 충실하고 완전하게 하고, 당업자에게 본 개시의 기술적 사상을 완전하게 전달하기 위하여 제공되는 것이다.
본 개시에서 사용한 용어는 단지 특정한 실시 예를 설명하기 위해 사용된 것으로, 권리범위를 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
본 개시에서, "가진다," "가질 수 있다," "포함한다," 또는 "포함할 수 있다" 등의 표현은 해당 특징(예: 수치, 기능, 동작, 또는 부품 등의 구성요소)의 존재를 가리키며, 추가적인 특징의 존재를 배제하지 않는다.
본 개시에서, "A 또는 B," "A 또는/및 B 중 적어도 하나," 또는 "A 또는/및 B 중 하나 또는 그 이상"등의 표현은 함께 나열된 항목들의 모든 가능한 조합을 포함할 수 있다. 예를 들면, "A 또는 B," "A 및 B 중 적어도 하나," 또는 "A 또는 B 중 적어도 하나"는, (1) 적어도 하나의 A를 포함, (2) 적어도 하나의 B를 포함, 또는 (3) 적어도 하나의 A 및 적어도 하나의 B 모두를 포함하는 경우를 모두 지칭할 수 있다.
본 개시에서 사용된 "제1," "제2," "첫째," 또는 "둘째,"등의 표현들은 다양한 구성요소들을, 순서 및/또는 중요도에 상관없이 수식할 수 있고, 한 구성요소를 다른 구성요소와 구분하기 위해 사용될 뿐 해당 구성요소들을 한정하지 않는다.
어떤 구성요소(예: 제1 구성요소)가 다른 구성요소(예: 제2 구성요소)에 "(기능적으로 또는 통신적으로) 연결되어((operatively or communicatively) coupled with/to)" 있다거나 "접속되어(connected to)" 있다고 언급된 때에는, 상기 어떤 구성요소가 상기 다른 구성요소에 직접적으로 연결되거나, 다른 구성요소(예: 제3 구성요소)를 통하여 연결될 수 있다고 이해되어야 할 것이다.
반면에, 어떤 구성요소(예: 제1 구성요소)가 다른 구성요소(예: 제2 구성요소)에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 상기 어떤 구성요소와 상기 다른 구성요소 사이에 다른 구성요소(예: 제3 구성요소)가 존재하지 않는 것으로 이해될 수 있다.
한편, 본 개시에 있어서 "평면"이라 함은 부도체/반도체/도체 레이어의 형성 중에 어떠한 처리도 수행되지 않은 것을 의미하고, "비평면"은 부도체/반도체/도체 레이어의 형성 중에 "평면"보다 표면적이 커지도록 표면 처리가 수행된 것을 의미할 수 있다. 그리고, "비평면"이 특정한 형태에 국한되는 것은 아니다.
본 개시에서 사용된 표현 "~하도록 구성된(또는 설정된)(configured to)"은 상황에 따라, 예를 들면, "~에 적합한(suitable for)," "~하는 능력을 가지는(having the capacity to)," "~하도록 설계된(designed to)," "~하도록 변경된(adapted to)," "~하도록 만들어진(made to)," 또는 "~를 할 수 있는(capable of)"과 바꾸어 사용될 수 있다. 용어 "~하도록 구성된(또는 설정된)"은 하드웨어적으로 "특별히 설계된(specifically designed to)" 것만을 반드시 의미하지 않을 수 있다.
대신, 어떤 상황에서는, "~하도록 구성된 장치"라는 표현은, 그 장치가 다른 장치 또는 부품들과 함께 "~할 수 있는" 것을 의미할 수 있다. 예를 들면, 문구 "A, B, 및 C를 수행하도록 구성된(또는 설정된) 프로세서"는 해당 동작을 수행하기 위한 전용 프로세서(예: 임베디드 프로세서), 또는 메모리 장치에 저장된 하나 이상의 소프트웨어 프로그램들을 실행함으로써, 해당 동작들을 수행할 수 있는 범용 프로세서(generic-purpose processor)(예: CPU 또는 application processor)를 의미할 수 있다.
본 개시의 다양한 실시 예에 따른 디스플레이 장치는 예를 들어, 텔레비전, 모니터, 스마트 폰, 태블릿 PC 및 웨어러블 장치 등을 포함할 수 있다.
한편, 도면에서의 다양한 요소와 영역은 개략적으로 그려진 것이다. 따라서, 본 발명의 기술적 사상은 첨부한 도면에 그려진 상대적인 크기나 간격에 의해 제한되지 않는다.
이하에서는 첨부한 도면을 참고하여 본 개시에 따른 실시 예에 대하여 본 개시가 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다.
도 1a 및 도 1b는 본 개시의 다양한 실시 예에 따른 LED 소자(111)의 구조를 나타내는 단면도이다.
도 1a 및 도 1b에 도시된 바와 같이, LED 소자(111)는 제1 발광셀(61), 제2 발광셀(62), 터널 접합층(tunnel junction layer)(50), 제1 전극(71) 및 제2 전극(72)을 포함한다.
발광셀(61, 62)은 발광층을 포함하는 영역을 의미한다. 발광셀(61, 62)은 하나의 LED 소자(111) 내의 일부 영역에 형성될 수 있다. 도 1a 및 도 1b에 따르면, 제1 발광셀(61)은 제1 n형 반도체층(21), 제1 p형 반도체층(31) 및 제1 발광층(41)을 포함하고, 제2 발광셀(62)은 제2 n형 반도체층(22), 제2 p형 반도체층(32) 및 제2 발광층(42)을 포함할 수 있다. 도 1a 및 도 1b에서는, 제1 및 제2 n형 반도체층(21, 22)이 제1 및 제2 발광층(41, 42)의 하측에 형성되고, 제1 및 제2 p형 반도체층(31, 32)가 제1 및 제2 발광층(41, 42)의 상측에 형성된 구조를 도시하였지만, 그 위치 관계는 반대로 구현될 수도 있다. 즉, n형 반도체층(21, 22)이 발광층(41, 42)의 상측에 형성되고, p형 반도체층(31, 32)이 발광층(41, 42)의 하측에 형성될 수도 있다. 다만, 본 명세서에서는 설명의 편의를 위하여, 도 1a 및 도 1b를 기준으로 설명한다.
이하에서는 제1 n형 반도체층(21)과 제2 n형 반도체층(22), 그리고 제1 p형 반도체층(31)과 제2 p형 반도체층(32)을 구분하여 설명할 필요가 없는 경우에는 각각 n형 반도체층(21, 22)과 p형 반도체층(31, 32)으로 통칭한다. 그리고, 후술하는 제1 발광층(41) 및 제2 발광층(42), 그리고 제1 전극(71) 및 제2 전극(72) 등에 대한 설명에 있어서도 필요에 따라 각각 발광층(41, 42) 및 전극(71, 72) 등으로 통칭한다.
발광층(41, 42), n형 반도체층(21, 22) 및 p형 반도체층(31, 32)은 스펙트럼 내의 특정 영역에 대응하는 밴드 갭(band gap)을 갖는 다양한 반도체로 구성될 수 있다. 예를 들어, 600-750nm의 광 파장을 갖는 적색 LED 소자(111)는 AlInGaP계 반도체를 기반으로 하는 하나 이상의 층을 포함할 수 있다. 그리고, 450-490nm 및 500-570nm의 광 파장을 각각 갖는 청색 및 녹색 LED 소자(111)는 AlInGaN계 반도체를 기반으로 하는 하나 이상의 층을 포함할 수 있다.
n형 반도체층(21, 22) 및 p형 반도체층(31, 32)은 III-V족, II-VI족 등의 화합물 반도체로 구현될 수 있다. 특히, n형 반도체층(21, 22) 및 p형 반도체층(31, 32)은 질화물 반도체층으로 구현될 수 있다. 예를 들어, n형 반도체층(21, 22) 및 p형 반도체층(31, 32)은 각각 n-GaN 반도체층 및 p-GaN 반도체층일 수 있다. 그러나, 본 개시에 따른 n형 반도체층(21, 22) 및 p형 반도체층(31, 32)이 이에 국한되는 것은 아니며, LED 소자(111)에 요구되는 다양한 특성에 따라 다양한 재료로 이루어질 수 있다.
n형 반도체는 전하를 옮기는 캐리어로 자유전자가 사용되는 반도체로서, Si, Ge, Sn, Te 등과 같은 n형 도펀트를 도핑하여 만들어질 수 있다. 그리고, p형 반도체는 전하를 옮기는 캐리어로 정공이 사용되는 반도체로서, Mg, Zn, Ca, Ba 등과 같은 p형 도펀트를 도핑하여 만들어 질 수 있다.
발광층(41, 42)은 n형 반도체층(21, 22)과 p형 반도체층(31, 32) 사이에 위치하며, n형 반도체층(21, 22)의 캐리어인 전자와 p형 반도체층(31, 32)의 캐리어인 정공이 만나는 층이다. 발광층(41, 42)에서 전자와 정공이 만나면, 전자와 정공이 재결합함에 따라 전위 장벽이 형성된다. 그리고 인가되는 전압에 따라 전자와 정공이 전위 장벽을 넘어 낮은 에너지 준위로 천이하게 되면, 그에 상응하는 파장의 광을 방출한다.
여기서, 발광층(41, 42)은 다중 양자 우물 (Multi-Quantum Wells: MQW) 구조일 수 있으나, 본 개시가 이에 한정되는 것은 아니며, 발광층(41, 42)은 단일 양자 우물 (Single-Quantum Well: SQW) 또는 퀀텀닷(Quantum Dot: QD) 구조 등 다양한 구조일 수 있다. 발광층(41, 42)이 다중 양자 우물 구조로 형성되는 경우, 발광층(41, 42)의 우물층/장벽층은 InGaN/GaN, InGaN/InGaN, GaAs(InGaGs)/AlGaAs와 같은 구조로 형성될 수 있으나, 본 개시가 이와 같은 구조에 한정되는 것은 아니다. 발광층(41, 42)에 포함되는 양자 우물의 개수 또한 특정한 개수에 한정되지 않는다.
본 개시의 일 실시 예에 따르면, 제1 발광층(41) 및 제2 발광층(42)은 동일한 밴드 갭 특성을 가질 수 있다. 즉, 제1 발광층(41) 및 제2 발광층(42)은 동일한 밴드 갭에 대응되는 동일한 파장의 광을 방출할 수 있다. 예를 들어, 제1 발광층(41) 및 제2 발광층(42)은 적색 광의 파장에 대응되는 밴드 갭 특성을 가질 수 있다.
한편, 본 개시에 따르면, 제1 발광층(41) 및 제2 발광층(42)에서 방출된 광은 중첩된 형태로 각각의 반도체층을 투과하여, LED 소자(111)의 상부 표면으로 방출된다. 즉, LED 소자(111)의 상부 표면, 보다 구체적으로 제2 발광셀(62)의 상부 표면이 LED 소자(111)의 발광 표면이 된다.
따라서, 제1 발광층(41)의 상부에 적층된 복수의 반도체층은 제1 발광층(41) 및 제2 발광층(42)이 방출하는 광을 투과할 수 있도록 형성되어야 한다. 구체적으로, 제1 n형 반도체층(21) 및 제1 p형 반도체층(31) 중 제1 발광층(41)의 상측에 형성된 반도체층과, 제2 발광층(42), 제2 n형 반도체층(22) 및 제2 p형 반도체층(32)의 재료는 제1 발광층(41) 및 제2 발광층(42)이 방출하는 광을 투과할 수 있도록 선택되어야 한다.
예를 들어, 도 1a 및 도 1b에 도시된 구조로 제조된 경우에는, 제1 p형 반도체층(31), 터널 접합층(50), 제2 n형 반도체층(22), 제2 발광층(42) 및 제2 p형 반도체층(32)의 재료는 제1 발광층(41) 및 제2 발광층(42)이 방출하는 방출하는 광을 투과할 수 있는 성질의 것으로 선택되어야 한다.
터널 접합층(50)은 제1 발광셀(61) 및 제2 발광셀(62) 사이에 형성되어, 제1 발광셀(61) 및 제2 발광셀(62)을 전기적으로 연결하는 역할을 한다. 구체적으로, 터널 접합층(50)은 n형 도펀트 또는 p형 도펀트를 과도핑함으로써 형성된 n+형 반도체층 및 p+형 반도체층을 포함할 수 있다. 그리고, n+형 반도체층 및 p+형 반도체층에 포함된 불순물의 농도를 약 1019/cm3 이상으로 높여주면, 제1 p형 반도체층(31) 및 제2 n형 반도체층(21) 사이의 에너지 장벽이 낮아질 수 있으며, 그에 따라 에너지 장벽을 뚫고 전자가 이동하는 터널링 효과(tunneling effect)에 의해 전류가 흐를 수 있다.
예를 들어, 도 1a 및 도 1b에 도시된 바와 같은 LED 소자(111)의 경우, 역방향 전압이 인가되는 n-p 터널 접합의 계면에서도 터널링 효과에 의해 전류가 흐를 수 있게 된다. 다시 말해, 제1 발광셀(61) 및 제2 발광셀(62)은 터널 접합층(50)을 통해 직렬로 연결될 수 있다. 한편, 터널 접합층(50)에 포함되는 구체적인 재료에 특별한 제한이 따르는 것은 아니다.
제1 전극(71) 및 제2 전극(72)은 제1 발광셀(61) 및 제2 발광셀(62) 각각에 전기적으로 연결된다. 여기서, 제1 전극(71)은 제1 발광셀(61)에 포함된 제1 n형 반도체층(21) 및 제1 p형 반도체층(31) 중 하나에 연결될 수 있다. 그리고, 제2 전극(72)은 제2 발광셀(62)에 포함된 제2 n형 반도체층(22) 및 제2 p형 반도체층(32) 중 하나에 연결될 수 있다.
도 1a 및 도 1b를 참조하면, 제1 전극(71)은 제1 발광셀(61)에 포함된 제1 n형 반도체층(21)에 연결되고, 제2 전극(72)은 제2 발광셀(62)에 포함된 제2 p형 반도체층(32)에 연결될 수 있다. 구체적으로, 제1 전극(71)은 제1 n형 반도체층(21)과 오믹 접촉(ohmic contact)을 형성함으로써 전기적으로 연결되고, 제2 전극(72)은 제2 p형 반도체층(32)과 오믹 접촉을 형성함으로써 전기적으로 연결될 수 있다. 이 경우, 제1 전극(71)과 제2 전극(72)은 각각 n 전극 및 p 전극으로 지칭될 수 있다.
제1 전극(71) 및 제2 전극(72)을 통하여 전압이 인가되면, n형 반도체 내의 전자는 (+) 단자 쪽으로, p형 반도체 내의 정공은 (-) 단자 쪽으로 이동하게 되고, 이에 따라 형성된 소수 캐리어에 의하여 전류가 흐르게 된다. 그리고, 전술한 바와 같이, n-p 터널 접합의 계면에서도 터널링 효과에 의해 전류가 흐를 수 있으며, 이에 따라 LED 소자(111) 전체에서 전류가 흐를 수 있게 된다.
한편, 본 개시의 일 실시 예에 따른 LED 소자(111)는 컨택트 홀 및 절연층(80)을 더 포함하고, 제1 전극(71) 또는 제2 전극(72)은 컨택트 홀을 통해 제2 발광셀(62)과 연결될 수 있다.
구체적으로, 도 1b에 도시된 바와 같이, 컨택트 홀은 제1 발광셀(61) 및 터널 접합층(50)을 통과하고, 제2 발광셀(62)의 일부를 통과하도록 형성될 수 있다. 예를 들어, 컨택트 홀은 제1 n형 반도체층(21), 제1 발광층(41), 제1 p형 반도체층(31), 터널 접합층(50), 제2 n형 반도체층(22) 및 제2 발광층(42)을 통과하고, 제2 p형 반도체층(32)의 일부를 통과하도록 형성될 수 있다. 이 경우, 제2 전극(72)은 컨택트 홀을 통해 제2 p형 반도체층(32)과 전기적으로 연결될 수 있다.
한편, 도 1b에 도시된 바와 같이, 절연층(80)은 컨택트 홀의 표면에 형성되어 LED 소자(111)의 특성을 안정화시킬 수 있다. 구체적으로, 절연층(80)은 컨택트 홀의 표면에 형성되어, 제2 전극(72)과 제1 n형 반도체층(21), 제1 발광층(41), 제1 p형 반도체층(31), 터널 접합층(50), 제2 n형 반도체층(22) 및 제2 발광층(42)을 전기적으로 구분하는 역할을 할 수 있다. 따라서, 절연층(80)은 Al2O3, SiN 및 SiO2와 같은 절연 물질로 이루어질 수 있으며, 다만 본 개시에 따른 절연층(80)이 특정 재료에 한정되는 것은 아니다.
한편, 도 1a 및 도 1b에 도시하지는 않았으나, 본 개시의 일 실시 예에 따른 LED 소자(111)는 반사층과 같이 LED 소자(111)의 발광 효율을 증가시키기 위한 구성을 더 포함할 수 있다. 예를 들어, LED 소자(111)는 제1 발광층(41) 및 제2 발광층(42)에서 방출되는 광을 LED 소자(111)의 발광 표면 방향으로 반사시키도록 형성된 반사층을 더 포함할 수 있다. 구체적으로, 반사층은 LED 소자(111)의 측벽들(sidewalls) 및 LED 소자(111)의 발광 표면의 반대쪽 표면 상에 형성될 수 있다. 그리고, 반사층은 금속 반사경(metal reflector) 또는 분산 브래그 반사경(distributed-bragg-reflector) 구조로 형성될 수 있다.
한편, 도 1a 및 도 1b에 도시된 바와 같이, 본 개시에 따른 LED 소자(111)는 LED 소자(111)의 발광 표면의 반대쪽 표면을 향하여 제1 전극(71) 및 제2 전극(72)이 배치된 플립칩(flip-chip) 타입으로 구현될 수 있다. 다만, 이에 국한되는 것은 아니며, 본 개시에 따른 LED 소자(111)는 제1 전극(71) 및 제2 전극(72)이 발광 표면 상에 수평으로 배치되는 레터럴 타입(lateral type) 또는 제1 전극(71) 및 제2 전극(72)이 수직으로 배치되는 버티컬 타입(vertical type)으로 구현될 수도 있다.
한편, 본 개시에 따른 LED 소자(111)의 크기에 특별한 제한은 없으나, 본 개시의 일 실시 예에 따르면, LED 소자(111)는 이른바 마이크로 LED 소자(111)일 수 있다. 구체적으로, LED 소자(111)는 가로 및 세로 길이가 모두 1㎛ 이상 100㎛ 이하 이하로 구현될 수 있다.
상술한 바와 같은 본 개시의 일 실시 예에 따른 LED 소자(111)는 터널 접합층(50)을 통해 두 개의 LED가 수직으로 적층된 구조를 포함하며, 이에 따라 하나의 LED 소자(111)에서 두 개의 LED가 직렬로 연결된 것과 같은 효과를 가지게 된다. 그리고, 이에 따라, LED 소자(111)의 발광 효율, 구체적으로는 외부 양자 효율이 현저하게 향상될 수 있다. 뿐만 아니라, 본 개시에 따른 발광 효율 향상의 효과는 저전류 구간에서도 동일하게 적용되므로, 특히 저전류 구동이 필요한 마이크로 LED 디스플레이 장치에 있어서, 종래 기술에 비해 더욱 현저한 효과를 나타낼 수 있다.
뿐만 아니라, 본 개시에 따르면, LED 소자(111)를 포함하는 디스플레이 장치에 있어서, 디스플레이 장치의 구동 전류 및 소비 전력을 감소시킬 수 있다. 본 개시에 따른 효과에 대한 보다 구체적인 설명은 후에 도 10a 내지 도 11c를 참조하여 상술한다. 이하에서는 먼저, 도 2 내지 도 4c를 참조하여 본 개시에 따른 LED 소자(111)의 제조 방법에 대해 설명한다.
도 2는 본 개시의 일 실시 예에 따른 LED 소자(111)의 제조 방법을 나타내는 흐름도이고, 도 3a 내지 3e 및 도 4a 내지 도 4c는 본 개시의 일 실시 예에 따른 LED 소자(111)의 제조 방법의 각 단계를 구체적으로 나타내는 단면도이다.
본 개시의 일 실시 예에 따른 LED 소자(111)의 구조와 LED 소자(111)에 포함되는 각 층의 특성 및 기능 등에 대해서는 도 1a 및 도 1b에 대한 설명에서 상술하였으므로, 본 개시를 명확하게 설명하기 위한 경우가 아닌 한 중복 설명은 생략한다.
본 개시의 일 실시 예에 따른 LED 소자(111)의 제조 방법에 사용되는 기판(10)은 반도체의 성장에 적합한 물질이나 캐리어 웨이퍼 등일 수 있다. 구체적으로, 기판(10)은 사파이어(Sapphire, Al2SO4), Si, SiC, GaN, GaAs, ZnO 등과 같은 물질로 이루어 질 수 있으며, 다만 본 개시에 있어 사용되는 기판(10)이 특정 재료에 한정되는 것은 아니다.
기판(10)이 구비되면, 도 3a에 도시된 바와 같이, 제1 n형 반도체층(21), 제1 발광층(41) 및 제1 p형 반도체층(31)을 순차적으로 적층한다(S210). 제1 p형 반도체층(31)까지 적층되면, 도 3b에 도시된 바와 같이, 터널 접합층(50)을 적층하고(S220), 터널 접합층(50) 상에 제2 n형 반도체층(22), 제2 발광층(42) 및 제2 p형 반도체층(32)을 순차적으로 적층한다(S230). 증착은 MOCVD(Metal Organic Chemical Vapor Deposition), MOVPE(Metal Organic Vapor Phase Epitaxy) 또는 MBE(Molecular Beam Epitaxy)와 같은 기술에 의해 이루어질 수 있다.
제2 p형 반도체층(32)까지 적층되면, 도 3c에 도시된 바와 같이 반도체층의 성장을 위한 기판(10)을 제거하고, 도 3d에 도시된 바와 같이 제2 전극(72)의 형성을 위한 영역을 식각(etching)한다. 구체적으로, 식각에 앞서 포토레지스트(photoresist) 공정에 의해 식각될 영역을 패터닝할 수 있으며, 식각은 습식 식각(wet etching) 또는 건식 식각(dry etching) 기술 등을 이용하여 수행될 수 있다. 예를 들어, 식각은 RIE(reactive ion etching), ECR(electro-cyclotron resonance), ICP-RIE(inductively coupled plasma reactive ion etching), CAIBE(chemically assisted ion-beam etching) 등과 같은 건식 식각 기술을 이용하여 수행될 수 있다.
그 후, 도 3e에 도시된 바와 같이, 제1 발광셀(61) 및 제2 발광셀(62) 각각에 전기적으로 연결되는 제1 전극(71) 및 제2 전극(72)을 형성한다(S240). 구체적으로, 제1 전극(71) 및 제2 전극(72)은 LED 소자(111)의 발광 표면의 반대쪽 표면을 향하여 배치되도록 형성될 수 있다. 제1 전극(71) 및 제2 전극(72)은 Al, Ti, Ni, Pd, Ag, Au, Au-Ge, 그리고 인듐 주석 산화물(indium-tin-oxide: ITO) 및 ZnO 등과 같은 전극 재료에 대한 스퍼터링(sputtering), 증착(evaporation) 및 스핀 코팅(spin coating) 등과 같은 다양한 공정 기술에 의해 형성될 수 있다.
한편, 본 발명의 다른 실시 예에 따르면 컨택트 홀을 더 포함하는 구조로 제조될 수도 있다. 이 경우, 도 3c 단계 이후에 도 4a와 같이 식각에 의해 컨택트 홀을 형성하는 단계가 진행될 수 있다.
컨택트 홀이 형성된 경우에는 도 4b에 도시된 바와 같이 컨택트 홀의 표면에 절연층(80)을 더 형성하고, 도 4c에 도시된 바와 같이, 컨택트 홀 내부를 전극 물질로 채워서 제1 발광셀(61) 및 제2 발광셀(62) 각각에 전기적으로 연결되는 제1 전극(71) 및 제2 전극(72)을 형성한다(S240).
이상에서 상술한 바와 같은 제1 전극(71) 및 제2 전극(72)을 형성하는 단계와 같이 상호 대등한 복수의 구성을 증착 또는 형성하는 단계의 경우, 양 단계 사이에 시계열적 요소는 존재하지 않는다. 그 밖에도, 본 개시의 목적을 달성하기 위한 범위 내에서 상술한 바와 같은 제조 방법의 순서가 달라질 수 있음은 물론이다.
상술한 바와 같이, 본 개시에 따른 LED 소자(111)의 제조에 있어서 사용되는 공정 기술은 통상의 플립칩 타입의 LED 소자(111)의 제조에 있어서 사용되는 공정 기술과의 호환성이 매우 높다.
한편, 본 개시에 따른 디스플레이 패널은 정전기 방식, 스탬프(stamp) 방식, 프린팅(printing) 방식, 메탈 본딩(metal bonding) 방식 등과 같은 일반적인 전사 공정을 이용하여 제조될 수 있다. 즉, 본 개시에 따른 LED 소자(111)는 기존의 마이크로 LED 디스플레이 패널의 제작 공정과도 높은 호환성을 가지며, 따라서, 디스플레이 장치의 발광 광원으로서의 활용 가능성이 매우 높다고 할 수 있다.
이상에서는 본 개시에 따른 LED 소자(111)가 제1 발광셀(61) 및 제2 발광셀(62)을 포함하는 경우에 대해 상술하였으나, 본 개시가 이에 국한되는 것은 아니다. 즉, 본 개시의 또 다른 실시 예에 따르면, LED 소자(111)는 2개 이상의 발광셀을 포함하는 구조로 제조될 수도 있다.
도 5는 3개의 발광셀을 포함하는 LED 소자(111)의 구조를 나타내는 단면도이다. 구체적으로는, 제1 발광셀(61) 및 제2 발광셀(62)과 함께 제3 발광셀(63)을 더 포함할 수 있다.
제3 발광셀(63)은 제1 발광셀(61) 및 제2 발광셀(62) 사이에 형성되고, 제3 발광층(43)을 포함할 수 있다. 구체적으로, 제3 발광셀(63)은 제3 발광층(43), 제3 발광층(43)의 상측 또는 하측에 형성된 제3 n형 반도체층(23) 및 제3 발광층(43)에서 제3 n형 반도체층(23)의 반대측에 형성된 제3 p형 반도체층(33)을 포함할 수 있다. 그리고, 이 경우 터널 접합층(50)은 제1 발광셀(61)과 제3 발광셀(63) 사이에 형성된 제1 터널 접합층(51) 및 제2 발광셀(62)과 제3 발광셀(63) 사이에 형성된 제2 터널 접합층(52)을 포함할 수 있다.
한편, 제1 발광층(41), 제2 발광층(42) 및 제3 발광층(43)은 동일한 밴드 갭을 가질 수 있다. 즉, 제1 발광층(41), 제2 발광층(42) 및 제3 발광층(43)은 동일한 밴드 갭을 갖고, 그 밴드 갭에 대응되는 동일한 파장의 광을 방출할 수 있다. 예를 들어, 제1 발광층(41), 제2 발광층(42) 및 제3 발광층(43)은 적색 광의 파장에 대응되는 밴드 갭을 가질 수 있다.
그 밖에도, 제1 발광셀(61) 및 제2 발광셀(62)을 포함하는 LED 소자(111)에 대한 다양한 실시 예는 제1 발광셀(61) 및 제2 발광셀(62)과 함께 제3 발광셀(63)을 더 포함하는 LED 소자(111)에 대해서도 마찬가지로 적용될 수 있음은 물론이다.
이상에서는 본 개시의 다양한 실시 예에 따른 LED 소자(111) 및 LED 소자(111)의 제조 방법에 대해 상술하였다. 이하에서는 상술한 바와 같은 LED 소자(111)를 포함하는 디스플레이 장치, 보다 구체적으로는 상술한 바와 같은 LED 소자(111)를 포함하는 디스플레이 패널에 대해 설명한다.
도 6은 본 개시의 일 실시 예에 따른 디스플레이 장치(100)의 간략한 구성을 나타내는 블록도이고, 도 7은 본 개시의 일 실시 예에 따른 디스플레이 패널(110)의 구조를 나타내는 도면이다.
본 개시에 따른 디스플레이 장치(100)는 TV, 모니터, 스마트 폰, 웨어러블 장치 중 적어도 하나를 포함할 수 있다. 뿐만 아니라, 디스플레이 패널(110)을 통해 시각적인 정보를 표시할 수 있는 장치라면, 어떠한 유형의 장치라도 본 개시에 따른 디스플레이 장치(100)에 포함될 수 있다.
도 6을 참조하면, 본 개시의 일 실시 예에 따른 디스플레이 장치(100)는 디스플레이 패널(110), 패널 구동부(120) 및 타이밍 컨트롤러(130)를 포함한다.
디스플레이 패널(110)은 패널 구동부(120)의 제어에 의하여 영상을 표시한다. 그리고, 디스플레이 패널(110)은 복수의 LED 소자 및 복수의 LED 소자 각각을 구동시키기 위한 구동 회로(112)를 포함한다. 그리고, 구동 회로(112)는 복수의 스위칭 소자를 포함할 수 있다.
복수의 LED 소자 중 적어도 하나는 도 1a 내지 도 5에서 설명한 구조를 가지는 LED 소자가 될 수 있다. 설명의 편의 상, 본 명세서에서는 이러한 구조의 LED 소자를 제1 LED 소자라 명명한다. 구체적으로, 제1 LED 소자(111)는 제1 발광층을 포함하는 제1 발광셀, 제1 발광셀 상에 형성된 터널 접합층, 터널 접합층 상에 형성되고, 제2 발광층을 포함하는 제2 발광셀, 제1 발광셀에 전기적으로 연결된 제1 전극, 제2 발광셀에 전기적으로 연결된 제2 전극을 포함한다. 그리고, 제1 발광셀 및 제2 발광셀은 터널 접합층을 통해 전기적으로 서로 연결된다. 또한, 제1 LED 소자(111)는 제1 LED 소자(111)의 발광 표면의 반대쪽 표면을 향하여 제1 전극 및 제2 전극이 배치된 플립칩 타입의 LED 소자이다.
이와 달리, 복수의 LED 소자 중 적어도 하나의 다른 LED 소자는 하나의 발광층을 포함하는 LED 소자일 수 있다. 설명의 편의 상, 본 명세서에서는 이를 제2 LED 소자라 명명한다. 구체적으로, 제2 LED 소자는 하나의 발광층, 발광층의 상측 또는 하측에 형성된 n형 반도체층, 제1 발광층에서 n형 반도체층의 반대측에 형성된 p형 반도체층을 포함하는 통상적인 LED 소자일 수 있다.
도 7은 본 개시의 일 실시 예에 따른 디스플레이 패널(110)의 구조, 구체적으로 제1 LED 소자 및 제2 LED 소자를 함께 포함하는 디스플레이 패널의 구조의 일 예를 나타낸다. 구체적으로, 도 7에서, 제2 LED 소자(710, 720)는 도 10a를 참조하여 후술하는 바와 같은 통상적인 LED 소자일 수 있다.
본 개시의 일 실시 예에 따르면, 제1 LED 소자(111)의 발광 표면 및 제2 LED 소자의 발광 표면은 서로 대응되는 높이로 형성될 수 있다. 구체적으로, 제1 발광셀 및 제2 발광셀을 포함하는 제1 LED 소자(111)와는 달리 제2 LED 소자는 하나의 n형 반도체층, 하나의 p형 반도체층 및 하나의 발광층을 포함하는바, 제1 LED 소자(111)의 높이와 제2 LED 소자의 높이 사이에 차이가 발생할 수 있다. 예를 들어, 본 개시에 따른 LED 소자(111)가 마이크로 LED로 구현되는 경우, 제1 LED 소자(111)와 제2 LED 소자 사이에 약 5μm 내지10μm의 높이 차이가 발생할 수 있다.
이 경우, 도 7에 도시된 바와 같이, 제2 LED 소자(710, 720)에 포함되는 제1 전극 및 제2 전극의 높이를 조절하여 형성함으로써 제1 LED 소자(111)의 높이와 제2 LED 소자의 높이 차이를 줄일 수 있다. 뿐만 아니라, 제1 LED 소자(111) 및 제2 LED 소자(710, 720)의 상부에 형성되는 BM(Black Matrix)층의 높이를 조절하여 형성하는 방법과 같이, 다양한 방법으로 제1 LED 소자(111)의 높이와 제2 LED 소자의 높이 차이를 줄일 수 있다.
한편, 디스플레이 패널(110)은 매트릭스 형태로 배치된 복수의 픽셀을 포함하고, 복수의 픽셀 각각은 복수의 서브 픽셀을 포함하며, 복수의 서브 픽셀은 상술한 바와 같은 복수의 LED 소자에 의해 구동될 수 있다. 디스플레이 패널(110)의 픽셀 구성에 관련된 실시 예에 대해서는 도 8 내지 도 9b를 참조하여 설명한다.
한편, 도 7 이하에서는 LED 소자(111)의 구체적인 구성에 관한 부호는 생략하였으나, 이는 복수의 LED 소자의 전극과 디스플레이 패널(110) 사이의 관계에 대해 보다 명확하게 나타내기 위한 것일 뿐이다. LED 소자(111)의 구체적인 구성에 대한 설명은 도 1a 내지 도 5를 통해 상술한 바와 같다.
구동 회로(112)는 복수의 LED 소자를 구동하기 위한 회로를 의미한다. 복수의 LED 소자는 구동 회로(112)를 포함하는 구동 회로층 위에 실장될 수 있으며, 구체적으로, 복수의 LED 소자는 구동 회로(112) 각각에 전기적으로 연결될 수 있다.
구동 회로(112)는 복수의 전극, 복수의 회로 소자 등과 함께 복수의 스위칭 소자를 포함할 수 있다. 스위칭 소자는 디스플레이 패널(110)에 포함된 복수의 LED 소자의 구동을 제어할 수 있도록 구성되는 반도체 소자로서, 디스플레이 장치(100)의 개별 픽셀에 대한 일종의 스위치 역할을 담당한다. 이러한 스위칭 소자로는 도 7에 도시된 바와 같은 TFT(Thin Film Transistor)(114-1, 114-2, 114-3)가 사용될 수 있다.
한편, 디스플레이 패널(110)의 구동은 수동 매트릭스(Passive Matrix) 또는 능동 매트릭스(Active Matrix) 방식으로 이루어질 수 있는바, 구동 회로(112)는 그 구동 방식에 맞게 설계될 수 있다.
패널 구동부(120)는 복수의 구동 IC(Driver Integrated Circuit)를 포함하며, 복수의 구동 IC를 통해 디스플레이 패널(110)의 구동을 제어한다. 구체적으로, 패널 구동부(120)에 포함되는 복수의 구동 IC는 구동 회로(112)를 구동함으로써 구동 회로(112) 각각에 연결되는 복수의 LED 소자의 발광을 제어할 수 있다.
한편, 도 6에 도시하지는 않았으나, 패널 구동부(120)는 그래픽 RAM(GRAM) 및 전력 구동 회로(Power Generating Circuits)를 더 포함할 수 있다. 여기서, 그래픽 RAM은 구동 IC로 입력할 데이터를 일시적으로 저장하는 메모리 역할을 한다. 그리고, 전력 구동 회로는 디스플레이 패널(110)을 구동하기 위한 전압을 생성하여 구동 IC에 전압을 공급하는 역할을 한다.
타이밍 컨트롤러(130)는 패널 구동부(120)를 제어한다. 구체적으로, 타이밍 컨트롤러(130)는 영상 데이터 신호를 패널 구동부(120)에서 필요로 하는 신호로 조정하고, 조정된 신호를 패널 구동부(120)에 전송할 수 있다. 그리고, 타이밍 컨트롤러(130)는 FPGA(Field Programmable Gate Array) 또는 SIC(Application Specific Integrated Circuit) 등을 더 포함할 있다. 한편, 상술한 바와 같은 타이밍 컨트롤러(130)는 본 기술분야에 있어서 T-CON(Timing Controller), Data Hub, Receiving Card, Controller 등으로 명명되나, 본 개시의 목적을 달성할 수 있는 범위 내에서 패널 구동부(120)를 제어할 수 있는 구성이라면 그 명칭이 무엇인지에 국한될 것 없이 본 개시에 적용될 수 있음은 물론이다.
한편, 도 6에 도시하지는 않았으나, 본 개시에 따른 디스플레이 장치(100)는 메모리(미도시) 및 프로세서(미도시)를 더 포함할 수 있다. 메모리(미도시)에는 디스플레이 장치(100)의 제어에 관련된 적어도 하나의 명령, 디스플레이 장치(100)의 동작에 관련된 소프트웨어, 그리고 영상 데이터 등이 저장될 수 있다. 그리고, 프로세서(미도시)는 디스플레이 장치(100)의 전반적인 동작을 제어할 수 있다.
도 8은 본 개시의 일 실시 예에 따른 디스플레이 패널(110)의 픽셀 구성을 나타내는 도면, 그리고 도 9a 및 도 9b는 본 개시의 일 실시 예에 따른 디스플레이 패널(110)의 픽셀 구성을 각각의 서브 픽셀에 대응되는 LED 소자(111)와 함께 나타내는 도면이다.
도 8에 도시된 바와 같이, 본 개시의 일 실시 예에 따른 디스플레이 패널(110)은 매트릭스 형태로 배치된 복수의 픽셀(810-1, 810-2, 810-3)을 포함하고, 복수의 픽셀(810-1, 810-2, 810-3)은 각각 R 서브 픽셀(811), G 서브 픽셀(812) 및 B 서브 픽셀(813)을 포함할 수 있다. 도 8에서는 복수의 서브 픽셀이 하나의 픽셀 내에서 2x2의 형태로 배치된 예와 복수의 서브 픽셀이 하나의 픽셀 내에서 3x1의 형태로 배치된 예에 대해 도시하였으나, 본 개시가 이에 국한되는 것이 아님은 물론이다.
R 서브 픽셀(811), G 서브 픽셀(812) 및 B 서브 픽셀(813)은 각각 LED 소자에 대응될 수 있다. 여기서, 각각의 서브 픽셀(911, 912, 913)이 LED 소자에 대응된다는 것은 각각의 서브 픽셀(911, 912, 913)이 LED 소자의 구동에 의해 구현될 수 있다는 것을 의미한다. 특히, 도 9a 및 도 9b에 도시된 바와 같이, 하나의 픽셀(910)을 구성하는 R 서브 픽셀(911), G 서브 픽셀(912) 및 B 서브 픽셀(913) 중 적어도 하나는 본 개시의 일 실시 예에 따른 LED 소자(111)에 대응될 수 있다. 이하에서는 도 7을 참조하여 정의한 바와 같이, 본 개시의 다양한 실시 예에 따른 LED 소자(111)를 제1 LED 소자(111)로 지칭하며, 통상적인 LED 소자를 제2 LED 소자로 지칭하여 설명한다.
예를 들어, 도 9a에 도시된 바와 같이, R 서브 픽셀은 제1 LED 소자(111)에 대응되고, G 서브 픽셀 및 B 서브 픽셀은 각각 제2 LED 소자에 대응될 수 있다. 이 경우, 제1 LED 소자(111)의 발광 표면 및 제2 LED 소자의 발광 표면이 서로 대응되는 높이로 형성될 수 있도록, 제2 LED 소자에 포함되는 제1 전극 및 제2 전극의 높이를 조절하여 형성할 수 있다는 점은 도 7을 참조하여 전술한 바와 같다. 다른 예로서, 도 9b에 도시된 바와 같이, R 서브 픽셀, G 서브 픽셀 및 B 서브 픽셀 각각은 모두 제1 LED 소자(111)에 대응될 수 있다. 그 밖에도, G 서브 픽셀은 제1 LED 소자에 대응되고, R 서브 픽셀 및 B 서브 픽셀은 제2 LED 소자에 대응되는 실시 예, 그리고 R 서브 픽셀 및 G 서브 픽셀은 제1 LED 소자에 대응되고, B 서브 픽셀은 제2 LED 소자에 대응되는 실시 예 등과 같이, 본 개시에 따른 서브 픽셀 및 LED 소자의 대응 관계는 다양한 실시 예로 구현될 수 있다.
, R 서브 픽셀, G 서브 픽셀 및 B 서브 픽셀 중 R 서브 픽셀 및 G 서브 픽셀은
또 다른 예로서, 하나의 LED 소자가 서로 상이한 파장을 갖는 복수의 광을 방출할 수 있는 다색 LED 소자에 있어서, LED 소자의 적어도 일부에 본 개시에 따른 LED 소자(111)의 구조가 적용될 수 있다. 예를 들어, 하나의 LED 소자가 적색, 녹색 및 청색의 광을 방출하는 복수의 영역을 포함하고, 그 중 적색의 광을 방출하는 영역에 본 개시에 따른 LED 소자의 구조가 적용되며, 녹색 및 청색의 광을 방출하는 영역에는 통상의 LED 소자의 구조가 적용된 형태로 구현될 수도 있다.
상술한 바와 같이, 본 개시에 따른 디스플레이 패널(110)에 포함된 서브 픽셀을 구현하는 LED 소자, 특히 R 서브 픽셀에 대응되는 LED 소자를 본 개시에 따른 LED 소자(111)로 구현하는 경우, 디스플레이 장치(100)의 구동 전류 및 소비 전력을 현저하게 감소시킬 수 있다. 이하에서는 종래 기술 대비 본 개시에 따른 디스플레이 장치(100)의 효과에 대해 상술한다.
도 10은 종래 기술에 따른 LED 소자를 포함하는 디스플레이 장치를 나타내는 도면, 도 11a 내지 도 11c는 본 개시에 따른 LED 소자(111) 및 본 개시에 따른 디스플레이 장치가 종래 기술에 비해 가지는 현저한 효과를 설명하기 위한 도면이다.
도 10은 도 7 및 도 9a를 통해 정의한 바와 같은 제2 LED 소자, 즉 종래 기술에 따른 통상적인 LED 소자의 구조를 나타내는 단면도이다. 도 10에 도시된 바와 같이, 종래 기술에 따른 LED 소자는 하나의 발광층, 발광층의 상측 또는 하측에 형성된 n형 반도체층, 제1 발광층에서 n형 반도체층의 반대측에 형성된 p형 반도체층을 포함한다.
종래 기술에 따른 통상적인 LED 소자, 보다 구체적으로는 플립 칩 타입의 마이크로 LED 소자의 경우, 저전류 구간에서 LED 소자의 외부 양자 효율이 급감하는 문제가 나타난다. 여기서, 외부 양자 효율(external quantum efficiency: EQE)은 방출된 광자의 수를 주입된 전자의 수로 나눈 것으로 정의되며, LED 소자의 내부 양자 효율(internal quantum efficiency: IQE)과 광추출 효율(light extraction efficiency: LEE)의 함수이다. 그리고, LED 소자의 발광 효율은 내부 양자 효율 및 외부 양자 효율에 따라 달라진다. 특히, 약 10μA 이하의 저전류 구간에서 종래 기술에 따른 통상적인 LED 소자의 외부 양자 효율은 급감하며, 그 중에서도 적색 LED 소자의 외부 양자 효율이 녹색 LED 소자 및 청색 LED 소자에 비해 더욱 낮게 나타난다. 여기서, 적색 LED 소자, 녹색 LED 소자 및 청색 LED 소자는 각각 적색, 녹색 및 청색의 광을 방출할 수 있는 LED 소자를 말한다.
나아가, 예를 들어, 약 4V의 TFT 구동 전압 하에 150 nit(Cd/m2)의 휘도(luminance)로 디스플레이 패널을 구동하는 경우, 적색 LED 소자가 차지하는 구동 전류의 비중은 약 39%로서, 녹색 LED 소자의 구동 전류의 약 34%, 그리고 청색 LED 소자의 27%에 비해 높게 나타난다. . 뿐만 아니라, 적색 LED 소자가 차지하는 TFT 구동을 위한 소비 전력의 비중은 약 42%로서, 녹색 LED 소자의 약 33%, 그리고 청색 LED 소자의 약 25%에 비해 높게 나타난다.
앞서 검토한 바와 같이, 특히 저전류 구간에서, 적색 LED 소자의 외부 양자 효율은 녹색 LED 소자 및 청색 LED 소자에 비해 매우 낮게 나타난다. 그런데, 적색 LED 소자의 배광 특성(Light Distribution Characteristic)은 램버시안(Lambertian)에 가까운 특성을 갖기 때문에, LED 소자 자체의 배광 특성을 개선하는 것만으로는 최근 디스플레이 장치에 있어서 요구되는 고휘도 특성을 충족시키기 어렵다.
이에, 적색 LED 소자의 발광 면적을 넓게 형성하는 방법을 고려할 수 있으나, 이 방법은 디스플레이 장치의 소형화 및 고집적화의 추세에 정면으로 배치된다. 한편, 복수의 적색 LED 소자를 수평으로 직렬 연결하는 방법을 고려할 수 있으나, 이 방법에 따르면, 디스플레이 장치의 제작 비용의 상승과 수율 저하의 문제 등에 직면하게 된다.
한편, 적색 LED 소자의 낮은 발광 효율을 극복하기 위해 적색 LED에 높은 구동 전류를 흘려주면, 그에 따라 디스플레이 장치의 소비 전력 증가와 발열 등의 문제를 초래하게 된다. 특히, 수 많은 LED 소자가 사용되는 마이크로 LED 디스플레이 장치에 있어서, 구동 전류의 감소 및 소비 전력 감소의 문제는 주요 도전 과제 중 하나이다.
따라서, LED 소자를 포함하는 디스플레이 장치의 구동 전류 및 소비 전력을 감소시키기 위한 고효율 LED 소자의 제작 기술이 필요하며, 본 개시는 이와 같은 필요성에 따라 안출된 것이다. 이하에서는 본 개시에 따른 LED 소자(111) 및 본 개시에 따른 디스플레이 장치(100)가 종래 기술에 따른 디스플레이 장치에 비해 가지는 현저한 효과에 대해 상술한다.
도 11a 내지 도 11c는 본 개시에 따른 LED 소자(111), 보다 구체적으로는 플립칩타입의 적색 마이크로 LED 소자(111)가 종래의 적색 마이크로 LED 소자에 비하여 가지는 현저한 효과를 설명하기 위한 도면이다.
도 11a 내지 도 11c에 도시된 바와 같은 그래프 및 그 분석 결과는 구체적인 LED 소자의 특성 및 실험 조건 등에 따라 다소 달라질 수 있으나, 본 개시에 따른 통상의 기술자의 입장에서, 이하 설명하는 바와 같은 효과를 입증하는 것은 이론적 또는 실험적으로 용이할 것이다.
도 11a는 본 개시에 따른 LED 소자(111)의 발광 효율, 보다 구체적으로 외부 양자 효율을 종래 기술에 따른 LED 소자의 발광 효율과 비교하여 나타내는 그래프이다. 구체적으로, 도 11a 하단의 그래프(1110)는 종래 기술에 따른 LED 소자의 발광 효율을 나타내는 그래프이고, 도 11a 상단의 그래프(1120)는 본 개시에 따른 LED 소자(111)의 발광 효율을 나타내는 그래프이다. 그리고, 도시된 바와 같이 x 축은 전류(μA), 그리고 y축은 외부 양자 효율(%)을 나타낸다.
도 11a를 참조하면, 본 개시에 따른 LED 소자(111)의 발광 효율이 종래 기술에 따른 LED 소자의 발광 효율에 비하여, 모든 전류 구간에서 높다는 것을 확인할 수 있다.
도 11b 및 도 11c는 본 개시에 따른 LED 소자(111)의 광도(intensity)를 종래 기술에 따른 LED 소자의 광도와 비교하여 나타내는 그래프이다. 구체적으로, 도 11b 하단의 그래프(1130)는 종래 기술에 따른 LED 소자의 광도를 나타내는 그래프이고, 도 11b 상단의 그래프(1140)는 본 개시에 따른 LED 소자(111)의 광도를 나타내는 그래프이다. 한편, 도 11b의 점선(1150) 부근의 영역을 확대하여 도시한 것이 도 11c의 그래프이다. 그리고, 도 11b 및 도 11c에 도시된 바와 같이 x축은 전류(μA), 그리고 y축은 광도(μCd)를 나타낸다.
도 11b를 참조하면, 본 개시에 따른 LED 소자(111)의 광도가 종래 기술에 따른 LED 소자의 광도에 비하여, 모든 전류 구간에서 높다는 것을 확인할 수 있다. 그리고, 도 11c를 참조하면, 저전류 구간에서 동일한 광도를 전제로 할 때, 본 개시에 따른 LED 소자(111)의 구동 전류가 종래 기술에 따른 LED 소자의 구동 전류에 비하여, 현저하게 낮다는 것을 확인할 수 있다.
또한, 본 개시에 따라 디스플레이 장치의 구동 전류가 감소되면, 그에 따라 디스플레이 장치의 소비 전력이 감소될 수 있다. 그리고, TFT 구동 전압이 클 수록 소비 전력 감소의 효과는 더욱 현저할 것이다. 한편, 소비 전력의 감소와 아울러 디스플레이 장치의 발열 또한 감소될 것이다.
정리하면, 상술한 바와 같은 본 개시의 일 실시 예에 따른 LED 소자(111)는 터널 접합층을 통해 두 개의 LED가 수직으로 적층된 구조를 포함하며, 이에 따라 하나의 LED 소자에서 두 개의 LED가 직렬로 연결된 것과 같은 효과를 가지게 된다. 구체적으로, 본 개시에 따르면, LED 소자의 발광 효율, 구체적으로는 외부 양자 효율이 현저하게 향상될 수 있다.
그리고, 본 개시에 따르면, LED 소자(111)를 포함하는 디스플레이 장치(100)의 구동 전류 및 소비 전력을 감소시킬 수 있다. 이러한 효과는 특히, 특히 저전류 구동이 필요한 마이크로 LED 디스플레이 장치에 있어서, 종래 기술에 비해 더욱 현저하게 나타날 것이다.
또한, 전술한 바와 같이, 본 개시에 따른 LED 소자(111)의 제조에 있어서 사용되는 공정 기술은 통상의 플립칩 타입의 LED 소자의 제조에 있어서 사용되는 공정 기술과의 호환성이 매우 높다. 뿐만 아니라, 본 개시에 따른 LED 소자(111)는 기존의 마이크로 LED 디스플레이 패널의 제작 공정과도 높은 호환성을 갖는다. 따라서, 본 개시에 따른 LED 소자(111)는 디스플레이 장치의 발광 광원으로서의 활용 가능성이 높다.
그리고, 본 개시에 따른 LED 소자(111)는 플립칩 타입으로서, 플립칩 타입의 LED 소자(111)의 경우에는 단일 소자의 소형화, 경량화 및 고집적화에 유리한 구조일 뿐만 아니라, 디스플레이 장치의 제작에 있어서 발광 효율과 전사 공정의 효율성 등을 향상시킬 수 있어, 특히 최근 각광받고 있는 마이크로 LED 분야에 대한 적용 가능성이 높다는 장점을 가진다.
이상에서 상술한 바와 같은 본 개시의 다양한 실시 예들에 따른 구성 요소(예: 모듈 또는 프로그램) 각각은 단수 또는 복수의 개체로 구성될 수 있으며, 전술한 해당 서브 구성 요소들 중 일부 서브 구성 요소가 생략되거나, 또는 다른 서브 구성 요소가 다양한 실시 예에 더 포함될 수 있다. 대체적으로 또는 추가적으로, 일부 구성 요소들(예: 모듈 또는 프로그램)은 하나의 개체로 통합되어, 통합되기 이전의 각각의 해당 구성 요소에 의해 수행되는 기능을 동일 또는 유사하게 수행할 수 있다.
다양한 실시 예들에 따른, 모듈, 프로그램 또는 다른 구성 요소에 의해 수행되는 동작들은 순차적, 병렬적, 반복적 또는 휴리스틱하게 실행되거나, 적어도 일부 동작이 다른 순서로 실행되거나, 생략되거나, 또는 다른 동작이 추가될 수 있다.
이상에서는 본 개시의 바람직한 실시 예에 대하여 도시하고 설명하였지만, 본 개시는 상술한 특정의 실시 예에 한정되지 아니하며, 청구범위에서 청구하는 본 개시의 요지를 벗어남이 없이 당해 개시가 속하는 기술분야에서 통상의 지식을 가진 자에 의해 다양한 변형실시가 가능한 것은 물론이고, 이러한 변형실시들은 본 개시의 기술적 사상이나 전망으로부터 개별적으로 이해되어서는 안 될 것이다.
LED 소자: 111 기판: 10
제1 n형 반도체층: 21 제2 n형 반도체층: 22
제1 p형 반도체층: 31 제2 p형 반도체층: 32
제1 발광층: 41 제2 발광층: 42
터널 접합층: 50 제1 발광셀: 61
제2 발광셀: 62 제1 전극: 71
제2 전극: 72 절연층: 80
디스플레이 장치: 100 디스플레이 패널: 110
패널 구동부: 120 타이밍 컨트롤러: 130

Claims (20)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 디스플레이 패널에 있어서,
    복수의 LED(light emitting diode) 소자; 및
    매트릭스 형태로 배치된 복수의 픽셀;
    상기 복수의 LED 소자를 구동시키기 위한 구동 회로; 를 포함하며,
    상기 복수의 LED 소자는 제1 LED 소자, 제2 LED 소자 및 제3 LED 소자를 포함하고,
    상기 제1 LED 소자는,
    제1 발광층을 포함하는 제1 발광셀;
    상기 제1 발광셀 상에 형성된 터널 접합층(tunnel junction layer);
    상기 터널 접합층 상에 형성되고, 제2 발광층을 포함하는 제2 발광셀;
    상기 제1 발광셀에 전기적으로 연결된 제1 전극;
    상기 제2 발광셀에 전기적으로 연결된 제2 전극; 및
    상기 제1 발광층 및 상기 제2 발광층으로부터 방출된 빛을 상기 제1 LED 소자의 발광 표면을 향해 반사하는 반사층; 을 포함하고,
    상기 반사층은 상기 제1 LED 소자의 측벽들과 상기 제1 LED 소자의 발광 표면의 반대쪽 표면에 형성되고,
    상기 제1 발광셀 및 상기 제2 발광셀은 상기 터널 접합층을 통해 전기적으로 서로 연결되며,
    상기 제1 LED 소자는 상기 제1 LED 소자의 발광 표면의 반대쪽 표면을 향하여 상기 제1 전극 및 상기 제2 전극이 배치된 플립칩(Flip-Chip) 타입이고,
    상기 제2 LED 소자 및 상기 제3 LED 소자 각각은 하나의 발광층, 상기 하나의 발광층의 상측 또는 하측에 형성된 n형 반도체층 및 상기 n형 반도체층이 형성된 발광층의 표면의 반대측에 형성된 p형 반도체층을 포함하며, 터널 접합층을 포함하지 않고,
    상기 복수의 픽셀 각각은 R 서브 픽셀, G 서브 픽셀 및 B 서브 픽셀을 포함하며,
    상기 제1 LED는 상기 R 서브 픽셀에 대응되고, 상기 제2 LED는 상기 G 서브 픽셀에 대응되며, 상기 제3 LED는 상기 B 서브 픽셀에 대응되는
    상기 제1 LED 소자의 발광 표면 및 상기 제2 LED 소자의 발광 표면은 상기 제1 LED 소자 및 상기 제2 LED 소자에 형성된 블랙 매트릭스층의 높이에 따라 서로 대응되는 높이로 형성되는 디스플레이 패널.
  5. 제4 항에 있어서,
    상기 제1 발광셀은,
    상기 제1 발광층, 상기 제1 발광층의 상측 또는 하측에 형성된 제1 n형 반도체층 및 상기 제1 발광층에서 상기 제1 n형 반도체층의 반대측에 형성된 제1 p형 반도체층을 포함하고,
    상기 제2 발광셀은,
    상기 제2 발광층, 상기 제2 발광층의 상측 또는 하측에 형성된 제2 n형 반도체층 및 상기 제2 발광층에서 상기 제2 n형 반도체층의 반대측에 형성된 제2 p형 반도체층을 포함하며,
    상기 제1 n형 반도체층 및 상기 제1 p형 반도체층 중 상기 제1 발광층의 상측에 형성된 반도체층과, 상기 제2 발광층, 상기 제2 n형 반도체층 및 상기 제2 p형 반도체층은 상기 제1 발광층 및 상기 제2 발광층이 방출하는 광을 투과하는 디스플레이 패널.
  6. 제4 항에 있어서,
    상기 제1 LED 소자는,
    상기 제1 발광셀 및 상기 터널 접합층을 통과하고, 상기 제2 발광셀의 일부를 통과하도록 형성된 컨택트 홀; 및
    상기 컨택트 홀의 표면에 형성된 절연층; 을 더 포함하고,
    상기 제2 전극은 상기 컨택트 홀을 통해 상기 제2 발광셀과 전기적으로 연결되는 디스플레이 패널.
  7. 삭제
  8. 제4 항에 있어서,
    상기 제1 LED 소자는,
    상기 제1 발광셀 및 상기 제2 발광셀 사이에 형성되고, 제3 발광층을 포함하는 제3 발광셀; 을 더 포함하고,
    상기 터널 접합층은,
    상기 제1 발광셀과 상기 제3 발광셀 사이에 형성된 제1 터널 접합층 및 상기 제2 발광셀과 상기 제3 발광셀 사이에 형성된 제2 터널 접합층을 포함하는 디스플레이 패널.
  9. 삭제
  10. 삭제
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
  15. 삭제
  16. 삭제
  17. 삭제
  18. 삭제
  19. 삭제
  20. 삭제
KR1020190051670A 2019-05-02 2019-05-02 Led 소자, led 소자의 제조 방법 및 led 소자를 포함하는 디스플레이 패널 KR102630680B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020190051670A KR102630680B1 (ko) 2019-05-02 2019-05-02 Led 소자, led 소자의 제조 방법 및 led 소자를 포함하는 디스플레이 패널
PCT/KR2020/005754 WO2020222557A1 (en) 2019-05-02 2020-04-29 Light emitting diode element, method of manufacturing light emitting diode element, and display panel including light emitting diode element
US16/864,564 US20200350477A1 (en) 2019-05-02 2020-05-01 Light emitting diode element, method of manufacturing light emitting diode element, and display panel including light emitting diode element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190051670A KR102630680B1 (ko) 2019-05-02 2019-05-02 Led 소자, led 소자의 제조 방법 및 led 소자를 포함하는 디스플레이 패널

Publications (2)

Publication Number Publication Date
KR20200127478A KR20200127478A (ko) 2020-11-11
KR102630680B1 true KR102630680B1 (ko) 2024-01-30

Family

ID=73016695

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190051670A KR102630680B1 (ko) 2019-05-02 2019-05-02 Led 소자, led 소자의 제조 방법 및 led 소자를 포함하는 디스플레이 패널

Country Status (3)

Country Link
US (1) US20200350477A1 (ko)
KR (1) KR102630680B1 (ko)
WO (1) WO2020222557A1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102495758B1 (ko) * 2018-08-10 2023-02-03 삼성전자주식회사 플립칩 타입의 led 소자, 플립칩 타입의 led 소자의 제조 방법 및 플립칩 타입의 led 소자를 포함하는 디스플레이 장치
CN114080677A (zh) 2019-10-15 2022-02-22 三星电子株式会社 显示模块及其制造方法
TWI790121B (zh) * 2021-10-20 2023-01-11 友達光電股份有限公司 顯示面板
CN118284974A (zh) 2021-11-08 2024-07-02 亮锐有限责任公司 具有非重叠分割的双结led
CN117995865A (zh) * 2022-10-31 2024-05-07 华为技术有限公司 微型led芯片、显示模组及电子设备
WO2024107371A1 (en) * 2022-11-18 2024-05-23 Lumileds Llc Light-emitting diode, light-emitting diode array and method of manufacturing a light-emitting diode die
KR20240093255A (ko) * 2022-12-15 2024-06-24 삼성전자주식회사 디스플레이 장치

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130175553A1 (en) * 2012-01-06 2013-07-11 Phostek, Inc. Light-emitting diode device
US20160372514A1 (en) * 2015-06-16 2016-12-22 Au Optronics Corporation Light emitting diode display and manufacturing method thereof
US20170018679A1 (en) * 2015-07-15 2017-01-19 Southern Taiwan University Of Science And Technology Light emitting diode and data transmission and reception apparatus

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6563142B2 (en) * 2001-07-11 2003-05-13 Lumileds Lighting, U.S., Llc Reducing the variation of far-field radiation patterns of flipchip light emitting diodes
TWI502765B (zh) * 2012-02-24 2015-10-01 Phostek Inc 發光二極體裝置
TWI597862B (zh) * 2013-08-30 2017-09-01 晶元光電股份有限公司 具阻障層的光電半導體元件
FR3019380B1 (fr) * 2014-04-01 2017-09-01 Centre Nat Rech Scient Pixel semiconducteur, matrice de tels pixels, structure semiconductrice pour la realisation de tels pixels et leurs procedes de fabrication
KR101669122B1 (ko) * 2015-02-26 2016-10-25 엘지이노텍 주식회사 발광 소자 패키지
KR102524805B1 (ko) * 2016-02-12 2023-04-25 삼성전자주식회사 광원 모듈, 디스플레이 패널 및 이를 구비한 디스플레이 장치

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130175553A1 (en) * 2012-01-06 2013-07-11 Phostek, Inc. Light-emitting diode device
US20160372514A1 (en) * 2015-06-16 2016-12-22 Au Optronics Corporation Light emitting diode display and manufacturing method thereof
US20170018679A1 (en) * 2015-07-15 2017-01-19 Southern Taiwan University Of Science And Technology Light emitting diode and data transmission and reception apparatus

Also Published As

Publication number Publication date
KR20200127478A (ko) 2020-11-11
US20200350477A1 (en) 2020-11-05
WO2020222557A1 (en) 2020-11-05

Similar Documents

Publication Publication Date Title
KR102630680B1 (ko) Led 소자, led 소자의 제조 방법 및 led 소자를 포함하는 디스플레이 패널
US11978825B2 (en) LED with internally confined current injection area
KR102601950B1 (ko) Led 소자, led 소자의 제조 방법 및 led 소자를 포함하는 디스플레이 장치
KR102380538B1 (ko) 비방사 측벽 재결합 감소를 위한 led 구조체
US11495170B2 (en) LED display module, manufacturing method for LED display module and display device including LED display module
US11251167B2 (en) Multi-junction LED with eutectic bonding and method of manufacturing the same
KR102666197B1 (ko) 반도체 소자, 표시패널, 표시장치 및 표시패널 제조방법
KR102495758B1 (ko) 플립칩 타입의 led 소자, 플립칩 타입의 led 소자의 제조 방법 및 플립칩 타입의 led 소자를 포함하는 디스플레이 장치
KR102462658B1 (ko) 발광소자 및 이를 포함하는 표시장치
KR20170124048A (ko) 발광소자 및 이를 포함하는 표시장치
KR20200007558A (ko) 발광 소자, 발광 소자의 제조 방법 및 발광 소자를 포함하는 디스플레이 장치
KR20230114441A (ko) 수직 적층 구조를 가지는 마이크로 디스플레이의 화소
US11776448B2 (en) Light emitting diode, manufacturing method of light emitting diode and display device including light emitting diode
US11705476B2 (en) Light emitting device
KR102665368B1 (ko) 반도체 소자, 이를 포함하는 표시패널, 표시장치, 통신장치

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant