KR102462658B1 - 발광소자 및 이를 포함하는 표시장치 - Google Patents

발광소자 및 이를 포함하는 표시장치 Download PDF

Info

Publication number
KR102462658B1
KR102462658B1 KR1020160032819A KR20160032819A KR102462658B1 KR 102462658 B1 KR102462658 B1 KR 102462658B1 KR 1020160032819 A KR1020160032819 A KR 1020160032819A KR 20160032819 A KR20160032819 A KR 20160032819A KR 102462658 B1 KR102462658 B1 KR 102462658B1
Authority
KR
South Korea
Prior art keywords
light emitting
layer
semiconductor layer
conductive semiconductor
active
Prior art date
Application number
KR1020160032819A
Other languages
English (en)
Other versions
KR20170108623A (ko
Inventor
박선우
김청송
문지형
송준오
이상열
한명호
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020160032819A priority Critical patent/KR102462658B1/ko
Priority to US16/085,930 priority patent/US11239394B2/en
Priority to PCT/KR2017/002903 priority patent/WO2017160119A1/ko
Priority to CN201780018370.XA priority patent/CN109417082B/zh
Publication of KR20170108623A publication Critical patent/KR20170108623A/ko
Application granted granted Critical
Publication of KR102462658B1 publication Critical patent/KR102462658B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/387—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape with a plurality of electrode regions in direct contact with the semiconductor body and being electrically interconnected by another electrode layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/501—Wavelength conversion elements characterised by the materials, e.g. binder
    • H01L33/502—Wavelength conversion materials
    • H01L33/504—Elements with two or more wavelength conversion materials
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/12—Light sources with substantially two-dimensional radiating surfaces
    • H05B33/14—Light sources with substantially two-dimensional radiating surfaces characterised by the chemical or physical composition or the arrangement of the electroluminescent material, or by the simultaneous addition of the electroluminescent material in or onto the light source
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B47/00—Circuit arrangements for operating light sources in general, i.e. where the type of light source is not relevant
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED

Abstract

실시 예는 제1도전형 반도체층, 상기 제1도전형 반도체층상에서 이격 배치된 복수 개의 활성층, 및 상기 복수 개의 활성층상에 각각 배치되는 복수 개의 제2도전형 반도체층을 포함하는 발광구조물; 상기 제1도전형 반도체층에 전기적으로 연결된 제1전극; 및 상기 복수 개의 제2도전형 반도체층에 각각 전기적으로 연결된 복수 개의 제2전극을 포함하고, 상기 복수 개의 활성층은 제1활성층 및 제2활성층을 포함하고, 상기 제1활성층은 청색 파장대의 광을 방출하고, 상기 제2활성층은 녹색 파장대의 광을 방출하는 발광소자 및 이를 포함하는 표시장치를 개시한다.

Description

발광소자 및 이를 포함하는 표시장치{LIGHT EMITTING DEVICE AND DISPLAY DEVICE HAVING THEREOF}
실시 예는 발광소자 및 이를 포함하는 표시장치에 관한 것이다.
발광 다이오드(Light Emitting Diode: LED)는 전류가 인가되면 광을 방출하는 발광 소자 중 하나이다. 발광 다이오드는 저 전압으로 고효율의 광을 방출할 수 있어 에너지 절감 효과가 뛰어나다. 최근, 발광 다이오드의 휘도 문제가 크게 개선되어, 액정표시장치의 백라이트 유닛(Backlight Unit), 전광판, 표시기, 가전 제품 등과 같은 각종 기기에 적용되고 있다.
일반적인 액정표시장치는 발광 다이오드로부터 방출된 광과 액정의 투과율을 제어하여 컬러필터를 통과하는 빛으로 이미지 또는 영상을 표시한다. 최근에는 HD 이상의 고화질 및 대 화면의 표시장치가 요구되고 있으나, 일반적으로 주로 사용되고 있는 복잡한 구성들을 갖는 액정표시장치 및 유기전계 표시장치는 수율 및 비용에 의해 고화질의 대화면 표시장치를 구현하기에 어려움이 있다.
실시 예는 칩 레벨에서 복수 개의 색을 각각 구현할 수 있는 발광소자 및 이를 포함하는 표시장치를 제공한다.
실시 예는 고해상도의 대형 표시장치를 구현할 수 있는 표시장치를 제공한다.
실시 예에 따른 발광소자는, 제1도전형 반도체층, 상기 제1도전형 반도체층상에서 이격 배치된 복수 개의 활성층, 및 상기 복수 개의 활성층상에 각각 배치되는 복수 개의 제2도전형 반도체층을 포함하는 발광구조물; 상기 제1도전형 반도체층에 전기적으로 연결된 제1전극; 및 상기 복수 개의 제2도전형 반도체층에 각각 전기적으로 연결된 복수 개의 제2전극을 포함하고, 상기 복수 개의 활성층은 제1활성층 및 제2활성층을 포함하고, 상기 제1활성층은 청색 파장대의 광을 방출하고, 상기 제2활성층은 녹색 파장대의 광을 방출한다.
상기 복수 개의 활성층은, 상기 제3활성층을 더 포함할 수 있다.
상기 제3활성층은 청색 파장대의 광을 방출할 수 있다.
상기 제3활성층은 적색 파장대의 광을 방출할 수 있다.
상기 제2활성층의 높이는 상기 제1활성층의 높이와 상이할 수 있다.
상기 제1활성층과 상기 제3활성층의 높이는 동일할 수 있다.
상기 제2활성층의 높이는 상기 제1, 제3활성층의 높이보다 낮을 수 있다.
상기 제3활성층의 높이는 상기 제1, 제2활성층의 높이보다 높을 수 있다.
상기 제2활성층은 상기 제1활성층과 상기 제3활성층 사이에 배치될 수 있다.
상기 제1도전형 반도체층은 복수 개의 볼록부 및 오목부를 포함할 수 있다.
상기 복수 개의 활성층은 상기 복수 개의 볼록부 상에 배치될 수 있다.
상기 오목부의 두께는 상기 발광구조물의 두께의 10% 내지 60%일 수 있다.
상기 제1도전형 반도체층은 상기 볼록부를 연결하는 베이스부를 포함할 수 있다.
상기 베이스부는 상기 활성층에 가까워질수록 단면적이 넓어질 수 있다.
상기 베이스부는 상기 활성층에 가까워질수록 단면적이 작아질 수 있다.
상기 제1도전형 반도체층은 n형 질화물 반도체층이고, 상기 제2도전형 반도체층은 p형 질화물 반도체층일 수 있다.
상기 제1도전형 반도체층은 p형 질화물 반도체층이고, 상기 제2도전형 반도체층은 n형 질화물 반도체층일 수 있다.
상기 발광구조물을 덮는 보호층을 더 포함할 수 있다.
상기 제1전극은 상기 보호층을 관통하여 상기 제1도전형 반도체층과 전기적으로 연결되고, 상기 복수 개의 제2전극은 상기 보호층을 관통하여 상기 제2도전형 반도체층과 전기적으로 연결될 수 있다.
상기 제1전극 및 복수 개의 제2전극은 회전 대칭일 수 있다.
상기 제1전극 및 복수 개의 제2전극 중 적어도 하나는 강자성체 물질을 포함할 수 있다.
상기 보호층은 블랙 카본 또는 그라파이트를 포함할 수 있다.
본 발명의 다른 실시 예에 따른 발광소자는, 제1도전형 반도체층을 공유하는 제1 내지 제3발광부를 포함하는 발광구조물; 상기 제1도전형 반도체층과 전기적으로 연결되는 제1전극; 상기 제1발광부의 제2도전형 반도체층과 전기적으로 연결되는 제2-1전극; 상기 제2발광부의 제2도전형 반도체층과 전기적으로 연결되는 제2-2전극; 및 상기 제3발광부의 제2도전형 반도체층과 전기적으로 연결되는 제2-3전극을 포함하고, 상기 제1발광부의 활성층은 청색 파장대의 광을 방출하고, 제2발광부의 활성층은 녹색파장대의 광을 방출할 수 있다.
본 발명의 일 실시 예에 따른 표시장치는 복수 개의 공통배선 및 복수 개의 구동배선을 포함하는 패널; 및 상기 공통배선과 구동배선이 교차하는 영역에 배치되는 복수 개의 발광소자를 포함하고, 상기 발광소자는, 제1도전형 반도체층, 상기 제1도전형 반도체층상에서 이격 배치된 복수 개의 활성층, 및 상기 복수 개의 활성층상에 각각 배치되는 복수 개의 제2도전형 반도체층을 포함하는 발광구조물; 상기 제1도전형 반도체층에 전기적으로 연결된 제1전극; 및 상기 복수 개의 제2도전형 반도체층에 각각 전기적으로 연결된 복수 개의 제2전극을 포함하고, 상기 복수 개의 활성층은 제1활성층 내지 제3활성층을 포함하고, 상기 제1활성층은 청색 파장대의 광을 방출하고, 상기 제2활성층은 녹색 파장대의 광을 방출할 수 있다.
상기 패널은 상기 제3활성층 상부에 배치되어 상기 제3활성층에서 출사된 청색 파장대의 광을 적색 파장대의 광으로 변환하는 파장변환층을 포함할 수 있다.
실시 예에 따르면, 하나의 발광소자가 칩 레벨에서 복수 개의 색을 동시에 구현할 수 있다. 따라서, 발광소자는 표시장치의 픽셀로 기능할 수 있다. 그 결과, 표시장치의 컬러필터 등을 생략할 수 있다.
또한, 칩 레벨의 발광소자를 픽셀로 사용하면 동일한 크기의 표시장치에서 픽셀 밀도를 높일 수 있다. 따라서, 고해상도의 대형 표시장치를 구현할 수 있다.
또한, 기존의 RGB 패키지 대신 칩 레벨의 발광소자를 픽셀로 사용하므로 다이 본딩(Die-Bonding) 및 와이어 본딩과 같은 추가적인 패키징 공정을 생략할 수 있다.
본 발명의 다양하면서도 유익한 장점과 효과는 상술한 내용에 한정되지 않으며, 본 발명의 구체적인 실시형태를 설명하는 과정에서 보다 쉽게 이해될 수 있을 것이다.
도 1은 본 발명의 일 실시 예에 따른 발광구조물을 설명하기 위한 도면이고,
도 2는 도 1의 복수 개의 발광부를 설명하기 위한 도면이고,
도 3은 복수 개의 발광부 사이의 광 간섭을 제거하기 위한 구조를 설명하기 위한 도면이고,
도 4는 복수 개의 발광부 사이에 광차단층이 배치된 도면이고,
도 5는 복수 개의 발광부의 발광 면적을 설명하기 위한 도면이고,
도 6은 복수 개의 발광부의 발광 면적이 상이한 구성을 설명하기 위한 도면이고,
도 7a 내지 도 7f는 본 발명의 제1실시 예에 따른 발광구조물 제조방법을 설명하기 위한 도면이고,
도 8a 내지 도 8d는 본 발명의 제2실시 예에 따른 발광구조물 제조방법을 설명하기 위한 도면이고,
도 9a 내지 도 9f는 본 발명의 제3실시 예에 따른 발광구조물 제조방법을 설명하기 위한 도면이고,
도 10a 내지 도 10f는 본 발명의 제4실시 예에 따른 발광구조물 제조방법을 설명하기 위한 도면이고,
도 11은 본 발명의 제1실시 예에 따른 발광소자를 설명하기 위한 도면이고,
도 12a 내지 도 12f는 본 발명의 제1실시 예에 따른 발광소자 제조방법을 설명하기 위한 도면이고,
도 13은 본 발명의 제2실시 예에 따른 발광소자를 설명하기 위한 도면이고,
도 14a 내지 도 14e는 본 발명의 제2실시 예에 따른 발광소자 제조방법을 설명하기 위한 도면이고,
도 15는 본 발명의 제3실시 예에 따른 발광소자를 설명하기 위한 도면이고,
도 16a 내지 도 16f는 본 발명의 제3실시 예에 따른 발광소자 제조방법을 설명하기 위한 도면이고,
도 17은 본 발명의 제4실시 예에 따른 발광소자를 설명하기 위한 도면이고,
도 18은 본 발명의 제4실시 예에 따른 발광소자의 전극구조를 설명하기 위한 도면이고,
도 19는 도 17의 발광소자에 전극기판이 결합된 상태를 설명하기 위한 도면이고,
도 20a 내지 도 20g는 본 발명의 제4실시 예에 따른 발광소자 제조방법을 설명하기 위한 도면이고,
도 21은 본 발명의 일 실시 예에 따른 표시장치를 설명하기 위한 개념도이고,
도 22는 도 21의 A-A 방향 단면도이고,
도 23은 도 21의 B-B 방향 단면도이다.
본 실시 예들은 다른 형태로 변형되거나 여러 실시 예가 서로 조합될 수 있으며, 본 발명의 범위가 이하 설명하는 각각의 실시 예로 한정되는 것은 아니다.
특정 실시 예에서 설명된 사항이 다른 실시 예에서 설명되어 있지 않더라도, 다른 실시 예에서 그 사항과 반대되거나 모순되는 설명이 없는 한, 다른 실시 예에 관련된 설명으로 이해될 수 있다.
예를 들어, 특정 실시 예에서 구성 A에 대한 특징을 설명하고 다른 실시 예에서 구성 B에 대한 특징을 설명하였다면, 구성 A와 구성 B가 결합된 실시 예가 명시적으로 기재되지 않더라도 본 발명의 권리범위에 속하는 것으로 이해되어야 한다.
이하에서는 첨부한 도면을 참고로 하여 본 발명의 실시 예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다.
도 1은 본 발명의 일 실시 예에 따른 발광구조물을 설명하기 위한 도면이고, 도 2는 도 1의 복수 개의 발광부를 설명하기 위한 도면이고, 도 3은 복수 개의 발광부 사이의 광 간섭을 제거하기 위한 구조를 설명하기 위한 도면이고, 도 4는 복수 개의 발광부 사이에 광차단층이 배치된 도면이다.
도 1을 참고하면, 실시 예에 따른 발광구조물(100)은 제1도전형 반도체층(110)과, 제1도전형 반도체층(110)상에서 이격 배치된 복수 개의 활성층(121, 122, 123), 및 복수 개의 활성층(121, 122, 123)상에 각각 배치되는 복수 개의 제2도전형 반도체층(131, 132, 133)을 포함한다.
복수 개의 활성층(121, 122, 123)은 제1방향(X방향)으로 이격 배치된 제1 내지 제3활성층(121, 122, 123)을 포함할 수 있다. 제1 내지 제3활성층(121, 122, 123)은 모두 동일한 파장대의 광을 방출할 수 있고, 적어도 하나 혹은 각각 다른 파장대의 광을 방출할 수 있다. 예시적으로 제2활성층(122)은 제1활성층(121) 및 제3활성층(123)과 다른 파장대의 광을 방출할 수 있다. 제1방향(X방향)은 제1도전형 반도체층(110)의 두께 방향(Y방향)과 수직한 방향일 수 있다. 칩의 반사구조에 따라 복수 개의 활성층(121, 122, 123)에서 출사된 광은 도면을 기준으로 상부 또는 하부로 출사될 수 있다.
예시적으로, 제1활성층(121)은 청색 파장대의 광을 발광할 수 있으며, 제2활성층(122)은 녹색 파장대의 광을 발광할 수 있다. 이하에서는 청색 파장대의 광을 청색광으로 정의하고, 녹색 파장대의 광을 녹색광으로 정의하고 적색 파장대의 광을 적색광으로 정의한다.
제3활성층(123)은 청색광을 발광할 수 있다. 제3활성층(123)에서 발광한 청색광은 파장변환층에 의해 적색광으로 변환될 수 있다. 그러나, 반드시 이에 한정되는 것은 아니고 제3활성층(123)은 적색광을 발광할 수도 있다.
제1 내지 제3발광부(P1, P2, P3)는 각각 독립적으로 활성층(121, 122, 123), 및 제2도전형 반도체층(131, 132, 133)을 포함하고, 제1도전형 반도체층(110)을 공유할 수 있다. 이러한 구성에 의하면 상대적으로 두꺼운 제1도전형 반도체층(110)에 의해 발광구조물(100)에 크랙이 발생하는 것을 방지할 수 있다. 또한, 전류 분산 효과도 가질 수 있다.
제1도전형 반도체층(110)에는 공통전원이 인가되고, 복수 개의 제2도전형 반도체층(131, 132, 133)에는 구동전원이 선택적으로 인가될 수 있다. 실시 예에 따르면 구동전압이 인가되는 활성층만 개별적으로 발광 가능하다.
예시적으로, 제1도전형 반도체층(110)에 전원이 입력된 상태에서 제1발광부(P1)의 제2도전형 반도체층(131)에만 전원이 입력되면 제1발광부(P1)는 청색광을 발광할 수 있다. 동일하게 제1발광부(P1)와 제2발광부(P2)의 제2도전형 반도체층(131, 132)에 전원이 입력되면 청색광과 녹색광이 동시에 발광할 수 있다.
이러한 발광구조물(100)은 디스플레이의 픽셀을 구성할 수 있으며, 제1 내지 제3발광부(P1, P2, P3)는 RGB 서브 픽셀로 기능할 수 있다. 예시적으로 제1발광부(P1)는 Blue 픽셀로 기능할 수 있고, 제2발광부(P2)는 Green 픽셀로 기능할 수 있고, 제3발광부(P3)는 Red 픽셀로 기능할 수 있다.
실시 예에 따른 발광구조물(100)을 이용하여 픽셀을 구현하는 경우 컬러필터를 생략할 수 있다. 또한, 각각의 RGB 픽셀을 구성하기 위해 3개의 발광소자를 패키징하는 공정을 생략할 수 있다. 또한, RGB 패키지에 비해 소형인 발광소자 칩을 픽셀로 사용하므로 해상도가 높은 패널을 제작할 수 있다.
제1도전형 반도체층(110)은 Ⅲ-Ⅴ족, Ⅱ-Ⅵ족 등의 화합물 반도체로 구현될 수 있으며, 제1도전형 반도체층(110)에 제1도펀트가 도핑될 수 있다. 제1도전형 반도체층(110)은 AlxInyGa(1-x-y)N (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질, InAlGaN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 중 어느 하나 이상으로 형성될 수 있으나, 이에 한정하지 않는다. 제1도펀트가 Si, Ge, Sn, Se, Te 등과 같은 n형 도펀트인 경우, 제1도전형 반도체층(110)은 n형 질화물 반도체층일 수 있다.
복수 개의 활성층(121. 122, 123)은 제1도전형 반도체층(110)을 통해서 주입되는 전자(또는 정공)과 제2도전형 반도체층(130)을 통해서 주입되는 정공(또는 전자)이 만나는 층이다. 활성층은 전자와 정공이 재결합함에 따라 낮은 에너지 준위로 천이하며, 그에 상응하는 파장을 가지는 빛을 생성할 수 있다.
복수 개의 활성층(121. 122, 123)은 단일 우물 구조, 다중 우물 구조, 단일 양자 우물 구조, 다중 양자 우물(Multi Quantum Well; MQW) 구조, 양자점 구조 또는 양자선 구조 중 어느 하나의 구조를 가질 수 있으며, 활성층의 구조는 이에 한정하지 않는다.
복수 개의 활성층(121. 122, 123)이 우물 구조로 형성되는 경우, 활성층의 우물층/장벽층은 InGaN/GaN, InGaN/InGaN, GaN/AlGaN, InAlGaN/GaN, GaAs(InGaAs)/AlGaAs, GaP(InGaP)/AlGaP 중 어느 하나 이상의 페어 구조로 형성될 수 있으나 이에 한정되지 않는다. 우물층은 장벽층의 밴드 갭보다 작은 밴드 갭을 갖는 물질로 형성될 수 있다.
복수 개의 활성층(121. 122, 123)이 각각 복수 개의 우물층을 갖는 경우 각 우물층은 동일한 파장대의 광을 생성할 수 있다. 예를 들면, 제2활성층(122)에 배치된 복수 개의 우물층은 모두 녹색광을 생성하고, 제1활성층(121)에 배치된 복수 개의 우물층은 모두 청색광을 생성할 수 있다. 실시 예에 따른 발광구조물(100)은 디스플레이의 픽셀을 구현하기 위한 것으로 RGB광을 혼합하여 백색광을 구현하는 구조와 구별된다.
복수 개의 제2도전형 반도체층(131, 132, 133)은 Ⅲ-Ⅴ족, Ⅱ-Ⅵ족 등의 화합물 반도체로 구현될 수 있으며, 제2도전형 반도체층(131, 132, 133)에 제2도펀트가 도핑될 수 있다. 제2도전형 반도체층(131, 132, 133)은 InxAlyGa1-x-yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질 또는 AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 중 선택된 물질로 형성될 수 있다. 제2도펀트가 Mg, Zn, Ca, Sr, Ba 등과 같은 p형 도펀트인 경우, 제2도펀트가 도핑된 제2도전형 반도체층(131, 132, 133)은 p형 반도체층일 수 있다.
도 2를 참고하면, 제1도전형 반도체층(110)은 복수 개의 볼록부(111)와 오목부(113), 및 볼록부(111)를 연결하는 베이스부(112)를 포함할 수 있다. 제1 내지 제3발광부(P1, P2, P3)는 제1도전형 반도체층(110)의 볼록부(111), 활성층(121, 122, 123), 및 제2도전형 반도체층(131, 132, 133)을 각각 포함할 수 있다.
제1 내지 제3발광부(P1, P2, P3)에서 생성된 광(L1)이 제2도전형 반도체층(131, 132, 133)을 향해 방출되는 구성을 도시하였으나, 반드시 이에 한정되는 것은 아니고 제1도전형 반도체층(110)을 향해 방출될 수도 있다.
실시 예에 따른 발광소자는 제1 내지 제3발광부(P1, P2, P3)가 독립적으로 점등될 수 있다. 그러나, 특정 발광부가 점등된 경우 일부 광(L2)은 제1도전형 반도체층(110)을 통해 다른 발광부로 방출될 수 있다. 따라서, 실제 점등되지 않아야 하는 발광부가 발광되는 광 간섭 문제가 발생할 수 있다.
도 3을 참고하면, 제1도전형 반도체층(110)의 볼록부(111)와 오목부(113)는 제1 내지 제3발광부(P1, P2, P3)를 구획하기 위해 메사 식각하는 과정에서 형성될 수 있다. 제1 내지 제3발광부(P1, P2, P3)를 완전히 분리하는 것이 가장 이상적일 수 있으나, 제1도전형 반도체층(110)에 의한 전류 분산 효과를 상실하며 발광부의 두께가 얇아져 쉽게 크랙이 발생할 수 있다.
오목부(113)의 두께(d2)는 전체 발광구조물 두께(d1)의 10% 내지 60%일 수 있다. 오목부(113)의 두께(d2)가 10%미만인 경우에는 오목부(113)의 두께가 너무 얇아 제조과정에서 크랙이 쉽게 발생하는 문제가 있으며, 두께가 60%를 초과하는 경우에는 제1도전형 반도체층(110)을 통해 이웃한 발광부로 입사되는 광량이 높아져 서브 픽셀로 기능하기 어려운 문제가 있다. 오목부(113)의 두께(d2)가 10% 내지 33%인 경우 방출된 광(L3)의 대부분이 상부로 반사되어 광 간섭 문제를 효과적으로 개선할 수 있다. 여기서 오목부(113)의 두께(d2)는 제1도전형 반도체층(110)의 바닥면에서 오목부(113)까지의 두께이다.
제2활성층(122)의 높이(d4)는 제1활성층(121) 및 제3활성층(123)의 높이(d3, d5)보다 낮을 수 있다. 제2발광부(P2)는 발광구조물(100)을 식각한 후 재성장시켜 제작할 수 있다. 재성장시 발광구조물(100)이 손상될 수 있으므로 재성장 시간을 최소화하는 것이 바람직하다.
재성장된 제1도전형 반도체층의 두께를 최소화하면 재성장 시간을 줄일 수 있다. 이 과정에서 제2활성층(122)의 높이(d4)는 상대적으로 낮아질 수 있다. 그러나, 반드시 이에 한정되는 것은 아니고 제2활성층(122)의 높이(d4)는 제1활성층(121) 및 제3활성층(123)의 높이(d3, d5)보다 높을 수도 있다.
제3발광부(P3)는 파장변환층(131)을 이용하여 적색광을 구현할 수 있다. 파장변환층(131)은 적색 형광체일 수 있다. 적색 형광체는 청색광을 흡수하여 적색광으로 변환할 수 있다. 이때, 제1발광부(P1)와 제3발광부(P3)가 인접 배치되면 제1발광부(P1)에서 발광된 청색광이 적색광으로 변환되어 광 간섭이 악화될 수 있다.
일반적으로 적색 형광 물질은 청색광에 비해 녹색광(L4)의 흡수율이 낮다. 따라서, 녹색광을 방출하는 제2발광부(P2)가 제1발광부(P1)와 제3발광부(P3) 사이에 배치되는 것이 광 간섭을 개선하는데 유리할 수 있다.
파장변환층(131)은 고분자 수지에 파장변환입자가 분산될 수 있다. 고분자 수지는 광 투과성 에폭시 수지, 실리콘 수지, 폴리이미드 수지, 요소 수지, 및 아크릴 수지 중 어느 하나 이상일 수 있다. 일 예로, 고분자 수지는 실리콘 수지일 수 있다.
파장변환입자는 제3활성층(123)에서 방출된 광을 흡수하여 백색광으로 변환할 수 있다. 예를 들면, 파장변환입자는 형광체, QD(Quantum Dot) 중 어느 하나 이상을 포함할 수 있다.
예시적으로 파장변환층(131)은 N(예, CaAlSiN3:Eu)을 포함하는 질화물(Nitride)계 형광체이거나 KSF(K2SiF6) 형광체를 포함할 수 있으나 반드시 이에 한정하지 않는다.
도 4를 참고하면, 제1 내지 제3발광부(P1, P2, P3)의 사이에는 광차단층(140)을 형성할 수 있다. 이러한 구성에 의하면, 제1 내지 제3발광부(P1, P2, P3)가 구획되어 광 간섭을 효과적으로 억제할 수 있다.
광차단층(140)은 제1 내지 제3발광부(P1, P2, P3)의 경사면을 따라 형성될 수도 있으나, 반드시 이에 한정되는 것은 아니고 제1 내지 제3발광부(P1, P2, P3)의 사이에 수직 성장되어도 무방하다. 또한, 광차단층(140)은 제1 내지 제3발광부(P1, P2, P3) 사이에 전체적으로 채워질 수도 있다.
광차단층(140)은 카본 블랙(carbon black), 그라파이트(Graphite)와 같이 광 흡수물질을 포함할 수도 있으나, 광을 반사하는 반사물질을 포함할 수도 있다. 광차단층의 형성 방법은 특별히 제한되지 않는다. 예시적으로 광차단층(140)은 포토리소그라피, 임프린팅, 롤투롤 프린팅, 및 잉크젯 프린팅 등을 이용하여 형성할 수 있다.
도 5는 복수 개의 발광부의 발광 면적을 설명하기 위한 도면이고, 도 6은 복수 개의 발광부의 발광 면적이 상이한 구성을 설명하기 위한 도면이다.
도 5를 참고하면, 발광구조물은 스트립 형상의 액티브 영역(121, 122, 123)을 가질 수 있다. 액티브 영역(121, 122, 123)이란 광이 생성되는 영역으로서 제1 내지 제3활성층(121, 122, 123)의 면적에 대응할 수 있다.
제1도전형 반도체층(110)의 면적을 100으로 할 때, 액티브 영역(121, 122, 123)은 30%이상일 수 있다. 액티브 영역(121, 122, 123)이 30%미만인 경우에는 광량이 적어 픽셀로서 기능하기 어려울 수 있다. 제1도전형 반도체층의 오목부의 두께를 얇게 하기 위해 식각을 과도하게 진행하는 경우 액티브 영역(121, 122, 123)은 30%이하로 줄어들 수 있다.
도 6을 참고하면, 액티브 영역(121, 122, 123)의 면적비는 서로 상이할 수 있다. 제1액티브 영역(121)은 청색 발광영역이고, 제2액티브 영역(122)은 녹색 발광영역이고, 제3액티브 영역(123)은 적색 발광영역일 수 있다. 이때, 발광 효율이 상대적으로 낮은 녹색 발광영역과 적색 발광영역의 면적을 더 크게 제작할 수 있다.
예시적으로 녹색 발광영역은 청색 발광영역보다 1~4배 일 수 있고, 적색 발광영역은 청색 발광영역보다 1~3배 일 수 있다. 제1 내지 제3액티브 영역(121, 122, 123)의 면적비는 1:3:2 또는 1:3:3일 수 있으나 이에 한정하지 않는다.
도 7a 내지 도 7f는 본 발명의 제1실시 예에 따른 발광구조물 제조방법을 설명하기 위한 도면이다.
도 7a 내지 도 7f를 참고하면, 일 실시 예에 따른 발광구조물 제조방법은, 기판(1) 상에 발광구조물(100)을 형성하는 단계와, 발광구조물(100)의 일부 영역을 식각하는 단계와, 식각된 일부 영역에 발광구조물(100)을 재성장시키는 단계를 포함한다.
도 7a를 참고하면 발광구조물(100)을 형성하는 단계는, 기판(1) 상에 제1도전형 반도체층(110), 활성층(120), 및 제2도전형 반도체층(130)을 순차적으로 형성하여 발광구조물(100)을 형성할 수 있다.
기판(1)은 사파이어(Al2O3), SiC, GaAs, GaN, ZnO, Si, GaP, InP 및 Ge 중 선택된 물질로 형성될 수 있으며, 이에 대해 한정하지는 않는다.
제1도전형 반도체층(110)과 기판(1) 사이에는 버퍼층(미도시)이 더 구비될 수 있다. 버퍼층은 기판(1) 상에 구비된 발광구조물(100)과 기판(1)의 격자 부정합을 완화할 수 있다.
버퍼층은 Ⅲ족과 Ⅴ족 원소가 결합된 형태이거나 GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN 중에서 어느 하나를 포함할 수 있다. 버퍼층에는 도펀트가 도핑될 수도 있으나, 이에 한정하지 않는다.
제1도전형 반도체층(110), 활성층(120), 및 제2도전형 반도체층(130)을 순차적으로 형성하여 발광구조물(100)을 형성할 수 있다. 발광구조물(100)의 두께는 1㎛ 내지 10㎛, 또는 3㎛ 내지 5㎛일 수 있다. 발광구조물(100)은 청색광을 방출할 수 있다.
발광구조물(100)은 유기금속 화학 증착법(Metal Organic Chemical Vapor Deposition; MOCVD), 화학 증착법(Chemical Vapor Deposition; CVD), 플라즈마 화학 증착법(Plasma-Enhanced Chemical Vapor Deposition; PECVD), 분자선 성장법(Molecular Beam Epitaxy; MBE), 수소화물 기상 성장법(Hydride Vapor Phase Epitaxy; HVPE), 스퍼터링(Sputtering) 등의 방법을 이용하여 형성할 수 있다.
도 7b 및 도 7c를 참고하면 식각하는 단계는, 도 7b와 같이 발광구조물(100)의 상면에 마스크(2)를 형성하여 제1영역(3)을 노출시킨다. 마스크(2)의 재질은 한정하지 않는다.
도 7c를 참고하면, 제1도전형 반도체층(110)의 일부까지 제거되도록 식각할 수 있다. 제1도전형 반도체층(110)의 식각 깊이(3a)는 약 100nm 내지 400nm일 수 있다.
도 7d를 참고하면, 제1영역(3)의 측면에 2차 마스크(2a)를 형성하여, 후속 공정에 의한 발광구조물(100)의 손상을 방지할 수 있다.
도 7e를 참고하면 재성장하는 단계는, 제2발광부(P2)의 제1도전형 반도체층(111a)을 재성장시킨다. 재성장한 제1도전형 반도체층(111a)은 식각되기 이전의 제1도전형 반도체층(110)과 물리적인 계면이 생성될 수도 있으나, 반드시 이에 한정되는 것은 아니고 재성장에 의해 계면이 소멸할 수도 있다.
재성장한 제1도전형 반도체층(111a)의 두께는 식각된 제1도전형 반도체층의 두께보다 작을 수 있다. 일반적으로 n-GaN의 성장 온도는 상대적으로 높으므로 식각되지 않는 발광구조물(100)을 손상시킬 수 있다. 따라서, 재성장한 제1도전형 반도체층(111a)의 두께는 최소로 제작하는 것이 바람직하다. 발광구조물(100)의 손상을 최소화하기 위해 청색 발광구조물의 성장 온도는 높이고, 녹색 발광구조물의 재성장 온도는 낮추는 것이 바람직할 수 있다.
제2활성층(122)은 녹색광을 방출할 수 있다. 즉, 제2활성층(122)의 조성은 식각되지 않는 활성층의 조성과 상이할 수 있다. 제2활성층(122)상에는 제2도전형 반도체층(132)을 형성할 수 있다.
도 7f를 참고하면 제2발광부(P2)의 제1도전형 반도체층의 두께(d4)는 식각된 층의 두께에 비해 100nm 내지 200nm 작을 수 있다. 그 결과, 제2활성층의 높이(d4)는 식각되지 않는 제1발광부의 활성층 높이(d3)보다 낮게 형성될 수 있다. 그러나, 반드시 이에 한정되는 것은 아니고, 재성장한 제1도전형 반도체층의 두께(d4)를 더 두껍게 제작할 수도 있다.
제2활성층의 높이(d4)는 제1발광부의 활성층 높이(d3)의 80% 내지 110%이거나 85% 내지 95%일 수 있다. 제2활성층의 높이(d4)가 제1발광부의 활성층 높이(d3)의 85% 내지 95%인 경우 재성장시 청색 발광구조물의 손상을 줄일 수 있다.
이후, 마스크(2)를 제거하여 제조 공정을 완료할 수 있다. 필요에 따라 제작된 제1 내지 제3발광부(P1, P2, P3)의 측면을 다시 식각하여 측면 결함(edge defect)을 제거할 수도 있다.
도 8a 내지 도 8d는 본 발명의 제2실시 예에 따른 발광구조물 제조방법을 설명하기 위한 도면이다.
도 8a를 참고하면, 제2발광부(P2)를 형성하는 단계는 전술한 바와 동일하다. 이하에서는 적색광을 생성하는 제3-1발광부(P31)를 형성하는 방법에 대해 설명한다.
도 8b를 참고하면, 제1발광부(P1)와 제2발광부(P2)상에 마스크(2)를 형성하고, 제3발광부(P3)를 제거할 수 있다. 이때, 식각 깊이(3b)는 제1도전형 반도체층(110)이 일부 식각될 정도로 식각할 수 있다.
도 8c를 참고하면, 제3-1발광부(P31)의 재성장에 의한 발광구조물(100)의 손상을 개선하기 위해 제3-1발광부(P31)는 온도가 낮은 성장 방법이 선택될 수 있다. 일 예로, 제3-1발광부(P31)의 성장 방법은 분자선 성장법(Molecular Beam Epitaxy; MBE)이 선택될 수 있으나 반드시 이에 한정하지 않는다. 제3-1발광부(P31)의 활성층은 적색광을 생성할 수 있다.
도 8d를 참고하면, 제1발광부(P1)의 활성층의 높이(d3)가 가장 높을 수 있다. 또한, 제2발광부(P2)의 활성층의 높이(d4)가 제3-1발광부(P31)의 활성층의 높이(d5)보다 높을 수 있다. 그러나, 각 발광부의 활성층 높이(제1도전형 반도체층의 두께)는 다양하게 변형될 수 있다.
예시적으로, 제3-1발광부(P31)의 활성층의 높이(d5)는 제1발광부(P1)의 활성층의 높이(d3)의 95% 내지 130%이거나 105% 내지 130%일 수 있다.
제3-1발광부(P31)의 활성층은 적색광을 발광하기 위해 GaAs를 포함할 수 있다. 그러나, GaAs는 GaN과 격자상수 차이가 크므로 격자 부정합을 제어할 필요가 있다. 제3-1발광부(P31)의 제1도전형 반도체층 재성장시 아세나이드(As)를 도핑하여 격자 부정합을 해소할 수 있다. 이때, 두께 방향으로 아세나이드(As)의 농도가 높아지도록 도핑할 수 있다. 이 과정에서 제3-1발광부(P31)의 제1도전형 반도체층의 두께는 두꺼워질 수 있다. 따라서, 제3-1발광부(P31)의 활성층 높이(d5)는 제1발광부(P1)의 활성층 높이(d3)의 105% 내지 130%일 수 있다.
전술한 바와 같이 제2발광부(P2)의 활성층 높이(d4)는 제1발광부(P1)의 활성층 높이(d3)의 85% 내지 95%일 수 있다. 따라서, 제3발광부(P3)의 활성층 높이가 가장 높을 수도 있다.
도 9a 내지 도 9f는 본 발명의 제3실시 예에 따른 발광구조물 제조방법을 설명하기 위한 도면이다.
도 9a 내지 도 9f를 참고하면, 실시 예에 따른 발광구조물 제조방법은, 기판(1)상에 제1도전형 반도체층(110)을 형성하는 단계; 제1도전형 반도체층(110)상의 일부 영역에만 활성층(120) 및 제2도전형 반도체층(130)을 형성하는 단계; 제1도전형 반도체층(110)의 나머지 영역에 활성층(120) 및 제2도전형 반도체층(130)을 형성하는 단계를 포함한다.
도 9a를 참고하면, 제1도전형 반도체층(110)을 형성하는 단계는 전술한 구성과 동일할 수 있다.
도 9b 및 도 9c를 참고하면, 활성층(120) 및 제2도전형 반도체층(130)을 형성하는 단계는, 제1영역에 마스크(2)를 형성하고 제1도전형 반도체층(110), 활성층(120), 및 제2도전형 반도체층(130)을 순서대로 성장시킨다. 발광구조물(100)은 청색광을 발광하도록 제작할 수 있다.
도 9d 및 도 9e를 참고하면, 성장한 발광구조물(100)에 다시 마스크(2)를 하고, 제1영역(3c)에 제1도전형 반도체층(110a), 활성층(120) 및 제2도전형 반도체층(132)을 성장시킨다. 이때, 제2활성층(122)은 녹색광을 발광하도록 제작할 수 있다.
도 9f를 참고하면, 녹색 발광구조물의 성장 시간을 최소화하기 위해 제2발광부(P2)의 활성층의 높이(d4)는 제1발광부(P1)의 활성층의 높이(d3)보다 낮을 수 있다.
이때, 도 8에서 설명한 바와 같이 적색광을 방출하는 제3발광부를 다시 형성할 수도 있다.
도 10a 내지 도 10f는 본 발명의 제4실시 예에 따른 발광구조물 제조방법을 설명하기 위한 도면이다.
도 10a 내지 도 10f를 참고하면, 실시 예에 따른 발광구조물 제조방법은, 기판(1) 상에 발광구조물(100)을 형성하는 단계; 발광구조물(100)의 일부 영역을 식각하는 단계; 발광구조물(100)의 상면에 전체적으로 발광구조물(100)을 재성장시키는 단계; 및 일부 영역에 대응하는 발광구조물(100)을 제외한 나머지 재성장 발광구조물(100)을 제거하는 단계를 포함한다.
도 10a를 참고하면 발광구조물(100)을 형성하는 단계는, 제1도전형 반도체층(110), 활성층, 및 제2도전형 반도체층(130)을 순차적으로 형성하여 발광구조물(100)을 형성할 수 있다. 이때, 발광구조물(100)의 상부에 식각 방지층(S1)을 더 형성할 수 있다.
도 10b 및 도 10c를 참고하면 식각하는 단계는 식각 방지층(S1)상에 마스크(2)를 형성하고 제1영역을 노출시킨다. 마스크(2)의 재질은 특별히 한정하지 않는다. 이후, 제1영역(3d)을 제1도전형 반도체층(110)의 일부까지 제거되도록 식각할 수 있다.
도 10d를 참고하면, 재성장하는 단계는 일부가 식각된 발광구조물(100)의 상부에 전체적으로 제1도전형 반도체층(110a), 활성층(120a), 및 제2도전형 반도체층(130a)을 재성장시킨다. 재성장된 활성층(120a)은 녹색광을 생성한다.
도 10e 및 도 10f를 참고하면, 제1영역에만 마스크(2)를 형성한 후 재성장시킨 제1도전형 반도체층(110a), 활성층(120a), 및 제2도전형 반도체층(130a)을 다시 식각한다. 이때, 식각은 식각 방지층(S1)까지만 진행된다. 이 과정에서 도 10f와 같이 제1 내지 제3발광부(P1, P2, P3)가 분리된다.
이후, 도 8에서 설명한 바와 같이 적색광을 방출하는 제3발광부를 다시 형성할 수도 있다.
도 11은 본 발명의 제1실시 예에 따른 발광소자를 설명하기 위한 도면이다.
도 11을 참고하면, 실시 예에 따른 발광소자(10A)는 제1도전형 반도체층(110), 복수 개의 활성층(121, 122, 123), 및 복수 개의 제2도전형 반도체층(131, 132, 133)을 포함하는 발광구조물(100)과, 제1도전형 반도체층(110)과 전기적으로 연결되는 제1전극(150), 및 제2도전형 반도체층(130)과 전기적으로 연결되는 복수 개의 제2전극(161, 162, 163)을 포함한다.
본 실시 예에 따른 발광구조물(100)은 도 1 내지 도 10에서 설명한 발광구조물(100)의 특징을 모두 포함할 수 있다. 즉, 복수 개의 발광부의 개별 구동, 광 간섭을 제어하기 위한 구성, 다양한 형태의 제조방법 등이 그대로 적용될 수 있다.
제1도전형 반도체층(110)은 복수 개의 볼록부(111), 및 복수 개의 볼록부(111)를 전기적으로 연결하는 베이스부(112)를 포함할 수 있다. 베이스부(112)의 측면(112a)은 상부로 갈수록 단면적이 작아지도록 기울어질 수 있다. 베이스부(112)의 측면(112a)은 베이스부(112)의 바닥면과 이루는 각도(θ1)가 30°내지 89°, 또는 60°내지 89°일 수 있다. 경사진 측면에 의해 광 추출 효율이 증가할 수 있다.
베이스부(112)의 측면(112a)은 복수 개의 볼록부(111)의 측면과 평행할 수 있다. 그러나, 반드시 이에 한정하는 것은 아니고, 에지 결함을 제거하기 위해 복수 개의 볼록부(111)를 다시 식각하는 경우, 베이스부(112)의 측면(112a)과 볼록부(111)의 경사각도는 상이할 수도 있다.
제1전극(150)은 제1도전형 반도체층(110)의 하부에 배치될 수 있다.
제1전극(150)은 외부로부터 주입된 전류가 수평적으로 골고루 퍼질 수 있도록 우수한 전기 전도성을 갖는 물질로 형성될 수 있다.
제1전극(150)은 Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf 등과 같은 불투명 금속으로 형성될 수 있다. 또한, 제1전극(150)은 투명 전도성 산화막과 불투명 금속이 혼합된 하나 또는 복수 개의 층으로 형성될 수 있으며, 이에 한정하지 않는다.
제1전극(150)과 제1도전형 반도체층(110) 사이에는 반사층과 오믹층 등이 더 형성될 수 있다. 제1전극(150) 및/또는 반사층이 제1도전형 반도체층(110)과 오믹 접촉하는 물질로 형성되는 경우에는 오믹층을 별도로 형성하지 않을 수도 있다.
복수 개의 제2전극(161, 162, 163)은 복수 개의 제2도전형 반도체층(131, 132, 133)상에 각각 배치될 수 있다. 제2전극(161, 162, 163)은 서로 전기적으로 절연될 수 있다.
복수 개의 제2전극(161, 162, 163)은 발광구조물(100)에서 방출된 광이 투과할 수 있도록 투명 전도성 산화막(Tranparent Conductive Oxide; TCO)으로 형성될 수 있다. 투명 전도성 산화막은 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), AZO(Aluminum Zinc Oxide), AGZO(Aluminum Gallium Zinc Oxide), IZTO(Indium Zinc Tin Oxide), IAZO(Indium Aluminum Zinc Oxide), IGZO(Indium Gallium Zinc Oxide), IGTO(Indium Gallium Tin Oxide), ATO(Antimony Tin Oxide), GZO(Gallium Zinc Oxide), IZON(IZO Nitride), ZnO, IrOx, RuOx 및 NiO 등에서 선택될 수 있다.
도 12a 내지 도 12f는 본 발명의 제1실시 예에 따른 발광소자 제조방법을 설명하기 위한 도면이다.
도 12a 내지 도 12f를 참고하면, 실시 예에 따른 발광소자 제조방법은, 발광구조물(100)에 복수 개의 발광부를 형성하는 단계; 기판(1)을 제거하는 단계; 제1전극(150)을 형성하는 단계; 및 복수 개의 발광소자로 분리하는 단계를 포함한다.
도 12a 및 도 12b를 참고하면, 기판(1)상에 제1도전형 반도체층(110), 활성층(120), 및 제2도전형 반도체층(130)을 순차로 형성하여 발광구조물(100)을 제작하고, 그 위에 전극층(160)을 발광구조물(100)상에 형성할 수 있다. 이후, 도 7 내지 도 10에서 설명한 다양한 방법에 의해 제1 내지 제3발광부(P1, P2, P3)를 제작할 수 있다. 전극층(160)은 제1 내지 제3발광부(P1, P2, P3)상에 복수 개의 제2전극(161, 162, 163)으로 분리될 수 있다.
도 12c를 참고하면, 제1도전형 반도체층(110)의 측면을 아이솔레이션 식각(3e)할 수 있다. 아이솔레이션 식각(3e)은 버퍼층 두께까지 식각할 수 있다.
도 12d를 참고하면 기판(1)을 제거하는 단계는, 발광구조물(100) 상에 포토레지스트층(210), 접착층(220) 및 지지층(230)을 포함하는 지지패드(200)를 형성하여 고정한 후 기판(1)을 제거할 수 있다. 접착층(220)은 포토레지스트층(210)과 지지층(230)을 고정할 수 있다. 이때, 기판(1)을 제거하는 방법은 특별히 제한되지 않는다. 기판(1)은 LLO(Laser Lift Off) 기술을 이용하여 제거할 수 있다.
도 12e를 참고하면, 노출된 제1도전형 반도체층(110)에 제1전극(150)을 형성한다. 이때, 상대적으로 도전성이 낮은 버퍼층까지 제거한 후 제1전극(150)을 형성하는 것이 바람직하다. 전술한 아이솔레이션 식각을 미리 한 경우 버퍼층을 제거하면 복수 개의 칩으로 분리할 수 있다.
제1전극(150)을 형성하는 방법은 스퍼터링, 코팅, 증착 등과 같이 통상적으로 사용되는 전극 형성 방법이 모두 적용될 수 있다. 제1전극(150) 형성시 반사층과 오믹층을 더 형성할 수 있다.
도 12f를 참고하면, 제1전극(150)에 점착성 테이프(240)를 부착한 후 포토레지스트층을 제거하여 지지패드를 박리할 수 있다. 포토레지스트층은 스트리퍼 용액에 침지하여 제거할 수 있다. 스트리퍼 용액은 포토레지스트를 녹일 수 있는 다양한 유/무기 용매를 포함할 수 있다. 점착성 테이프(240)는 이후 제거할 수 있다.
도 13은 본 발명의 제2실시 예에 따른 발광소자를 설명하기 위한 도면이다.
도 13을 참고하면, 실시 예에 따른 발광소자(10B)는 도 11의 구조에 비해 제1도전형 반도체층(110)의 형성이 상이할 뿐 나머지 구성은 그대로 적용될 수 있다.
제1도전형 반도체층(110)은 복수 개의 활성층(121, 122, 123)이 배치되는 복수 개의 볼록부(111) 및 복수 개의 볼록부(111)를 전기적으로 연결하는 베이스부(112)를 포함한다.
베이스부(112)는 상부로 갈수록 단면적이 넓어질 수 있다. 즉, 베이스부(112)의 측면(112a)은 상부 방향으로 단면적이 넓어지도록 기울어질 수 있다.
베이스부(112)의 측면(112a)은 바닥면과 이루는 각도(θ2)가 91°내지 120°, 또는 100°내지 110°일 수 있다. 이러한 구조는 측면에서의 광 추출 효율을 증가시킬 수 있다.
도 14a 내지 도 14e는 본 발명의 제2실시 예에 따른 발광소자 제조방법을 설명하기 위한 도면이다.
도 14a 내지 도 14e를 참고하면, 실시 예에 따른 발광소자 제조방법은 발광구조물(100)에 복수 개의 발광부(P1, P2, P3)를 형성하는 단계; 기판(1)을 제거하는 단계; 제1전극(150)을 형성하는 단계; 및 복수 개의 발광소자로 분리하는 단계를 포함한다.
도 14a를 참고하면, 기판(1)상에 제1도전형 반도체층(110), 활성층(120), 및 제2도전형 반도체층(130)을 순차로 형성하여 발광구조물(100)을 제작하고, 그 위에 전극층을 발광구조물(100)상에 형성할 수 있다. 이후, 도 7 내지 도 10에서 설명한 다양한 방법에 의해 제1 내지 제3발광부(P1, P2, P3)를 제작할 수 있다. 전극층은 제1 내지 제3발광부(P1, P2, P3)상에 복수 개의 전극(161, 162, 163)으로 분리될 수 있다.
도 14b를 참고하면 기판(1)을 제거하는 단계는, 발광구조물(100) 상에 포토레지스트층(210), 접착층(220) 및 지지층(230)을 포함하는 지지패드(200)를 형성하여 고정한 후 기판(1)을 제거할 수 있다. 접착층(220)은 포토레지스트층(210)과 지지층(230)을 고정할 수 있다. 이때, 기판(1)을 제거하는 방법은 특별히 제한되지 않는다. 기판(1)은 LLO(Laser Lift Off) 기술을 이용하여 제거할 수 있다.
도 14c를 참고하면, 노출된 제1도전형 반도체층(110)에 제1전극(150)을 형성한다. 제1전극(150)을 형성하는 방법은 스터퍼링, 코팅, 증착 등과 같이 통상적으로 사용되는 전극 형성 방법이 모두 적용될 수 있다. 제1전극(150) 형성시 반사층과 오믹층을 더 형성할 수 있다.
도 14d를 참고하면, 제1전극(150) 사이로 노출된 영역을 식각할 수 있다. 이 과정에서 복수 개의 칩은 분리되고 제1도전형 반도체층(110)의 측면(112a)에는 경사가 형성될 수 있다.
도 14e를 참고하면, 제1전극(150)에 점착성 테이프(240)를 부착한 후 포토레지스트층을 제거할 수 있다. 포토레지스트층은 스트리퍼 용액에 침지하여 제거할 수 있다. 스트리퍼 용액은 포토레지스트를 녹일 수 있는 다양한 유/무기 용매를 포함할 수 있다. 점착성 테이프(240)는 이후 제거할 수 있다.
도 15는 본 발명의 제3실시 예에 따른 발광소자를 설명하기 위한 도면이다.
도 15를 참고하면, 실시 예에 따른 발광소자(10C)는 제1발광부(P1), 제2발광부(P2), 및 제3발광부(P3)를 포함하는 발광구조물(100)과, 제1 내지 제3발광부(P1, P2, P3)의 제1도전형 반도체층(110)과 전기적으로 연결되는 복수 개의 제1전극(151, 152, 153), 제1 내지 제3발광부(P1, P2, P3)의 제2도전형 반도체층(130)과 전기적으로 연결되는 복수 개의 제2전극(161, 162, 163), 제1 내지 제3발광부(P1, P2, P3)를 덮는 보호층(170), 및 보호층(170)을 관통하여 복수 개의 제2전극(161, 162, 163)과 전기적으로 연결되는 반사전극(180)을 포함한다.
발광구조물(100)은 제1 내지 제3발광부(P1, P2, P3)가 이격 배치되고, 각각의 제1 내지 제3발광부(P1, P2, P3)는 제1도전형 반도체층(111, 112, 113), 활성층(121, 122, 123), 및 제2도전형 반도체층(131, 132, 133)을 포함한다. 제1발광부(P1)는 청색광을 발광하고, 제2발광부(P2)는 녹색광을 발광하고, 제3발광부(P3)는 청색광 또는 적색광을 방출할 수도 있다.
제1 내지 제3발광부(P1, P2, P3)는 물리적으로 분리되므로 광 간섭이 개선될 수 있다. 즉, 서로 연결된 광학층을 통해 광이 전파되는 경로가 없어 광 간섭이 개선될 수 있다. 또한, 제1 내지 제3발광부(P1, P2, P3)는 상부로 갈수록 면적이 크게 형성되므로 발광면적을 높일 수 있다. 따라서, 각 서브픽셀의 크기를 개선할 수 있다.
복수 개의 제1전극(151, 152, 153)은 제1 내지 제3발광부(P1, P2, P3)의 제1도전형 반도체층(111, 112, 113)상에 각각 배치될 수 있다. 제1전극(150)은 투명 전도성 산화막(Tranparent Conductive Oxide; TCO)으로 형성될 수 있다. 투명 전도성 산화막은 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), AZO(Aluminum Zinc Oxide), AGZO(Aluminum Gallium Zinc Oxide), IZTO(Indium Zinc Tin Oxide), IAZO(Indium Aluminum Zinc Oxide), IGZO(Indium Gallium Zinc Oxide), IGTO(Indium Gallium Tin Oxide), ATO(Antimony Tin Oxide), GZO(Gallium Zinc Oxide), IZON(IZO Nitride), ZnO, IrOx, RuOx 및 NiO 등에서 선택될 수 있다.
또한, 복수 개의 제1전극(151, 152, 153)은 Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf 등과 같은 불투명 금속으로 형성될 수 있다. 이 경우 제1전극(151, 152, 153)의 면적만큼 발광면적이 작아지므로 제1전극(151, 152, 153)의 크기는 작게 형성하는 것이 바람직할 수 있다.
복수 개의 제2전극(161, 162, 163)은 오믹 전극일 수 있다.
보호층(170)은 발광구조물(100)의 측면 및 하부를 덮을 수 있다. 보호층(170)은 SiO2, Si3N4, TiO2, Al2O3, 및 MgO 중 적어도 하나를 포함할 수 있다. 또한, 보호층(170)은 광반사층 및/또는 광흡수층의 역할을 수행할 수 있다. 보호층(170)은 광반사층의 역할을 수행하기 위해 광반사 입자를 포함할 수 있으며, 광흡수층의 역할을 수행하기 위해 카본 블랙(carbon black), 그라파이트(Graphite) 등의 광흡수 입자를 포함할 수 있다.
반사전극(180)은 보호층(170)을 관통하여 복수 개의 제2전극(161, 162, 163)과 전기적으로 연결될 수 있다. 반사전극(180)은 제1 내지 제3발광부(P1, P2, P3)에 전원을 인가하는 공통전극 역할을 수행할 수 있다. 반사전극(180)은 Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au 및 Hf 등과 같이 반사율이 높은 물질로 형성되거나, 상기 반사율이 높은 물질과 IZO, IZTO, IAZO, IGZO, IGTO, AZO, ATO 등과 같은 투명 전도성 물질이 혼합되어 형성될 수 있으며, 이에 한정하지 않는다.
실시 예에 따르면 제1 내지 제3발광부(P1, P2, P3)가 분리되며, 광반사층이 제1 내지 제3발광부(P1, P2, P3) 사이에 배치되므로 광 간섭 문제를 효과적으로 개선할 수 있다.
도 16a 내지 도 16f는 본 발명의 제3실시 예에 따른 발광소자 제조방법을 설명하기 위한 도면이다.
도 16a 내지 도 16f를 참고하면, 실시 예에 따른 발광소자 제조방법은, 발광구조물(100)을 식각하여 제1 내지 제3발광부(P1, P2, P3)를 형성하는 단계; 제1 내지 제3발광부(P1, P2, P3)에 제1전극(150)을 연결하는 단계; 기판(1)을 제거하는 단계; 및 제1 내지 제3발광부(P1, P2, P3)에 제2전극을 형성하는 단계를 포함한다.
도 16a를 참고하면, 기판(1)상에 제1도전형 반도체층(110), 활성층(120), 및 제2도전형 반도체층(130)을 순차로 형성하여 발광구조물(100)을 제작하고, 그 위에 전극층을 발광구조물(100)상에 형성할 수 있다. 이후, 도 7 내지 도 10에서 설명한 다양한 방법에 의해 제1 내지 제3발광부(P1, P2, P3)를 제작할 수 있다. 제2전극 (160)은 제1 내지 제3발광부(P1, P2, P3)상에 복수 개로 분리될 수 있다.
도 16b를 참고하면, 제1 내지 제3발광부(P1, P2, P3) 상에 보호층(170)을 형성할 수 있다. 이때, 마스크(2)를 이용하여 제1 내지 제3발광부(P1, P2, P3)상에 배치된 복수 개의 전극(160)을 노출시킬 수 있다.
도 16c를 참고하면, 보호층(170)상에 전체적으로 반사전극(180)을 형성한다. 반사전극(180)은 Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf 등과 같은 불투명 금속으로 형성될 수 있다.
도 16d를 참고하면, 반사전극(180) 상에 포토레지스트층(210), 접착층(220) 및 지지층(230)을 형성하여 고정한 후 기판(1)을 제거할 수 있다. 접착층(220)은 포토레지스트층(210)과 지지층(230)을 고정할 수 있다. 이때, 기판(1)을 제거하는 방법은 특별히 제한되지 않는다. 기판(1)은 LLO(Laser Lift Off) 기술을 이용하여 제거할 수 있다.
도 16e를 참고하면, 제1도전형 반도체층(110)을 식각하여 제1 내지 제3발광부(P1, P2, P3)를 분리할 수 있다. 이때, 상대적으로 도전성이 낮은 버퍼층까지 제거될 수 있다.
도 16f를 참고하면, 제1 내지 제3발광부(P1, P2, P3)의 제1도전형 반도체층(110) 상부에 복수 개의 제1전극(151, 152, 153)을 형성할 수 있다. 제1전극(150)은 Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf 등과 같은 불투명 금속으로 형성할 수 있으나 반드시 이에 한정하지 않는다. 제1전극(150)을 불투명 금속으로 제작하는 경우 그 면적만큼 발광면적이 작아지므로 제1전극(150)의 크기는 작게 형성할 수 있다.
이후, 점착성 테이프(240)를 제1 내지 제3발광부(P1, P2, P3) 상에 부착한 후 포토레지스트층을 제거할 수 있다. 포토레지스트층은 스트리퍼 용액에 침지하여 제거할 수 있다. 스트리퍼 용액은 포토레지스트를 녹일 수 있는 다양한 유/무기 용매를 포함할 수 있다. 점착성 테이프(240)는 이후 제거할 수 있다.
도 17은 본 발명의 제4실시 예에 따른 발광소자를 설명하기 위한 도면이고, 도 18은 본 발명의 제4실시 예에 따른 발광소자의 전극구조를 설명하기 위한 도면이다.
도 17을 참고하면, 실시 예에 따른 발광소자(10D)는 플립칩 타입일 수 있다. 발광소자(10D)는 제1 내지 제3발광부(P1, P2, P3)를 갖는 발광구조물(100)과, 제1 내지 제3발광부(P1, P2, P3)를 덮는 보호층(170), 보호층(170)을 관통하여 제1도전형 반도체층(110)과 전기적으로 연결되는 제1전극(194), 및 보호층(170)을 관통하여 복수 개의 제2도전형 반도체층(131, 132, 133)과 전기적으로 연결되는 복수 개의 제2전극(191, 192, 193)을 포함한다.
제1 내지 제3발광부(P1, P2, P3)의 구체적인 구성은 도 1 내지 도 10을 통해 설명한 발광구조물의 특징이 모두 포함될 수 있다. 즉, 복수 개의 발광부의 개별 구동, 광 간섭을 제어하기 위한 구성, 다양한 형태의 제조방법 등이 그대로 적용될 수 있다.
보호층(170)은 발광구조물(100)의 측면 및 하부를 덮을 수 있다. 보호층(170)은 PC, PMMA 등의 레진으로 제작할 수 있다. 이때 보호층(170)은 SiO2, Si3N4, TiO2, Al2O3, 및 MgO 중 적어도 하나를 포함할 수 있다.
보호층(170)은 광반사층 및/또는 광흡수층의 역할을 수행할 수 있다. 보호층(170)은 광반사층의 역할을 수행하기 위해 광반사 입자를 포함할 수 있으며, 광흡수층의 역할을 수행하기 위해 카본 블랙(carbon black), 그라파이트(Graphite) 등을 포함할 수 있다. 그러나, 반드시 이에 한정하는 것은 아니고 별도의 광반사층을 더 구비할 수도 있다.
제1전극(194)은 보호층(170)을 관통하여 제1도전형 반도체층(110)과 전기적으로 연결될 수 있다. 이때, 제1도전형 반도체층(110)과 제1전극(194) 사이에는 오믹전극(164)이 배치될 수 있다.
복수 개의 제2전극(191, 192, 193)은 보호층(170)을 관통하여 복수 개의 오믹전극(161, 162, 163)과 전기적으로 연결될 수 있다.
도 18을 참고하면, 제1전극(194) 및 복수 개의 제2전극(191, 192, 193)은 원 형상을 포함할 수 있다. 구체적으로 제1전극(194) 및 복수 개의 제2전극(191, 192, 193) 중 하나는 중앙에 형성될 수 있으며, 나머지 전극은 중앙에 형성된 전극을 감싸는 형태로 형성될 수 있다.
일 예로, 제2전극(191, 192, 193)은 중앙에 배치된 제2-1전극(191), 제2-1전극(191)을 감싸는 제2-2전극(192), 및 제2-2전극(192)을 감싸는 제2-3전극(193)을 포함할 수 있다. 제1전극(194)은 제2-3전극(193)을 감싸는 형태일 수 있다. 그러나, 반드시 이에 한정되는 것은 아니고 각 전극의 위치는 가변적일 수 있다.
예시적으로, 제1전극(194)이 중앙에 배치될 수 있고, 제2-1전극(191)이 제1전극(194)을 감싸고, 제2-2전극(192)이 제2-1전극(191)을 감싸고, 제2-3전극(193)이 제2-2전극(192)을 감싸는 구조일 수도 있다.
그러나 반드시 이에 한정하는 것은 아니고, 제1전극(194) 및 복수 개의 제2전극(191, 192, 193)이 중심을 관통하는 축을 기준으로 회전 대칭인 구조이면 전극의 형상은 특별히 제한되지 않는다.
제1전극(194) 및 복수 개의 제2전극(191, 192, 193) 중 적어도 하나는 강자성체 물질을 포함할 수 있다. 일 예로, 제1전극(194)은 니켈(Ni), 코발트(Co), 철(Fe) 중 적어도 하나를 포함하며, 예컨대 니켈 또는 니켈 합금을 포함할 수 있다. 제1전극(194) 및 복수 개의 제2전극(191, 192, 193) 중 적어도 하나는 Ti, Cr, Al, Ni, Sn, In, Au 중 적어도 3개 예컨대, 적어도 강자성 물질을 포함할 수 있다.
이러한 구성에 의하면, 표시장치에 발광소자를 배치시 패널에 자기장을 인가하여 원하는 위치에 자가 정렬(Self-Align)을 가능하게 할 수 있다.
제1전극(194)과 제2전극(191, 192, 193)은 본딩 물질을 포함할 수 있으며, 예컨대 주석(Sn) 또는/및 인듐(In) 이외의 비스무스트(Bi), 카드늄(Cd), 납(Pb) 중 적어도 하나 또는 이들을 선택적으로 갖는 합금을 포함할 수 있다.
도 19를 참고하면, 도 18과 같은 전극 구조를 갖기 위해 별도의 전극기판(195)을 구비할 수 있다. 즉, 도 17의 구성을 갖는 발광소자를 도 18의 전극구조(191a, 192a, 193a, 194a)를 갖는 전극기판(195)에 본딩할 수 있는 것이다. 즉, 전극기판의 전극구조(191a, 192a, 193a, 194a)는 평면상에서 도 18의 전극 형상과 동일한 형상을 가질 수 있다.
도 20a 내지 도 20g는 본 발명의 제4실시 예에 따른 발광소자 제조방법을 설명하기 위한 도면이다.
도 20a 내지 도 20g를 참고하면, 실시 예에 따른 발광소자 제조방법은, 발광구조물(100)에 제1 내지 제3발광부(P1, P2, P3)를 형성하는 단계; 제1 내지 제3발광부(P1, P2, P3)를 덮는 보호층(170)을 형성하는 단계; 보호층(170)을 관통하여 제1전극(194) 및 제2전극(191, 192, 193)을 형성하는 단계를 포함한다.
도 20a를 참고하면, 제1 내지 제3발광부(P1, P2, P3)을 포함하는 발광구조물(100)을 제작하고, 그 위에 전극층을 발광구조물(100)상에 형성할 수 있다. 이후, 도 7 내지 도 10에서 설명한 다양한 방법에 의해 제1 내지 제3발광부(P1, P2, P3)를 제작할 수 있다. 전극층은 제1 내지 제3발광부(P1, P2, P3)상에 복수 개의 제2오믹전극(161, 162, 163)으로 분리될 수 있다.
도 20b 및 도 20c를 참고하면, 제1도전형 반도체층(110) 상에 제1오믹전극(164)을 형성한 후, 보호층(170)을 전체적으로 형성한다. 이후, 제1오믹전극(164) 및 제2오믹전극(161, 162, 163)이 노출되도록 복수의 관통홀(171)을 형성한다.
도 20d를 참고하면 제1전극(194) 및 제2전극(191, 192, 193)을 형성하는 단계는, 제1오믹전극(164)과 제2오믹층이 노출된 관통홀에 전극을 형성한다. 구체적으로, 제1오믹전극(164)과 전기적으로 연결되는 제1전극(194), 및 복수 개의 제2오믹전극(161, 162, 163)과 전기적으로 연결되는 복수 개의 제2전극(191, 192, 193)을 형성한다.
도 20e를 참고하면, 기판(1)을 제거하는 단계는, 발광구조물(100) 상에 포토레지스트층(210), 및 지지층(230)을 형성하여 고정한 후 기판(1)을 제거할 수 있다. 기판(1)을 제거하는 방법은 특별히 제한되지 않는다. 기판(1)은 LLO(Laser Lift Off) 기술을 이용하여 제거할 수 있다.
도 20f를 참고하면, 발광소자(10D)에 점착성 테이프(240)를 부착한 후 포토레지스트층(210)을 제거할 수 있다. 포토레지스트층은 스트리퍼 용액에 침지하여 제거할 수 있다. 스트리퍼 용액은 포토레지스트를 녹일 수 있는 다양한 유/무기 용매를 포함할 수 있다. 점착성 테이프(240)는 이후 제거할 수 있다.
도 21은 본 발명의 일 실시 예에 따른 표시장치를 설명하기 위한 개념도이고, 도 22는 도 21의 A-A 방향 단면도이고, 도 23은 도 21의 B-B 방향 단면도이다.
도 21을 참고하면, 표시장치는 복수 개의 공통배선(41)과 구동배선(42)이 교차하는 패널(40), 복수 개의 공통배선(41)과 구동배선(42)이 교차하는 영역에 배치되는 복수 개의 발광소자(10), 공통배선(41)에 구동신호를 인가하는 제1드라이버(30), 구동배선(42)에 구동신호를 인가하는 제2드라이버(20), 및 제1드라이버(30) 와 제2드라이버(20)를 제어하는 콘트롤러(50)를 포함할 수 있다.
복수 개의 발광소자(10)는 도 1 내지 도 20에서 설명한 특징이 그대로 적용될 수 있으며, 하나의 발광소자(10)가 하나의 픽셀(Pixel)로 정의될 수 있다. 발광소자(10)에 배치된 제1 내지 제3발광부(P1, P2, P3)는 서브 픽셀(sub-pixel)로 기능할 수 있다.
제1발광부(P1)는 청색광을 출력하는 제1서브픽셀의 역할을 수행할 수 있다. 제2발광부(P2)는 녹색광을 출력하는 제2서브픽셀의 역항을 수행할 수 있다. 제3발광부(P3)는 적색광을 출력하는 제3서브픽셀의 역할을 수행할 수 있다.
공통배선(41)은 발광소자(10)의 하부에 배치된 제1전극(150)과 전기적으로 연결되며, 제1 내지 제3구동배선(43, 44, 45)은 제1 내지 제3발광부(P1, P2, P3)와 각각 전기적으로 연결될 수 있다.
콘트롤러(50)는 공통배선(41)과 제1 내지 제3구동배선(43, 44, 45)에 선택적으로 전원이 인가되도록 제1, 2드라이버(30, 20)에 제어신호를 출력함으로써 각 발광소자(10)의 발광부(P1, P2, P3)를 개별적으로 제어할 수 있다.
도 22를 참고하면, 제3발광부(P3)는 청색광을 출력하고, 그 위에 배치된 파장변환층(131)에 의해 적색광으로 변환될 수 있다. 실시 예에 따르면, 제3구동배선(45)은 제3발광부(P3)의 전극과 전기적으로 연결되고, 그 위에 파장변환층(131)이 배치될 수 있다.
다시 도 21을 참고하면, 표시 장치는 SD(Standard Definition)급 해상도(760ⅹ480), HD(High definition)급 해상도(1180ⅹ720), FHD(Full HD)급 해상도(1920ⅹ1080), UH(Ultra HD)급 해상도(3480ⅹ2160), 또는 UHD급 이상의 해상도(예: 4K(K=1000), 8K 등)으로 구현할 경우, 실시 예에 따른 발광소자(10)가 복수로 배열되고 연결될 수 있다.
또는 표시 장치의 대각선 크기가 100인치 이상의 전광판이나 TV를 LED를 갖는 픽셀로 구현할 수 있다. 실시 예에 따른 발광 모듈(1000)이 LED로 배열됨으로써, 전력 소비가 낮아지며 낮은 유지 비용으로 긴 수명으로 제공될 수 있고, 고휘도의 자발광 디스플레이로 제공될 수 있다.
실시 예에 따르면, RGB 발광소자 모듈을 패키징하는 종래 구조에 비해 픽셀 피치 간격을 줄일 수 있다. 따라서, 해상도를 더욱 높일 수 있는 장점이 있다. 또한, 패키징 공정을 생략할 수 있다. 실시 예에 따른 발광소자의 사이즈를 300㎛×300㎛로 제작하는 경우 기존 발광소자 패키지에 비해 픽셀 밀도를 높일 수 있다.
보호층(46)은 발광소자 사이에 배치될 수 있다. 보호층(46)은 블랙 매트릭스 재질을 포함할 수 있다. 따라서, 보호층(46)은 표시장치의 명암비를 개선할 수 있다.
도 23을 참고하면, 발광소자(10)와 발광소자(10) 사이의 간격에는 보호층(46)이 충진되므로 발광소자(10)의 상부에 배치된 구동배선(44)은 보호층(46)에 지지될 수 있다. 따라서, 패널이 대면적으로 커져도 구동배선(44)의 단선을 방지할 수 있다.
10: 발광소자
100: 발광구조물
110: 제1도전형 반도체층
120, 121, 122, 123: 활성층
130, 131, 132, 133: 제2도전형 반도체층
150: 제1전극
161, 162, 163: 제2전극
170: 보호층

Claims (23)

  1. 제1도전형 반도체층, 상기 제1도전형 반도체층 상에서 이격 배치된 복수 개의 활성층, 및 상기 복수 개의 활성층상에 각각 배치되는 복수 개의 제2도전형 반도체층을 포함하는 발광구조물;
    상기 제1도전형 반도체층에 전기적으로 연결된 제1전극; 및
    상기 복수 개의 제2도전형 반도체층에 각각 전기적으로 연결된 복수 개의 제2전극을 포함하고,
    상기 복수 개의 활성층은 제1활성층 및 제2활성층을 포함하고,
    상기 제1활성층은 청색 파장대의 광을 방출하고, 상기 제2활성층은 녹색 파장대의 광을 방출하고,
    상기 발광구조물의 상면 및 측면을 커버하는 보호층을 포함하고,
    상기 제1전극은 상기 보호층을 관통하여 상기 제1도전형 반도체층과 전기적으로 연결되고,
    상기 복수 개의 제2전극은 상기 보호층을 관통하여 상기 제2도전형 반도체층과 전기적으로 연결되고,
    상기 보호층은 블랙 카본 또는 그라파이트를 포함하는 발광소자.
  2. 제1항에 있어서,
    상기 복수 개의 활성층은,
    제3활성층을 더 포함하는 발광소자.
  3. 제2항에 있어서,
    상기 제3활성층은 청색 파장대의 광 또는 적색 파장대의 광을 방출하는 발광소자.
  4. 제2항에 있어서,
    상기 제2활성층의 높이는 상기 제1활성층의 높이와 상이한 발광소자.
  5. 제2항에 있어서,
    상기 제2활성층의 높이는 상기 제1, 제3활성층의 높이보다 낮은 발광소자.
  6. 제2항에 있어서,
    상기 제3활성층의 높이는 상기 제1, 제2활성층의 높이보다 높은 발광소자.
  7. 제2항에 있어서,
    상기 제2활성층은 상기 제1활성층과 상기 제3활성층 사이에 배치되는 발광소자.
  8. 제1항에 있어서,
    상기 제1도전형 반도체층은 복수 개의 볼록부 및 오목부를 포함하는 발광소자.
  9. 제8항에 있어서,
    상기 복수 개의 활성층은 상기 복수 개의 볼록부 상에 배치되는 발광소자.
  10. 제8항에 있어서,
    상기 오목부의 두께는 상기 발광구조물의 두께의 10% 내지 60%인 발광소자.
  11. 제8항에 있어서,
    상기 제1도전형 반도체층은 상기 볼록부를 연결하는 베이스부를 포함하는 발광소자.
  12. 제11항에 있어서,
    상기 베이스부는 상기 활성층에 가까워질수록 단면적이 넓어지는 발광소자.
  13. 제11항에 있어서,
    상기 베이스부는 상기 활성층에 가까워질수록 단면적이 작아지는 발광소자.
  14. 제1항에 있어서,
    상기 제1도전형 반도체층은 n형 질화물 반도체층이고, 상기 제2도전형 반도체층은 p형 질화물 반도체층인 발광소자.
  15. 제1항에 있어서,
    상기 제1도전형 반도체층은 p형 질화물 반도체층이고, 상기 제2도전형 반도체층은 n형 질화물 반도체층인 발광소자.
  16. 삭제
  17. 삭제
  18. 제1항에 있어서,
    상기 제1전극 및 복수 개의 제2전극은 회전 대칭인 발광소자.
  19. 제1항에 있어서,
    상기 제1전극 및 복수 개의 제2전극 중 적어도 하나는 강자성체 물질을 갖는 발광소자.
  20. 삭제
  21. 삭제
  22. 복수 개의 공통배선 및 복수 개의 구동배선을 포함하는 패널; 및
    상기 공통배선과 구동배선이 교차하는 영역에 배치되는 복수 개의 발광소자를 포함하고,
    상기 발광소자는,
    제1도전형 반도체층, 상기 제1도전형 반도체층 상에서 이격 배치된 복수 개의 활성층, 및 상기 복수 개의 활성층상에 각각 배치되는 복수 개의 제2도전형 반도체층을 포함하는 발광구조물;
    상기 제1도전형 반도체층에 전기적으로 연결된 제1전극; 및
    상기 복수 개의 제2도전형 반도체층에 각각 전기적으로 연결된 복수 개의 제2전극을 포함하고,
    상기 복수 개의 활성층은 제1활성층 내지 제3활성층을 포함하고,
    상기 제1활성층은 청색 파장대의 광을 방출하고, 상기 제2활성층은 녹색 파장대의 광을 방출하고,
    상기 발광구조물의 상면 및 측면을 커버하는 보호층을 포함하고,
    상기 제1전극은 상기 보호층을 관통하여 상기 제1도전형 반도체층과 전기적으로 연결되고,
    상기 복수 개의 제2전극은 상기 보호층을 관통하여 상기 제2도전형 반도체층과 전기적으로 연결되고,
    상기 보호층은 블랙 카본 또는 그라파이트를 포함하는 표시장치.
  23. 삭제
KR1020160032819A 2016-03-18 2016-03-18 발광소자 및 이를 포함하는 표시장치 KR102462658B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020160032819A KR102462658B1 (ko) 2016-03-18 2016-03-18 발광소자 및 이를 포함하는 표시장치
US16/085,930 US11239394B2 (en) 2016-03-18 2017-03-17 Semiconductor device and display device including the same
PCT/KR2017/002903 WO2017160119A1 (ko) 2016-03-18 2017-03-17 반도체 소자 및 이를 포함하는 표시장치
CN201780018370.XA CN109417082B (zh) 2016-03-18 2017-03-17 半导体器件以及包括半导体器件的显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160032819A KR102462658B1 (ko) 2016-03-18 2016-03-18 발광소자 및 이를 포함하는 표시장치

Publications (2)

Publication Number Publication Date
KR20170108623A KR20170108623A (ko) 2017-09-27
KR102462658B1 true KR102462658B1 (ko) 2022-11-03

Family

ID=60036368

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160032819A KR102462658B1 (ko) 2016-03-18 2016-03-18 발광소자 및 이를 포함하는 표시장치

Country Status (1)

Country Link
KR (1) KR102462658B1 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102650950B1 (ko) 2017-09-29 2024-03-26 서울반도체 주식회사 발광 소자 및 그것을 갖는 표시 장치
CN110121781B (zh) * 2017-11-08 2024-02-23 首尔伟傲世有限公司 包括多个像素的显示用发光二极管单元及具有该显示用发光二极管单元的显示装置
KR102078643B1 (ko) * 2018-04-04 2020-04-07 (주)라이타이저 원칩 타입의 발광 다이오드를 이용한 디스플레이 장치 및 그 제조 방법
KR102113104B1 (ko) * 2018-04-04 2020-05-20 (주)라이타이저 디스플레이 장치 및 그의 제조 방법
KR102073572B1 (ko) * 2018-04-09 2020-02-06 (주)라이타이저 디스플레이 장치 및 그의 제조 방법
KR102054951B1 (ko) * 2018-06-18 2019-12-12 (주)라이타이저 디스플레이 장치 및 서브 마이크로 발광 다이오드 디스플레이의 제조 방법
KR102294101B1 (ko) * 2018-08-09 2021-08-27 (주)라이타이저 디스플레이 장치의 제조 방법
JP7182057B2 (ja) * 2019-02-22 2022-12-02 日亜化学工業株式会社 発光素子の製造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002185044A (ja) * 2001-11-27 2002-06-28 Nichia Chem Ind Ltd 窒化物半導体多色発光素子

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101618771B1 (ko) * 2012-05-10 2016-05-09 광주과학기술원 자성층을 구비한 플립칩형 발광소자 및 그 제조방법
KR20140083488A (ko) * 2012-12-26 2014-07-04 엘지전자 주식회사 반도체 발광 소자를 이용한 디스플레이 장치

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002185044A (ja) * 2001-11-27 2002-06-28 Nichia Chem Ind Ltd 窒化物半導体多色発光素子

Also Published As

Publication number Publication date
KR20170108623A (ko) 2017-09-27

Similar Documents

Publication Publication Date Title
KR102462658B1 (ko) 발광소자 및 이를 포함하는 표시장치
JP7171568B2 (ja) 半導体素子およびこれを含む表示装置
CN109417082B (zh) 半导体器件以及包括半导体器件的显示装置
US10573786B2 (en) Semiconductor light emitting device
US10615311B2 (en) Light emitting device and display comprising same
KR20190090485A (ko) 반도체 발광소자
US8907319B2 (en) Light emitting device package
KR102573587B1 (ko) 반도체 소자 및 이를 포함하는 표시 장치
KR20170139355A (ko) 발광소자 및 이를 포함하는 표시장치
KR102496616B1 (ko) 발광소자 및 이를 포함하는 표시장치
CN108431970B (zh) 发光元件
KR102465400B1 (ko) 발광 소자 및 이의 제조 방법
US20210020807A1 (en) Semiconductor device
KR102639100B1 (ko) 반도체 소자 및 이를 포함하는 표시 장치
KR102458090B1 (ko) 발광 소자
KR20170120962A (ko) 발광소자 및 이를 포함하는 표시장치
KR102584464B1 (ko) 반도체 소자
KR102489464B1 (ko) 발광 소자 및 이의 제조 방법
KR102507444B1 (ko) 발광소자 및 이를 포함하는 디스플레이 장치
US11776448B2 (en) Light emitting diode, manufacturing method of light emitting diode and display device including light emitting diode
KR102462718B1 (ko) 반도체 소자
KR102358689B1 (ko) 발광소자
KR102042444B1 (ko) 발광소자
KR20240033832A (ko) 디스플레이 장치
KR20170124047A (ko) 발광소자 및 이를 포함하는 표시장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant