KR102573587B1 - 반도체 소자 및 이를 포함하는 표시 장치 - Google Patents

반도체 소자 및 이를 포함하는 표시 장치 Download PDF

Info

Publication number
KR102573587B1
KR102573587B1 KR1020160077444A KR20160077444A KR102573587B1 KR 102573587 B1 KR102573587 B1 KR 102573587B1 KR 1020160077444 A KR1020160077444 A KR 1020160077444A KR 20160077444 A KR20160077444 A KR 20160077444A KR 102573587 B1 KR102573587 B1 KR 102573587B1
Authority
KR
South Korea
Prior art keywords
light emitting
type semiconductor
semiconductor layer
layer
light
Prior art date
Application number
KR1020160077444A
Other languages
English (en)
Other versions
KR20170143336A (ko
Inventor
이상열
김청송
문지형
박선우
송준오
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020160077444A priority Critical patent/KR102573587B1/ko
Priority to US16/085,930 priority patent/US11239394B2/en
Priority to PCT/KR2017/002903 priority patent/WO2017160119A1/ko
Priority to CN201780018370.XA priority patent/CN109417082B/zh
Publication of KR20170143336A publication Critical patent/KR20170143336A/ko
Application granted granted Critical
Publication of KR102573587B1 publication Critical patent/KR102573587B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/387—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape with a plurality of electrode regions in direct contact with the semiconductor body and being electrically interconnected by another electrode layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/405—Reflective materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/501—Wavelength conversion elements characterised by the materials, e.g. binder
    • H01L33/502—Wavelength conversion materials
    • H01L33/504—Elements with two or more wavelength conversion materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/12—Light sources with substantially two-dimensional radiating surfaces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED

Abstract

실시 예의 반도체 소자는 제 1 도전형 반도체층, 상기 제 1 도전형 반도체층 상에 이격 배치된 제 1, 제 2 및 제 3 활성층 및 상기 제 1, 제 2 및 제 3 활성층 상에 각각 배치되는 제 2 도전형 반도체층을 포함하여 이루어져 상기 제 1 활성층을 포함하는 제 1 발광부, 상기 제 2 활성층을 포함하는 제 2 발광부 및 상기 제 3 활성층을 포함하는 제 3 발광부를 포함하는 발광 구조물; 상기 제 2 도전형 반도체층 상에 각각 배치된 반사 전극; 상기 제 1 도전형 반도체층과 수직 방향으로 중첩되어, 상기 발광 구조물의 제 1 도전형 반도체층과 전기적으로 접촉된 연결 전극; 상기 발광 구조물 상에 배치되어 상기 제 1 도전형 반도체층의 하부면을 노출시키는 보호층; 상기 반사 전극과 상기 연결 전극을 노출시키도록 상기 보호층에 형성된 복수 개의 관통홀; 상기 관통홀에 형성되어 상기 연결 전극과 전기적으로 연결되는 제 1 전극; 및 상기 관통홀에 형성되어 상기 제 1, 제 2 및 제 3 발광부의 상기 반사 전극과 각각 전기적으로 연결되는 제 2 전극을 포함한다.

Description

반도체 소자 및 이를 포함하는 표시 장치{SEMICONDUCTOR DEVICE AND DISPLAY DEVICE HAVING THEREOF}
실시 예는 반도체 소자 및 이를 포함하는 표시 장치에 관한 것이다.
GaN, AlGaN 등의 화합물을 포함하는 반도체 소자는 넓고 조정이 용이한 밴드 갭 에너지를 가지는 등의 많은 장점을 가져서 발광 소자, 수광 소자 및 각종 다이오드 등으로 다양하게 사용될 수 있다.
특히, 반도체의 3-5족 또는 2-6족 화합물 반도체 물질을 이용한 발광 다이오드(Light Emitting Diode)나 레이저 다이오드(Laser Diode)와 같은 발광 소자는 박막 성장 기술 및 소자 재료의 개발로 적색, 녹색, 청색 및 자외선 등 다양한 색을 구현할 수 있으며, 형광 물질을 이용하거나 색을 조합함으로써 효율이 좋은 백색 광선도 구현이 가능하며, 형광등, 백열등 등 기존의 광원에 비해 저 소비 전력, 반영구적인 수명, 빠른 응답속도, 안전성, 환경 친화성의 장점을 가진다.
뿐만 아니라, 광검출기나 태양 전지와 같은 수광 소자도 반도체의 3-5족 또는 2-6족 화합물 반도체 물질을 이용하여 제작하는 경우 소자 재료의 개발로 다양한 파장 영역의 빛을 흡수하여 광 전류를 생성함으로써 감마선부터 라디오 파장 영역까지 다양한 파장 영역의 빛을 이용할 수 있다. 또한 빠른 응답속도, 안전성, 환경 친화성 및 소자 재료의 용이한 조절의 장점을 가져 전력 제어 또는 초고주파 회로나 통신용 모듈에도 용이하게 이용할 수 있다.
따라서, 반도체 소자는 광 통신 수단의 송신 모듈, LCD(Liquid Crystal Display) 표시 장치의 백라이트를 구성하는 냉음극관(CCFL: Cold Cathode Fluorescence Lamp)을 대체하는 발광 다이오드 백라이트, 형광등이나 백열 전구를 대체할 수 있는 백색 발광 다이오드 조명 장치, 자동차 헤드 라이트 및 신호등 및 Gas나 화재를 감지하는 센서 등에까지 응용이 확대되고 있다. 또한, 반도체 소자는 고주파 응용 회로나 기타 전력 제어 장치, 통신용 모듈에까지 응용이 확대될 수 있다.
최근에는 HD(high definition) 및 대 화면의 표시 장치가 요구되고 있다. 그러나, 복잡한 구성들을 갖는 액정 표시 장치 및 유기 전계 표시 장치는 수율이 낮고 비용은 높아 고화질의 대 화면 표시 장치를 구현하기 어렵다.
실시 예는 칩 레벨의 반도체 소자 및 이를 포함하는 표시 장치를 제공한다.
실시 예의 반도체 소자는 제 1 도전형 반도체층, 상기 제 1 도전형 반도체층 상에 이격 배치된 제 1, 제 2 및 제 3 활성층 및 상기 제 1, 제 2 및 제 3 활성층 상에 각각 배치되는 제 2 도전형 반도체층을 포함하여 이루어져 상기 제 1 활성층을 포함하는 제 1 발광부, 상기 제 2 활성층을 포함하는 제 2 발광부 및 상기 제 3 활성층을 포함하는 제 3 발광부를 포함하는 발광 구조물; 상기 제 2 도전형 반도체층 상에 각각 배치된 반사 전극; 상기 제 1 도전형 반도체층과 수직 방향으로 중첩되어, 상기 발광 구조물의 제 1 도전형 반도체층과 전기적으로 접촉된 연결 전극; 상기 발광 구조물 상에 배치되어 상기 제 1 도전형 반도체층의 하부면을 노출시키는 보호층; 상기 반사 전극과 상기 연결 전극을 노출시키도록 상기 보호층에 형성된 복수 개의 관통홀; 상기 관통홀에 형성되어 상기 연결 전극과 전기적으로 연결되는 제 1 전극; 및 상기 관통홀에 형성되어 상기 제 1, 제 2 및 제 3 발광부의 상기 반사 전극과 각각 전기적으로 연결되는 제 2 전극을 포함한다.
실시 예의 반도체 소자는 제 1 도전형 반도체층, 상기 제 1 도전형 반도체층 상에 이격 배치된 제 1, 제 2 및 제 3 활성층 및 상기 제 1, 제 2 및 제 3 활성층 상에 각각 배치되는 제 2 도전형 반도체층을 포함하여 이루어져 상기 제 1 활성층을 포함하는 제 1 발광부, 상기 제 2 활성층을 포함하는 제 2 발광부 및 상기 제 3 활성층을 포함하는 제 3 발광부를 포함하는 발광 구조물; 상기 제 2 도전형 반도체층 상에 각각 배치된 반사 전극; 상기 발광 구조물 상에 배치되어 상기 반사 전극을 노출시키는 보호층; 상기 제 1 도전형 반도체층에 배치되어, 상기 제 1 도전형 반도체층과 전기적으로 연결되는 제 1 전극;및 상기 관통홀에 형성되어 상기 제 1, 제 2 및 제 3 발광부의 상기 반사 전극과 각각 전기적으로 연결되는 제 2 전극을 포함한다.
실시 예의 반도체 소자는 제 1 도전형 반도체층, 상기 제 1 도전형 반도체층 상에서 이격 배치된 제 1, 제 2 및 제 3 활성층 및 상기 제 1, 제 2 및 제 3 활성층 상에 각각 배치되는 제 2 도전형 반도체층을 포함하여 이루어져 상기 제 1 활성층을 포함하는 제 1 발광부, 상기 제 2 활성층을 포함하는 제 2 발광부 및 상기 제 3 활성층을 포함하는 제 3 발광부를 포함하는 발광 구조물; 상기 발광 구조물의 상기 제 1 도전형 반도체층과 전기적으로 접촉되는 반사 전극; 상기 반사 전극을 사이에 두고 상기 발광 구조물과 수직 방향으로 중첩되는 보호층; 상기 반사 전극을 노출시키도록 상기 보호층에 형성된 관통홀; 상기 관통홀에 형성되어 상기 반사 전극과 전기적으로 접촉되는 제 1 전극; 및 상기 제 1, 제 2 및 제 3 발광부의 상기 제 2 도전형 반도체층과 각각 전기적으로 연결되는 제 2 전극을 포함한다.
실시 예에 따르면, 개별적으로 구동되는 제 1, 제 2, 제 3 발광부를 포함하는 칩 레벨의 발광 소자가 표시 장치의 픽셀로 기능할 수 있다. 이 때, 제 1, 제 2, 제 3 발광부가 픽셀의 각 서브 픽셀로 기능하여, 고해상도의 대형 표시 장치를 구현할 수 있다.
도 1a 및 도 1b는 제 1 실시 예의 발광 소자의 단면도이다.
도 1c는 도 1a의 연결 전극의 평면도이다.
도 2a는 도 1b의 발광 소자가 픽셀 영역마다 배치된 표시 장치의 평면도이다.
도 2b 및 도 2c는 도 2a의 Ⅰ-Ⅰ'의 단면도이다.
도 3a 및 도 3b는 제 1 실시 예의 다른 구조에 따른 발광 소자의 단면도이다.
도 4a 내지 도 4g는 도 1a의 발광 소자의 제조 방법을 나타낸 공정 단면도이다.
도 4h 및 도 4i는 도 3a의 발광 소자의 제조 방법을 나타낸 공정 단면도이다.
도 5a 내지 도 5f는 도 1b의 발광 구조물의 제조 방법을 나타낸 공정 단면도이다.
도 6a 및 도 6b는 제 2 실시 예의 발광 소자의 단면도이다.
도 7a는 제 2 실시 예의 발광 소자가 픽셀 영역마다 배치된 표시 장치의 평면도이다.
도 7b 및 도 7c는 도 7a의 Ⅰ-Ⅰ'의 단면도이다.
도 8a 및 도 8b는 제 2 실시 예의 다른 구조에 따른 발광 소자의 단면도이다.
도 9a 내지 도 9f는 도 6a의 발광 소자의 제조 방법을 나타낸 공정 단면도이다.
도 10a 및 도 10b는 제 3 실시 예의 발광 소자의 단면도이다.
도 11a는 제 3 실시 예의 발광 소자가 픽셀 영역마다 배치된 표시 장치의 평면도이다.
도 11b는 및 도 11c는 도 11a의 Ⅰ-Ⅰ'의 단면도이다.
도 12a 내지 도 12c는 제 3 실시 예의 다른 구조에 따른 발광 소자의 단면도이다.
도 13a 내지 도 13f는 제 3 실시 예의 발광 소자의 제조 방법을 나타낸 공정 단면도이다.
도 14a 및 도 14b는 제 4 실시 예의 발광 소자의 단면도이다.
도 15는 실시 예의 발광 소자가 배치된 패널을 포함하는 이동통신 단말기의 도면이다.
이하 상기의 목적을 구체적으로 실현할 수 있는 본 발명의 실시 예를 첨부한 도면을 참조하여 설명한다.
본 발명에 따른 실시예의 설명에 있어서, 각 element의 "상(위) 또는 하(아래)(on or under)"에 형성되는 것으로 기재되는 경우에 있어, 상(위) 또는 하(아래)(on or under)는 두 개의 element가 서로 직접(directly)접촉되거나 하나 이상의 다른 element가 상기 두 element사이에 배치되어(indirectly) 형성되는 것을 모두 포함한다. 또한 "상(위) 또는 하(아래)(on or under)"으로 표현되는 경우 하나의 element를 기준으로 위쪽 방향뿐만 아니라 아래쪽 방향의 의미도 포함할 수 있다.
반도체 소자는 발광 소자, 수광 소자 등 각종 전자 소자를 포함할 수 있으며, 발광 소자와 수광 소자는 모두 제 1 도전형 반도체층과 활성층 및 제 2 도전형 반도체층을 포함할 수 있다.
본 실시 예에 따른 반도체 소자는 발광 소자일 수 있다.
발광 소자는 전자와 정공이 재결합함으로써 빛을 방출하게 되고, 이 빛의 파장은 물질 고유의 에너지 밴드갭에 의해서 결정된다. 따라서, 방출되는 빛은 상기 물질의 조성에 따라 다를 수 있다.
이하에서는 실시 예의 반도체 소자를 발광 소자로 설명한다.
이하, 첨부된 도면을 참조하여 실시 예의 반도체 소자를 상세히 설명하면 다음과 같다.
도 1a 및 도 1b는 제 1 실시 예의 발광 소자의 단면도이며, 도 1b는 도 1a의 연결 전극의 평면도이다.
도 1a과 같이, 발광 소자(10)는 제 1, 제 2, 제 3 발광부(P1, P2, P3)를 포함하는 발광 구조물(100)과, 제 1, 제 2, 제 3 발광부(P1, P2, P3)를 덮는 보호층(170), 보호층(170)을 관통하여 제 1, 제 2, 제 3 발광부(P1, P2, P3)의 제 1 도전형 반도체층(110)과 전기적으로 연결되는 제 1 전극(194) 및 보호층(170)을 관통하여 제 1, 제 2, 제 3 발광부(P1, P2, P3)의 제 2 도전형 반도체층(130)과 전기적으로 연결되는 제 2 전극(191, 192, 193)을 포함할 수 있다.
발광 소자(10)는 플립 칩 타입으로, 제 1 전극(194)과 제 2 전극(191, 192, 193)은 발광 구조물(100)의 제 2 도전형 반도체층(130)이 배치된 방향에 모두 배치될 수 있다.
발광 구조물(100)은 차례로 적층된 제 1 도전형 반도체층(110), 활성층(120) 및 제 2 도전형 반도체층(130)을 포함하며, 제 2 도전형 반도체층(130)이 활성층(120)을 사이에 두고 제 1 도전형 반도체층(110)과 수직 방향으로 중첩될 수 있다. 실시 예에서는 제 2 도전형 반도체층(130) 상에 활성층(120)이 배치되고, 활성층(120) 상에 제 1 도전형 반도체층(110)이 배치된 것을 도시하였다. 이 때, 제 1, 제 2, 제 3 발광부(P1, P2, P3)의 활성층(120)과 제 2 도전형 반도체층(130)은 서로 분리되도록 배치될 수 있다.
제 1 도전형 반도체층(110)은 Ⅲ-Ⅴ족, Ⅱ-Ⅵ족 등의 화합물 반도체로 구현될 수 있으며, n형 도펀트가 도핑될 수 있다. 제 1 도전형 반도체층(110)은 InxAlyGa1-x-yN(0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질 또는 InxAlyGa1-x-yP(0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질로 형성될 수 있다. 예를 들어, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 중 선택된 물질로 형성될 수 있으나, 이에 한정하지 않는다. n형 도펀트는 Si, Ge, Sn, Se, Te 등에서 선택될 수 있으며, 이에 한정하지 않는다.
활성층(120)은 단일 우물 구조, 다중 우물 구조, 단일 양자 우물 구조, 다중 양자 우물(Multi Quantum Well; MQW) 구조, 양자점 구조 또는 양자선 구조 중 어느 하나의 구조를 가질 수 있으며, 활성층(120)의 구조는 이에 한정하지 않는다. 활성층(120)이 우물 구조로 형성되는 경우, 예컨데, InxAlyGa1 -x- yN (0≤x≤1, 0 ≤y≤1, 0≤x+y≤1)의 조성식을 갖는 우물층과 InaAlbGa1 -a- bN (0≤a≤1, 0 ≤b≤1, 0≤a+b≤1)의 조성식을 갖는 장벽층을 갖는 단일 또는 양자우물구조를 가질 수 있다.
또한, 활성층(120)은 우물층의 조성이 (AlpGa1 -p)qIn1 - qP층(단, 0≤p≤1, 0≤q≤1)일 수 있으며, 장벽층의 조성이 (Alp1Ga1 -p1)q1In1 - q1P층(단, 0≤p1≤1, 0≤q1≤1)일 수 있으나 이에 한정되는 것은 아니다. 예컨대, 활성층(120)은 InGaN/GaN, InGaN/InGaN, GaN/AlGaN, InAlGaN/GaN, GaAs(InGaAs)/AlGaAs, GaP(InGaP)/AlGaP 중 어느 하나 이상의 페어 구조로 형성될 수 있으나 이에 한정되지 않는다. 우물층은 장벽층의 밴드 갭보다 작은 밴드 갭을 갖는 물질로 형성될 수 있다.
활성층(120)은 제 1 도전형 반도체층(110)을 통해서 주입되는 전자(또는 정공)과 제 2 도전형 반도체층(130)을 통해서 주입되는 정공(또는 전자)이 만나는 층이다. 활성층(120)은 전자와 정공이 재결합함에 따라 낮은 에너지 준위로 천이하며, 그에 상응하는 파장을 가지는 빛을 생성할 수 있다. 예를 들어, 제 1, 제 2 및 제 3 발광부(P1, P2, P3)의 활성층(120)은 청색(B) 파장대의 광을 생성할 수 있다.
제 2 도전형 반도체층(130)은 Ⅲ-Ⅴ족, Ⅱ-Ⅵ족 등의 화합물 반도체로 구현될 수 있으며, p형 도펀트가 도핑될 수 있다. 제 2 도전형 반도체층(130)은 InxAlyGa1 -x- yN(0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질 또는 InxAlyGa1-x-yP (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질로 형성될 수 있다. 예를 들어, 제 2 도전형 반도체층(130)은 AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 중 선택된 물질로 형성될 수 있으나 이에 한정하지 않는다. P형 도펀트는 Mg, Zn, Ca, Sr, Ba 등에서 선택될 수 있으며, 이에 한정하지 않는다.
상기와 같은 발광 구조물(100)의 제 1, 제 2 및 제 3 발광부(P1, P2, P3)는 제 1 도전형 반도체층(110)을 통해 청색(B) 파장대의 광이 방출되며, 청색(B) 파장대의 광이 방출되는 방향에 파장 변환층(122)과 청색, 녹색, 적색 컬러 필터(123a, 123b, 123c)가 배치될 수 있다. 실시 예에서는 파장 변환층(122)과 청색, 녹색, 적색 컬러 필터(123a, 123b, 123c)가 제 1 도전형 반도체층(110)을 사이에 두고 활성층(120)과 수직 방향으로 중첩되는 것을 도시하였다.
파장 변환층(122)은 제 1, 제 2 및 제 3 발광부(P1, P2, P3)에서 방출되는 청색(B) 파장대의 광을 흡수하여 백색(White: W) 파장대의 광으로 변환할 수 있다. 이를 위해 파장 변환층(122)은 파장 변환 입자를 포함할 수 있으며, 파장 변환층(122)은 투과성 에폭시 수지, 실리콘 수지, 폴리이미드 수지, 요소 수지, 및 아크릴 수지 등에서 선택된 고분자 수지에 파장 변환 입자가 분산된 구조일 수 있으며, 이에 한정하지 않는다.
파장 변환 입자는 형광체, QD(Quantum Dot) 중 어느 하나 이상을 포함할 수 있다. 이하에서는 파장 변환 입자를 형광체로 설명한다.
형광체는 YAG계, TAG계, Silicate계, Sulfide계 또는 Nitride계 중 어느 하나의 형광 물질이 포함될 수 있으나, 실시 예는 형광체의 종류에 제한되지 않는다. YAG 및 TAG계 형광 물질은 (Y, Tb, Lu, Sc, La, Gd, Sm)3(Al, Ga, In, Si, Fe)5(O, S)12:Ce 중에서 선택될 수 있으며, Silicate계 형광 물질은 (Sr, Ba, Ca, Mg)2SiO4:(Eu, F, Cl) 중에서 선택 사용 가능하다. 또한, Sulfide계 형광 물질은 (Ca,Sr)S:Eu, (Sr,Ca,Ba)(Al,Ga)2S4:Eu 중 선택 가능하며, Nitride계 형광체는 (Sr, Ca, Si, Al, O)N:Eu (예, CaAlSiN4:Eu β-SiAlON:Eu) 또는 Ca-α SiAlON:Eu계인 (Cax,My)(Si,Al)12(O,N)16일 수 있다. 이 때, M은 Eu, Tb, Yb 또는 Er 중 적어도 하나의 물질이며 0.05<(x+y)<0.3, 0.02<x<0.27 and 0.03<y<0.3을 만족하는 형광체 성분 중에서 선택될 수 있다.
상기와 같은 파장 변환층(122)은 제 1 격벽(121)에 의해 제 1, 제 2 및 제 3 발광부(P1, P2, P3)와 수직 방향으로 중첩되는 영역별로 분리될 수 있다. 제 1 격벽(121)은 제 1, 제 2 및 제 3 발광부(P1, P2, P3)에서 방출되는 광의 혼색을 방지할 수 있다. 제 1 격벽(121)은 카본 블랙(carbon black), 그라파이트(Graphite)와 같이 광 흡수물질을 포함할 수도 있으나, 광을 반사하는 반사물질을 포함할 수도 있다. 제 1 격벽(121)의 형성 방법은 특별히 제한되지 않는다. 예를 들어, 제 1 격벽(121)은 포토리소그라피, 임프린팅, 롤투롤 프린팅, 및 잉크젯 프린팅 등을 이용하여 형성할 수 있다.
상기와 같이 파장 변환층(122)에 의해 변환된 백색(W) 파장대의 광은 파장 변환층(122) 상에 제 1, 제 2 및 제 3 발광부(P1, P2, P3) 별로 배치된 청색, 녹색, 적색 컬러 필터(123a, 123b, 123c)에 의해 청색(B), 녹색(G) 및 적색(R) 파장대의 광을 구현할 수 있다.
한편, 도 1b와 같이, 실시 예의 발광 소자(10)는 제 1, 제 2 및 제 3 발광부(P1, P2, P3) 중 적어도 하나의 발광부(P2)의 활성층(120b)이 나머지 발광부(P1, P3)의 활성층(120a)과 상이할 수 있다. 예를 들어, 제 1, 제 3 발광부(P1, P3)의 제 1 활성층(120a)은 청색(B) 파장대의 광을 생성하며, 제 2 발광부(P2)의 제 2 활성층(120b)은 녹색(G) 파장대의 광을 생성할 수 있다. 이 경우, 제 3 발광부(P3)와 수직 방향으로 중첩되는 영역에만 적색 파장 변환층(122R)과 적색 컬러 필터(123c)가 배치될 수 있다. 이 때, 제 3 발광부(P3)와 수직 방향으로 중첩되는 영역에 적색 파장 변환층(122R)만 배치되어도 무방하다. 적색 파장 변환층(122R)은 제 3 발광부(P3)의 제 1 활성층(120a)에서 방출되는 청색(B) 파장대의 광을 흡수하여 적색(R) 파장대의 광으로 변환할 수 있다.
따라서, 상기와 같은 발광 소자(10)는 발광 구조물(100)의 제 1, 제 2 및 제 3 발광부(P1, P2, P3)가 각각 청색(B), 녹색(G) 및 적색(R) 파장대의 광을 구현할 수 있다.
다시, 도 1a를 참조하면, 보호층(170)은 발광 구조물(100)의 측면 및 하부를 덮을 수 있다. 보호층(170)은 PC, PMMA 등의 레진을 포함할 수 있으며, 이에 한정하지 않는다. 또한, 보호층(170)은 SiO2, Si3N4, TiO2, Al2O3, 및 MgO 중 적어도 하나를 포함할 수 있으며, 이에 한정하지 않는다.
보호층(170)은 광반사층 및/또는 광흡수층의 역할을 수행할 수 있으며, 이에 한정하지 않는다. 예를 들어, 보호층(170)은 광반사층의 역할을 수행하기 위해 Al, Ag 등과 같은 금속을 포함하는 광반사 입자를 더 포함할 수 있다. 또한, 보호층(170)은 광흡수층의 역할을 수행하기 위해 카본 블랙(carbon black), 그라파이트(Graphite) 등을 포함할 수 있다.
제 1 전극(194)은 보호층(170)을 관통하여 제 1 도전형 반도체층(110)과 전기적으로 연결될 수 있다. 이 때, 제 1 도전형 반도체층(110)과 제 1 전극(194)은 연결 전극(164)을 통해 전기적으로 연결될 수 있다. 연결 전극(164)은 제 1 도전형 반도체층(110)과 보호층(170) 사이에 배치될 수 있다. 연결 전극(164)은 제 1 도전형 반도체층(110)과 직접 접촉되어, 제 1 전극(194)으로부터 공급되는 캐리어를 제 1, 제 2, 제 3 발광부(P1, P2, P3)의 제 1 도전형 반도체층(110)에 골고루 전달할 수 있다.
연결 전극(164)은 제 1 전극(194)으로부터 공급되는 캐리어를 제 1, 제 2, 제 3 발광부(P1, P2, P3)로 용이하게 전달하기 위해, 제 1, 제 2, 제 3 발광부(P1, P2, P3) 사이에도 배치될 수 있다. 예를 들어, 도 1c와 같이, 연결 전극(164)은 제 1 도전형 반도체층(110)과 보호층(170) 사이에서 일체형으로 형성될 수 있다.
예를 들어, 연결 전극(164)은 제 1 전극(194)과 제 1 도전형 반도체층(110)의 오믹 접촉을 위한 물질일 수 있다. 이 경우, 연결 전극(164)은 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), AZO(Aluminum Zinc Oxide), AGZO(Aluminum Gallium Zinc Oxide), IZTO(Indium Zinc Tin Oxide), IAZO(Indium Aluminum Zinc Oxide), IGZO(Indium Gallium Zinc Oxide), IGTO(Indium Gallium Tin Oxide), ATO(Antimony Tin Oxide), GZO(Gallium Zinc Oxide), IZON(IZO Nitride), ZnO, IrOx, RuOx 및 NiO 등과 같은 투명 전도성 산화물에서 선택될 수 있으며, 이에 한정하지 않는다.
연결 전극(164)은 형성되지 않을 수도 있으며 이 경우 제 1 전극(194)이 제 1 도전형 반도체층(110)에 직접 접촉하여 제 1 전극(194)으로부터 공급되는 캐리어를 제 1, 제 2, 제 3 발광부(P1, P2, P3)의 제 1 도전형 반도체층(110)에 골고루 전달할 수 있다.
제 2 전극(191, 192, 193)은 제 1, 제 2, 제 3 발광부(P1, P2, P3)의 제 2 도전형 반도체층(130)에 각각 연결되어, 제 1, 제 2, 제 3 발광부(P1, P2, P3)에 선택적으로 캐리어를 전달할 수 있다.
제 2 전극(191, 192, 193)은 보호층(170)을 관통하여 복수 개의 반사 전극(161, 162, 163)과 전기적으로 연결될 수 있다. 반사 전극(161, 162, 163)은 제 2 전극(191, 192, 193)과 제 2 도전형 반도체층(130) 사이에 배치될 수 있다. 즉, 반사 전극(161, 162, 163)은 제 2 도전형 반도체층(130)을 사이에 두고 제 1, 제 2, 제 3 발광부(P1, P2, P3)의 활성층(120)과 수직 방향으로 중첩될 수 있다.
반사 전극(161, 162, 163)은 제 1, 제 2, 제 3 발광부(P1, P2, P3)에서 발생한 광을 제 1 도전형 반도체층(110) 방향으로 반사시키기 위한 것일 수 있다. 예를 들어, 반사 전극(161, 162, 163)은 Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au 및 Hf 등과 같이 반사율이 높은 물질을 포함하여 형성되거나, 상기 반사율이 높은 물질과 IZO, IZTO, IAZO, IGZO, IGTO, AZO, ATO 등과 같은 투명 전도성 물질이 혼합되어 형성될 수 있으며, 이에 한정하지 않는다. 또한, 반사 전극(161, 162, 163)은 단층 또는 다층 구조로 형성될 수 있다.
제 1 전극(194)과 제 2 전극(191, 192, 193)은 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), AZO(Aluminum Zinc Oxide), AGZO(Aluminum Gallium Zinc Oxide), IZTO(Indium Zinc Tin Oxide), IAZO(Indium Aluminum Zinc Oxide), IGZO(Indium Gallium Zinc Oxide), IGTO(Indium Gallium Tin Oxide), ATO(Antimony Tin Oxide), GZO(Gallium Zinc Oxide), IZON(IZO Nitride), ZnO, IrOx, RuOx 및 NiO 등에서 선택될 수 있다. 제 1 전극(194)과 제 2 전극(191, 192, 193)은 이에 한정하지 않고 Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf 등에서 선택된 불투명 금속을 더 포함할 수 있으며, 단층 또는 다층 구조로 형성될 수 있다.
상기와 같은 제 1 실시 예의 발광 소자(10)는 표시 장치의 픽셀 영역마다 배치될 수 있다. 실시 예와 같이, 발광 소자(100)가 제 1, 제 2, 제 3 발광부(P1, P2, P3)를 포함하는 경우, 제 1, 제 2, 제 3 발광부(P1, P2, P3)는 독립적으로 발광할 수 있다.
이하, 제 1 실시 예의 발광 소자가 배치된 픽셀을 포함하는 표시 장치를 구체적으로 설명하면 다음과 같다.
도 2a는 도 1a 및 1b의 발광 소자가 픽셀 영역마다 배치된 표시 장치의 평면도이며, 도 2b 및 도 2c는 도 2a의 Ⅰ-Ⅰ'의 단면도이다. 이 때, 도 2b는 도 1a의 발광 소자가 픽셀 영역에 배치된 Ⅰ-Ⅰ'의 단면도이며, 도 2c는 도 1b의 발광 소자가 픽셀 영역에 배치된 Ⅰ-Ⅰ'의 단면도이다.
도 2a 및 도 2b와 같이, 표시 장치는 공통 배선(41)과 구동 배선(42)이 교차하는 영역으로 정의된 복수 개의 픽셀 영역을 포함하는 패널(40), 각 픽셀 영역에 배치된 발광 소자(10), 공통 배선(41)에 구동 신호를 인가하는 제 1 드라이버(30), 구동 배선(42)에 구동 신호를 인가하는 제 2 드라이버(20), 및 제 1 드라이버(30)와 제 2 드라이버(20)를 제어하는 컨트롤러(50)를 포함할 수 있다.
패널(40)에 배치된 제 2 격벽(46)은 각 픽셀 영역에 배치된 발광 소자(10) 사이에 배치되어, 발광 소자(10), 공통 배선(41) 및 구동 배선(42) 등을 지지할 수 있다. 따라서, 패널(44)이 대면적으로 커져도 공통 배선(41) 및 구동 배선(42)의 단선이 방지될 수 있다. 제 2 격벽(46)은 카본 블랙(carbon black), 그라파이트(Graphite) 등과 같은 물질을 포함하여 이루어져, 인접한 픽셀 영역 사이의 빛 샘을 방지할 수 있으며, 이에 한정하지 않는다.
공통 배선(41)은 발광 소자(10)의 제 1 전극(194)과 전기적으로 연결될 수 있다. 그리고, 제 1, 제 2, 제 3 구동 배선(43, 44, 45)은 제 1, 제 2, 제 3 발광부(P1, P2, P3)의 제 2 전극(191, 192, 193)과 각각 전기적으로 연결될 수 있다.
제 1 전극(194)과 제 2 전극(191, 192, 193)이 활성층(120)을 기준으로 모두 발광 소자(10)의 제 2 도전형 반도체층(130)이 배치된 방향에서 노출되므로, 공통 배선(41)과 구동 배선(42)은 적어도 하나의 절연막을 사이에 두고 분리된 구조일 수 있으며, 이에 한정하지 않는다. 실시 예에서는 제 1, 제 2 절연막(1a, 1b)을 도시하였다.
발광 소자(10)는 패널(40)의 픽셀 영역 마다 배치될 수 있다. 연결 전극(164)과 보호층(170)의 하부면 사이의 보호층(170)의 두께(D)는 20㎛ 내지 100㎛일 수 있다. 이 때, 연결 전극(164)과 보호층(170)의 하부면 사이의 보호층(170)의 두께(D)가 100㎛보다 두꺼운 경우 표시 장치의 두께가 증가한다. 반대로 연결 전극(164)과 보호층(170)의 하부면 사이의 보호층(170)의 두께(D)가 20㎛보다 얇은 경우 발광 구조물(100)이 충분한 두께를 갖지 못하여, 발광 구조물(100)의 발광 효율이 저하될 수 있다.
따라서, 하나의 발광 소자(10)가 표시 장치의 픽셀로 기능할 수 있다. 그리고, 발광 소자(10)의 제 1, 제 2, 제 3 발광부(P1, P2, P3)는 제 1, 제 2, 제 3 서브 픽셀로 기능할 수 있다. 예를 들어, 제 1 발광부(P1)는 청색 서브 픽셀로 기능할 수 있고, 제 2 발광부(P2)는 녹색 서브 픽셀로 기능할 수 있으며, 제 3 발광부(P3)는 적색 서브 픽셀로 기능할 수 있다. 따라서, 상기와 같은 하나의 발광 소자(10)에서 방출되는 청색, 녹색 및 적색 파장대의 광을 혼합하여 백색 광을 구현할 수 있다.
한편, 도 2c와 같이 제 1, 제 2 및 제 3 발광부(P1, P2, P3) 중 제 3 발광부(P3)와 수직 방향으로 중첩되는 영역에만 적색 파장 변환층(122R)과 적색 컬러 필터(123c)를 배치하여, 제 3 발광부(P3)에서 발생한 청색(B) 파장대의 광을 적색(R) 파장대의 광으로 변환할 수 있다. 이에 따라, 제 1, 제 2 및 제 3 발광부(P1, P2, P3)가 각각 청색(B), 녹색(G) 및 적색(R) 파장대의 광을 구현할 수 있다.
다시 도 2a를 참조하면, 컨트롤러(50)는 공통 배선(41)과 구동 배선(42)에 선택적으로 전원이 인가되도록 제 1, 제 2 드라이버(30, 20)에 제어 신호를 출력할 수 있다. 이에 따라, 발광 소자(10)의 제 1, 제 2, 제 3 발광부(P1, P2, P3)를 개별적으로 제어할 수 있다.
일반적인 표시 장치는 픽셀의 각 서브 픽셀마다 발광 소자를 개별적으로 배치하거나, 다이 본딩(Die-Bonding) 및 와이어 본딩과 같은 추가적인 패키징 공정을 통해 패키징된 두 개 이상의 발광 소자를 포함하는 발광 소자 패키지를 픽셀에 배치할 수 있다. 따라서, 일반적인 표시 장치는 패키징 면적을 고려해야 하므로, 패널의 전체 면적 중 실제로 발광하는 영역의 면적이 좁아 발광 효율이 낮다.
반면에, 실시 예의 표시 장치는 픽셀 영역에 칩 레벨의 발광 소자(10)가 배치되고, 발광 소자(10)의 제 1, 제 2, 제 3 발광부(P1, P2, P3)가 R, G, B의 제 1, 제 2, 제 3 서브 픽셀로 기능할 수 있다. 따라서, 제 1, 제 2, 제 3 서브 픽셀로 기능하는 제 1, 제 2, 제 3 발광부(P1, P2, P3)를 다이 본딩(Die-Bonding) 및 와이어 본딩과 같은 추가적인 공정으로 패키징할 필요가 없다. 이에 따라, 와이어 본딩 등을 수행할 면적이 제거되어, 발광 소자(10)의 제 1, 제 2, 제 3 발광부(P1, P2, P3) 사이의 간격이 감소할 수 있다. 즉, 서브 픽셀 및 픽셀 영역의 피치 간격이 감소하여 표시 장치의 픽셀 밀도 및 해상도가 향상될 수 있다.
특히, 제 1 전극(194)과 제 2 전극(191, 192, 193)이 발광 구조물(100)과 수직 방향으로 중첩되므로, 실시 예의 반도체 소자는 상술한 패드 영역을 확보할 필요가 없다. 따라서, 발광 효율이 높으며, 상술한 바와 같이 제 1, 제 2, 제 3 발광부(P1, P2, P3) 사이의 간격이 감소되어 발광 소자(10)의 크기를 감소시킬 수 있다.
따라서, 실시 예의 발광 소자(10)를 포함하는 실시 예의 표시 장치는 SD(Standard Definition)급 해상도(760×480), HD(High definition)급 해상도(1180×720), FHD(Full HD)급 해상도(1920×1080), UH(Ultra HD)급 해상도(3480×2160), 또는 UHD급 이상의 해상도(예: 4K(K=1000), 8K 등)로 구현하는데 제약이 없다.
더욱이, 실시 예의 표시 장치는 대각선 크기가 100인치 이상의 전광판이나 TV에도 적용할 수 있다. 이는 상술한 바와 같이 실시 예에 따른 발광 소자(10)가 각 픽셀로 기능하여, 전력 소비가 낮고, 낮은 유지 비용으로 긴 수명을 가질 수 있기 때문이다.
한편, 발광 소자(10)의 제 1, 제 2, 제 3 발광부(P1, P2, P3)의 제 1 도전형 반도체층(110)은 서로 분리되어 배치될 수 있다.
도 3a 및 도 3b는 제 1 실시 예의 다른 구조에 따른 발광 소자의 단면도이다.
도 3a 및 도 3b와 같이, 발광 소자(10)의 제 1, 제 2, 제 3 발광부(P1, P2, P3)의 제 1 도전형 반도체층(110)은 서로 분리되어 배치될 수 있다. 이 때, 제 1, 제 2, 제 3 발광부(P1, P2, P3)의 제 1 도전형 반도체층(110)은 연결 전극(164)을 통해 서로 연결될 수 있다. 상기 도 1b와 같이 연결 전극(164)은 일체형으로 형성되므로 제 1, 제 2, 제 3 발광부(P1, P2, P3)의 제 1 도전형 반도체층(110)이 분리되어 배치더라도, 하나의 제 1 전극(194)을 통해 발광 소자(10)의 제 1, 제 2, 제 3 발광부(P1, P2, P3)에 균일한 캐리어가 공급될 수 있다.
구체적으로, 도 3a와 같이, 연결 전극(164)은 제 1, 제 2, 제 3 발광부(P1, P2, P3)의 제 1 도전형 반도체층(110)을 서로 연결하며, 동시에, 제 1, 제 2, 제 3 발광부(P1, P2, P3)의 제 1 도전형 반도체층(110)과 제 1 전극(194)을 전기적으로 연결할 수 있다. 그리고, 도 3b와 같이, 연결 전극(164)은 보호층(170)에 의해 노출된 제 1, 제 2, 제 3 발광부(P1, P2, P3)의 제 1 도전형 반도체층(110)의 일면에 배치될 수 있다.
연결 전극(164)의 일부는 제 1 전극(194)과 직접 접촉될 수 있으며, 제 1, 제 2, 제 3 발광부(P1, P2, P3)의 제 1 도전형 반도체층(110)을 서로 연결하는 일체형의 연결 전극(164)에 의해 제 1 전극(194)에서 주입되는 캐리어가 제 1, 제 2, 제 3 발광부(P1, P2, P3)에 전달될 수 있다.
따라서, 발광 소자(10)의 제 1, 제 2, 제 3 발광부(P1, P2, P3)의 제 1 도전형 반도체층(110)이 서로 분리되어 배치되더라도, 하나의 공통 배선(도 2a의 41)을 통해 발광 소자(10)의 제 1, 제 2, 제 3 발광부(P1, P2, P3)에 전원을 인가할 수 있다. 그리고, 발광 소자(10)의 제 1, 제 2, 제 3 발광부(P1, P2, P3)에 각각 연결된 구동 배선(도 2a의 42)을 통해 발광 소자(10)의 제 1, 제 2, 제 3 발광부(P1, P2, P3)의 구동을 개별적으로 제어할 수 있다.
도 4a 내지 도 4g는 도 1a의 발광 소자의 제조 방법을 나타낸 공정 단면도이다.
도 4a와 같이, 기판(1) 상에 제 1 도전형 반도체층(110), 활성층(120) 및 제 2 도전형 반도체층(130)을 포함하는 발광 구조물(100)을 형성하고, 발광 구조물(100)의 제 1, 제 2, 제 3 발광부(P1, P2, P3)마다 제 2 도전형 반도체층(130) 상에 배치된 반사 전극(161, 162, 163)을 형성할 수 있다.
기판(1)은 사파이어(Al2O3), SiC, GaAs, GaN, ZnO, Si, GaP, InP 및 Ge 중 선택된 물질로 형성될 수 있으며, 이에 대해 한정하지는 않는다.
도시하지는 않았으나, 제 1 도전형 반도체층(110)과 기판(1) 사이에 버퍼층(미도시)이 더 구비될 수 있다. 버퍼층은 제 1 도전형 반도체층(110), 활성층(120) 및 제 2 도전형 반도체층(130)과 기판(1) 사이의 격자 부정합을 완화할 수 있다. 버퍼층은 Ⅲ족과 Ⅴ족 원소가 결합된 형태이거나 GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN 중에서 어느 하나를 포함할 수 있다. 버퍼층에는 도펀트가 도핑될 수도 있으나, 이에 한정하지 않는다.
제 1 도전형 반도체층(110), 활성층(120) 및 제 2 도전형 반도체층(130)은 유기금속 화학 증착법(Metal Organic Chemical Vapor Deposition; MOCVD), 화학 증착법(Chemical Vapor Deposition; CVD), 플라즈마 화학 증착법(Plasma-Enhanced Chemical Vapor Deposition; PECVD), 분자선 성장법(Molecular Beam Epitaxy; MBE), 수소화물 기상 성장법(Hydride Vapor Phase Epitaxy; HVPE), 스퍼터링(Sputtering) 등의 방법을 이용하여 형성할 수 있으며, 이에 한정하지 않는다.
반사 전극(161, 162, 163)은 Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au 및 Hf 등과 같이 반사율이 높은 물질을 포함하여 형성되거나, 상기 반사율이 높은 물질과 IZO, IZTO, IAZO, IGZO, IGTO, AZO, ATO 등과 같은 투명 전도성 물질이 혼합되어 형성될 수 있으며, 이에 한정하지 않는다. 반사 전극(161, 162, 163)을 형성하는 방법은 스퍼터링, 코팅, 증착 등과 같이 통상적으로 사용되는 전극 형성 방법 중에 선택될 수 있다.
발광 구조물(100)의 제 1, 제 2, 제 3 발광부(P1, P2, P3)은 제 1 도전형 반도체층(110), 활성층(120) 및 제 2 도전형 반도체층(130)이 메사 식각된 구조일 수 있다. 메사 식각에 의해 제 1 도전형 반도체층(110), 활성층(120), 제 2 도전형 반도체층(130)의 일부가 식각될 수 있으며, 반사 전극(161, 162, 163)이 제 1, 제 2, 제 3 발광부(P1, P2, P3)마다 분리되도록 배치될 수 있다.
실시 예에서는 제 1, 제 2, 제 3 발광부(P1, P2, P3)가 제 1 도전형 반도체층(110)의 일부를 공유하며, 제 1 도전형 반도체층(110) 상에 배치된 활성층(120), 제 2 도전형 반도체층(130) 및 반사 전극(161, 162, 163)은 제 1, 제 2, 제 3 발광부(P1, P2, P3)별로 분리된 것을 도시하였다.
도 4b와 같이, 제 1 도전형 반도체층(110)의 일부가 식각된 영역 상에 연결 전극(164)을 형성할 수 있다. 연결 전극(164)은 제 1, 제 2, 제 3 발광부(P1, P2, P3) 사이의 제 1 도전형 반도체층(110) 상에도 형성될 수 있으며, 제 1 도전형 반도체층(110) 상에 배치된 연결 전극(164)은 도 1c와 같이 일체형일 수 있다.
도 4c와 같이, 기판(1) 상에 연결 전극(164), 발광 구조물(100), 반사 전극(161, 162, 163)을 덮도록 보호층(170)을 형성한다. 그리고, 보호층(170)을 선택적으로 제거하여, 제 1, 제 2, 제 3 발광부(P1, P2, P3)에 각각 배치된 제 1, 제 2, 제 3 반사 전극(161, 162, 163) 및 연결 전극(164)의 일부를 노출시키는 관통홀(171)을 형성한다. 연결 전극(164)을 노출시키는 관통홀(171)의 깊이와 제 1, 제 2, 제 3 반사 전극(161, 162, 163)을 노출시키는 관통홀(171)의 깊이는 상이할 수 있다.
도 4d와 같이, 관통홀(171)을 통해 제 1, 제 2, 제 3 발광부(P1, P2, P3)의 제 1, 제 2, 제 3 반사 전극(161, 162, 163)과 각각 접촉되는 제 2 전극(191, 192, 193)을 형성한다. 그리고, 연결 전극(164)과 접촉되는 제 1 전극(194)을 형성할 수 있다.
제 1 전극(194)은 제 1 도전형 반도체층(110) 상에 배치된 연결 전극(164)과 전기적으로 접촉될 수 있으며, 제 1, 제 2, 제 3 발광부(P1, P2, P3)의 제 1 도전형 반도체층(110)은 하나의 제 1 전극(194)과 전기적으로 연결될 수 있다. 그리고, 제 2 전극(191, 192, 193)은 제 1, 제 2, 제 3 발광부(P1, P2, P3)의 제 1, 제 2, 제 3 반사 전극(161, 162, 163)과 각각 접촉될 수 있다.
따라서, 실시 예의 발광 소자는 제 1 전극(194)이 패널(도 2a의 40)의 공통 배선(41)과 전기적으로 연결되어, 발광 소자의 제 1, 제 2, 제 3 발광부(P1, P2, P3)에 전원을 공급하며, 제 1, 제 2, 제 3 발광부(P1, P2, P3)의 제 2 도전형 반도체층(130)과 접촉된 제 2 전극(191, 192, 193)이 패널(도 2a의 40)의 구동 배선(42)과 각각 전기적으로 연결되어, 구동 배선(42)을 제어하여 제 1, 제 2, 제 3 발광부(P1, P2, P3)의 발광을 제어할 수 있다.
도 4e와 같이, 제 2 전극(191, 192, 193) 및 제 1 전극(194)을 덮도록 기판(1) 전면에 포토 레지스트층(410)과 지지층(430)을 포함하는 지지 패드(400)를 형성한 후 기판(1)을 제거할 수 있다. 기판(1)을 제거하는 방법은 특별히 제한되지 않는다. 예를 들어, 기판(1)은 레이저 리프트 오프(Laser Lift Off; LLO) 기술을 이용하여 제거할 수 있다.
도 4f와 같이, 발광 구조물(100)로부터 지지 패드(400)를 제거할 수 있다. 예를 들어, 포토 레지스트층(410)은 스트리퍼 용액에 침지하여 제거할 수 있다. 스트리퍼 용액은 포토 레지스트를 녹일 수 있는 다양한 유/무기 용매를 포함할 수 있다. 포토 레지스트층(410)을 제거하면 발광 구조물(100)로부터 지지층(430)이 분리될 수 있다.
그리고, 도 4g와 같이, 발광 구조물(100)의 활성층(120)에서 발생한 광이 방출되는 방향에 제 1 격벽(121), 파장 변환층(122) 및 컬러 필터(123a, 123b, 123c)를 배치시킬 수 있다. 이에 따라, 제 1, 제 2, 제 3 발광부(P1, P2, P3)를 포함하는 칩 레벨의 발광 소자(10)를 형성할 수 있다.
따라서, 상기와 같은 발광 소자(10)는 발광 구조물(100)의 활성층(120)에서 발생된 청색 파장대의 광이 광이 방출되는 방향에 배치된 파장 변환층(122) 및 청색, 녹색, 적색 컬러 필터(123a, 123b, 123c)를 통해 제 1, 제 2, 제 3 발광부(P1, P2, P3) 별로 청색(B), 녹색(G), 적색(R) 파장대의 광을 구현할 수 있다. 한편, 도시하지는 않았으나, 제 1 발광부(P1)에는 파장 변환층(122) 및 청색 컬러 필터(123a)를 제거하여, 제 3 발광부(P3)의 활성층(120)에서 발생한 청색(B) 파장대의 광을 그대로 방출시킬 수 있다.
상기와 같은 표시 장치는 제 1, 제 2, 제 3 발광부(P1, P2, P3)를 포함하는 칩 레벨의 발광 소자(10)를 픽셀로 사용하므로 와이어가 필요 없어 와이어 본딩과 같은 추가적인 패키징 공정을 생략할 수 있다. 따라서 와이어에 의한 광 간섭을 방지할 수 있다.
더욱이, 제 1, 제 2, 제 3 발광부(P1, P2, P3)의 제 1 도전형 반도체층(110)이 서로 분리되더라도, 제 2 전극(191, 192, 193) 및 제 1 전극(194)이 형성된 보호층(170)을 통해 발광 구조물(100)이 지지될 수 있다. 따라서, 발광 구조물(100)로부터 기판(1)을 제거함으로써, 기판(1)에 의한 광 흡수를 방지할 수 있다.
도 4h 및 도 4i는 도 3a의 발광 소자의 제조 방법을 나타낸 공정 단면도이다.
제 1, 제 2, 제 3 발광부(P1, P2, P3)의 제 1 도전형 반도체층(110)이 서로 분리되어 배치된 도 3a와 같이 발광 소자(10)를 형성하는 방법은 상기 도 4a 내지 도 4e의 단계를 실시한 후, 도 4h 및 도 4i의 단계를 더 실시할 수 있다. 또한, 도시하지는 않았으나, 도 4a와 같이, 제 1 도전형 반도체층(110), 활성층(120) 및 제 2 도전형 반도체층(130)을 메사 식각할 때, 제 1, 제 2, 제 3 발광부(P1, P2, P3) 사이에서 기판(1)의 상부면이 노출되도록 제 1 도전형 반도체층(110)을 제거하여 제 1, 제 2, 제 3 발광부(P1, P2, P3)의 제 1 도전형 반도체층(110)이 분리되어 배치될 수도 있다.
먼저, 도 4h와 같이, 기판(도 4e의 1)이 분리되어 노출된 제 1 도전형 반도체층(110)을 더 제거한다. 이 때, 제 1, 제 2, 제 3 발광부(P1, P2, P3)의 제 1 도전형 반도체층(110)이 분리되어 배치되도록 제 1 도전형 반도체층(110)을 제거할 수 있다. 도 4i와 같이, 발광 구조물(100)로부터 지지 패드(400)를 제거하고, 제 1 격벽(121), 파장 변환층(122) 및 청색, 녹색, 적색 컬러 필터(123a, 123b, 123c)를 배치시킬 수 있다. 이에 따라, 제 1, 제 2, 제 3 발광부(P1, P2, P3)를 포함하는 칩 레벨의 발광 소자(10)를 형성할 수 있다.
상기와 같은 칩 레벨의 발광 소자(10)를 픽셀로 사용하는 표시 장치는 동일한 크기의 액정 표시 장치 및 유기 전계 표시 장치보다 픽셀 밀도가 높아 고해상도의 대형 표시 장치를 구현할 수 있다.
도 5a 내지 도 5f는 도 1b의 발광 구조물의 제조 방법을 나타낸 공정 단면도이다.
도 1b와 같이, 제 1 발광부(P1)와 제 3 발광부(P3)는 동일한 제 1 활성층(120a)을 포함하며, 제 2 발광부(P2)는 제 1 활성층(120a)과 상이한 제 2 활성층(120b)을 포함하는 경우, 기판(1) 상에 발광 구조물(100)을 형성하는 단계, 발광 구조물(100)의 일부 영역을 식각하는 단계 및 식각된 일부 영역에 발광 구조물(100)을 재 성장시키는 단계를 포함할 수 있다.
도 5a와 같이, 기판(1) 상에 제 1 도전형 반도체층(110), 제 1 활성층(120a), 및 제 2 도전형 반도체층(130)을 차례로 형성하여 발광 구조물(100)을 형성할 수 있다. 그리고, 도 5b와 같이, 발광 구조물(100)의 상면에 제 1 마스크(2)를 배치할 수 있다. 제 1 마스크(2)는 발광 구조물(100)의 제 2 발광부(P3)의 제 2 도전형 반도체층(130)의 일부 영역을 노출시킬 수 있다. 이 때, 제 1 마스크(2)에 의해 노출된 제 1 영역(3)은 제 1 활성층(120a)과 상이한 제 2 활성층(120b)을 포함하는 발광 구조물(100)을 형성하기 위한 영역일 수 있다.
이어, 도 5c와 같이, 제 1 마스크(2)에 의해 노출된 영역의 제 1 도전형 반도체층(110), 제 1 활성층(120a), 및 제 2 도전형 반도체층(130)을 제거하여, 하부면에서 제 1 도전형 반도체층(110)이 노출되고, 측면에서 제 1 도전형 반도체층(110), 제 1 활성층(120a), 및 제 2 도전형 반도체층(130)이 노출된 홈(3a)을 형성할 수 있다. 그리고, 도 5d와 같이, 홈(3a)의 측면을 덮도록 제 2 마스크(2a)를 배치할 수 있다. 제 2 마스크(2a)는 후속 공정에 의한 발광 구조물(100)의 손상을 방지하기 위한 것일 수 있다.
이어, 도 5e와 같이, 홈(3a)의 바닥면에서 노출된 제 1 도전형 반도체층(110) 상에서 제 1 도전형 반도체층(110)을 재 성장시킨다. 재 성장한 제 1 도전형 반도체층(110)은 식각되기 이전의 제 1 도전형 반도체층(110)과 물리적인 계면이 생성될 수도 있으나, 반드시 이에 한정되는 것은 아니고 재성장에 의해 계면이 소멸할 수도 있다. 그리고, 재 성장한 제 1 도전형 반도체층(110) 상에 제 2 활성층(120b)을 형성하고, 제 2 활성층(120b) 상에 제 2 도전형 반도체층(130)을 재 성장 시킬 수 있다. 예를 들어, 제 2 활성층(122)은 녹색(G) 파장대의 광을 방출할 수 있으며, 제 1 활성층(120a)은 청색(B) 파장대의 광을 방출할 수 있다.
그리고, 도 5f와 같이, 제 1, 제 2 마스크(2, 2a)를 제거하여 동일한 제 1 활성층(120a)을 포함하는 제 1 발광부(P1)와 제 3 발광부(P3) 및 제 1 활성층(120a)과 상이한 제 2 활성층(120b)을 포함하는 제 2 발광부(P2)를 포함하는 발광 구조물(100)을 형성할 수 있다. 그리고, 제 1, 제 2, 제 3 발광부(P1, P2, P3)마다 발광 구조물(100) 상에 각각 반사 전극(161, 162, 163)을 형성할 수 있다.
이후의 공정은 상기 도 4b 내지 도 4f와 동일하며 기재를 생략할 수 있다. 그리고, 도 1b와 같이, 발광 구조물(100) 상에 제 2 발광부(P2)와 수직 방향으로 중첩되는 영역에만 적색 파장 변환층(122R)과 적색 컬러 필터(123c)를 배치할 수 있다. 이 때, 적색 적색 파장 변환층(122R)만 배치해도 무방하며, 상기와 같이 적색 파장 변환층(122R)과 적색 컬러 필터(123c)를 모두 배치하여 구현되는 적색 파장대의 광의 색 특성을 향상시킬 수 있다.
이하, 제 2 실시 예의 발광 소자를 구체적으로 설명하면 다음과 같다.
도 6a 및 도 6b는 제 2 실시 예의 발광 소자의 단면도이다.
도 6a와 같이, 제 2 실시 예의 발광 소자(10)는 제 1, 제 2, 제 3 발광부(P1, P2, P3)를 포함하는 발광 구조물(200)과, 제 1, 제 2, 제 3 발광부(P1, P2, P3)를 덮는 보호층(270), 발광 구조물(200)의 제 1 도전형 반도체층(210)과 전기적으로 연결되는 제 1 전극(294) 및 보호층(270)을 관통하여 제 1, 제 2, 제 3 발광부(P1, P2, P3)의 제 2 도전형 반도체층(230)과 전기적으로 연결되는 복수 개의 제 2 전극(291, 292, 293)을 포함할 수 있다.
발광 소자(10)는 수직 타입으로, 제 1 전극(294)과 제 2 전극(291, 292, 293)은 발광 구조물(200)을 사이에 두고 서로 반대 방향에 배치될 수 있다. 실시 예에서는 발광 구조물(200)이 제 2 도전형 반도체층(230), 활성층(220) 및 제 1 도전형 반도체층(210)이 차례로 적층되어, 제 2 도전형 반도체층(230) 상에 활성층(220)이 배치되고, 활성층(220) 상에 제 1 도전형 반도체층(210)이 배치된 것을 도시하였다. 제 1 전극(294)은 제 1 도전형 반도체층(210) 상에 배치되어, 제 1 전극(294)은 제 1 도전형 반도체층(210)을 사이에 두고 활성층(220)과 수직 방향으로 중첩되도록 배치되고, 제 2 전극(291, 292, 293)은 제 2 도전형 반도체층(230)을 사이에 두고 활성층(220)과 수직 방향으로 중첩되도록 배치된 것을 도시하였다.
발광 구조물(200)은 제 1 도전형 반도체층(210), 제 1 도전형 반도체층(210) 상에서 이격 배치되어 제 1, 제 2, 제 3 발광부(P1, P2, P3)에 각각 배치된 활성층(220) 및 활성층(220)을 사이에 두고 제 1 도전형 반도체층(210)과 수직 방향으로 중첩되는 제 2 도전형 반도체층(230)을 포함할 수 있다. 제 1, 제 2, 제 3 발광부(P1, P2, P3)는 제 1 도전형 반도체층(210)을 공유하여, 제 1, 제 2, 제 3 발광부(P1, P2, P3)는 제 1 도전형 반도체층(210)을 통해 서로 연결될 수 있다.
상기와 같은 발광 구조물(200)의 제 1, 제 2 및 제 3 발광부(P1, P2, P3)는 동일한 색의 광을 방출할 수 있다. 예를 들어, 발광 구조물(200)의 제 1, 제 2 및 제 3 발광부(P1, P2, P3)는 청색(B) 광을 방출할 수 있다.
상기와 같은 발광 소자(10)는 활성층(220)에서 생성된 청색(B) 파장대의 광이 방출되는 방향에서 제 1 도전형 반도체층(210)과 접촉되는 제 1 전극(294)이 배치되므로, 제 1 전극(294) 상에 바로 컬러 필터와 파장 변환층을 배치하는 경우, 제 1 전극(294)을 후술할 패널의 공통 배선과 전기적으로 접촉시킬 수 없다. 따라서, 발광 소자(10)를 패널에 실장한 후, 컬러 필터와 파장 변환층을 공통 배선 상에 배치할 수 있다.
한편, 도 6b와 같이, 제 1 발광부(P1)와 제 3 발광부(P3)는 동일한 제 1 활성층(220a)을 포함하며, 제 2 발광부(P2)는 제 1 활성층(220a)과 상이한 제 2 활성층(220b)을 포함할 수 있다. 이 때, 제 1 활성층(220a)은 청색(B) 파장대의 광을 생성할 수 있으며, 제 2 활성층(220b)은 녹색(G) 파장대의 광을 생성할 수 있다.
상기와 같은 발광 소자(10)는 표시 장치의 패널에 배치된 후, 발광 구조물(200)의 제 1, 제 2 및 제 3 발광부(P1, P2, P3)는 파장 변환층 및 컬러 필터를 통해 청색(B), 녹색(G) 및 적색(R) 파장대의 광을 구현할 수 있다.
다시 도 6a를 참조하면, 제 1 전극(294)은 보호층(270)에 의해 노출된 발광 구조물(200)의 제 1 도전형 반도체층(210)과 직접 접촉될 수 있다. 예를 들어, 보호층(270)은 발광 구조물(200)의 제 1 도전형 반도체층(210)을 노출시킬 수 있다. 제 1, 제 2, 제 3 발광부(P1, P2, P3)의 제 1 도전형 반도체층(210)은 하나의 제 1 전극(294)과 전기적으로 연결되어, 제 1 전극(294)을 통해 제 1, 제 2, 제 3 발광부(P1, P2, P3)에 전원 신호가 인가될 수 있다. 도 6a에서 제 1 전극(294)이 제 1 도전형 반도체층(210)의 상부면에만 배치된 것으로 되어 있으나 이에 한정하지 않고 제 1 전극(294)은 보호층(270)의 일영역에도 배치될 수 있다.
제 2 전극(291, 292, 293)은 제 1, 제 2, 제 3 발광부(P1, P2, P3)의 제 2 도전형 반도체층(230)과 각각 전기적으로 접속될 수 있다. 예를 들어, 제 2 전극(291, 292, 293)과 제 1, 제 2, 제 3 발광부(P1, P2, P3)의 제 2 도전형 반도체층(230) 사이에는 반사 전극(261, 262, 263)이 배치되어, 제 2 전극(291, 292, 293)은 반사 전극(261, 262, 263)을 통해 제 1, 제 2, 제 3 발광부(P1, P2, P3)의 제 2 도전형 반도체층(230)과 전기적으로 접속될 수 있다. 반사 전극(261, 262, 263)은 제 1, 제 2, 제 3 발광부(P1, P2, P3)에서 발생한 광을 제 1 도전형 반도체층(210) 방향으로 반사시킬 수 있다.
상기와 같은 제 2 실시 예의 발광 소자(10)는 제 1 전극(294)으로부터 제 1, 제 2, 제 3 발광부(P1, P2, P3)에 전원 신호가 인가되며, 제 2 전극(291, 292, 293)을 통해 제 1, 제 2, 제 3 발광부(P1, P2, P3)가 선택적으로 구동되어 발광할 수 있다.
이하, 제 2 실시 예의 발광 소자(10)가 배치된 픽셀을 포함하는 표시 장치를 구체적으로 설명하면 다음과 같다.
도 7a는 제 2 실시 예의 발광 소자가 픽셀 영역마다 배치된 표시 장치의 평면도이며, 도 7b 및 도 7c는 도 7a의 Ⅰ-Ⅰ'의 단면도이다. 이 때, 도 7b는 도 6a의 발광 소자가 픽셀 영역에 배치된 Ⅰ-Ⅰ'의 단면도이며, 도 7c는 도 6b의 발광 소자가 픽셀 영역에 배치된 Ⅰ-Ⅰ'의 단면도이다.
도 7a 및 도 7b와 같이, 표시 장치는 공통 배선(41)과 구동 배선(42)이 교차하는 영역으로 정의된 복수 개의 픽셀 영역을 포함하는 패널(40), 각 픽셀 영역에 배치된 발광 소자(10), 공통 배선(41)에 구동 신호를 인가하는 제 1 드라이버(30), 구동 배선(42)에 구동 신호를 인가하는 제 2 드라이버(20), 및 제 1 드라이버(30)와 제 2 드라이버(20)를 제어하는 컨트롤러(50)를 포함할 수 있다.
패널(40)에 배치된 제 2 격벽(46)은 각 픽셀 영역에 배치된 발광 소자(10) 사이에 배치되어, 발광 소자(10), 공통 배선(41) 및 구동 배선(42) 등을 지지할 수 있다. 따라서, 패널(44)이 대면적으로 커져도 공통 배선(41) 및 구동 배선(42)의 단선이 방지될 수 있다. 제 2 격벽(46)은 카본 블랙(carbon black), 그라파이트(Graphite) 등과 같은 물질을 포함하여 이루어져, 인접한 픽셀 영역 사이의 빛 샘을 방지할 수 있으며, 이에 한정하지 않는다. 더욱이, 파장 변환층(222)과 청색, 녹색, 적색 컬러 필터(223a, 223b, 223c)가 공통 배선(41) 사이에 배치되더라도, 인접한 발광 소자(10) 사이에 배치된 제 2 격벽(46)이 파장 변환층(222)과 청색, 녹색, 적색 컬러 필터(223a, 223b, 223c)를 충분히 지지할 수 있다.
공통 배선(41)은 발광 소자(10)의 제 1 전극(294)과 전기적으로 연결될 수 있다. 그리고, 제 1, 제 2, 제 3 구동 배선(43, 44, 45)은 제 1, 제 2, 제 3 발광부(P1, P2, P3)의 제 2 전극(291, 292, 293)과 각각 연결될 수 있다. 제 1 전극(294)과 제 2 전극(291, 292, 293)이 활성층(220a, 220b)을 기준으로 서로 반대 방향에 배치되므로, 공통 배선(41)은 발광 소자(10) 상부에서 제 1 전극(294)과 전기적으로 연결되며, 제 1, 제 2, 제 3 구동 배선(43, 44, 45; 42)은 발광 소자(10)의 하부에서 제 1, 제 2 및 제 3 발광부(P1, P2, P3)의 제 2 전극(291, 292, 293)과 각각 접촉될 수 있다. 따라서, 공통 배선(41)과 구동 배선(42)의 간섭을 효율적으로 방지할 수 있다.
표시 장치는 컨트롤러(50)가 공통 배선(41)과 구동 배선(42)에 선택적으로 전원이 인가되도록 제 1, 제 2 드라이버(30, 20)에 제어 신호를 출력할 수 있다. 이에 따라, 발광 소자(10)의 제 1, 제 2, 제 3 발광부(P1, P2, P3)를 개별적으로 제어할 수 있다.
예를 들어, 공통 배선(41)을 통해 발광 소자(10)의 제 1, 제 2, 제 3 발광부(P1, P2, P3)에 전원을 공급하며, 제 1, 제 2, 제 3 구동 배선(43, 44, 45; 42)을 제어하여 제 1, 제 2, 제 3 발광부(P1, P2, P3)이 선택적으로 발광할 수 있다.
발광 구조물(200) 상에 공통 배선(41)을 사이에 두고 발광 소자(10)의 제 1, 제 2 및 제 3 발광부(P1, P2, P3)와 수직 방향으로 각각 중첩되도록 파장 변환층(222)과 청색, 녹색, 적색 컬러 필터(223a, 223b, 223c)가 배치될 수 있다. 파장 변환층(222)은 제 1, 제 2 및 제 3 발광부(P1, P2, P3)에서 방출되는 청색 파장대의 광을 백색 파장대의 광으로 변환하기 위한 물질을 포함할 수 있다.
상기와 같은 파장 변환층(222)은 제 1 격벽(221)에 의해 제 1, 제 2 및 제 3 발광부(P1, P2, P3)와 수직 방향으로 중첩되는 영역별로 분리될 수 있다. 제 1 격벽(221)은 제 1, 제 2 및 제 3 발광부(P1, P2, P3)에서 방출되는 광의 혼색을 방지할 수 있다. 제 1 격벽(221)은 카본 블랙(carbon black), 그라파이트(Graphite)와 같이 광 흡수물질을 포함할 수도 있으나, 광을 반사하는 반사물질을 포함할 수도 있다. 제 1 격벽(221)의 형성 방법은 특별히 제한되지 않는다. 예를 들어, 제 1 격벽(221)은 포토리소그라피, 임프린팅, 롤투롤 프린팅, 및 잉크젯 프린팅 등을 이용하여 형성할 수 있다.
상기와 같이 파장 변환층(222)에 의해 변환된 백색 파장대의 광은 파장 변환층(222) 상에 제 1, 제 2 및 제 3 발광부(P1, P2, P3) 별로 배치된 청색, 녹색, 적색 컬러 필터(223a, 223b, 223c)에 의해 청색(B), 녹색(G) 및 적색(R) 파장대의 광을 구현할 수 있다.
한편, 도 7c와 같이, 발광 구조물(200) 상에 공통 배선(41)을 사이에 두고 제 1, 제 2 및 제 3 발광부(P1, P2, P3) 중 제 3 발광부(P3)와 수직 방향으로 중첩되는 영역에만 적색 파장 변환층(222R)과 적색 컬러 필터(223c)를 배치하여, 제 3 발광부(P3)에서 발생한 청색(B) 파장대의 광을 적색(R) 파장대의 광으로 변환할 수 있다. 이에 따라, 제 1, 제 2 및 제 3 발광부(P1, P2, P3)가 각각 청색(B), 녹색(G) 및 적색(R) 파장대의 광을 구현할 수 있다.
한편, 발광 소자(10)의 제 1, 제 2, 제 3 발광부(P1, P2, P3)의 제 1 도전형 반도체층(110)은 분리되어 배치된 구조일 수 있다. 이 때, 제 1, 제 2, 제 3 발광부(P1, P2, P3)의 제 1 도전형 반도체층(110)의 분리는 발광 소자(10)의 제조 공정 시, 기판을 분리하여 노출된 제 1 도전형 반도체층(110)을 더 제거하여 실시될 수 있다.
도 8a 및 도 8b는 제 2 실시 예의 다른 구조에 따른 발광 소자의 단면도이다.
도 8a 및 도 8b와 같이, 제 2 실시 예의 발광 소자(10)의 제 1, 제 2, 제 3 발광부(P1, P2, P3)의 제 1 도전형 반도체층(210)은 서로 분리되어 배치된 구조일 수 있다.
제 1, 제 2, 제 3 발광부(P1, P2, P3)의 제 1 도전형 반도체층(210)을 더 제거하여 제 1, 제 2, 제 3 발광부(P1, P2, P3)의 제 1 도전형 반도체층(210)이 서로 분리되어 배치되더라도, 발광 구조물(200)의 측면 및 하부면을 감싸도록 배치된 보호층(270)을 통해 서로 분리된 제 1, 제 2, 제 3 발광부(P1, P2, P3)를 포함하는 발광 구조물(200)이 지지될 수 있다.
도 8a와 같이, 제 1, 제 2, 제 3 발광부(P1, P2, P3)의 제 1 도전형 반도체층(210)이 하나의 제 1 전극(294)에 연결되거나, 도 8b와 같이, 제 1, 제 2, 제 3 발광부(P1, P2, P3)의 제 1 도전형 반도체층(210) 상에 배치되어 제 1, 제 2, 제 3 발광부(P1, P2, P3)의 제 1 도전형 반도체층(210)과 접촉하는 제 1 전극(294)이 서로 분리되어 배치될 수 있다. 실시 예에서는 제 1 전극(294)이 제 1, 제 2, 제 3 발광부(P1, P2, P3)의 제 1 도전형 반도체층(210)의 상부면에만 배치된 것으로 되어 있으나 이에 한정하지 않고 제 1 전극(294)은 보호층(270)의 일영역에도 배치될 수 있다. 한편, 도 8b의 경우, 제 1, 제 2, 제 3 발광부(P1, P2, P3)의 제 1 도전형 반도체층(210) 상에 각각 배치된 제 1 전극(294)이 하나의 공통 배선(41)에 연결될 수 있다.
따라서, 하나의 공통 배선(도 7a의 41)을 통해 발광 소자(10)의 제 1, 제 2, 제 3 발광부(P1, P2, P3)에 전원을 인가할 수 있으며, 발광 소자(10)의 제 1, 제 2, 제 3 발광부(P1, P2, P3)에 각각 연결된 구동 배선(도 7a의 42)을 통해 발광 소자(10)의 제 1, 제 2, 제 3 발광부(P1, P2, P3)의 구동을 개별적으로 제어할 수 있다.
도 9a 내지 도 9f는 도 6a의 발광 소자의 제조 방법을 나타낸 공정 단면도이다.
도 9a와 같이, 기판(1) 상에 제 1 도전형 반도체층(210), 활성층(220) 및 제 2 도전형 반도체층(230)을 포함하는 발광 구조물(200)을 형성하고, 발광 구조물(200)의 제 1, 제 2, 제 3 발광부(P1, P2, P3)마다 제 2 도전형 반도체층(230) 상에 반사 전극(261, 262, 263)을 형성할 수 있다.
이 때, 발광 구조물(200)의 제 1, 제 2, 제 3 발광부(P1, P2, P3)는 제 1 도전형 반도체층(210), 활성층(220) 및 제 2 도전형 반도체층(230)이 메사 식각된 구조일 수 있다. 메사 식각에 의해 제 1 도전형 반도체층(210), 활성층(220), 제 2 도전형 반도체층(230)의 일부가 식각될 수 있으며, 반사 전극(261, 262, 263)이 제 1, 제 2, 제 3 발광부(P1, P2, P3)마다 분리되도록 배치될 수 있다.
실시 예에서는 제 1, 제 2, 제 3 발광부(P1, P2, P3)가 제 1 도전형 반도체층(210)의 일부를 공유하며, 제 1 도전형 반도체층(210) 상에 배치된 활성층(220), 제 2 도전형 반도체층(230) 및 반사 전극(261, 262, 263)은 제 1, 제 2, 제 3 발광부(P1, P2, P3) 별로 분리된 것을 도시하였다.
도 9b와 같이, 기판(1) 상에 발광 구조물(200), 반사 전극(261, 262, 263)을 덮도록 보호층(270)을 형성하고, 보호층(270)을 선택적으로 제거하여, 제 1, 제 2, 제 3 발광부(P1, P2, P3)에 각각 배치된 제 1, 제 2, 제 3 반사 전극(261, 262, 263)을 노출시키는 관통홀(271)을 형성할 수 있다.
도 9c와 같이, 보호층(270) 상에 관통홀(271)에 의해 노출된 제 1, 제 2, 제 3 발광부(P1, P2, P3)의 제 1, 제 2, 제 3 반사 전극(261, 262, 263)과 각각 접촉되는 제 2 전극(291, 292, 293)을 형성할 수 있다. 즉, 제 2 전극(291, 292, 293)은 제 1, 제 2, 제 3 발광부(P1, P2, P3)의 제 2 도전형 반도체층(230)과 각각 연결될 수 있다.
도 9d와 같이, 제 2 전극(291, 292, 293) 및 보호층(270)을 덮도록 기판(1) 전면에 포토 레지스트층(410)과 지지층(430)을 포함하는 지지 패드(400)를 형성한다. 그리고, 도 9e와 같이, 발광 구조물(200)로부터 기판(1)을 제거할 수 있다. 기판(1)을 제거하는 방법은 특별히 제한되지 않는다. 예를 들어, 기판(1)은 레이저 리프트 오프(Laser Lift Off; LLO) 기술을 이용하여 제거할 수 있다.
한편, 도시하지는 않았으나, 발광 구조물(200)로부터 기판(1)을 분리한 후, 기판(1)이 분리되어 노출된 제 1 도전형 반도체층(210)을 더 제거하여, 도 8a 및 도 8b와 같이, 제 1, 제 2, 제 3 발광부(P1, P2, P3)의 제 1 도전형 반도체층(210)을 서로 분리시킬 수 있다.
또한, 도시하지는 않았으나, 도 9a와 같이, 제 1 도전형 반도체층(210), 활성층(220) 및 제 2 도전형 반도체층(230)을 메사 식각할 때, 제 1, 제 2, 제 3 발광부(P1, P2, P3) 사이에서 기판(1)의 상부면이 노출되도록 제 1 도전형 반도체층(210)을 제거하여 제 1, 제 2, 제 3 발광부(P1, P2, P3)의 제 1 도전형 반도체층(210)이 분리되어 배치될 수도 있다.
이어, 도 9f와 같이, 기판(1)이 제거되어 노출된 발광 구조물(200)의 제 1 도전형 반도체층(210) 상에 제 1 전극(294)을 형성할 수 있다. 그리고, 발광 구조물(200)로부터 지지 패드(400)를 제거할 수 있다. 예를 들어, 포토 레지스트층(410)은 스트리퍼 용액에 침지하여 제거할 수 있다. 스트리퍼 용액은 포토레지스트를 녹일 수 있는 다양한 유/무기 용매를 포함할 수 있다. 포토 레지스트층(410)을 제거하면 발광 구조물(200)로부터 지지층(430) 이 분리될 수 있다. 이에 따라, 제 1, 제 2, 제 3 발광부(P1, P2, P3)를 포함하는 칩 레벨의 발광 소자(10)를 형성할 수 있다.
이하, 제 3 실시 예의 발광 소자를 구체적으로 설명하면 다음과 같다.
도 10a 및 도 10b는 제 3 실시 예의 발광 소자의 단면도이다.
도 10a와 같이, 제 3 실시 예의 발광 소자(10)는 제 1, 제 2, 제 3 발광부(P1, P2, P3)를 포함하는 발광 구조물(300), 발광 구조물(300) 하부에 배치된 보호층(370), 보호층(370)을 관통하여 발광 구조물(300)의 제 1 도전형 반도체층(310)과 전기적으로 연결되는 제 1 전극(394) 및 발광 구조물(300)의 상부면에서 노출된 제 1, 제 2, 제 3 발광부(P1, P2, P3)의 제 2 도전형 반도체층(330)과 전기적으로 연결되는 복수 개의 제 2 전극(361, 362, 363)을 포함할 수 있다.
발광 소자(10)는 수직 타입으로, 제 1 전극(394)과 제 2 전극(361, 362, 363)은 발광 구조물(200)을 사이에 두고 서로 반대 방향에 배치될 수 있다.
발광 구조물(300)은 제 1 도전형 반도체층(310), 활성층(320) 및 제 2 도전형 반도체층(320)이 차례로 적층되어, 제 1 도전형 반도체층(310) 상에 활성층(320)이 배치되고, 활성층(220) 상에 제 2 도전형 반도체층(330)이 배치될 수 있다.
활성층(320)은 제 1 도전형 반도체층(310)상에서 이격 배치되어 제 1, 제 2, 제 3 발광부(P1, P2, P3)에 각각 배치될 수 있다. 그리고, 제 2 도전형 반도체층(330)은 활성층(320)을 사이에 두고 제 1 도전형 반도체층(310)과 수직 방향으로 중첩될 수 있다. 제 1, 제 2, 제 3 발광부(P1, P2, P3)는 제 1 도전형 반도체층(310)을 공유하여, 제 1, 제 2, 제 3 발광부(P1, P2, P3)는 제 1 도전형 반도체층(310)을 통해 서로 연결될 수 있다.
상기와 같은 발광 구조물(300)의 제 1, 제 2 및 제 3 발광부(P1, P2, P3)는 동일한 색의 광을 방출할 수 있다. 예를 들어, 발광 구조물(300)의 제 1, 제 2 및 제 3 발광부(P1, P2, P3)는 청색 광을 방출할 수 있다.
한편, 도 10b와 같이, 제 1 발광부(P1)와 제 3 발광부(P3)는 동일한 제 1 활성층(320a)을 포함하며, 제 2 발광부(P2)는 제 1 활성층(320a)과 상이한 제 2 활성층(320b)을 포함할 수 있다. 이 때, 제 1 활성층(320a)은 청색(B) 파장대의 광을 생성할 수 있으며, 제 2 활성층(320b)은 녹색(G) 파장대의 광을 생성할 수 있다.
상기와 같은 발광 소자(10)는 표시 장치의 패널에 배치된 후, 발광 구조물(300)의 제 1, 제 2 및 제 3 발광부(P1, P2, P3)는 파장 변환층 및 컬러 필터를 통해 청색(B), 녹색(G) 및 적색(R) 파장대의 광을 구현할 수 있다.
다시 도 10a를 참조하면, 제 1 전극(394)은 보호층(370)을 관통하여 발광 구조물(300)과 전기적으로 연결될 수 있다. 보호층(370)과 발광 구조물(300) 사이에 반사 전극(350)이 배치될 수 있으며, 보호층(370)은 반사 전극(350)을 노출시키는 관통홀(371)을 포함하여 이루어져, 관통홀(371)에 의해 노출된 반사 전극(350)과 제 1 전극(394)이 전기적으로 접촉될 수 있다. 반사 전극(350)은 제 1, 제 2, 제 3 발광부(P1, P2, P3)에서 발생한 광을 제 2 도전형 반도체층(310) 방향으로 반사시키기 위한 것일 수 있다. 도 10a에서 반사 전극(350)이 보호층(370)과 제 1 도전형 반도체층(310)이 접하는 면에만 배치된 것으로 도시되어 있으나 이에 한정하지 않으며, 반사 전극(350)은 보호층(370)의 상면 전체에 배치될 수 있으며 이에 한정하지 않는다.
제 2 전극(361, 362, 363)은 제 1, 제 2, 제 3 발광부(P1, P2, P3)의 제 2 도전형 반도체층(310) 상에 배치되어, 제 2 도전형 반도체층(310)과 각각 전기적으로 접속될 수 있다. 제 2 전극(361, 362, 363)은 제 1, 제 2, 제 3 발광부(P1, P2, P3)에서 발생한 광이 청색, 녹색, 적색 컬러 필터(323a, 323b, 323c)가 배치된 방향으로 진행하도록 투명한 물질을 포함할 수 있다. 예를 들어, 제 2 전극(361, 362, 363)은 ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), IZON(IZO Nitride), AGZO(Al-Ga ZnO), IGZO(In-Ga ZnO) 등과 같은 물질을 포함할 수 있으며, 이에 한정하지 않는다.
이하, 제 3 실시 예의 발광 소자가 배치된 픽셀을 포함하는 표시 장치를 구체적으로 설명하면 다음과 같다.
도 11a는 제 3 실시 예의 발광 소자가 픽셀 영역마다 배치된 표시 장치의 평면도이며, 도 11b 및 도 11c는 도 11a의 Ⅰ-Ⅰ'의 단면도이다. 이 때, 도 11b는 도 10a의 발광 소자가 픽셀 영역에 배치된 Ⅰ-Ⅰ'의 단면도이며, 도 11c는 도 10b의 발광 소자가 픽셀 영역에 배치된 Ⅰ-Ⅰ'의 단면도이다.
도 11a 및 도 11b와 같이, 표시 장치는 공통 배선(41)과 구동 배선(42)이 교차하는 영역으로 정의된 복수 개의 픽셀 영역을 포함하는 패널(40), 각 픽셀 영역에 배치된 발광 소자(10), 공통 배선(41)에 구동 신호를 인가하는 제 1 드라이버(30), 구동 배선(42)에 구동 신호를 인가하는 제 2 드라이버(20), 및 제 1 드라이버(30)와 제 2 드라이버(20)를 제어하는 컨트롤러(50)를 포함할 수 있다.
패널(40)에 배치된 제 2 격벽(46)은 각 픽셀 영역에 배치된 발광 소자(10) 사이에 배치되어, 발광 소자(10), 공통 배선(41) 및 구동 배선(42) 등을 지지할 수 있다. 따라서, 패널(44)이 대면적으로 커져도 공통 배선(41) 및 구동 배선(42)의 단선이 방지될 수 있다. 제 2 격벽(46)은 카본 블랙(carbon black), 그라파이트(Graphite) 등과 같은 물질을 포함하여 이루어져, 인접한 픽셀 영역 사이의 빛 샘을 방지할 수 있으며, 이에 한정하지 않는다.
공통 배선(41)은 발광 소자(10)의 제 1 전극(394)과 전기적으로 연결될 수 있다. 그리고, 제 1, 제 2, 제 3 구동 배선(43, 44, 45)은 제 1, 제 2, 제 3 발광부(P1, P2, P3)의 제 2 전극(391, 392, 393)과 각각 연결될 수 있다. 제 1 전극(394)과 제 2 전극(391, 392, 393)이 활성층(320a, 320b)을 기준으로 서로 반대 방향에 배치되므로, 공통 배선(41)은 발광 소자(10) 상부에서 제 1 전극(394)과 전기적으로 연결되며, 제 1, 제 2, 제 3 구동 배선(43, 44, 45; 42)은 발광 소자(10)의 하부에서 제 1, 제 2 및 제 3 발광부(P1, P2, P3)의 제 2 전극(391, 392, 393)과 각각 접속될 수 있다. 따라서, 공통 배선(41)과 구동 배선(42)의 간섭을 효율적으로 방지할 수 있다.
표시 장치는 컨트롤러(50)가 공통 배선(41)과 구동 배선(42)에 선택적으로 전원이 인가되도록 제 1, 제 2 드라이버(30, 20)에 제어 신호를 출력할 수 있다. 이에 따라, 발광 소자(10)의 제 1, 제 2, 제 3 발광부(P1, P2, P3)를 개별적으로 제어할 수 있다. 예를 들어, 공통 배선(41)을 통해 발광 소자(10)의 제 1, 제 2, 제 3 발광부(P1, P2, P3)에 전원을 공급하며, 제 1, 제 2, 제 3 구동 배선(43, 44, 45; 42)을 제어하여 제 1, 제 2, 제 3 발광부(P1, P2, P3)가 선택적으로 발광할 수 있다.
발광 구조물(300) 상에 제 1, 제 2, 제 3 구동 배선(43, 44, 45; 42)을 사이에 두고 발광 소자(10)의 제 1, 제 2 및 제 3 발광부(P1, P2, P3)와 수직 방향으로 각각 중첩되도록 파장 변환층(322)과 청색, 녹색, 적색 컬러 필터(323a, 323b, 223c)가 배치될 수 있다. 파장 변환층(322)은 제 1, 제 2 및 제 3 발광부(P1, P2, P3)에서 방출되는 청색 파장대의 광을 백색 파장대의 광으로 변환하기 위한 물질을 포함할 수 있다.
상기와 같은 파장 변환층(322)은 제 1 격벽(321)에 의해 제 1, 제 2 및 제 3 발광부(P1, P2, P3)와 수직 방향으로 중첩되는 영역별로 분리될 수 있다. 제 1 격벽(321)은 제 1, 제 2 및 제 3 발광부(P1, P2, P3)에서 방출되는 광의 혼색을 방지할 수 있다. 제 1 격벽(321)은 카본 블랙(carbon black), 그라파이트(Graphite)와 같이 광 흡수물질을 포함할 수도 있으나, 광을 반사하는 반사물질을 포함할 수도 있다. 제 1 격벽(321)의 형성 방법은 특별히 제한되지 않는다. 예를 들어, 제 1 격벽(321)은 포토리소그라피, 임프린팅, 롤투롤 프린팅, 및 잉크젯 프린팅 등을 이용하여 형성할 수 있다.
상기와 같이 파장 변환층(322)에 의해 변환된 백색 파장대의 광은 파장 변환층(322) 상에 제 1, 제 2 및 제 3 발광부(P1, P2, P3) 별로 배치된 청색, 녹색, 적색 컬러 필터(323a, 323b, 323c)에 의해 청색(B), 녹색(G) 및 적색(R) 파장대의 광을 구현할 수 있다.
한편, 도 11c와 같이, 발광 구조물(300) 상에 공통 배선(41)을 사이에 두고 제 1, 제 2 및 제 3 발광부(P1, P2, P3) 중 제 3 발광부(P3)와 수직 방향으로 중첩되는 영역에만 적색 파장 변환층(322R)과 적색 컬러 필터(323c)를 배치하여, 제 3 발광부(P3)에서 발생한 청색(B) 파장대의 광을 적색(R) 파장대의 광으로 변환할 수 있다. 이에 따라, 제 1, 제 2 및 제 3 발광부(P1, P2, P3)가 각각 청색(B), 녹색(G) 및 적색(R) 파장대의 광을 구현할 수 있다.
한편, 발광 소자(10)의 제 1, 제 2, 제 3 발광부(P1, P2, P3)의 제 1 도전형 반도체층(310)은 분리되어 배치될 수 있다. 이 때, 제 1, 제 2, 제 3 발광부(P1, P2, P3)의 제 1 도전형 반도체층(310)의 분리는 발광 소자(10)의 제조 공정 시, 기판을 분리하여 노출된 제 1 도전형 반도체층(310)을 더 제거하여 실시될 수 있다.
도 12a 내지 도 12c는 제 3 실시 예의 다른 구조에 따른 발광 소자의 단면도이다.
도 12a 내지 도 12c와 같이, 제 3 실시 예의 발광 소자(10)의 제 1, 제 2, 제 3 발광부(P1, P2, P3)의 제 1 도전형 반도체층(310)은 서로 분리되어 배치될 수 있다. 제 1, 제 2, 제 3 발광부(P1, P2, P3)의 제 1 도전형 반도체층(310)이 서로 분리되어 배치되더라도, 보호층(370)을 통해 발광 구조물(300)의 제 1, 제 2, 제 3 발광부(P1, P2, P3)가 지지될 수 있다.
도 12a와 같이, 발광 구조물(300)과 제 1 전극(394)은 제 1, 제 2, 제 3 발광부(P1, P2, P3)의 제 1 도전형 반도체층(310)과 보호층(370) 사이에 상에 배치된 반사 전극(350)을 통해 전기적으로 연결될 수 있다. 또한, 도 12b와 같이, 반사 전극(350) 역시 제 1, 제 2, 제 3 발광부(P1, P2, P3)의 제 1 도전형 반도체층(310)와 같이 분리될 수 있다. 이 경우, 제 1, 제 2, 제 3 발광부(P1, P2, P3)의 제 1 도전형 반도체층(310)과 각각 접촉되는 반사 전극(350)이 제 1 전극(394)과 전기적으로 연결될 수 있다.
또한, 도 12c와 같이, 제 1 전극(394)이 제 1, 제 2, 제 3 발광부(P1, P2, P3)에 각각 접촉되도록 분리되어 배치될 수 있다. 이 경우, 제 1 전극(394)은 발광 구조물(300)의 하부면에서 노출된 제 1, 제 2, 제 3 발광부(P1, P2, P3)의 반사 전극(350)과 각각 접속될 수 있다. 도 12c와 같이, 제 1 전극(394)이 분리되어 배치되더라도, 제 1, 제 2, 제 3 발광부(P1, P2, P3)의 제 1 전극(394)은 하나의 공통 배선(41)에 연결될 수 있다.
따라서, 제 1, 제 2, 제 3 발광부(P1, P2, P3)의 제 1 도전형 반도체층(310)이 분리되어 배치되더라도, 제 1 전극(394)과 전기적으로 연결되는 하나의 공통 배선(도 10a의 41)을 통해 발광 소자(10)의 제 1, 제 2, 제 3 발광부(P1, P2, P3)에 전원을 인가할 수 있으며, 발광 소자(10)의 제 1, 제 2, 제 3 발광부(P1, P2, P3)에 각각 연결된 구동 배선(도 10a의 42)을 통해 발광 소자(10)의 제 1, 제 2, 제 3 발광부(P1, P2, P3)의 구동을 개별적으로 제어할 수 있다.
도 13a 내지 도 13f는 제 3 실시 예의 발광 소자의 제조 방법을 나타낸 공정 단면도이다.
도 13a와 같이, 기판(1) 상에 제 1 도전형 반도체층(310), 활성층(320) 및 제 2 도전형 반도체층(330)을 포함하는 발광 구조물(300)을 형성하고, 발광 구조물(300)의 제 1, 제 2, 제 3 발광부(P1, P2, P3)마다 제 2 도전형 반도체층(330) 상에 반사 전극(361, 362, 363)을 형성할 수 있다.
이 때, 발광 구조물(300)의 제 1, 제 2, 제 3 발광부(P1, P2, P3)는 제 1 도전형 반도체층(310), 활성층(320) 및 제 2 도전형 반도체층(330)이 메사 식각된 구조일 수 있다. 메사 식각에 의해 제 1 도전형 반도체층(310), 활성층(320), 제 2 도전형 반도체층(330)의 일부가 식각될 수 있으며, 반사 전극(361, 362, 363)이 제 1, 제 2, 제 3 발광부(P1, P2, P3)마다 분리되도록 배치될 수 있다.
실시 예에서는 제 1, 제 2, 제 3 발광부(P1, P2, P3)가 제 1 도전형 반도체층(310)의 일부를 공유하며, 제 1 도전형 반도체층(310) 상에 배치된 활성층(220), 제 2 도전형 반도체층(330) 및 반사 전극(361, 362, 363)은 제 1, 제 2, 제 3 발광부(P1, P2, P3) 별로 분리된 것을 도시하였다.
이어, 도 13b와 같이, 제 2 전극(361, 362, 363) 및 발광 구조물(300)을 덮도록 기판(1) 전면에 포토 레지스트층(410)과 지지층(430)을 포함하는 지지 패드(400)를 형성한 후 발광 구조물(300)로부터 기판(1)을 분리할 수 있다. 기판(1)을 분리하는 방법은 특별히 제한되지 않는다. 예를 들어, 기판(1)은 레이저 리프트 오프(Laser Lift Off; LLO) 기술을 이용하여 발광 구조물(300)로부터 분리할 수 있다.
한편, 도시하지는 않았으나, 발광 구조물(300)로부터 기판(1)을 분리한 후, 기판(1)이 분리되어 노출된 제 1 도전형 반도체층(310)을 더 제거하여, 도 12a 내지 도 12c와 같이, 제 1, 제 2, 제 3 발광부(P1, P2, P3)의 제 1 도전형 반도체층(310)을 서로 분리시킬 수 있다.
또한, 도시하지는 않았으나, 도 13a와 같이, 제 1 도전형 반도체층(310), 활성층(320) 및 제 2 도전형 반도체층(330)을 메사 식각할 때, 제 1, 제 2, 제 3 발광부(P1, P2, P3) 사이에서 기판(1)의 상부면이 노출되도록 제 1 도전형 반도체층(310)을 제거하여 제 1, 제 2, 제 3 발광부(P1, P2, P3)의 제 1 도전형 반도체층(310)이 분리되어 배치될 수도 있다.
그리고, 도 13c와 같이, 기판(1)이 분리되어 노출된 발광 구조물(300)의 제 1 도전형 반도체층(310) 상에 반사 전극(350)을 형성할 수 있다. 도 13d와 같이, 반사 전극(350) 상에 보호층(370)을 형성하고, 보호층(370)을 선택적으로 제거하여, 제 1, 제 2, 제 3 발광부(P1, P2, P3)와 수직 방향으로 중첩되는 영역의 반사 전극(350)을 노출시키는 관통홀(371)을 형성한다. 그리고, 도 13e와 같이, 보호층(370) 상에 관통홀(371)을 통해 노출된 반사 전극(350)과 전기적으로 접촉하는 제 1 전극(394)을 형성할 수 있다.
이어, 도 13f와 같이, 발광 구조물(300)로부터 지지 패드(400)를 제거할 수 있다. 예를 들어, 포토 레지스트층(410)은 스트리퍼 용액에 침지하여 제거할 수 있다. 스트리퍼 용액은 포토레지스트를 녹일 수 있는 다양한 유/무기 용매를 포함할 수 있다. 포토 레지스트층(410)을 제거하면 발광 구조물(300)로부터 지지층(430) 역시 제거될 수 있다. 이에 따라, 제 1, 제 2, 제 3 발광부(P1, P2, P3)를 포함하는 칩 레벨의 발광 소자(10)를 형성할 수 있다. 한편, 반사 전극(350) 상에 바로 제 1 전극(394)을 형성할 수도 있다.
도 14a 및 도 14b는 제 4 실시 예의 발광 소자의 단면도이다.
도 14a와 같이, 제 4 실시 예의 발광 소자(10)의 제 1, 제 2, 제 3 발광부(P1, P2, P3)의 제 1 도전형 반도체층(510)은 서로 분리되어 배치될 수 있으며, 제 1, 제 2, 제 3 발광부(P1, P2, P3)의 제 1 도전형 반도체층(510)에 각각 접촉된 제 1 전극(591, 592, 593)이 서로 다른 구동 배선(45, 44, 43)에 접촉될 수 있다. 이 경우, 구동 배선(45, 44, 43)을 통해 발광 소자(10)의 제 1, 제 2, 제 3 발광부(P1, P2, P3)의 구동을 개별적으로 제어할 수 있다.
그리고, 제 1, 제 2, 제 3 발광부(P1, P2, P3)에 전원을 공급하는 패널의 공통 배선(41)은 제 2 전극(594)를 통해 제 1, 제 2, 제 3 발광부(P1, P2, P3)에 공급되며, 제 1, 제 2, 제 3 발광부(P1, P2, P3)의 제 2 도전형 반도체층(530)과 접촉되는 제 2 전극(594)은 서로 분리되어 배치될 수 있다.
구체적으로, 제 2 전극(594)은 발광 구조물(500)의 하부면에 배치되어 제 1, 제 2, 제 3 발광부(P1, P2, P3)의 반사 전극(561, 562, 563)과 각각 접촉되도록 분리되어 배치될 수 있다. 이 경우, 제 1, 제 2, 제 3 발광부(P1, P2, P3)의 반사 전극(561, 562, 563)에 각각 접촉된 서로 다른 제 2 전극(594)은 하나의 공통 배선(41)에 연결될 수 있다.한편, 도 14b와 같이, 제 1, 제 2, 제 3 발광부(P1, P2, P3)의 반사 전극(561, 562, 563)은 하나의 제 2 전극(594)과 접촉되어, 제 1, 제 2, 제 3 발광부(P1, P2, P3)의 반사 전극(561, 562, 563)은 제 2 전극(594)를 통해 전기적으로 연결될 수 있다.
상술한 바와 같이, 실시 예의 발광 소자(10)는 개별적으로 구동되는 제 1, 제 2, 제 3 발광부(P1, P2, P3)를 포함하여 이루어져, 칩 레벨의 발광 소자(10)가 표시 장치의 각 픽셀로 기능할 수 있다. 이 때, 제 1, 제 2, 제 3 발광부(P1, P2, P3)가 픽셀의 각 서브 픽셀로 기능할 수 있다. 따라서, 고해상도의 표시 장치를 구현할 수 있다.
상술한 발광 소자는 전광판이나 이동통신 단말기에 적용되어 화상을 구현하거나, 신호등, 차량 전조등 등에 적용될 수 있다.
도 15는 실시 예의 발광 소자가 배치된 패널을 포함하는 이동통신 단말기의 도면이다.
도 15와 같이, 이동통신 단말기(1)는 영상을 표시하는 화면(2) 및 화면(2)을 감싸는 케이스(3)를 포함할 수 있다. 화면(2)은 패널을 포함하며, 패널의 각 픽셀에는 상술한 발광 소자(10)가 배치될 수 있다.또한, 상술한 발광 소자는 발광 소자 패키지로 구성되어 조명 시스템의 광원으로 사용될 수 있으며, 예를 들어 영상 표시 장치의 광원이나 조명 장치 등의 광원으로 사용될 수 있다.
영상 표시 장치의 백라이트 유닛으로 사용될 때 에지 타입의 백라이트 유닛으로 사용되거나 직하 타입의 백라이트 유닛으로 사용될 수 있고, 조명 장치의 광원으로 사용될 때 등기구나 벌브 타입으로 사용될 수도 있으며, 또한 이동 단말기의 광원으로 사용될 수도 있다.
발광 소자는 상술한 발광 다이오드 외에 레이저 다이오드가 있다.
레이저 다이오드는, 발광 소자와 동일하게, 상술한 구조의 제 1 도전형 반도체층과 활성층 및 제 2 도전형 반도체층을 포함할 수 있다. 그리고, p-형의 제 1 도전형 반도체와 n-형의 제 2 도전형 반도체를 접합시킨 뒤 전류를 흘러주었을 때 빛이 방출되는 electro-luminescence(전계발광) 현상을 이용하나, 방출되는 광의 방향성과 위상에서 차이점이 있다. 즉, 레이저 다이오드는 여기 방출(stimulated emission)이라는 현상과 보강간섭 현상 등을 이용하여 하나의 특정한 파장(단색광, monochromatic beam)을 가지는 빛이 동일한 위상을 가지고 동일한 방향으로 방출될 수 있으며, 이러한 특성으로 인하여 광통신이나 의료용 장비 및 반도체 공정 장비 등에 사용될 수 있다.
수광 소자로는 빛을 검출하여 그 강도를 전기 신호로 변환하는 일종의 트랜스듀서인 광 검출기(photodetector)를 예로 들 수 있다. 이러한 광 검출기로서, 광전지(실리콘, 셀렌), 광도전 소자(황화 카드뮴, 셀렌화 카드뮴), 포토 다이오드(예를 들어, visible blind spectral region이나 true blind spectral region에서 피크 파장을 갖는 PD), 포토 트랜지스터, 광전자 증배관, 광전관(진공, 가스 봉입), IR(Infra-Red) 검출기 등이 있으나, 실시 예는 이에 국한되지 않는다.
또한, 광검출기와 같은 반도체 소자는 일반적으로 광변환 효율이 우수한 직접 천이 반도체(direct bandgap semiconductor)를 이용하여 제작될 수 있다. 또는, 광검출기는 구조가 다양하여 가장 일반적인 구조로는 p-n 접합을 이용하는 pin형 광검출기와, 쇼트키접합(Schottky junction)을 이용하는 쇼트키형 광검출기와, MSM(Metal Semiconductor Metal)형 광검출기 등이 있다.
포토 다이오드(Photodiode)는 발광소자와 동일하게, 상술한 구조의 제 1 도전형 반도체층과 활성층 및 제 2 도전형 반도체층을 포함할 수 있고, pn접합 또는 pin 구조로 이루어진다. 포토 다이오드는 역바이어스 혹은 제로바이어스를 가하여 동작하게 되며, 광이 포토 다이오드에 입사되면 전자와 정공이 생성되어 전류가 흐른다. 이때 전류의 크기는 포토 다이오드에 입사되는 광의 강도에 거의 비례할 수 있다.
광전지 또는 태양 전지(solar cell)는 포토 다이오드의 일종으로, 광을 전류로 변환할 수 있다. 태양 전지는, 발광소자와 동일하게, 상술한 구조의 제 1 도전형 반도체층과 활성층 및 제 2 도전형 반도체층을 포함할 수 있다.
또한, p-n 접합을 이용한 일반적인 다이오드의 정류 특성을 통하여 전자 회로의 정류기로 이용될 수도 있으며, 초고주파 회로에 적용되어 발진 회로 등에 적용될 수 있다.
또한, 상술한 반도체 소자는 반드시 반도체로만 구현되지 않으며 경우에 따라 금속 물질을 더 포함할 수도 있다. 예를 들어, 수광 소자와 같은 반도체 소자는 Ag, Al, Au, In, Ga, N, Zn, Se, P, 또는 As 중 적어도 하나를 이용하여 구현될 수 있으며, p형이나 n형 도펀트에 의해 도핑된 반도체 물질이나 진성 반도체 물질을 이용하여 구현될 수도 있다.
이상에서 실시 예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시 예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
10: 발광 소자
100, 200, 300, 500: 발광 구조물
110, 210, 310, 510: 제 1 도전형 반도체층
120, 220, 320, 520: 활성층
120a: 제 1 활성층
120b: 제 2 활성층
121, 221, 321: 제 1 격벽
122, 222, 322: 파장 변환층
122R, 222R, 322R: 적색 파장 변환층
123a, 223a, 323a: 청색 컬러 필터
123b, 223b, 323b: 녹색 컬러 필터
123c, 223c, 323c: 적색 컬러 필터
130, 230, 330, 510: 제 2 도전형 반도체층
161, 162, 163, 350: 반사 전극
164: 연결 전극
170, 270, 370, 570: 보호층
191, 192, 193, 291, 292, 293, 361, 362, 363, 594: 제 2 전극
194, 294, 394, 591, 592, 593: 제 1 전극

Claims (20)

  1. 제 1 도전형 반도체층, 상기 제 1 도전형 반도체층 상에서 이격 배치된 제 1, 제 2 및 제 3 활성층 및 상기 제 1, 제 2 및 제 3 활성층 상에 각각 배치되는 제 2 도전형 반도체층을 포함하여 이루어져 상기 제 1 활성층을 포함하는 제 1 발광부, 상기 제 2 활성층을 포함하는 제 2 발광부 및 상기 제 3 활성층을 포함하는 제 3 발광부를 포함하는 발광 구조물;
    상기 발광 구조물의 상기 제 1 도전형 반도체층과 전기적으로 접촉되는 반사 전극;
    상기 반사 전극을 사이에 두고 상기 발광 구조물과 수직 방향으로 중첩되는 보호층;
    상기 반사 전극을 노출시키도록 상기 보호층에 형성된 관통홀;
    상기 관통홀에 형성되어 상기 반사 전극과 전기적으로 접촉되는 제 1 전극; 및
    상기 제 1, 제 2 및 제 3 발광부의 상기 제 2 도전형 반도체층과 각각 전기적으로 연결되는 제 2 전극을 포함하는 반도체 소자.
  2. 제 1 항에 있어서,
    상기 제 1, 제 2 및 제 3 발광부는 상기 제 1 도전형 반도체층을 공유하거나 상기 제 1, 제 2 및 제 3 발광부의 상기 제 1 도전형 반도체층이 서로 분리되도록 배치된 반도체 소자.
  3. 제 1 항에 있어서,
    상기 제 1, 제 2 및 제 3 활성층이 모두 청색 파장대의 광을 생성하거나,
    상기 제 2 활성층은 녹색 파장대의 광을 생성하고, 상기 제 1, 제 3 활성층은 청색 파장대의 광을 생성하는 반도체 소자.
  4. 제 1 항에 있어서,
    상기 제 1 전극은 상기 발광 구조물의 상기 제 1, 제 2 및 제 3 활성층을 기준으로 상기 제 1 도전형 반도체층이 배치된 방향에 배치되고,
    상기 제 2 전극은 상기 발광 구조물의 상기 제 1, 제 2 및 제 3 활성층을 기준으로 상기 제 2 도전형 반도체층이 배치된 방향에 배치된 반도체 소자.
  5. 제 1 항에 있어서,
    상기 제 1, 제 2 및 제 3 발광부의 상기 제 1 도전형 반도체층과 접촉하는 상기 반사 전극은 서로 분리되어 배치된 반도체 소자.
  6. 제 1 항에 있어서,
    상기 제 1, 제 2 및 제 3 발광부의 상기 반사 전극과 접촉하는 상기 제 1 전극은 일체형인 반도체 소자.
  7. 제 1 항에 있어서,
    상기 제 1, 제 2 및 제 3 발광부의 상기 반사 전극과 접촉하는 상기 제 1 전극은 서로 분리되어 배치된 반도체 소자.
  8. 제 1 항 내지 제 7 항 중 어느 한 항의 반도체 소자를 포함하는 표시 장치.
  9. 제 8 항에 있어서,
    복수 개의 공통 배선과 복수 개의 구동 배선이 교차하여 정의된 복수 개의 픽셀 영역을 포함하는 패널을 포함하며,
    상기 픽셀 영역마다 상기 반도체 소자가 배치되어 상기 제 1, 제 2 및 제 3 발광부가 각각 청색, 녹색 및 적색 파장대의 광을 방출하는 제 1, 제 2 및 제 3 서브 픽셀인 표시 장치.
  10. 삭제
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
  15. 삭제
  16. 삭제
  17. 삭제
  18. 삭제
  19. 삭제
  20. 삭제
KR1020160077444A 2016-03-18 2016-06-21 반도체 소자 및 이를 포함하는 표시 장치 KR102573587B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020160077444A KR102573587B1 (ko) 2016-06-21 2016-06-21 반도체 소자 및 이를 포함하는 표시 장치
US16/085,930 US11239394B2 (en) 2016-03-18 2017-03-17 Semiconductor device and display device including the same
PCT/KR2017/002903 WO2017160119A1 (ko) 2016-03-18 2017-03-17 반도체 소자 및 이를 포함하는 표시장치
CN201780018370.XA CN109417082B (zh) 2016-03-18 2017-03-17 半导体器件以及包括半导体器件的显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160077444A KR102573587B1 (ko) 2016-06-21 2016-06-21 반도체 소자 및 이를 포함하는 표시 장치

Publications (2)

Publication Number Publication Date
KR20170143336A KR20170143336A (ko) 2017-12-29
KR102573587B1 true KR102573587B1 (ko) 2023-09-01

Family

ID=60939140

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160077444A KR102573587B1 (ko) 2016-03-18 2016-06-21 반도체 소자 및 이를 포함하는 표시 장치

Country Status (1)

Country Link
KR (1) KR102573587B1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110112123A (zh) * 2018-02-01 2019-08-09 晶元光电股份有限公司 发光装置及其制造方法
KR102294101B1 (ko) * 2018-08-09 2021-08-27 (주)라이타이저 디스플레이 장치의 제조 방법
KR102173094B1 (ko) * 2019-08-05 2020-11-03 (주)라이타이저 디스플레이 장치의 제조 방법 및 디스플레이 장치
KR102203639B1 (ko) * 2019-08-26 2021-01-15 (주)라이타이저 디스플레이 장치의 제조 방법 및 디스플레이 장치
KR102330452B1 (ko) * 2021-06-25 2021-11-24 (주)우창 중장비 시트용 더블락킹 리클라이너

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015008329A (ja) * 2014-09-09 2015-01-15 株式会社東芝 半導体発光装置及びその製造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101926361B1 (ko) * 2012-06-13 2018-12-07 삼성전자주식회사 반도체 발광소자, 발광장치 및 반도체 발광소자 제조방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015008329A (ja) * 2014-09-09 2015-01-15 株式会社東芝 半導体発光装置及びその製造方法

Also Published As

Publication number Publication date
KR20170143336A (ko) 2017-12-29

Similar Documents

Publication Publication Date Title
CN109417082B (zh) 半导体器件以及包括半导体器件的显示装置
CN109075232B (zh) 半导体元件封装
KR102573587B1 (ko) 반도체 소자 및 이를 포함하는 표시 장치
KR102573586B1 (ko) 표시 장치 및 이의 제조 방법
CN103094300A (zh) 发光器件
KR20180058564A (ko) 반도체 소자 및 이를 포함하는 반도체 소자 패키지
KR20170129009A (ko) 반도체 소자
KR102434368B1 (ko) 반도체 소자
KR20200021798A (ko) 반도체 소자
KR102437784B1 (ko) 반도체 소자
KR102537073B1 (ko) 반도체 소자 패키지
KR102403821B1 (ko) 반도체 소자
KR102510006B1 (ko) 반도체 소자
KR102623610B1 (ko) 반도체 소자 및 이를 갖는 발광소자 패키지
KR102507444B1 (ko) 발광소자 및 이를 포함하는 디스플레이 장치
KR102411948B1 (ko) 반도체 소자
KR102657311B1 (ko) 반도체 소자
KR20170124283A (ko) 반도체 소자 패키지
KR102468809B1 (ko) 반도체 소자
KR102385938B1 (ko) 반도체 소자 패키지
KR102501208B1 (ko) 반도체 소자 및 이를 포함하는 반도체 소자 제조방법
KR102417710B1 (ko) 반도체 소자 패키지 및 그 제조 방법
KR102388795B1 (ko) 반도체 소자 및 이를 포함하는 반도체 소자 제조방법
KR20180090529A (ko) 반도체 소자 패키지
KR102656815B1 (ko) 반도체 소자

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant