KR102468809B1 - 반도체 소자 - Google Patents

반도체 소자 Download PDF

Info

Publication number
KR102468809B1
KR102468809B1 KR1020180003896A KR20180003896A KR102468809B1 KR 102468809 B1 KR102468809 B1 KR 102468809B1 KR 1020180003896 A KR1020180003896 A KR 1020180003896A KR 20180003896 A KR20180003896 A KR 20180003896A KR 102468809 B1 KR102468809 B1 KR 102468809B1
Authority
KR
South Korea
Prior art keywords
electrode
layer
disposed
intermediate layer
area
Prior art date
Application number
KR1020180003896A
Other languages
English (en)
Other versions
KR20190085706A (ko
Inventor
박용남
Original Assignee
쑤저우 레킨 세미컨덕터 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 filed Critical 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드
Priority to KR1020180003896A priority Critical patent/KR102468809B1/ko
Publication of KR20190085706A publication Critical patent/KR20190085706A/ko
Application granted granted Critical
Publication of KR102468809B1 publication Critical patent/KR102468809B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

실시 예는, 제1 도전형 반도체층, 제2 도전형 반도체층, 상기 제1 도전형 반도체층과 제2 도전형 반도체층 사이에 배치되는 활성층을 포함하는 반도체 구조물, 상기 제1 도전형 반도체층 상에 배치되는 제1패드를 포함하는 제1전극, 상기 제2 도전형 반도체층 상에 배치되는 제2패드를 포함하는 제2전극, 상기 제1전극, 상기 제2전극, 및 상기 반도체 구조물 상에 배치되는 절연층, 및 상기 제1전극과 상기 절연층 사이, 및 상기 제2전극과 상기 절연층 사이에 배치되는 중간층을 포함하고, 상기 절연층은 상기 제1패드 상에 배치되는 제1홀, 및 상기 제2패드 상에 배치되는 제2홀을 포함하고, 상기 제1홀의 면적 및 상기 제2홀의 면적을 합한 면적과 상기 중간층의 전체 면적의 비는 1:1.13 내지 1:3.81인 반도체 소자를 개시한다.

Description

반도체 소자{SEMICONDUCTOR DEVICE}
실시 예는 반도체 소자를 개시한다.
GaN, AlGaN 등의 화합물을 포함하는 반도체 자는 넓고 조정이 용이한 밴드 갭 에너지를 가지는 등의 많은 장점이 있기 때문에 발광 소자, 수광 소자 및 각종 다이오드 등으로 다양하게 사용되고 있다.
특히, 반도체의 3-5족 또는 2-6족 화합물 반도체 물질을 이용한 발광 다이오드(Light Emitting Diode)나 레이저 다이오드(Laser Diode)와 같은 발광소자는 박막 성장 기술 및 소자 재료의 개발로 적색, 녹색, 청색 및 자외선 등 다양한 색을 구현할 수 있으며, 형광 물질을 이용하거나 색을 조합함으로써 효율이 좋은 백색 광선도 구현이 가능하며, 형광등, 백열등 등 기존의 광원에 비해 저소비전력, 반영구적인 수명, 빠른 응답속도, 안전성, 환경 친화성의 장점을 가진다.
뿐만 아니라, 광검출기나 태양 전지와 같은 수광 소자도 반도체의 3-5족 또는 2-6족 화합물 반도체 물질을 이용하여 제작하는 경우 소자 재료의 개발로 다양한 파장 영역의 빛을 흡수하여 광 전류를 생성함으로써 감마선부터 라디오 파장 영역까지 다양한 파장 영역의 빛을 이용할 수 있다. 또한 빠른 응답속도, 안전성, 환경 친화성 및 소자 재료의 용이한 조절의 장점을 가져 전력 제어 또는 초고주파 회로나 통신용 모듈에도 용이하게 이용할 수 있다.
따라서, 반도체 소자는 광 통신 수단의 송신 모듈, LCD(Liquid Crystal Display) 표시 장치의 백라이트를 구성하는 냉음극관(CCFL: Cold Cathode Fluorescence Lamp)을 대체하는 발광 다이오드 백라이트, 형광등이나 백열 전구를 대체할 수 있는 백색 발광 다이오드 조명 장치, 자동차 헤드 라이트 및 신호등 및 Gas나 화재를 감지하는 센서 등에까지 응용이 확대되고 있다. 또한, 반도체 소자는 고주파 응용 회로나 기타 전력 제어 장치, 통신용 모듈에까지 응용이 확대될 수 있다.
일반적으로 반도체 소자의 전극은 신뢰성을 위해 절연층으로 덮어 보호할 수 있다. 그러나, 전극과 절연층은 접착력이 약하여 쉽게 박리되는 문제가 있다. 따라서, 박리된 영역으로 이물질 또는 습기가 침투하여 소자의 신뢰성이 저하되는 문제가 있다.
실시 예는 전극과 절연층의 접착력이 향상된 반도체 소자를 개시한다.
실시 예에서 해결하고자 하는 과제는 이에 한정되는 것은 아니며, 아래에서 설명하는 과제의 해결수단이나 실시 형태로부터 파악될 수 있는 목적이나 효과도 포함된다고 할 것이다.
본 발명의 일 실시 예에 따른 반도체 소자는, 제1 도전형 반도체층, 제2 도전형 반도체층, 상기 제1 도전형 반도체층과 제2 도전형 반도체층 사이에 배치되는 활성층을 포함하는 반도체 구조물, 상기 제1 도전형 반도체층 상에 배치되는 제1패드를 포함하는 제1전극, 상기 제2 도전형 반도체층 상에 배치되는 제2패드를 포함하는 제2전극, 상기 제1전극과 상기 제2전극 상에 배치되는 절연층, 및 상기 제1, 제2전극과 상기 절연층 사이에 배치되는 중간층을 포함하고, 상기 절연층은 상기 제1패드 상에 배치되는 제1홀 및 상기 제2패드 상에 배치되는 제2홀을 포함하고, 상기 제1홀의 면적 및 상기 제2홀의 면적을 합한 면적과 상기 중간층의 전체 면적의 비는 1:1.13 내지 1:3.81이다.
상기 제1전극 및 제2전극은, 제1금속층, 상기 제1금속층의 상면 및 측면 상에 배치되는 제2금속층, 상기 제2 금속층의 상면 및 측면 상에 배치되는 제3금속층, 및 상기 제3 금속층의 상면 및 측면 상에 배치되는 제4금속층을 포함하고, 상기 중간층은 상기 제4금속층의 상면 및 측면에 배치될 수 있다.
상기 제4금속층은 Au를 포함할 수 있다.
상기 중간층은 상기 제1전극의 상부에 배치된 영역의 두께가 상기 제1전극의 하부 측면에 배치된 영역의 두께보다 두꺼울 수 있다.
상기 제2 도전형 반도체층과 상기 제2전극 사이에 배치되는 오믹층을 포함할 수 있다.
상기 중간층은 상기 제2전극의 측면에서 상기 오믹층으로 연장되는 연장부를 가질 수 있다.
상기 제1전극은 상기 제1홀이 형성된 영역에 배치되는 홈을 포함할 수 있다.
상기 제1홀의 면적과 상기 제1전극 상에 배치된 중간층의 면적의 비는, 상기 제2홀의 면적과 상기 제2전극 상에 배치된 중간층의 면적의 비보다 작을 수 있다.
상기 제1홀의 면적과 상기 제1전극 상에 배치된 중간층의 면적의 비는 1:0.76 내지 1:3.02일 수 있다.
상기 제2홀의 면적과 상기 제2전극 상에 배치된 중간층의 면적의 비는 1:1.49 내지 1:4.57일 수 있다.
본 발명의 일 실시 예에 따르면, 전극과 절연층의 접착력이 향상되어 이물 또는 습기가 침투를 방지할 수 있다.
본 발명의 다양하면서도 유익한 장점과 효과는 상술한 내용에 한정되지 않으며, 본 발명의 구체적인 실시형태를 설명하는 과정에서 보다 쉽게 이해될 수 있을 것이다.
도 1은 본 발명의 일 실시 예에 따른 반도체 소자의 평면도이고,
도 2는 도 1의 A-A 방향 단면도이고,
도 3은 도 1의 B-B 방향 단면도이고,
도 4는 도 3의 제1변형예이고,
도 5는 도 1의 C-C 방향 단면도이고,
도 6은 도 5의 제2변형예이고,
도 7은 중간층을 보여주는 반도체 소자의 평면도이고,
도 8 내지 도 12는 다양한 사이즈의 칩 평면도이다.
본 실시 예들은 다른 형태로 변형되거나 여러 실시 예가 서로 조합될 수 있으며, 본 발명의 범위가 이하 설명하는 각각의 실시 예로 한정되는 것은 아니다.
특정 실시 예에서 설명된 사항이 다른 실시 예에서 설명되어 있지 않더라도, 다른 실시 예에서 그 사항과 반대되거나 모순되는 설명이 없는 한, 다른 실시 예에 관련된 설명으로 이해될 수 있다.
예를 들어, 특정 실시 예에서 구성 A에 대한 특징을 설명하고 다른 실시 예에서 구성 B에 대한 특징을 설명하였다면, 구성 A와 구성 B가 결합된 실시 예가 명시적으로 기재되지 않더라도 반대되거나 모순되는 설명이 없는 한, 본 발명의 권리범위에 속하는 것으로 이해되어야 한다.
실시 예의 설명에 있어서, 어느 한 element가 다른 element의 "상(위) 또는 하(아래)(on or under)"에 형성되는 것으로 기재되는 경우에 있어, 상(위) 또는 하(아래)(on or under)는 두 개의 element가 서로 직접(directly)접촉되거나 하나 이상의 다른 element가 상기 두 element 사이에 배치되어(indirectly) 형성되는 것을 모두 포함한다. 또한 "상(위) 또는 하(아래)(on or under)"으로 표현되는 경우 하나의 element를 기준으로 위쪽 방향뿐만 아니라 아래쪽 방향의 의미도 포함할 수 있다.
이하에서는 첨부한 도면을 참고로 하여 본 발명의 실시 예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다.
도 1은 본 발명의 일 실시 예에 따른 반도체 소자의 평면도이고, 도 2는 도 1의 A-A 방향 단면도이다.
도 1 및 도 2를 참조하면, 기판(110)은 사파이어(Al2O3), SiC, GaAs, GaN, ZnO, Si, GaP, InP 및 Ge 중 선택된 물질로 형성될 수 있으며, 이에 대해 한정하지는 않는다.
제1 도전형 반도체층(121)은 Ⅲ-Ⅴ족, Ⅱ-Ⅵ족 등의 화합물 반도체로 구현될 수 있으며, 제1도펀트가 도핑될 수 있다. 제1 도전형 반도체층(121)은 Inx1Aly1Ga1 -x1-y1N(0≤x1≤1, 0<y1≤1, 0≤x1+y1≤1)의 조성식을 갖는 반도체 재료, 예를 들어 AlGaN, AlN, InAlGaN 등에서 선택될 수 있다. 그리고, 제1도펀트는 Si, Ge, Sn, Se, Te와 같은 n형 도펀트일 수 있다. 제1도펀트가 n형 도펀트인 경우, 제1도펀트가 도핑된 제1 도전형 반도체층(121)은 n형 반도체층일 수 있다.
활성층(122)은 제1 도전형 반도체층(121)과 제2 도전형 반도체층(123) 사이에 배치될 수 있다. 활성층(122)은 제1 도전형 반도체층(121)을 통해서 주입되는 전자(또는 정공)와 제2 도전형 반도체층(123)을 통해서 주입되는 정공(또는 전자)이 만나는 층이다. 활성층(122)은 전자와 정공이 재결합함에 따라 낮은 에너지 준위로 천이하며, 가시광 또는 자외선 파장을 가지는 빛을 생성할 수 있다.
활성층(122)은 우물층과 장벽층을 포함하고, 단일 우물 구조, 다중 우물 구조, 단일 양자 우물 구조, 다중 양자 우물(Multi Quantum Well; MQW) 구조, 양자점 구조 또는 양자선 구조 중 어느 하나의 구조를 가질 수 있으며, 활성층(122)의 구조는 이에 한정하지 않는다.
제2 도전형 반도체층(123)은 활성층(122) 상에 형성되며, Ⅲ-Ⅴ족, Ⅱ-Ⅵ족 등의 화합물 반도체로 구현될 수 있으며, 제2도펀트가 도핑될 수 있다. 제2 도전형 반도체층(123)은 Inx5Aly2Ga1-x5-y2N (0≤x5≤1, 0≤y2≤1, 0≤x5+y2≤1)의 조성식을 갖는 반도체 물질 또는 AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 중 선택된 물질로 형성될 수 있다. 제2도펀트가 Mg, Zn, Ca, Sr, Ba 등과 같은 p형 도펀트인 경우, 제2도펀트가 도핑된 제2 도전형 반도체층(123)은 p형 반도체층일 수 있다.
제2 도전형 반도체층(123)상에는 오믹층(130)이 배치될 수 있다. 오믹층(130)은 ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), IZON(IZO Nitride), AGZO(Al-Ga ZnO), IGZO(In-Ga ZnO), ZnO, IrOx, RuOx, NiO, RuOx/ITO, Ni/IrOx/Au, 또는 Ni/IrOx/Au/ITO, Ag, Ni, Cr, Ti, Al, Rh, Pd, Ir, Sn, In, Ru, Mg, Zn, Pt, Au, Hf 중 적어도 하나를 포함하여 형성될 수 있으나, 이러한 재료에 한정되는 않는다.
제1전극(140)은 제1 도전형 반도체층(121) 상에 배치되는 제1패드(141), 및 제1패드(141)에서 연장되는 제1가지전극(142)을 포함할 수 있다. 제1전극(140)은 메사 식각에 의해 제1 도전형 반도체층(121)이 노출된 영역(M1)에 배치될 수 있다.
제1패드(141)는 와이어가 본딩될 수 있는 영역이고, 제1가지전극(142)은 전류를 분산시키기 위해 제2패드(151)를 향해 연장될 수 있다. 제1가지전극(142)의 형상은 특별히 한정하지 않는다.
제2전극(150)은 제2 도전형 반도체층(123) 상에 배치되는 제2패드(151), 및 제2패드(151)에서 연장되는 제2가지전극(152)을 포함할 수 있다. 제2패드(151)는 와이어가 본딩될 수 있는 영역이고, 제2가지전극(152)은 전류를 분산시키기 위해 제1패드(141)를 향해 연장될 수 있다. 제2가지전극(152)의 형상은 특별히 한정하지 않는다. 예시적으로 제2가지전극(152)은 제1전극(140)을 감싸도록 배치될 수 있으나 반드시 이에 한정하지 않는다.
실시 예에 따르면, 제2전극(150)의 면적은 제1전극(140)의 면적보다 클 수 있다. 제2 도전형 반도체층(123)은 상대적으로 제1 도전형 반도체층(121)보다 전류 분산 효율이 낮을 수 있으므로 제2가지전극(152)의 개수가 더 많거나 및 면적이 더 클 수 있다.
절연층(160)은 제1전극(140)과 제2전극(150), 및 반도체 구조물(120)의 상면에 전체적으로 배치될 수 있다. 절연층(160)은 SiO2, SixOy, Si3N4, SixNy, SiOxNy, Al2O3, TiO2, AlN 등으로 이루어진 군에서 적어도 하나가 선택되어 형성될 수 있으나, 이에 한정하지 않는다.
중간층(170)은 제1전극(140)과 제2전극(150) 상에 배치될 수 있다. 따라서, 중간층(170)은 절연층(160)과 제1전극(140)의 사이, 및 절연층(160)과 제2전극(150) 사이에 배치될 수 있다. 중간층(170)은 절연층(160)과 제1, 제2전극(140, 150)의 접착력을 향상시킬 수 있는 물질을 포함할 수 있다. 중간층(170)은 제1패드(141) 및 제2패드(151)에 형성된 홀(H1, H2)을 제외하고는 제1전극(140)과 제2전극(150)을 전체적으로 덮을 수 있다.
도 3은 도 1의 B-B 방향 단면도이고, 도 4는 도 3의 제1변형예이고, 도 5는 도 1의 C-C 방향 단면도이고, 도 6은 도 5의 제2변형예이고, 도 7은 중간층을 보여주는 반도체 소자의 평면도이다.
도 3을 참조하면, 제1전극(140)은 오믹층(130) 상에 배치되는 제1금속층(140a), 제1금속층(140a)의 상면과 측면 상에 배치되는 제2금속층(140b), 제2금속층(140b)의 상면과 측면 상에 배치되는 제3금속층(140c), 및 제3금속층(140c)의 상면과 측면에 배치되는 제4금속층(140d)을 포함할 수 있다. 도 3은 제1전극(140)을 예로 설명하였으나 제2전극(150) 역시 동일한 층 구조를 가질 수 있다.
제1금속층 내지 제4금속층(140a, 140b, 140c, 140d)은 Ag, Ni, Cr, Ti, Al, Rh, Pd, Ir, Sn, In, Ru, Mg, Zn, Pt, Au, Hf 중 적어도 하나를 포함하여 형성될 수 있다. 예시적으로 제1금속층(140a)은 Ni이고, 제2금속층(140b)은 Al이고, 제3금속층(140c)은 Cr이고, 제4금속층(140d)은 Au일 수 있다.
제1금속층 내지 제4금속층(140a, 140b, 140c, 140d)은 스퍼터 또는 e-빔 공정을 이용하여 차례로 형성할 수 있다. 따라서, 상부층은 하부층을 전체적으로 덮을 수 있다. 이때, 가장 상부층인 제4금속층(140d)은 Au로 구성되어 절연층(160)과 접착력이 상대적으로 낮을 수 있다. 따라서, 절연층(160)은 쉽게 제4금속층(140d)에서 박리되어 이물질이나 습기가 침투할 위험이 있다.
따라서, 실시 예에서는 제4금속층(140d)의 상부와 측면에 중간층(170)을 배치하여 절연층(160)과의 접착력을 개선할 수 있다. 중간층(170)은 Ag, Ni, Cr, Ti, Al, Rh, Pd, Ir, Sn, In, Ru, Mg, Zn, Pt, Hf 중 적어도 하나를 포함하여 형성될 수 있다. 중간층(170)은 제1금속층 내지 제3금속층(140a, 140b, 140c)과 동일한 재질을 가질 수도 있다. 예시적으로 중간층(170)은 Ti, Ni, Cr 중 적어도 하나를 포함할 수 있다.
중간층(170)의 두께는 2nm 내지 15nm일 수 있다. 중간층(170)의 두께가 2nm보다 큰 경우 절연층(160)과의 충분한 접착력을 확보할 수 있다. 또한, 중간층(170)의 두께가 20nm 보다 작은 경우 광 추출 효율이 개선될 수 있다. 두께가 증가할수록 중간층(170)은 전극의 주변에 넓게 형성될 수 있다. 그러나, 중간층(170)은 광을 투과시키지 않으므로 전극의 주변에 넓게 형성되는 경우 광 추출 효율이 감소할 수 있다.
중간층(170)은 상부에서 하부로 갈수록 두께가 얇아질 수 있다. 즉, 중간층(170)은 제4금속층(140d)의 측면 상부에 배치된 영역(170a)의 두께가 제4금속층(140d)의 측면 하부에 배치된 영역(170b)의 두께보다 두꺼울 수 있다. 이러한 구조는 제조 방법의 특징에 기인한 것일 수도 있고, 의도적인 것일 수도 있다. 스퍼터나 e-빔 공정상 제4금속층(140d)의 측면 하부에서 접착력을 가질 수 있는 두께를 갖기 위해서는 상부 중간층(170)의 두께가 더 두꺼워질 수 있다.
도 4를 참조하면, 중간층(170)은 오믹층(130)의 일부 영역까지 연장된 연장부(170a-1)를 가질 수 있다. 제4금속층(140d)의 측면 하부까지 소정 두께의 중간층을 형성하기 위해서는 오믹층의 일부 영역까지 중간층이 형성될 수 있다. 그러나 연장부의 길이가 증가할수록 광 추출 효율은 감소할 수 있다. 따라서, 중간층의 적절한 면적을 확보하는 것이 중요할 수 있다.
도 1 및 도 5를 참조하면, 절연층(160)은 제1패드(141)에 형성되는 제1홀(H1)을 포함할 수 있다. 제2패드(151) 역시 제2홀(H2)을 포함할 수 있다. 제1패드(141)는 제1홀(H1)에 의해 노출되어 와이어 본딩될 수 있고, 제2패드(151)는 제2홀(H2)에 의해 노출되어 와이어 본딩될 수 있다.
이때, 절연층(160)과 함께 제4전극층의 상부에 배치된 중간층(170)도 식각될 수 있다. 만약 중간층(170)이 식각되지 않는 경우 와이어가 제4금속층(140d)에 직접 배치되지 않아 신뢰성이 저하되는 문제가 있다.
도 6을 참조하면, 제4금속층(140d)은 상부에 배치된 중간층(170)을 제거하기 위해 제1홀(H1)이 형성된 영역에 홈(140d-1)이 형성될 수 있다. 즉, 홈(140d-1)이 형성되는 두께만큼 충분히 식각 공정을 수행할 수 있다. 홈(140d-1)의 두께는 중간층(170)을 제거할 정도로 적절하게 제어될 수 있다.
도 7을 참조하면, 중간층(170)은 제1전극(140) 상에 배치되는 제1 중간층(171) 및 제2전극(150) 상에 배치되는 제2 중간층(172)을 포함할 수 있다. 제1 중간층(171)은 제1전극(140)의 형상과 대응되는 형상을 가질 수 있고, 제2 중간층(172)은 제2전극(150)의 형상과 대응되는 형상을 가질 수 있다. 다만, 와이어 본딩을 위해 제1 중간층(171)은 제1홀(H1)에 대응되는 영역이 제거되고 제2 중간층(172)은 제2홀(H2)에 대응되는 영역이 제거될 수 있다.
하기 표 1은 다양한 칩 사이즈에 따라 원하는 발광 효율을 갖기 위해 디자인한 제1, 제2전극과 절연층(160)의 면적, 및 홀의 면적을 측정한 표이다. 여기서 제1 중간층(171) 면적은 제1전극(140) 상에 배치되는 중간층(170)의 면적이고, 제2 중간층(172) 면적은 제2전극(150) 상에 배치되는 중간층(170)의 면적이다. 또한, 제1홀(H1)의 면적은 제1패드(141) 상에 형성된 홀의 면적이고, 제2홀(H2)의 면적인 제2패드(151) 상에 형성된 홀의 면적이다.
실시 예 1의 전극 형상은 도 8과 같고, 실시 예 2의 전극 형상은 도 9와 같고, 실시 예 3의 전극 형상은 도 10과 같고, 실시 예 4의 전극 형상은 도 11과 같고, 실시 예 5의 전극 형상은 도 12와 같다.
실시예1 실시예2 실시예3 실시예4 실시예5
칩면적(um2) 850×600 1050×580 1030×580 1250×750 1350×810
제1중간층 면적(E1) 5277 4922 8253 9987 10706
제2중간층 면적(E2) 10141 10254 14193 14577 17181
제1홀 면적(H1) 3947 6481 5703 4476 3544
제2홀 면적(H2) 4359 6898 5027 4354 3761
E1/H1 1.34 0.76 1.45 2.23 3.02
E2/H2 2.39 1.49 2.82 3.35 4.57
(E1+E2)/(H1+H2) 1.89 1.13 2.09 2.78 3.81
표 1을 참조하면, 제1홀(H1)의 면적 및 제2홀(H2)의 면적을 합한 면적과 중간층(170)의 전체 면적의 비((E1+E2)/(H1+H2))는 1:1.13 내지 1:3.81일 수 있다. 비율이 1:1.13보다 커지는 경우 중간층(170)이 전극을 충분히 덮을 수 있으므로 전극과 절연층(160)의 박리 현상을 개선할 수 있다. 또한, 비율이 1:3.81보다 작아지는 경우에는 중간층(170)이 전극의 주변으로 연장되는 확률이 줄어 광 추출 효율이 개선될 수 있다. 중간층(170)은 활성층(122)에서 출사되는 광을 차단하기 때문이다.
또한, 제1홀(H1)의 면적과 제1전극(140) 상에 배치된 중간층(170)의 면적의 비(E1/H1)는 제2홀(H2)의 면적과 제2전극(150) 상에 배치된 중간층(170)의 면적의 비(E2/H2)보다 작을 수 있다. 상대적으로 정공의 주입 효율이 전자의 주입 효율보다 낮으므로 제2전극(150)의 면적은 상대적으로 제1전극(140)의 면적보다 클 수 있다. 그 결과, 제2전극(150) 상에 배치되는 제2중간층(170)의 면적도 제1전극(140)상에 배치되는 제1중간층(170)의 면적보다 클 수 있다. 이에 반해, 제1홀(H1)의 면적과 제2홀(H2)의 면적은 와이어 실장이 가능한 크기로 정해질 수 있으므로 거의 비슷할 수 있다. 따라서, 제1홀(H1)의 면적과 제1전극(140) 상에 배치된 중간층(170)의 면적의 비(E1/H1)는 제2홀(H2)의 면적과 제2전극(150) 상에 배치된 중간층(170)의 면적의 비(E2/H2)보다 작을 수 있다.
예시적으로 제1홀(H1)의 면적과 제1전극(140) 상에 배치된 중간층(170)의 면적의 비는 1:0.76 내지 1:3.02인 반면, 제2홀(H2)의 면적과 제2전극(150) 상에 배치된 중간층(170)의 면적의 비는 1:1.49 내지 1:4.57일 수 있다. 상기 조건을 만족하는 경우 전극을 충분히 덮어 절연층(160)의 박리를 방지하면서도 중간층(170)의 면적이 너무 넓어져 광 추출 효율이 감소하는 문제도 방지할 수 있다.
반도체 소자는 조명 시스템의 광원으로 사용되거나, 영상표시장치의 광원이나 조명장치의 광원으로 사용될 수 있다. 즉, 반도체 소자는 케이스에 배치되어 광을 제공하는 다양한 전자 디바이스에 적용될 수 있다. 예시적으로, 반도체 소자와 RGB 형광체를 혼합하여 사용하는 경우 연색성(CRI)이 우수한 백색광을 구현할 수 있다.
상술한 반도체 소자는 발광소자 패키지로 구성되어, 조명 시스템의 광원으로 사용될 수 있는데, 예를 들어 영상표시장치의 광원이나 조명 장치 등의 광원으로 사용될 수 있다.
영상표시장치의 백라이트 유닛으로 사용될 때 에지 타입의 백라이트 유닛으로 사용되거나 직하 타입의 백라이트 유닛으로 사용될 수 있고, 조명 장치의 광원으로 사용될 때 등기구나 벌브 타입으로 사용될 수도 있으며, 또한 이동 단말기의 광원으로 사용될 수도 있다.
발광 소자는 상술한 발광 다이오드 외에 레이저 다이오드가 있다.
레이저 다이오드는, 발광소자와 동일하게, 상술한 구조의 제1도전형 반도체층과 활성층 및 제2도전형 반도체층을 포함할 수 있다. 그리고, p-형의 제1 도전형 반도체와 n-형의 제2 도전형 반도체를 접합시킨 뒤 전류를 흘러주었을 때 빛이 방출되는 electro-luminescence(전계발광) 현상을 이용하나, 방출되는 광의 방향성과 위상에서 차이점이 있다. 즉, 레이저 다이오드는 여기 방출(stimulated emission)이라는 현상과 보강간섭 현상 등을 이용하여 하나의 특정한 파장(단색광, monochromatic beam)을 가지는 빛이 동일한 위상을 가지고 동일한 방향으로 방출될 수 있으며, 이러한 특성으로 인하여 광통신이나 의료용 장비 및 반도체 공정 장비 등에 사용될 수 있다.
수광 소자로는 빛을 검출하여 그 강도를 전기 신호로 변환하는 일종의 트랜스듀서인 광 검출기(photodetector)를 예로 들 수 있다. 이러한 광 검출기로서, 광전지(실리콘, 셀렌), 광 출력전 소자(황화 카드뮴, 셀렌화 카드뮴), 포토 다이오드(예를 들어, visible blind spectral region이나 true blind spectral region에서 피크 파장을 갖는 PD), 포토 트랜지스터, 광전자 증배관, 광전관(진공, 가스 봉입), IR(Infra-Red) 검출기 등이 있으나, 실시예는 이에 국한되지 않는다.
또한, 광검출기와 같은 반도체 소자는 일반적으로 광변환 효율이 우수한 직접 천이 반도체(direct bandgap semiconductor)를 이용하여 제작될 수 있다. 또는, 광검출기는 구조가 다양하여 가장 일반적인 구조로는 p-n 접합을 이용하는 pin형 광검출기와, 쇼트키접합(Schottky junction)을 이용하는 쇼트키형 광검출기와, MSM(Metal Semiconductor Metal)형 광검출기 등이 있다.
포토 다이오드(Photodiode)는 발광소자와 동일하게, 상술한 구조의 제1 도전형 반도체층과 활성층 및 제2도전형 반도체층을 포함할 수 있고, pn접합 또는 pin 구조로 이루어진다. 포토 다이오드는 역바이어스 혹은 제로바이어스를 가하여 동작하게 되며, 광이 포토 다이오드에 입사되면 전자와 정공이 생성되어 전류가 흐른다. 이때 전류의 크기는 포토 다이오드에 입사되는 광의 강도에 거의 비례할 수 있다.
광전지 또는 태양 전지(solar cell)는 포토 다이오드의 일종으로, 광을 전류로 변환할 수 있다. 태양 전지는, 발광소자와 동일하게, 상술한 구조의 제1 도전형 반도체층과 활성층 및 제2도전형 반도체층을 포함할 수 있다.
또한, p-n 접합을 이용한 일반적인 다이오드의 정류 특성을 통하여 전자 회로의 정류기로 이용될 수도 있으며, 초고주파 회로에 적용되어 발진 회로 등에 적용될 수 있다.
또한, 상술한 반도체 소자는 반드시 반도체로만 구현되지 않으며 경우에 따라 금속 물질을 더 포함할 수도 있다. 예를 들어, 수광 소자와 같은 반도체 소자는 Ag, Al, Au, In, Ga, N, Zn, Se, P, 또는 As 중 적어도 하나를 이용하여 구현될 수 있으며, p형이나 n형 도펀트에 의해 도핑된 반도체 물질이나 진성 반도체 물질을 이용하여 구현될 수도 있다.
이상에서 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.

Claims (10)

  1. 제1 도전형 반도체층, 제2 도전형 반도체층, 상기 제1 도전형 반도체층과 제2 도전형 반도체층 사이에 배치되는 활성층을 포함하는 반도체 구조물,
    상기 제1 도전형 반도체층 상에 배치되는 제1패드 및 제1가지전극을 포함하는 제1전극,
    상기 제2 도전형 반도체층 상에 배치되는 제2패드 및 제2가지전극을 포함하는 제2전극,
    상기 제1전극, 상기 제2전극, 및 상기 반도체 구조물 상에 배치되는 절연층, 및
    상기 제1전극과 상기 절연층 사이, 및 상기 제2전극과 상기 절연층 사이에 배치되는 중간층을 포함하고,
    상기 절연층은 상기 제1패드 상에 배치되는 제1홀, 및 상기 제2패드 상에 배치되는 제2홀을 포함하고,
    상기 제1가지전극은 상기 제1패드에서 상기 제2패드를 향해 연장되고, 상기 제2가지전극은 상기 제2패드에서 상기 제1패드를 향해 연장되고,
    상기 제1홀의 면적 및 상기 제2홀의 면적을 합한 면적과 상기 중간층의 전체 면적의 비는 1:1.13 내지 1:3.81이고,
    상기 중간층은 상기 제1 전극 상에 배치되는 제1 중간층과 상기 제2 전극 상에 배치되는 제2 중간층을 포함하고, 상기 제1 중간층과 상기 제2 중간층의 형상은 각각 상기 제1 전극 및 상기 제2 전극과 대응되는 반도체 소자.
  2. 제1항에 있어서,
    상기 제1전극 및 제2전극은,
    제1금속층,
    상기 제1금속층의 상면 및 측면 상에 배치되는 제2금속층,
    상기 제2 금속층의 상면 및 측면 상에 배치되는 제3금속층, 및
    상기 제3 금속층의 상면 및 측면 상에 배치되는 제4금속층을 포함하고,
    상기 중간층은 상기 제4금속층의 상면 및 측면에 배치되는 반도체 소자.
  3. 제2항에 있어서,
    상기 제4금속층은 Au를 포함하고,
    상기 중간층은 Ti, Ni, Cr 중 적어도 하나를 포함하는 반도체 소자.
  4. 제1항에 있어서,
    상기 중간층은 상기 제1전극의 측면 상부에 배치된 영역의 두께가 상기 제1전극의 측면 하부에 배치된 영역의 두께보다 두꺼운 반도체 소자.
  5. 제1항에 있어서,
    상기 제2 도전형 반도체층과 상기 제2전극 사이에 배치되는 오믹층을 포함하는 반도체 소자.
  6. 제5항에 있어서,
    상기 중간층은 상기 제2전극의 측면에서 상기 오믹층으로 연장되는 연장부를 포함하는 반도체 소자.
  7. 제1항에 있어서,
    상기 제1전극은 상기 제1홀과 대응되는 영역에 배치된 홈을 포함하는 반도체 소자.
  8. 제1항에 있어서,
    상기 제1홀과 상기 제1전극 상에 배치된 중간층의 면적비는,
    상기 제2홀과 상기 제2전극 상에 배치된 중간층의 면적비보다 작은 반도체 소자.
  9. 제8항에 있어서,
    상기 제1홀의 면적과 상기 제1전극 상에 배치된 중간층의 면적의 비는 1:0.76 내지 1:3.02인 반도체 소자.
  10. 제9항에 있어서,
    상기 제2홀의 면적과 상기 제2전극 상에 배치된 중간층의 면적의 비는 1:1.49 내지 1:4.57인 반도체 소자.
KR1020180003896A 2018-01-11 2018-01-11 반도체 소자 KR102468809B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020180003896A KR102468809B1 (ko) 2018-01-11 2018-01-11 반도체 소자

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180003896A KR102468809B1 (ko) 2018-01-11 2018-01-11 반도체 소자

Publications (2)

Publication Number Publication Date
KR20190085706A KR20190085706A (ko) 2019-07-19
KR102468809B1 true KR102468809B1 (ko) 2022-11-18

Family

ID=67511902

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180003896A KR102468809B1 (ko) 2018-01-11 2018-01-11 반도체 소자

Country Status (1)

Country Link
KR (1) KR102468809B1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100631126B1 (ko) * 2005-07-21 2006-10-02 삼성전기주식회사 질화물계 반도체 발광소자 및 그 제조방법

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101625130B1 (ko) * 2010-01-15 2016-05-27 서울바이오시스 주식회사 전극패드들을 갖는 발광 다이오드
KR20140062216A (ko) * 2012-11-14 2014-05-23 엘지이노텍 주식회사 발광소자
KR20150069228A (ko) * 2013-12-13 2015-06-23 서울바이오시스 주식회사 파장변환층을 갖는 발광 다이오드 및 그것을 제조하는 방법
KR20170082872A (ko) * 2016-01-07 2017-07-17 엘지이노텍 주식회사 발광소자

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100631126B1 (ko) * 2005-07-21 2006-10-02 삼성전기주식회사 질화물계 반도체 발광소자 및 그 제조방법

Also Published As

Publication number Publication date
KR20190085706A (ko) 2019-07-19

Similar Documents

Publication Publication Date Title
CN109997234B (zh) 半导体元件和包括该半导体元件的半导体元件封装
KR102417710B1 (ko) 반도체 소자 패키지 및 그 제조 방법
US11990567B2 (en) Semiconductor device
KR102564198B1 (ko) 반도체 소자
KR102434368B1 (ko) 반도체 소자
KR102537073B1 (ko) 반도체 소자 패키지
KR102403821B1 (ko) 반도체 소자
KR102437784B1 (ko) 반도체 소자
KR102468809B1 (ko) 반도체 소자
KR102330026B1 (ko) 반도체 소자
KR20170137393A (ko) 반도체 소자 및 이를 갖는 발광소자 패키지
KR102606859B1 (ko) 반도체 소자 및 이를 포함하는 반도체 소자 패키지
KR102551894B1 (ko) 반도체 소자
KR20190109848A (ko) 반도체 소자
KR102501208B1 (ko) 반도체 소자 및 이를 포함하는 반도체 소자 제조방법
KR102385938B1 (ko) 반도체 소자 패키지
KR102411948B1 (ko) 반도체 소자
KR102653956B1 (ko) 반도체 소자
KR20180057144A (ko) 반도체 소자 및 이를 포함하는 반도체 패키지
KR102388795B1 (ko) 반도체 소자 및 이를 포함하는 반도체 소자 제조방법
KR102413442B1 (ko) 반도체 소자 패키지
KR102692972B1 (ko) 반도체 소자
KR20170143287A (ko) 반도체 소자
KR102521625B1 (ko) 반도체 소자
KR20180025733A (ko) 반도체 소자 및 이를 포함하는 반도체 소자 패키지

Legal Events

Date Code Title Description
N231 Notification of change of applicant
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant