KR102417710B1 - 반도체 소자 패키지 및 그 제조 방법 - Google Patents

반도체 소자 패키지 및 그 제조 방법 Download PDF

Info

Publication number
KR102417710B1
KR102417710B1 KR1020170061512A KR20170061512A KR102417710B1 KR 102417710 B1 KR102417710 B1 KR 102417710B1 KR 1020170061512 A KR1020170061512 A KR 1020170061512A KR 20170061512 A KR20170061512 A KR 20170061512A KR 102417710 B1 KR102417710 B1 KR 102417710B1
Authority
KR
South Korea
Prior art keywords
package
electrode
disposed
semiconductor device
conductivity
Prior art date
Application number
KR1020170061512A
Other languages
English (en)
Other versions
KR20180126739A (ko
Inventor
김소정
Original Assignee
쑤저우 레킨 세미컨덕터 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 filed Critical 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드
Priority to KR1020170061512A priority Critical patent/KR102417710B1/ko
Publication of KR20180126739A publication Critical patent/KR20180126739A/ko
Application granted granted Critical
Publication of KR102417710B1 publication Critical patent/KR102417710B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008Processes
    • H01L2933/0033Processes relating to semiconductor body packages

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Devices (AREA)

Abstract

실시 예는, 기판; 및 상기 기판의 일면에 배치되는 복수의 반도체 소자;를 포함하는 제 1 패키지 및 제 2 패키지를 포함하고, 상기 반도체 소자는, 제 1 도전형 반도체층; 제 2 도전형 반도체층; 및 상기 제 1 도전형 반도체층과 제 2 도전형 반도체층의 사이에 배치되는 활성층을 포함하는 반도체 구조물; 상기 제 1 도전형 반도체층과 전기적으로 연결되는 제 1 전극; 및 상기 제 2 도전형 반도체층과 전기적으로 연결되는 제 2 전극을 포함하고, 상기 제 1 패키지 및 제 2 패키지는 각각의 일면이 서로 마주보도록 배치되고, 상기 제 1 패키지의 반도체 소자 중 적어도 하나의 제 1 전극은, 상기 제 2 패키지의 반도체 소자 중 적어도 하나의 제 2 전극과 전기적으로 연결되고, 상기 제 1 패키지의 반도체 소자 중 적어도 하나의 제 2 전극은, 상기 제 2 패키지의 반도체 소자 중 적어도 하나의 제 1 전극과 전기적으로 연결되는 반도체 소자 패키지를 개시한다.

Description

반도체 소자 패키지 및 그 제조 방법 {SEMICONDUCTOR DEVICE PACKAGE AND MANUFACTURING METHOD THEREOF}
실시 예는 반도체 소자 패키지 및 그 제조 방법에 관한 것이다.
GaN, AlGaN 등의 화합물을 포함하는 반도체 소자는 넓고 조정이 용이한 밴드 갭 에너지를 가지는 등의 많은 장점을 가져서 발광 소자, 수광 소자 및 각종 다이오드 등으로 다양하게 사용될 수 있다.
특히, 반도체의 3-5족 또는 2-6족 화합물 반도체 물질을 이용한 발광 다이오드(Light Emitting Diode)나 레이저 다이오드(Laser Diode)와 같은 발광소자는 박막 성장 기술 및 소자 재료의 개발로 적색, 녹색, 청색 및 자외선 등 다양한 색을 구현할 수 있으며, 형광 물질을 이용하거나 색을 조합함으로써 효율이 좋은 백색 광선도 구현이 가능하며, 형광등, 백열등 등 기존의 광원에 비해 저소비전력, 반영구적인 수명, 빠른 응답속도, 안전성, 환경 친화성의 장점을 가진다.
뿐만 아니라, 광검출기나 태양 전지와 같은 수광 소자도 반도체의 3-5족 또는 2-6족 화합물 반도체 물질을 이용하여 제작하는 경우 소자 재료의 개발로 다양한 파장 영역의 빛을 흡수하여 광 전류를 생성함으로써 감마선부터 라디오 파장 영역까지 다양한 파장 영역의 빛을 이용할 수 있다. 또한 빠른 응답속도, 안전성, 환경 친화성 및 소자 재료의 용이한 조절의 장점을 가져 전력 제어 또는 초고주파 회로나 통신용 모듈에도 용이하게 이용할 수 있다.
따라서, 반도체 소자는 광 통신 수단의 송신 모듈, LCD(Liquid Crystal Display) 표시 장치의 백라이트를 구성하는 냉음극관(CCFL: Cold Cathode Fluorescence Lamp)을 대체하는 발광 다이오드 백라이트, 형광등이나 백열 전구를 대체할 수 있는 백색 발광 다이오드 조명 장치, 자동차 헤드 라이트 및 신호등 및 Gas나 화재를 감지하는 센서 등에까지 응용이 확대되고 있다. 또한, 반도체 소자는 고주파 응용 회로나 기타 전력 제어 장치, 통신용 모듈에까지 응용이 확대될 수 있다.
특히, 자외선 파장 영역의 광을 방출하는 발광소자는 경화작용이나 살균 작용을 하여 경화용, 의료용, 및 살균용으로 사용될 수 있다.
최근 자외선 발광소자에 대한 연구가 활발하나, 아직까지 자외선 발광소자는 수직형으로 구현하기 어려운 문제가 있으며, 광 추출 효율이 상대적으로 떨어지는 문제가 있다.
실시 예는 광 추출 효율이 향상된 반도체 소자 패키지를 제공한다.
실시 예는 전면 발광의 구현이 가능하고, 방열성이 개선된 반도체 소자 패키지를 제공한다.
실시 예에서 해결하고자 하는 과제는 이에 한정되는 것은 아니며, 아래에서 설명하는 과제의 해결수단이나 실시 형태로부터 파악될 수 있는 목적이나 효과도 포함된다고 할 것이다.
본 발명의 실시 예에 따른 반도체 소자 패키지는, 기판; 및 상기 기판의 일면에 배치되는 복수의 반도체 소자;를 포함하는 제 1 패키지 및 제 2 패키지를 포함하고, 상기 반도체 소자는, 제 1 도전형 반도체층; 제 2 도전형 반도체층; 및 상기 제 1 도전형 반도체층과 제 2 도전형 반도체층의 사이에 배치되는 활성층을 포함하는 반도체 구조물; 상기 제 1 도전형 반도체층과 전기적으로 연결되는 제 1 전극; 및 상기 제 2 도전형 반도체층과 전기적으로 연결되는 제 2 전극을 포함하고, 상기 제 1 패키지 및 제 2 패키지는 각각의 일면이 서로 마주보도록 배치되고, 상기 제 1 패키지의 반도체 소자 중 적어도 하나의 제 1 전극은, 상기 제 2 패키지의 반도체 소자 중 적어도 하나의 제 2 전극과 전기적으로 연결되고, 상기 제 1 패키지의 반도체 소자 중 적어도 하나의 제 2 전극은, 상기 제 2 패키지의 반도체 소자 중 적어도 하나의 제 1 전극과 전기적으로 연결될 수 있다.
본 발명의 실시 예에 따른 반도체 소자 패키지의 제조 방법은, 기판; 및 상기 기판의 일면에 배치되는 복수의 반도체 소자;를 포함하는 제 1 패키지 및 제 2 패키지를 준비하는 단계(S10); 및 상기 제 1 패키지 및 제 2 패키지를 연결하는 단계(S20)를 포함하고, 상기 반도체 소자는, 제 1 도전형 반도체층, 제 2 도전형 반도체층, 및 상기 제 1 도전형 반도체층과 제 2 도전형 반도체층의 사이에 배치되는 활성층을 포함하는 반도체 구조물; 상기 제 1 도전형 반도체층과 전기적으로 연결되는 제 1 전극; 및 상기 제 2 도전형 반도체층과 전기적으로 연결되는 제 2 전극을 포함하고, 상기 S20 단계에서, 상기 제 1 패키지 및 제 2 패키지는 각각의 일면이 서로 마주보도록 배치되고, 상기 제 1 패키지의 반도체 소자 중 적어도 하나의 제 1 전극은, 상기 제 2 패키지의 반도체 소자 중 적어도 하나의 제 2 전극과 전기적으로 연결되고, 상기 제 1 패키지의 반도체 소자 중 적어도 하나의 제 2 전극은, 상기 제 2 패키지의 반도체 소자 중 적어도 하나의 제 1 전극과 전기적으로 연결될 수 있다.
실시 예에 따르면, 광 추출 효율이 향상될 수 있다.
실시 예에 따르면, 전면 발광의 구현이 가능하고, 방열성이 개선될 수 있다.
본 발명의 다양하면서도 유익한 장점과 효과는 상술한 내용에 한정되지 않으며, 본 발명의 구체적인 실시형태를 설명하는 과정에서 보다 쉽게 이해될 수 있을 것이다.
도 1은 본 발명의 실시예에 따른 반도체 소자 패키지의 단면도이다.
도 2는 본 발명의 실시예에 따른 반도체 소자 패키지 중, 반도체 소자의 단면도이다.
도 3은 본 발명의 실시예에 따른 반도체 소자 패키지의 전면 발광 형태를 도시한 것이다.
도 4a 내지 도 4h는 본 발명의 실시예에 따른 반도체 소자 패키지의 제조 방법을 순차적으로 도시한 것이다.
본 실시 예들은 다른 형태로 변형되거나 여러 실시 예가 서로 조합될 수 있으며, 본 발명의 범위가 이하 설명하는 각각의 실시 예로 한정되는 것은 아니다.
특정 실시 예에서 설명된 사항이 다른 실시 예에서 설명되어 있지 않더라도, 다른 실시 예에서 그 사항과 반대되거나 모순되는 설명이 없는 한, 다른 실시 예에 관련된 설명으로 이해될 수 있다.
예를 들어, 특정 실시 예에서 구성 A에 대한 특징을 설명하고 다른 실시 예에서 구성 B에 대한 특징을 설명하였다면, 구성 A와 구성 B가 결합된 실시 예가 명시적으로 기재되지 않더라도 반대되거나 모순되는 설명이 없는 한, 본 발명의 권리범위에 속하는 것으로 이해되어야 한다.
실시 예의 설명에 있어서, 어느 한 element가 다른 element의 "상(위) 또는 하(아래)(on or under)"에 형성되는 것으로 기재되는 경우에 있어, 상(위) 또는 하(아래)(on or under)는 두 개의 element가 서로 직접(directly)접촉되거나 하나 이상의 다른 element가 상기 두 element 사이에 배치되어(indirectly) 형성되는 것을 모두 포함한다. 또한 "상(위) 또는 하(아래)(on or under)"으로 표현되는 경우 하나의 element를 기준으로 위쪽 방향뿐만 아니라 아래쪽 방향의 의미도 포함할 수 있다.
반도체 소자는 발광소자, 수광 소자 등 각종 전자 소자를 포함할 수 있으며, 발광소자와 수광소자는 모두 제 1 도전형 반도체층과 활성층 및 제 2 도전형 반도체층을 포함할 수 있다.
본 실시예에 따른 반도체 소자는 발광소자일 수 있다.
발광소자는 전자와 정공이 재결합함으로써 빛을 방출하게 되고, 이 빛의 파장은 물질 고유의 에너지 밴드갭에 의해서 결정된다. 따라서, 방출되는 빛은 상기 물질의 조성에 따라 다를 수 있다.
이하에서는 첨부한 도면을 참고로 하여 본 발명의 실시 예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다.
도 1은 본 발명의 실시예에 따른 반도체 소자 패키지의 단면도이다. 도 2는 본 발명의 실시예에 따른 반도체 소자 패키지 중, 반도체 소자의 단면도이다. 도 3은 본 발명의 실시예에 따른 반도체 소자 패키지의 전면 발광 형태를 도시한 것이다.
도 1 내지 도 3을 참조하면, 본 발명의 실시예에 따른 반도체 소자 패키지(10)는 제 1 패키지(10A), 제 2 패키지(10B) 및 외부 전극(11, 12)을 포함할 수 있다. 또한, 각각의 제 1, 2 패키지(10A, 10B)는 복수의 반도체 소자(100)를 포함할 수 있다. 더불어, 반도체 소자(100)는 기판(110), 반도체 구조물(120), 절연층(130), 제 1 전극(140) 및 제 2 전극(150)을 포함할 수 있다. 여기서는, 각각의 패키지(10A, 10B)가 2개씩의 반도체 소자(100)를 포함하도록 도시되었으나, 이것으로 본 발명을 한정하지는 않는다. 또한, 제 1 패키지(10A) 및 제 2 패키지(10B)는 서로 유사한 구조를 가지므로, 이하에서는 제 1 패키지(10A)를 기준으로 설명하도록 한다.
기판(110)은 투광성, 전도성 또는 절연성 기판을 포함할 수 있다. 보다 바람직하게는, 기판(110)은 투광성 기판일 수 있다. 기판(110)은 반도체 물질 성장에 적합한 물질이나 캐리어 웨이퍼일 수 있다. 기판(110)은 사파이어(Al2O3), SiC, Si, GaN, ZnO, Si, GaP, InP, 및 Ge 중 선택된 물질로 형성될 수 있으며, 이것으로 본 발명을 한정하는 것은 아니다. 한편, 기판(110)과 반도체 구조물(120) 사이에는 격자 상수의 차이를 줄이기 위한 버퍼층(미도시)이 더 배치될 수도 있다.
반도체 구조물(120)은 제 1 도전형 반도체층(121), 제 2 도전형 반도체층(122) 및 제 1 도전형 반도체층(121)과 제 2 도전형 반도체층(122) 사이에 배치되는 활성층(123)을 포함할 수 있다.
제 1 도전형 반도체층(121)은 기판(110)의 제 1 면(111) 상에 배치될 수 있다. 제 1 도전형 반도체층(121)은 Ⅲ-Ⅴ족, Ⅱ-Ⅵ족 등의 화합물 반도체로 구현될 수 있으며, 제 1 도펀트가 도핑될 수 있다. 제 1 도전형 반도체층(121)은 Inx1Aly1Ga1-x1-y1N(0≤x1≤1, 0≤y1≤1, 0≤x1+y1≤1)의 조성식을 갖는 반도체 재료, 예를 들어 GaN, AlGaN, InGaN, InAlGaN 등에서 선택될 수 있다. 그리고, 제 1 도펀트는 Si, Ge, Sn, Se, Te와 같은 n형 도펀트일 수 있다. 제 1 도펀트가 n형 도펀트인 경우, 제 1 도펀트가 도핑된 제 1 도전형 반도체층(121)은 n형 반도체층일 수 있다.
활성층(123)은 제 1 도전형 반도체층(121)과 제 2 도전형 반도체층(122) 사이에 배치될 수 있다. 활성층(123)은 제 1 도전형 반도체층(121)을 통해서 주입되는 전자(또는 정공)와 제 2 도전형 반도체층(122)을 통해서 주입되는 정공(또는 전자)이 만나는 층이다. 활성층(123)은 전자와 정공이 재결합함에 따라 낮은 에너지 준위로 천이하며, 가시광 또는 자외선 파장을 가지는 빛을 생성할 수 있다.
활성층(123)은 우물층과 장벽층을 포함하고, 단일 우물 구조, 다중 우물 구조, 단일 양자 우물 구조, 다중 양자 우물(Multi Quantum Well; MQW) 구조, 양자점 구조 또는 양자선 구조 중 어느 하나의 구조를 가질 수 있으며, 활성층(123)의 구조는 이에 한정하지 않는다.
제 2 도전형 반도체층(122)은 활성층(123) 상에 배치될 수 있다. 제 2 도전형 반도체층(122)은 Ⅲ-Ⅴ족, Ⅱ-Ⅵ족 등의 화합물 반도체로 구현될 수 있으며, 제 2 도펀트가 도핑될 수 있다. 제 2 도전형 반도체층(122)은 Inx5Aly2Ga1 -x5- y2N (0≤x5≤1, 0≤y2≤1, 0≤x5+y2≤1)의 조성식을 갖는 반도체 물질 또는 AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 중 선택된 물질로 형성될 수 있다. 제 2 도펀트는 Mg, Zn, Ca, Sr, Ba 등과 같은 p형 도펀트일 수 있다. 제 2 도펀트가 p형 도펀트인 경우, 제 2 도펀트가 도핑된 제 2 도전형 반도체층(122)은 p형 반도체층일 수 있다.
반도체 구조물(120)의 일부 영역에는 메사 식각(mesa etching)이 이루어질 수 있다. 메사 식각에 의하여 제 1 도전형 반도체층(121)의 일부 영역이 노출될 수 있다. 즉, 제 2 도전형 반도체층(122), 활성층(123) 및 제 1 도전형 반도체층(121)의 일부 영역이 식각되어 제 1 도전형 반도체층(121)이 노출될 수 있다. 또한, 식각된 영역에는 후술할 제 1 전극(140)이 배치될 수 있다.
절연층(130)은 반도체 구조물(120)을 덮도록 배치될 수 있다. 절연층(130)은 반도체 구조물(120)을 보호할 수 있다. 또한, 절연층(130)은 반도체 소자(100)와, 인접한 또 다른 반도체 소자(100) 또는 전극(140, 150) 사이를 전기적으로 절연시킬 수 있다. 절연층(130)은 고투과 절연층을 사용할 수 있다. 예를 들어, 절연층(130)은 SiO2, SixOy, Si3N4, SixNy, SiOxNy, TiO2, ZrO2, Si3N4, Al2O3, AlN 및 MgF2 중 선택된 어느 하나로 형성될 수 있으나, 이것으로 본 발명을 한정하지는 않는다.
한편, 절연층(130)은 제 1 도전형 반도체층(121) 및 제 2 도전형 반도체층(122)의 일부 영역을 노출시킬 수 있다. 즉, 후술할 제 1, 2 전극(140, 150)이 배치될 영역은 절연층(130)에 의하여 노출될 수 있다.
제 1 전극(140)은 제 1 도전형 반도체층(121)과 전기적으로 연결될 수 있다. 제 1 전극(140)은 메사 식각에 의하여 노출된 제 1 도전형 반도체층(121) 상에 배치될 수 있다. 또한, 제 1 전극(140)은 절연층(130)의 일부 영역을 덮도록 배치될 수 있다. 즉, 반도체 구조물(120) 중 메사 식각이 이루어진 영역에서 절연층(130) 상에 배치될 수 있다. 더불어, 제 1 전극(140)은 기판(110)의 일부 영역을 덮을 수 있다. 제 1 전극(140)은 제 1 영역(141), 제 2 영역(142) 및 제 3 영역(143)을 포함할 수 있다.
제 1 영역(141)은 메사 식각에 의하여 노출된 제 1 도전형 반도체층(121) 상에 배치될 수 있다. 구체적으로, 제 1 영역(141)은 절연층(130)에 의하여 노출된 제 1 도전형 반도체층(121) 상에 배치될 수 있다. 또한, 제 1 영역(141)은 제 1 도전형 반도체층(121)과 인접한 절연층(130) 상에 배치될 수 있다.
제 2 영역(142)은 제 1 영역(141)으로부터 절곡되어 기판(110)의 제 1 면(111)을 향하여 연장될 수 있다. 이 때, 제 2 영역(142)은 반도체 구조물(120)의 측부에 배치된 절연층(130)을 덮을 수 있다.
제 3 영역(143)은 제 2 영역(142)으로부터 절곡되어 기판(110)의 제 1 면(111)의 일부를 덮을 수 있다. 제 3 영역(143)은 제 1 패키지(10A) 및 제 2 패키지(10B)의 연결 시 인접한 반도체 소자(100)의 제 2 전극(150)과 전기적으로 연결될 수 있다. 또한, 복수의 반도체 소자(100) 중 적어도 하나의 제 3 영역(143)은 반도체 소자 패키지(10)의 제 1 외부 전극(11)과 전기적으로 연결될 수도 있다. 이 때, 제 1 외부 전극(11)과 전기적으로 연결되는 제 3 영역(143)은 반도체 소자 패키지(10)의 타측 끝단에 배치된 반도체 소자(100)의 제 3 영역(143)일 수 있다.
제 2 전극(150)은 제 2 도전형 반도체층(122)과 전기적으로 연결될 수 있다. 제 2 전극(150)은 제 2 도전형 반도체층(122) 상에 배치될 수 있다. 특히, 제 2 전극(150)은 절연층(130)에 의하여 노출된 제 2 도전형 반도체층(122) 상에 배치될 수 있다.
제 2 전극(150)은 제 1 패키지(10A) 및 제 2 패키지(10B)의 연결 시 인접한 반도체 소자(100)의 제 1 전극(140)과 전기적으로 연결될 수 있다. 구체적으로, 제 2 전극(150)은 인접한 반도체 소자(100)의 제 3 영역(143)과 전기적으로 연결될 수 있다. 또한, 복수의 반도체 소자(100) 중 적어도 하나의 제 2 전극(150)은 반도체 소자 패키지(10)의 제 2 외부 전극(12)과 전기적으로 연결될 수도 있다. 이 때, 제 2 외부 전극(12)과 전기적으로 연결되는 제 2 전극(150)은 반도체 소자 패키지(10)의 일측 끝단에 배치된 반도체 소자(100)의 제 2 전극(150)일 수 있다.
한편, 반도체 소자 패키지(10)는 연결 전극(160)을 더 포함할 수 있다. 연결 전극(160)은 기판(110)의 제 1 면(111)의 일부 영역 상에 배치될 수 있다. 연결 전극(160)은 반도체 소자 패키지(10)의 일측 끝단에 배치된 반도체 소자(100)의 제 2 전극(150)과 전기적으로 연결될 수 있다. 또한, 연결 전극(160)은 반도체 소자 패키지(10)의 일측 끝단에 배치된 제 2 외부 전극(12)과 전기적으로 연결될 수 있다. 즉, 연결 전극(160)은 반도체 소자(100)의 제 2 전극(150)과 제 2 외부 전극(12)을 전기적으로 연결시킬 수 있다.
제 1 전극(140), 제 2 전극(150) 및 연결 전극(160)은 ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), IZON(IZO Nitride), AGZO(Al-Ga ZnO), IGZO(In-Ga ZnO), ZnO, IrOx, RuOx, NiO, RuOx/ITO, Ni/IrOx/Au, 또는 Ni/IrOx/Au/ITO, Ag, Ni, Cr, Ti, Al, Rh, Pd, Ir, Sn, In, Ru, Mg, Zn, Pt, Au, Hf 중 적어도 하나를 포함하여 형성될 수 있으나, 이러한 재료에 한정되지는 않는다.
반도체 소자 패키지(10)는 제 1 패키지(10A) 및 제 2 패키지(10B)가 서로 마주보도록 접합될 수 있다. 구체적으로, 제 1, 2 패키지(10A, 10B)는 반도체 구조물(120)이 배치된 기판(110)의 제 1 면(111)이 서로 마주보도록 배치될 수 있다. 반도체 소자 패키지(10)의 일측 및 타측에는 외측을 향하여 돌출된 외부 전극(11, 12)이 배치될 수 있다.
제 1 패키지(10A) 및 제 2 패키지(10B)는 각각의 패키지에 포함된 반도체 소자(100)가 서로 마주보는 방향으로 연결될 수 있다. 이 때, 제 1, 2 패키지(10A, 10B)의 반도체 소자(100)는 소정 간격 이격되어 배치될 수 있다. 구체적으로, 제 1 패키지(10A)(또는 제 2 패키지(10B))의 서로 인접한 2개의 반도체 소자(100)의 이격 거리는 제 2 패키지(10B)(또는 제 1 패키지(10A))의 반도체 소자(100)가 배치될 수 있을 만큼의 거리일 수 있다.
즉, 제 1, 2 패키지(10A, 10B)는 제 1 패키지(10A)의 반도체 소자와 제 2 패키지(10B)의 반도체 소자가 서로 교대로 배치되도록 연결될 수 있다. 다시 말해서, 반도체 소자 패키지(10)는 제 1, 2 패키지(10A, 10B)의 각각의 기판(110)이 서로 마주보고, 그 사이에서 제 1 패키지(10A)의 반도체 소자(100)와 제 2 패키지(10B)의 반도체 소자(100)가 교대로 배치되는 구조일 수 있다.
또한, 제 1, 2 패키지(10A, 10B)는 각각의 반도체 소자(100)의 제 1 전극(140)과 제 2 전극(150)이 서로 연결되도록 배치될 수 있다. 즉, 제 1 패키지(10A)(또는 제 2 패키지(10B))의 반도체 소자(100)의 제 1 전극(140)(또는 제 2 전극(150))은 인접한 제 2 패키지(10B)(또는 제 1 패키지(10A))의 반도체 소자(100)의 제 2 전극(150)(또는 제 1 전극(140))과 기판(110)과 수직인 방향으로 중첩될 수 있다. 이 때, 제 1 전극(140) 중 제 3 영역(143)이 제 2 전극(150)과 중첩될 수 있다.
따라서, 제 1 패키지(10A)(또는 제 2 패키지(10B))의 반도체 소자(100)의 제 1 전극(140)(또는 제 2 전극(150))은 인접한 제 2 패키지(10B)(또는 제 1 패키지(10A))의 반도체 소자(100)의 제 2 전극(150)(또는 제 1 전극(140))과 전기적으로 연결될 수 있다.
더불어, 반도체 소자 패키지(10)의 일측 끝단(왼쪽)에 배치된 반도체 소자(100)의 제 2 전극(150)은 연결 전극(160)에 의하여 제 2 외부 전극(12)과 전기적으로 연결될 수 있다. 또한, 반도체 소자 패키지(10)의 타측 끝단(오른편)에 배치된 반도체 소자(100)의 제 1 전극(140)은 제 1 외부 전극(11)과 전기적으로 연결될 수 있다. 이 때, 제 1 외부 전극(11)과 연결되는 영역은 제 1 전극(140)의 제 3 영역(143)일 수 있다.
외부 전극(11, 12)은 제 1 외부 전극(11) 및 제 2 외부 전극(12)을 포함할 수 있다. 외부 전극(11, 12)은 반도체 소자 패키지(10)와 외부 구성을 전기적으로 연결할 수 있다.
제 1 외부 전극(11)은 반도체 소자 패키지(10)의 끝단에 배치된 반도체 소자(100)의 제 1 전극(140)과 전기적으로 연결될 수 있다. 여기서, 제 1 외부 전극(11)은 반도체 소자 패키지(10)의 오른쪽 끝단에 배치된 반도체 소자(100)와 연결되도록 도시되었으나, 이것으로 본 발명을 한정하는 것은 아니다.
제 2 외부 전극(12)은 반도체 소자 패키지(10)의 끝단에 배치된 반도체 소자(100)의 제 2 전극(150)과 전기적으로 연결될 수 있다. 여기서, 제 2 외부 전극(12)은 반도체 소자 패키지(10)의 왼쪽 끝단에 배치된 반도체 소자(100)와 연결되도록 도시되었으나, 이것으로 본 발명을 한정하는 것은 아니다.
이처럼, 본 발명의 실시예에 따른 반도체 소자 패키지(10)는 기판(110) 및 복수의 반도체 소자(100)를 포함하는 제 1, 2 패키지(10A, 10B)가 서로 마주보며 전기적으로 연결될 수 있다. 특히, 제 1, 2 패키지(10A, 10B)의 기판이 투광성 기판으로 구성됨으로써, 도 3에 도시된 바와 같이 360°의 전면 발광을 구현할 수 있다. 한편, 도 3의 단면도에서는 반도체 소자 패키지(10)의 상하부에만 화살표로 발광 영역을 도시하였으나, 실질적으로는 측부 방향에서도 발광이 이루어질 수 있다.
또한, 반도체 소자(100)와 기판(110)이 일체형으로 제작되어 반도체 소자(100)를 실장하기 위한 별도의 기판이 생략될 수 있다. 따라서, 반도체 소자(100)와 기판의 접합을 위한 접착 물질이 생략되고, 열 방출 경로가 단축되어 방열 효과가 개선될 수 있다. 더불어, 별도의 금속 기판을 사용하지 않음으로써, 기판의 변색에 대한 문제를 해결할 수 있다.
도 4a 내지 도 4h는 본 발명의 실시예에 따른 반도체 소자 패키지의 제조 방법을 순차적으로 도시한 것이다. 앞서 설명한
도 4a 및 도 4b를 참조하면, 기판(110)의 제 1 면(111)에 복수의 반도체 구조물(120)을 증착하는 단계가 이루어질 수 있다. 이 때, 반도체 구조물(120)은 제 1 도전형 반도체층(121), 활성층(123) 및 제 2 도전형 반도체층(122)이 순차적으로 배치될 수 있다. 한편, 도면에서는 기판(110)에 4개의 반도체 구조물(120)이 배치되었으나, 이것으로 본 발명을 한정하지는 않는다.
제 1 도전형 반도체층(121), 활성층(123) 및 제 2 도전형 반도체층(122)의 증착 후, 반도체 구조물(120)의 일부 영역이 메사 식각될 수 있다. 구체적으로, 반도체 구조물(120)은 제 2 도전형 반도체층(122)으로부터 활성층(123) 및 제 1 도전형 반도체층(121)의 일부 영역까지 식각될 수 있다. 이에 따라, 제 1 도전형 반도체층(121)의 일부 영역이 노출될 수 있다.
한편, 복수의 반도체 구조물(120)은 서로 기설정된 이격 거리만큼 이격되어 배치될 수 있다. 이 때, 이격 거리는 인접한 반도체 구조물(120) 사이에 또 다른 반도체 구조물(120)이 배치될 수 있을 정도의 거리일 수 있다. 따라서, 후술할 제 1, 2 패키지(10A, 10B)의 연결 시 제 1 패키지(10A)(또는 제 2 패키지(10B))의 반도체 구조물들(120) 사이에 제 2 패키지(10B)(또는 제 1 패키지(10A))의 반도체 구조물이 배치될 수 있다. 즉, 제 1, 2 패키지(10A, 10B)의 반도체 소자(100)들이 서로 간섭되지 않고 용이하게 전기적으로 연결될 수 있다.
도 4c를 참조하면, 반도체 구조물(120)을 덮도록 절연층(130)을 배치하는 단계가 이루어질 수 있다. 절연층(130)은 반도체 구조물(120) 중 제 1, 2 전극(140, 150)이 배치될 영역을 노출시키며 배치될 수 있다. 절연층(130)에 의하여 제 1, 2 패키지(10A, 10B)의 연결 시, 인접한 구성들 사이의 전기적 절연이 이루어질 수 있다.
도 4d 및 도 4e를 참조하면, 제 1 전극(140) 및 제 2 전극(150)을 배치하는 단계가 이루어질 수 있다. 제 1 전극(140)은 메사 식각에 의하여 노출된 제 1 도전형 반도체층(121) 상에 배치될 수 있다. 제 2 전극(150)은 제 2 도전형 반도체층(122) 상에 배치될 수 있다. 특히, 제 1, 2 전극(140, 150)은 각각 절연층(130)에 의하여 노출된 제 1, 2 도전형 반도체층(121, 122) 상에 배치될 수 있다.
이 때, 제 1 전극(140)은 제 1 영역(141), 제 2 영역(142) 및 제 3 영역(143)을 포함할 수 있다. 제 1 영역(141)은 절연층(130)에 의하여 노출된 제 1 도전형 반도체층(121) 및 이와 인접한 절연층(130)을 덮도록 배치될 수 있다. 제 2 영역(142)은 제 1 영역(141)으로부터 절곡되어 반도체 구조물(120), 구체적으로는 제 1 도전형 반도체층(121)의 측부를 덮는 절연층(130)을 덮도록 배치될 수 있다. 제 3 영역(143)은 제 2 영역(142)으로부터 연장되어 기판(110)의 일부를 덮도록 배치될 수 있다.
한편, 제 1, 2 전극(140, 150)의 형성 시, 연결 전극(160)이 기판(110)의 일부 영역에 함께 형성될 수 있다. 연결 전극(160)은 후술할 기판의 다이싱 후, 제 1, 2 패키지(10A, 10B)의 연결 시 최외측에 배치된 제 2 전극(150)과 연결될 위치에 배치될 수 있다. 여기서는 제 1, 2 전극(140, 150)과 연결 전극(160)이 함께 형성되는 것을 예로 들어 설명하였으나, 이것으로 본 발명을 한정하는 것은 아니며, 기판(110)의 다이싱 후 연결 전극(160)이 형성될 수도 있다.
도 4f를 참조하면, 복수의 반도체 소자(100)를 포함하는 기판(110)을 다이싱(dicing)하여 제 1 패키지(10A) 및 제 2 패키지(10B)로 분리하는 단계가 이루어질 수 있다. 여기서, 각각의 패키지(10A, 10B)에는 2개의 반도체 소자(100)가 배치되었으나, 이것으로 본 발명을 한정하는 것은 아니다.
도 4g 및 도 4h를 참조하면, 제 1 패키지(10A) 및 제 2 패키지(10B)를 제 1 면(111)이 서로 마주보도록 배치하여 연결하는 단계가 이루어질 수 있다. 즉, 제 1, 2 패키지(10A, 10B)는 반도체 소자(100)가 배치된 제 1 면(111)이 서로 마주보도록 배치될 수 있다.
물론, 제 1, 2 패키지(10A, 10B)의 반도체 소자(100)들은 서로 수직 방향으로 중첩되지 않도록 배치될 수 있다. 다시 말해서, 제 1 패키지(10A)의 반도체 소자(100)들과 제 2 패키지(10B)의 반도체 소자들(100)은 서로 어긋나는 위치에 배치될 수 있다. 따라서, 어느 하나의 패키지(예를 들어, 제 1 패키지)의 반도체 소자(100)들 사이의 이격 영역에 다른 패키지(예를 들어, 제 2 패키지)의 반도체 소자(100)가 배치되어 서로 간섭이 이루어지지 않을 수 있다.
특히, 복수의 반도체 소자(100)는 2개의 기판(110) 사이에서 제 1 패키지(10A)의 반도체 소자(100)와 제 2 패키지(10B)의 반도체 소자(100)가 교대로 배치될 수 있다. 또한, 제 1, 2 패키지(10A, 10B)는 반도체 소자(100)의 제 2 전극(150)이 일측에 배치되고, 제 1 전극(140)이 타측에 배치되도록 연결될 수 있다. 물론, 이는 반대의 경우도 가능하다.
따라서, 제 1 패키지(10A)의 반도체 소자(100)의 제 1 전극(140)은 제 2 패키지(10B)의 반도체 소자(100)의 제 2 전극(150)과 전기적으로 연결될 수 있다. 또한, 제 1 패키지(10A)의 반도체 소자(100)의 제 2 전극(150)은 제 2 패키지(10B)의 반도체 소자(100)의 제 1 전극(140)과 전기적으로 연결될 수 있다. 이 때, 각각의 제 2 전극(150)은 제 1 전극(140)의 제 3 영역(143)과 전기적으로 연결될 수 있다. 제 1, 2 전극(140, 150)의 접합은 솔더 본딩(solder bonding) 또는 유텍틱 본딩(eutectic bonding)에 의하여 이루어질 수 있으나, 이것으로 본 발명을 한정하지는 않는다.
한편, 반도체 소자 패키지(10) 중 일측 끝단에 배치된 반도체 소자(100)의 제 2 전극(150)은 제 2 외부 전극(12)과 전기적으로 연결될 수 있다. 또한, 반도체 소자 패키지(10) 중 타측 끝단에 배치된 반도체 소자(100)의 제 1 전극(140)은 제 1 외부 전극(11)과 전기적으로 연결될 수 있다. 이 때, 제 1, 2 외부 전극(11, 12)과 연결되는 제 1, 2 전극(140, 150)은 반도체 소자 패키지(10) 중 가장 외측에 배치된 전극일 수 있다. 또한, 제 2 전극(150)은 연결 전극(160)에 의하여 제 2 외부 전극(12)과 전기적으로 연결될 수 있다.
반도체 소자는 조명 시스템의 광원으로 사용되거나, 영상표시장치의 광원이나 조명장치의 광원으로 사용될 수 있다. 즉, 반도체 소자는 케이스에 배치되어 광을 제공하는 다양한 전자 디바이스에 적용될 수 있다. 예시적으로, 반도체 소자와 RGB 형광체를 혼합하여 사용하는 경우 연색성(CRI)이 우수한 백색광을 구현할 수 있다.
상술한 반도체 소자는 발광소자 패키지로 구성되어, 조명 시스템의 광원으로 사용될 수 있는데, 예를 들어 영상표시장치의 광원이나 조명 장치 등의 광원으로 사용될 수 있다.
영상표시장치의 백라이트 유닛으로 사용될 때 에지 타입의 백라이트 유닛으로 사용되거나 직하 타입의 백라이트 유닛으로 사용될 수 있고, 조명 장치의 광원으로 사용될 때 등기구나 벌브 타입으로 사용될 수도 있으며, 또한 이동 단말기의 광원으로 사용될 수도 있다.
발광 소자는 상술한 발광 다이오드 외에 레이저 다이오드가 있다.
레이저 다이오드는, 발광소자와 동일하게, 상술한 구조의 제1도전형 반도체층과 활성층 및 제2도전형 반도체층을 포함할 수 있다. 그리고, p-형의 제1 도전형 반도체와 n-형의 제2 도전형 반도체를 접합시킨 뒤 전류를 흘러주었을 때 빛이 방출되는 electro-l㎛inescence(전계발광) 현상을 이용하나, 방출되는 광의 방향성과 위상에서 차이점이 있다. 즉, 레이저 다이오드는 여기 방출(stimulated emission)이라는 현상과 보강간섭 현상 등을 이용하여 하나의 특정한 파장(단색광, monochromatic beam)을 가지는 빛이 동일한 위상을 가지고 동일한 방향으로 방출될 수 있으며, 이러한 특성으로 인하여 광통신이나 의료용 장비 및 반도체 공정 장비 등에 사용될 수 있다.
수광 소자로는 빛을 검출하여 그 강도를 전기 신호로 변환하는 일종의 트랜스듀서인 광 검출기(photodetector)를 예로 들 수 있다. 이러한 광 검출기로서, 광전지(실리콘, 셀렌), 광 출력전 소자(황화 카드뮴, 셀렌화 카드뮴), 포토 다이오드(예를 들어, visible blind spectral region이나 true blind spectral region에서 피크 파장을 갖는 PD), 포토 트랜지스터, 광전자 증배관, 광전관(진공, 가스 봉입), IR(Infra-Red) 검출기 등이 있으나, 실시 예는 이에 국한되지 않는다.
또한, 광검출기와 같은 반도체 소자는 일반적으로 광변환 효율이 우수한 직접 천이 반도체(direct bandgap semiconductor)를 이용하여 제작될 수 있다. 또는, 광검출기는 구조가 다양하여 가장 일반적인 구조로는 p-n 접합을 이용하는 pin형 광검출기와, 쇼트키접합(Schottky junction)을 이용하는 쇼트키형 광검출기와, MSM(Metal Semiconductor Metal)형 광검출기 등이 있다.
포토 다이오드(Photodiode)는 발광소자와 동일하게, 상술한 구조의 제1 도전형 반도체층과 활성층 및 제2도전형 반도체층을 포함할 수 있고, pn접합 또는 pin 구조로 이루어진다. 포토 다이오드는 역바이어스 혹은 제로바이어스를 가하여 동작하게 되며, 광이 포토 다이오드에 입사되면 전자와 정공이 생성되어 전류가 흐른다. 이때 전류의 크기는 포토 다이오드에 입사되는 광의 강도에 거의 비례할 수 있다.
광전지 또는 태양 전지(solar cell)는 포토 다이오드의 일종으로, 광을 전류로 변환할 수 있다. 태양 전지는, 발광소자와 동일하게, 상술한 구조의 제1 도전형 반도체층과 활성층 및 제2도전형 반도체층을 포함할 수 있다.
또한, p-n 접합을 이용한 일반적인 다이오드의 정류 특성을 통하여 전자 회로의 정류기로 이용될 수도 있으며, 초고주파 회로에 적용되어 발진 회로 등에 적용될 수 있다.
또한, 상술한 반도체 소자는 반드시 반도체로만 구현되지 않으며 경우에 따라 금속 물질을 더 포함할 수도 있다. 예를 들어, 수광 소자와 같은 반도체 소자는 Ag, Al, Au, In, Ga, N, Zn, Se, P, 또는 As 중 적어도 하나를 이용하여 구현될 수 있으며, p형이나 n형 도펀트에 의해 도핑된 반도체 물질이나 진성 반도체 물질을 이용하여 구현될 수도 있다.
이상에서 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
10; 반도체 소자 패키지 10A, 10B; 제 1, 2 패키지
11, 12; 제 1, 2 외부 전극 100; 반도체 소자
110; 기판 120; 반도체 구조물
121; 제 1 도전형 반도체층 122; 제 2 도전형 반도체층
123; 활성층 130; 절연층
140; 제 1 전극 150; 제 2 전극
160; 연결 전극

Claims (23)

  1. 각각이 기판; 및 상기 기판의 일면에 배치되는 복수의 반도체 소자;를 포함하는 제1 패키지 및 제2 패키지를 포함하고,
    상기 제1 패키지와 상기 제2 패키지 각각에 배치된 상기 반도체 소자는,
    제1 도전형 반도체층; 제2 도전형 반도체층; 및 상기 제1 도전형 반도체층과 제2 도전형 반도체층의 사이에 배치되는 활성층을 포함하는 반도체 구조물;
    상기 제1 도전형 반도체층과 전기적으로 연결되는 제1 전극; 및
    상기 제2 도전형 반도체층과 전기적으로 연결되는 제2 전극을 포함하고,
    상기 제1 패키지 및 제2 패키지는 각각의 일면이 서로 마주보도록 배치되고,
    상기 제1 패키지의 반도체 소자 중 적어도 하나의 제1 전극은, 상기 제2 패키지의 반도체 소자 중 적어도 하나의 제2 전극과 전기적으로 연결되고,
    상기 제2 패키지의 반도체 소자 중 적어도 하나의 제1 전극은, 상기 제1 패키지의 반도체 소자 중 적어도 하나의 제2 전극과 전기적으로 연결되고,
    상기 제1 패키지의 반도체 소자의 활성층은 상기 제2 패키지의 반도체 소자의 활성층보다 상기 제1 패키지의 기판에 대해 더 멀리 배치되고,
    상기 제1 패키지와 상기 제2 패키지의 반도체 소자는, 상기 반도체 구조물을 덮도록 배치되는 절연층을 더 포함하고,
    상기 절연층은 상기 제1 도전형 반도체층 및 제2 도전형 반도체층의 일부 영역을 노출시키도록 배치되고,
    상기 제1 전극은 상기 제1 도전형 반도체층의 노출된 영역에 배치되고, 상기 제1 도전형 반도체층 상의 절연층을 덮도록 배치되고,
    상기 제2 전극은 상기 제2 도전형 반도체층의 노출된 영역에 배치되는 반도체 소자 패키지.
  2. 제1 항에 있어서,
    상기 제1 패키지의 제1 전극은, 상기 제1 도전형 반도체층 상에 배치되는 제1 영역; 상기 제1 영역으로부터 절곡되는 제2 영역; 및 상기 제2 영역으로부터 절곡되어 상기 기판의 일면 상에 배치되는 제3 영역을 포함하고,
    상기 제3 영역은 상기 제2 패키지의 제2 전극과 전기적으로 연결되는 반도체 소자 패키지.
  3. 삭제
  4. 제1 항에 있어서,
    상기 복수의 반도체 소자는 상기 제1 패키지의 기판 및 상기 제2 패키지의 기판 사이에 배치되고, ,
    상기 제1 패키지의 기판과 상기 제2 패키지의 기판 사이에서,
    상기 제1 패키지의 반도체 소자와 상기 제2 패키지의 반도체 소자는 교대로 하나씩 배치되고,
    상기 제1 패키지의 반도체 소자와 상기 제2 패키지의 반도체 소자는 상기 기판과 수직인 방향에서 서로 어긋나도록 배치되는 반도체 소자 패키지.
  5. 제1 항에 있어서,
    상기 제1 패키지의 적어도 하나의 제1 전극은 상기 제2 패키지의 적어도 하나의 제2 전극과 상기 기판과 수직인 방향에서 서로 중첩되고,
    상기 제1 패키지의 적어도 하나의 제2 전극은 상기 제2 패키지의 적어도 하나의 제1 전극과 상기 기판과 수직인 방향에서 서로 중첩되고,
    상기 반도체 소자 패키지는 제1 외부 전극 및 제2 외부 전극을 더 포함하고,
    상기 제1 외부 전극은, 상기 반도체 소자 패키지의 가장 외측에 배치된 제1 전극과 전기적으로 연결되고,
    상기 제2 외부 전극은, 상기 반도체 소자 패키지의 가장 외측에 배치된 제2 전극과 전기적으로 연결되고,
    상기 제2 전극과 제2 외부 전극은 연결 전극에 의하여 전기적으로 연결되며,
    상기 연결 전극은 상기 기판의 일부 영역 상에 배치되는 반도체 소자 패키지.
  6. 삭제
  7. 삭제
  8. 삭제
  9. 삭제
  10. 삭제
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
  15. 삭제
  16. 삭제
  17. 삭제
  18. 삭제
  19. 삭제
  20. 삭제
  21. 삭제
  22. 삭제
  23. 삭제
KR1020170061512A 2017-05-18 2017-05-18 반도체 소자 패키지 및 그 제조 방법 KR102417710B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020170061512A KR102417710B1 (ko) 2017-05-18 2017-05-18 반도체 소자 패키지 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170061512A KR102417710B1 (ko) 2017-05-18 2017-05-18 반도체 소자 패키지 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20180126739A KR20180126739A (ko) 2018-11-28
KR102417710B1 true KR102417710B1 (ko) 2022-07-06

Family

ID=64561431

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170061512A KR102417710B1 (ko) 2017-05-18 2017-05-18 반도체 소자 패키지 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR102417710B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20240021587A (ko) * 2022-08-10 2024-02-19 엘지전자 주식회사 디스플레이 화소용 반도체 발광소자 패키지 및 이를 포함하는 디스플레이 장치

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102668034B1 (ko) * 2018-11-14 2024-05-23 서울대학교산학협력단 표시 장치
CN110416243B (zh) * 2019-07-26 2021-11-12 成都辰显光电有限公司 一种显示面板及其制作方法
CN118284974A (zh) * 2021-11-08 2024-07-02 亮锐有限责任公司 具有非重叠分割的双结led

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150123160A1 (en) * 2013-11-06 2015-05-07 Tekcore Co., Ltd. Flip chip light-emitting diode package structure

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101665932B1 (ko) * 2010-02-27 2016-10-13 삼성전자주식회사 멀티셀 어레이를 갖는 반도체 발광장치, 발광모듈 및 조명장치
US8198109B2 (en) * 2010-08-27 2012-06-12 Quarkstar Llc Manufacturing methods for solid state light sheet or strip with LEDs connected in series for general illumination
KR20130025155A (ko) * 2011-09-01 2013-03-11 에피스타 코포레이션 발광 소자

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150123160A1 (en) * 2013-11-06 2015-05-07 Tekcore Co., Ltd. Flip chip light-emitting diode package structure

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20240021587A (ko) * 2022-08-10 2024-02-19 엘지전자 주식회사 디스플레이 화소용 반도체 발광소자 패키지 및 이를 포함하는 디스플레이 장치
KR102668393B1 (ko) 2022-08-10 2024-05-24 엘지전자 주식회사 디스플레이 화소용 반도체 발광소자 패키지 및 이를 포함하는 디스플레이 장치

Also Published As

Publication number Publication date
KR20180126739A (ko) 2018-11-28

Similar Documents

Publication Publication Date Title
KR102417710B1 (ko) 반도체 소자 패키지 및 그 제조 방법
EP3540793B1 (en) Semiconductor element
US11990567B2 (en) Semiconductor device
KR102434368B1 (ko) 반도체 소자
KR20180016181A (ko) 반도체 소자 및 이를 갖는 발광소자 패키지
KR102564122B1 (ko) 반도체 소자
KR102569563B1 (ko) 반도체 소자 및 이를 갖는 발광소자 패키지
KR102537073B1 (ko) 반도체 소자 패키지
KR102403821B1 (ko) 반도체 소자
KR20180001051A (ko) 반도체 소자 및 이를 갖는 발광소자 패키지
KR102437784B1 (ko) 반도체 소자
KR102623610B1 (ko) 반도체 소자 및 이를 갖는 발광소자 패키지
KR20190109848A (ko) 반도체 소자
KR102385938B1 (ko) 반도체 소자 패키지
KR102468809B1 (ko) 반도체 소자
KR102388795B1 (ko) 반도체 소자 및 이를 포함하는 반도체 소자 제조방법
KR102411948B1 (ko) 반도체 소자
KR102501208B1 (ko) 반도체 소자 및 이를 포함하는 반도체 소자 제조방법
US12107188B2 (en) Semiconductor device
KR102413442B1 (ko) 반도체 소자 패키지
KR102709072B1 (ko) 반도체 소자 패키지
KR102653956B1 (ko) 반도체 소자
KR20170143287A (ko) 반도체 소자
KR102392866B1 (ko) 반도체 소자
KR102692972B1 (ko) 반도체 소자

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
N231 Notification of change of applicant
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
X091 Application refused [patent]
AMND Amendment
X701 Decision to grant (after re-examination)