JP2015195244A - 半導体ユニット、半導体素子、発光装置、表示装置、半導体素子の製造方法 - Google Patents

半導体ユニット、半導体素子、発光装置、表示装置、半導体素子の製造方法 Download PDF

Info

Publication number
JP2015195244A
JP2015195244A JP2014071492A JP2014071492A JP2015195244A JP 2015195244 A JP2015195244 A JP 2015195244A JP 2014071492 A JP2014071492 A JP 2014071492A JP 2014071492 A JP2014071492 A JP 2014071492A JP 2015195244 A JP2015195244 A JP 2015195244A
Authority
JP
Japan
Prior art keywords
electrode
light emitting
layer
semiconductor
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2014071492A
Other languages
English (en)
Inventor
暁 大前
Akira Omae
暁 大前
祐亮 片岡
Yusuke Kataoka
祐亮 片岡
達男 大橋
Tatsuo Ohashi
達男 大橋
逸平 西中
Ippei Nishinaka
逸平 西中
琵琶　剛志
Tsuyoshi Biwa
剛志 琵琶
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2014071492A priority Critical patent/JP2015195244A/ja
Priority to US15/128,277 priority patent/US10937929B2/en
Priority to PCT/JP2015/001082 priority patent/WO2015151401A1/ja
Priority to CN201580015538.2A priority patent/CN106133930B/zh
Publication of JP2015195244A publication Critical patent/JP2015195244A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F21—LIGHTING
    • F21V—FUNCTIONAL FEATURES OR DETAILS OF LIGHTING DEVICES OR SYSTEMS THEREOF; STRUCTURAL COMBINATIONS OF LIGHTING DEVICES WITH OTHER ARTICLES, NOT OTHERWISE PROVIDED FOR
    • F21V23/00—Arrangement of electric circuit elements in or on lighting devices
    • F21V23/003—Arrangement of electric circuit elements in or on lighting devices the elements being electronics drivers or controllers for operating the light source, e.g. for a LED array
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/14—Digital output to display device ; Cooperation and interconnection of the display device with other functional units
    • G06F3/147—Digital output to display device ; Cooperation and interconnection of the display device with other functional units using display panels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Led Device Packages (AREA)
  • Led Devices (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

【課題】半導体素子と基板との密着性が向上した半導体ユニット、その半導体素子、これらを含む発光装置、表示装置、および半導体素子の製造方法を提供すること。
【解決手段】半導体ユニットは、基板と、半導体素子と、メッキ層とを具備する。前記半導体素子は、半導体層と、前記半導体層に接続され、白金族元素を主材料として含む１以上の電極とを有する。前記メッキ層は、前記基板と前記電極とを接合する。
【選択図】図２

Description

本技術は、発光素子などの半導体素子、半導体ユニット、発光装置、表示装置、半導体素子の製造方法に関する。
近年、軽量で薄型の表示装置として、発光ダイオード（ＬＥＤ）を表示画素に用いたＬＥＤディスプレイが注目を集めている。ＬＥＤディスプレイは、見る角度によってコントラストや色合いが変化する視野角依存性がなく、色を変化させる場合の反応速度が速いとった特徴がある。このようなＬＥＤディスプレイに用いられる好適な発光素子が、例えば特許文献１に開示されている（例えば、特許文献１参照。）。
特開2012-182276号公報
ところで、発光素子などの半導体素子とこれを実装する基板との間には、高い密着性が要求される。
本技術の目的は、半導体素子と基板との密着性が向上した半導体ユニット、その半導体素子、これらを含む発光装置、表示装置、および半導体素子の製造方法を提供することにある。
上記目的を達成するため、本技術に係る半導体ユニットは、基板と、半導体素子と、メッキ層とを具備する。
前記半導体素子は、半導体層と、前記半導体層に接続され、白金族元素を主材料として含む１以上の電極とを有する。
前記メッキ層は、前記基板と前記電極とを接合する。
白金族元素を主材料として含む電極が、基板上のメッキ層と接合されるので、電極とメッキ層との密着性が向上し、その接合強度を高めることができる。
前記半導体素子は、前記半導体層に接するように設けられ、開口を有する絶縁層をさらに有してもよい。前記電極は、前記絶縁層に接して前記開口を介して前記半導体層に接続されるように形成された構造を有してもよい。
これにより、絶縁膜の開口形状に応じた種々の形状を有する電極が実現される。
前記電極は、前記電極は、前記開口の端縁から外方へ広がる広がり部を有し、前記メッキ層は、少なくとも、前記電極の広がり部に接続されていてもよい。
この場合、電極の、開口内の領域は、樹脂および空洞のうち少なくとも一方で満たされていてもよい。
前記メッキ層は、前記電極の、前記開口内の領域にさらに設けられていてもよい。
これにより、電極とメッキ層との接着面積が大きいので、それらの間の密着性が向上する。
前記半導体層は、活性層、第１導電型層および第２導電型層を有してもよい。前記１以上の電極は、少なくとも前記第１導電型層に接続された第１電極を含んでいてもよい。
これにより、半導体ユニットとして、密着性が向上した高い信頼性を有する発光ユニットを実現することができる。
前記１以上の電極は、前記第２導電型層に接続された第２電極をさらに含んでいてもよい。
前記絶縁層は、前記基板に対向する面を有し、前記面の面積に対する、前記電極および前記メッキ層の接合面の面積の比が50%以上85%以下であってもよい。
本技術に係る半導体素子は、半導体層と、１以上の電極と、メッキ層とを具備する。
前記１以上の電極は、前記半導体層に接続され、白金族元素を主材料として含む。
前記メッキ層は、前記電極に接合されている。
本技術に係る発光装置は、発光パネルと、前記発光パネルを駆動する駆動回路とを具備する。
前記発光パネルは、基板と、複数の発光素子と、メッキ層とを有する。
前記複数の発光素子は、半導体層と、前記半導体層に接続され白金族元素を主材料として含む１以上の電極とを有する。
前記メッキ層は、前記基板と、前記複数の発光素子の前記電極とをそれぞれ接合する。
これにより、密着性が向上した高い信頼性を有する発光パネル装置を実現することができる。
本技術に係る表示装置は、複数の発光ユニットと、これらを駆動回路とを具備する。
前記複数の発光ユニットは、互いに異なる波長域の光を発する複数の発光素子を１画素として有し、前記画素ごとに発光ユニットを有する。
前記駆動回路は、基板と、半導体素子と、メッキ層とを有する。
前記半導体素子は、半導体層と、前記半導体層に接続され、白金族元素を主材料として含む１以上の電極とを有する。
前記メッキ層は、前記基板と前記電極とを接合する。
これにより、密着性が向上した高い信頼性を有する表示装置を実現することができる。
本技術に係る半導体ユニットの製造方法は、半導体層に接続された、白金族元素を主材料として含む電極を露出させることを含む。
前記露出した電極が実装基板に対向する。
前記電極と前記実装基板との間にメッキ層が形成される。
このような製造方法により、白金族元素以外の主材料を有する電極を備えた半導体ユニットの製造方法に比べ、製造工程を減らし、製造コストを削減することができる。
以上、本技術によれば、基板と半導体素子との密着性が向上する。
なお、ここに記載された効果は必ずしも限定されるものではなく、本開示中に記載されたいずれかの効果であってもよい。
図１Ａは、発光ユニットの概略構成の一例を斜視的に示す。図１Ｂは、図１Ａの発光ユニットのＡ−Ａ矢視方向の断面構成の一例を示す。 図２Ａは、図１Ａ、Ｂに示した基板および発光素子を含む半導体ユニットを示す断面図である。図２Ｂ、Ｃは、他の構成例に係る半導体ユニットを示す断面図である。 図３Ａは、他の発光ユニットの概略構成の一例を斜視的に示す。図３Ｂは、図３Ａの発光ユニットのＡ−Ａ矢視方向の断面構成の一例を示す。 図４は、図３Ａ、Ｂに示した基板および発光素子の断面構成の一例を示す。 図５Ａ〜Ｃは、図４の発光素子の別の構成の断面をそれぞれ示す。 図６は、白金族元素のCuによる電解メッキの原理を模式的に表した図である。 図７は、白金族元素より酸化されやすい金属の、Cuによる電解メッキの原理を模式的に表した図である。 図８Ａ、Ｂ、Ｃは、３種類の金属とメッキ層との密着性の評価テストの結果をそれぞれ示す写真である。 図９Ａ〜Ｃは、メッキ層の形成工程を順に示す。 図１０Ａ〜Ｃは、図５Ａ〜Ｃに示した各発光素子の下面側をそれぞれ示す平面図である。 図１１は、片側電極型の発光素子等のサイズ（横軸）と、接合面積比（縦軸）との関係を示すグラフである。 図１２Ａは、図２Ａに示した両側電極型の発光素子の下面側を示す平面図である。図１２Ｂは、図２ＢまたはＣに示した両側電極型の発光素子の下面側を示す平面図である。 図１３は、両側電極型の発光素子等のサイズ（横軸）と、接合面積比（縦軸）との関係を示すグラフである。 図１４Ａ〜Ｆは、例えば片側電極型の発光素子を備えた半導体ユニットの製造工程を順に示す。 図１５Ａ〜Ｇは、比較例に係る半導体ユニットの製造工程を順に示す。 図１６は、一実施形態に係る表示装置の概略的な斜視図である。 図１７は、実装基板の透明基板側の表面のうち表示領域に対応する領域のレイアウトの例を表す。
以下、図面を参照しながら、本技術の実施形態を説明する。
以下の説明では、図面を参照する場合において、素子や装置の方向や位置を指し示すために「上、下、左、右、縦、横」などの文言を用いる場合があるが、これは説明の便宜上の文言に過ぎない。すなわち、これらの文言は、説明を理解しやすくするために使用される場合が多く、素子や装置が実際に製造されたり使用されたりする場面における方向や位置と一致しない場合がある。
１．発光ユニットの構成例１
１）発光ユニットの構成
図１Ａは、発光ユニット１の概略構成の一例を斜視的に示す。図１Ｂは、図１Ａの発光ユニット１のＡ−Ａ矢視方向の断面構成の一例を示す。発光ユニット１は、いわゆるＬＥＤディスプレイと呼ばれる表示装置の表示画素として好適に適用可能なものであり、複数の発光素子を薄い肉厚の樹脂で被った微小パッケージである。
発光ユニット１は、図１Ａに示したように、３つの半導体素子である発光素子１０を備えている。各発光素子１０は、所定の波長域の光を上面から発する固体発光素子であり、具体的には、ＬＥＤチップである。本明細書では、ＬＥＤチップとは、結晶成長に用いたウェハから切り出した状態のものを指しており、成形した樹脂などで被われたパッケージタイプのものではない。
ＬＥＤチップは、例えば、５μｍ以上、１００ｍｍ以下のサイズとなっている。ＬＥＤチップの平面形状は、例えば、ほぼ正方形となっている。ＬＥＤチップは、薄片状となっており、ＬＥＤチップのアスペクト比（高さ／幅）は、例えば、０．１以上、１未満となっているが、これに限定されるものではなく、0.001以上10未満といった形態も可能である。
各発光素子１０は、発光ユニット１内に配置されており、例えば、図１Ａに示したように、他の発光素子１０と所定の間隙を介して配置されている。このとき、発光ユニット１は、例えば、発光素子１０の配列方向に延在する細長い形状となっている。互いに隣り合う２つの発光素子１０の隙間は、例えば、各発光素子１０のサイズと同等か、それよりも大きくなっている。なお、上記の隙間は、場合によっては、各発光素子１０のサイズよりも狭くなっていてもよい。
各発光素子１０は、互いに異なる波長域の光をそれぞれ発するようになっている。例えば、図１Ａに示したように、３つの発光素子１０は、緑色帯の光を発する発光素子１０Ｇと、赤色帯の光を発する発光素子１０Ｒと、青色帯の光を発する発光素子１０Ｂとにより構成されている。
なお、発光素子１０Ｒ，１０Ｇ，１０Ｂのそれぞれの位置は、図に示したものに限定されないが、以下では、発光素子１０Ｒ，１０Ｇ，１０Ｂが上で例示した箇所に配置されているものとして、他の構成要素の位置関係を説明する場合がある。
２）発光素子の構成
図２Ａは、基板６０とこの基板６０に実装された発光素子１０を含む半導体ユニット１００を示す断面図である。各発光素子１０は、例えば、第１導電型層１１、活性層１２および第２導電型層１３を下から順に積層してなる半導体層を有している。半導体層は、これらの層とは別の層を含んでいてもよい。
発光素子１０Ｇ，１０Ｂにおいては、第１導電型層１１、活性層１２および第２導電型層１３は、例えば窒化ガリウム系化合物半導体によって構成される。例えばそれはInGaN系の半導体である。一方、発光素子１０Ｒにおいては、第１導電型層１１、活性層１２および第２導電型層１３は、例えばリン系化合物半導体により構成される。例えばそれはAlGaInP系の半導体である。
第２導電型層１３の上面（つまり、光取り出し面Ｓ２）には第２電極１５が設けられている。第２電極１５は、例えば、発光素子１０Ｇ，１０Ｂにおいては、Ti／Pt／Auからなる。第２電極１５は、例えば、発光素子１０Ｒにおいては、AuGe（金とゲルマニウムの合金）／Ni／Auからなる。第２電極１５は、第２導電型層１３に接するとともに第２導電型層１３に接続され、オーミック接触している。
第１導電型層１１の下面には第１電極１４が設けられており、第１電極１４の一部が第１導電型層１１に接続され、オーミック接触している。以下、第１導電型層１１の下面、すなわち半導体層の下面Ｓ３を、便宜的に「半導体層下面」という。第１電極１４は、金属電極である。第１電極１４は、白金族元素を主材料として含む。白金族元素としては、例えばPt、Pd、Ir、Rh、Ru、またはOsが挙げられる。これらのうち少なくとも２つの合金であってもよい。
主材料とは、第１電極１４が単一の元素で構成される場合は、その元素そのものである。また、主材料とは、第１電極１４が複数の元素、つまり合金で構成される場合は、それらの元素のうち、最も濃度（重量%または体積%）が高い元素である。第１電極１４が合金である場合、５０%以上の濃度の白金族元素が含まれるように構成されることが好ましい。
第１電極１４および／または第２電極１５は、単一の電極によって構成されていてもよいし、物理的に分離した複数の電極によって構成されていてもよい。
第１電極１４、第２電極１５は、例えば蒸着、スパッタリング、あるいはメッキ（電解メッキまたは無電解メッキ）により形成される。
半導体層の側面（以下、便宜的に「半導体層側面」という）Ｓ１は、第１導電型層１１、活性層１２、第２導電型層１３の各側面により構成される。半導体層側面Ｓ１は、例えば、図２に示したように、積層方向と交差する傾斜面となっており、具体的には、当該発光素子１０の断面が逆台形状（逆メサ形状）となるような傾斜面となっている。このように、半導体層側面Ｓ１がテーパー状となっていることにより、正面方向の光取り出し効率を高くすることができる。なお、半導体層側面Ｓ１は、例えば、積層方向に沿う面、つまり積層方向に実質的に平行な面となっていてもよい。
各発光素子１０は、例えば、図２Ａに示したように、第１絶縁層１６、金属層１７、第２絶縁層１８を含む積層体を有している。第１絶縁層１６と第２絶縁層１８との間に金属層１７が配置されている。
この積層体は、半導体層の半導体層側面Ｓ１から半導体層下面Ｓ３にわたって形成された層である。この積層体のうち、少なくとも第１絶縁層１６、金属層１７および第２絶縁層１８は、それぞれ、薄い層であり、例えば、ＣＶＤ（Chemical Vapor Deposition）、蒸着、スパッタなどの薄膜形成プロセスによって形成されたものである。つまり、この積層体のうち、少なくとも第１絶縁層１６、金属層１７および第２絶縁層１８は、スピンコートなどの厚膜形成プロセスや樹脂モールド、ポッティングなどによって形成されたものではない。
第１絶縁層１６は、半導体層との電気的な絶縁をとる機能を有する。第１絶縁層は、半導体層に接してこれを覆うように設けられている。第１絶縁層１６は、活性層１２から発せられる光に対して透明な材料、例えば、SiO2，SiN，Al2O3，TiO2，TiNなどからなる。第１絶縁層１６は、例えば、０．１μｍ〜１μｍ程度の厚さであり、ほぼ均一な厚さとなっている。なお、第１絶縁層１６は、製造誤差に起因する厚さの不均一性を有していてもよい。
第２絶縁層１８は、金属層１７を保護する機能を有する。第２絶縁層は、金属層１７を覆うように設けられている。第２絶縁層１８の材料としては、第１絶縁層１６と同様の材料が用いられ得る。第２絶縁層１８は、例えば、0.1μm〜1μm程度の厚さであり、ほぼ均一な厚さとなっている。なお、第２絶縁層１８は、製造誤差に起因する厚さの不均一性を有していてもよい。
第２絶縁層１８はなくてもよく、金属層１７が、発光素子１０の最外周の層であってもよい。
金属層１７は、活性層１２から発せられた光を遮蔽もしくは反射する機能を有する、金属層１７は、第１絶縁層１６と第２絶縁層１８との間に設けられている。金属層１７は、活性層１２から発せられる光を遮蔽もしくは反射する材料、例えば、Ti，Al，Cu，Au，Ni，白金族系、たはそれらのうち少なくとも２つの合金からなる。金属層１７は、例えば、0.1μm〜1μm程度の厚さであり、ほぼ均一な厚さとなっている。なお、金属層１７は、製造誤差に起因する厚さの不均一性を有していてもよい。
積層体のうち第１絶縁層１６および第２絶縁層１８の、半導体層下面Ｓ３に接する面の所定位置（例えば中央）には開口７が設けられている。第１電極１４は、この開口７を介して第１導電型層１１に接続されるように形成された構造として、例えば凹部１４ａを有する。また、第１電極１４は、開口７の端縁７ａから外方へ（周囲へ）広がる広がり部１４ｃを有する。すなわち、第１電極１４は、凹部１４ａが開口７の内周面に接し、広がり部１４ｃが積層体の下面に接するように形成される。
例えば、金属層１７の光取り出し面Ｓ２側の端部は、第１絶縁層１６の光取り出し面Ｓ２側の端部と同一面（つまり、光取り出し面Ｓ２と同一面）に形成されている。これにより、当該金属層１７の端部は、第２電極１５と電気的に絶縁される構成となる。金属層１７の、他方の端部も同様に、第１電極１４に接続されておらず、つまり第１電極１４と電気的に絶縁されている。
なお、活性層１２から発せられた光が直接に他の発光素子１０に入射するのを妨げるという観点からすれば、金属層１７は、第１絶縁層１６の表面のうち少なくとも活性層１２の側面との対向面に接して形成されていればよく、活性層１２の側面以外の部分まで覆っていなくてもよい。この場合、第１絶縁層１６は、半導体層の表面のうち少なくとも活性層１２の側面に接して形成されていればよく、半導体層側面Ｓ１全体を覆っていなくてもよい。
３）絶縁体、端子電極
発光ユニット１は、さらに、図１Ａに示したように、各発光素子１０を覆うチップ状の絶縁体２０と、各発光素子１０に電気的に接続された端子電極３１，３２とを備えている。端子電極３１，３２は、絶縁体２０の底面側に配置されている。
絶縁体２０は、各発光素子１０を、少なくとも各発光素子１０の側面側から囲むとともに保持する。絶縁体２０は、例えば、シリコーン，アクリル，エポキシなどの樹脂材料によって構成されている。
絶縁体２０は、各発光素子１０の側面と、各発光素子１０の上面の一部の領域に接して形成されている。絶縁体２０は、各発光素子１０の配列方向に延在する細長い形状（例えば直方体形状）となっている。絶縁体２０の高さは、各発光素子１０の高さよりも高くなっており、絶縁体２０の横幅（短辺方向の幅）は、各発光素子１０の幅よりも広くなっている。絶縁体２０自体のサイズは、例えば１ｍｍ以下となっている。
絶縁体２０は、例えば、図１Ａ，Ｂに示したように、各発光素子１０の直上に対応する箇所に開口２０Ａを有している。各開口２０Ａの底面には、少なくとも第２電極１５（図１Ａ，Ｂでは図示せず）が露出している。また、絶縁体２０は、例えば各発光素子１０の直下に対応する箇所にも開口２０Ｂを有している。各開口２０Ｂの底面には、第１電極１４（図１Ａ，Ｂでは図示せず）が露出している。
端子電極３１は、図２Ａに示した基板６０の金属配線の一部として機能する。第２電極１５は、図１Ａに示したバンプ３３および接続部３４を介して端子電極３２に接続されている。バンプ３３は絶縁体２０に埋め込まれた柱状の導電性部材であり、接続部３４は絶縁体２０の上面に形成された帯状の導電性部材である。
図２Ａに示すように、半導体ユニット１００は、この基板６０と発光素子１０とを接合するメッキ層６８を備える。具体的には、基板６０上に設けられた上述の配線６９と、第１電極１４との間にメッキ層６８が設けられ、これらに接続されて導通している。メッキ層６８は、典型的にはCuで構成される。例えば、メッキ層６８として、Cu、Au、Ni、Pd、Cr、Zn、Sn、Pt、Ag、Cd、あるいは、これらのうち少なくとも２つの合金で構成される。
メッキ層６８の材料としてPdのように白金族元素を用いる場合があるので、この場合、第１電極１４およびメッキ層６８は、白金族元素を主材料として含むことになる。第１電極１４の主材料とメッキ層６８の材料とが同じ元素でもよい。
メッキ層６８は、例えば電解メッキによって形成されるが、メッキ層６８および第１電極１４の材料の組み合わせによっては、無電解メッキによって形成されてもよい。
図２Ａに示した半導体ユニット１００では、メッキ層６８は、例えば第１電極１４の凹部１４ａ内に充填されるように形成されている。メッキ処理時間を調整することにより、メッキ材料は凹部１４ａ内に充填される。
しかし、図２Ｂに示すように、メッキ層６８が第１電極１４の凹部１４ａ内には充填されず、樹脂２８が充填されていてもよい。この樹脂２８の材料の典型例としては、特開2011-233733号公報の図１に示された製造工程において、セルアライメント方式による仮固定部として形成される光硬化性樹脂である。図２Ｂに示した構成例では、第１電極１４の広がり部１４ｃにメッキ層６８が接続されている。
あるいは、図２Ｃに示すように、第１電極１４の凹部１４ａ内は空洞１４ｄであってもよい。この図２Ｃで示した半導体ユニット１００の場合、第１電極１４の凹部１４ａの直下には配線の金属材料はなく、製造工程の関係で、この配線（端子電極）はその中央に孔が形成された形状を有している。
２．発光ユニットの構成例２
次に、発光ユニットの別の構成例を説明する。この発光ユニットおよび発光素子の構成および機能について、上記発光ユニット１と同様の部分についてはその説明を省略または簡略化する。
１）発光ユニットの構成
図３Ａは、発光ユニット２の概略構成の一例を斜視的に示す。図３Ｂは、図３Ａの発光ユニット２のＡ−Ａ矢視方向の断面構成の一例を示す。
発光ユニット２は、直方体状の絶縁体５０を備える。絶縁体５０は、各発光素子４０Ｒ、４０Ｇ、４０Ｂを収容する開口５０Ａを有する。上記発光素子１０は、上下に第１電極１４および第２電極１５が配置される両側電極型のものであった。これに対し、この発光素子４０は、下側（基板８０側）のみに、第１電極４４および第２電極４５（図４参照）を有する片側電極型のものである。
図３Ｂでは、これら第１電極４４、第２電極４５を図示していない。これら第１電極４４、第２電極４５は、基板８０上の配線等の一部である端子電極６１、６２に接続されている。
２）発光素子の構成
図４は、発光素子４０を備えた半導体ユニット２００の断面構成の一例を示す。発光素子４０は、第１導電型層４１、活性層４２、および第２導電型層４３を含む半導体層を備え、また、第１電極４４、第２電極４５を備える。また、発光素子４０は、第１絶縁層４６、金属層４７、第２絶縁層４８を含む積層体を備える。
第１電極４４は、凹部４４ａおよび広がり部４４ｃを有する。第２電極４５も同様に、凹部４５ａおよび広がり部４５ｃを有する。それぞれの広がり部４４ｃは、第２絶縁層４８の下面である同一面に形成されている。
第２電極４５の凹部４５ａは、第１電極４４の凹部４４ａより深く形成されている。第２電極４５の凹部４５ａの周囲には第１絶縁層４６の一部が開口形状で設けられており、開口を介して、第２電極４５が第２導電型層４３に接続されている。
第１電極４４、第２電極４５は、白金族元素を主材料として含む。第１電極４４の白金族元素と、第２電極４５の白金族元素は、同じであってもよいし、異なっていてもよい。
第１電極４４の凹部４４ａ内には、製造工程で形成される樹脂２８が残存している。第１電極４４、第２電極４５は、基板８０上の配線８１、８２（例えば端子電極６１、６２）にメッキ層６６、６７を介してそれぞれ接続されている。第２電極４５の凹部４５ａ内にはメッキ層６７の材料が充填されている。
図５Ａ〜Ｃは、発光素子の別の構成の断面をそれぞれ示す。
図５Ａに示す発光素子では、第１電極４４の凹部４４ａ内にメッキ層６６の材料が充填されている。第２電極４５の凹部４５ａ内に樹脂２８が充填されている。図５Ｂに示す発光素子では、凹部４４ａ、４５ａ内に、ともに樹脂２８が充填されている。図５Ｃに示す発光素子では、凹部４４ａ、４５ａ内に、ともにメッキ層６６、６７の材料が充填されている。なお、図４、図５Ａ〜Ｃの発光素子において、例えば図２Ｃに示したように、凹部４４ａ内の樹脂材料がなく空洞が設けらていてもよい。
３．基板と発光素子と（電極とメッキ層と）の密着性について
１）白金族元素とメッキ層との密着性が高い理由
次に、電極１４、４４、４５と、メッキ層６６、６７、６８との密着性について説明する。上述のように、構成例１に係る発光素子１０では、第１電極１４が主に白金族元素で構成され、構成例２に係る発光素子４０では、第１電極４４、第２電極４５ともに主に白金族元素で構成された。このように、電極に白金族元素が用いられることにより、電極とメッキ層との密着性が向上し、その接合強度を高めることができる。
白金族元素とメッキ層との密着性が高い理由は、次の３つが挙げられる。
［１］白金族元素には酸化膜が形成されにくい
［２］白金族元素のイオン化傾向は、Auよりも大きい（Auより卑な金属）
［３］白金族元素は、水素吸着金属である
Pt等の貴金属（白金族元素）は、Auと同様に酸化されにくいイオン化傾向が低い傾向を持つ。イオン化傾向が高い材料はメッキ成長もしにくい傾向となる。Pt等の貴金属のイオン化傾向はAuよりも高いので、Auよりもメッキ成長がしやすい方向であると同時に、特殊な表面水素吸着機能から推測される水素結合力により、酸化されにくい。すなわち、上記３つの理由によって、Pt等の貴金属には、メッキ接合しやすいという機能が働き、良好なメッキ接合が行われると考えられる。
イオン化傾向序列は以下の通りである。
K>Ca>Na>Mg>Al>Zn>Fe>Ni>Sn>Pb>(H)>Cu>Hg>Ag>Pt>Au
メッキのカソード触媒能としては、金属-水素結合が重要である。無電解メッキ等では、メッキ層６８形成の対象となる金属が水素を持っていることで、水素を分離しやすいことも必要となる。電解メッキの場合は、電気的に各結合の解離を引き起こすため、水素吸着が大きい金属がカソードに含まれることでもメッキ成長が可能となり、より結合（接合）強度が高くすることができると考えられる。Pt、Pd、Rh等は水素吸着・吸蔵金属としての機能を持ち、本技術はその効果も応用されている。
図６は、白金族元素のCuによる電解メッキの原理を模式的に表した図である。図６左に示すように、Cuで構成されたアノードが電子を失い、銅イオンが電解液中に発生する。カソードは電子を受け取り、Cuを周囲に形成していく。そして、図６右に示すように、カソードに形成されるCuが、カソード近傍に設置された白金族元素材料に接触した後は、白金族元素材料の表面にも銅イオンと電子が供給され、Cuが形成されていく。
図７は、白金族元素より酸化されやすい金属の、Cuによる電解メッキの原理を模式的に表した図である。このように金属表面に酸化膜等の不純物が多い場合に比べ、図６で示した白金族元素材料の表面には、均一なメッキ層６８が形成される。
２）ピールテスト
本発明者らは、基板上の３種類の金属に対するCuメッキ層のピールテスト（密着性の評価テスト）を行った。
図８Ａ、Ｂ、Ｃは、３種類の金属とメッキ層とのピールテストの結果をそれぞれ示す写真である。図８ＡではTi、図８ＢではAu、図８ＣではPtが、金属としてそれぞれ用いられた。この実験から、図８Ｃに示すように、Pt上のCuメッキ層の密着性が最も高い結果が得られ、半導体製造分野で採用される密着性評価基準を用いると、0B〜5Bの６段階評価のうち、最高の5Bの結果が得られた。
３）発光素子の下面（底面）の面積と、メッキ層の接合面の面積との関係
次に、上記構成例１、２に係る発光素子１０、４０の下面に対する、平面視による電極およびメッキ層の接合面の面積比（以下、便宜的に「接合面積比」という。）について述べる。例えば、図９Ａに示すように、発光素子４０の下面４０Ａとは、積層体（のうち第２絶縁層１８、４８）の下面、すなわち基板８０に対向する面である。
３−１）片側電極型の発光素子について
図９Ａ〜Ｃは、メッキ層６６、６７の形成工程を順に示す。図９Ａ〜Ｃの上図は、構成例２に係る片側電極型の発光素子４０の下側、つまり基板８０側から見た平面図である。図９Ａ、Ｂに示すように、発光素子と基板８０とが位置合わせされ、図９Ｃに示すように、電解メッキ法により、第１電極４４および第２電極４５と、基板８０との間にメッキ層６６、６７が形成される。
例えば、図９ＢとＣの間の工程において、例えば特開2011-233733号公報で開示されたように、セルフアライメント方式を用いて、発光素子４０の周囲や下部に樹脂２８が形成される。これにより、例えば図４に示したように、第１電極４４の凹部４４ａ内に樹脂２８が充填された発光素子を備えた半導体ユニット２００が製造される（図９Ｃ）。
この半導体ユニット２００において、発光素子４０のサイズの例は、以下の通りである（図９Ｃ参照）。
発光素子４０の下面４０Ａの面積：約15μm×10μm＝約150μm2
第１電極４４および第２電極４５のメッキ接合面の合計面積：約78μm2
したがって、接合面積比は、78/150=約52%である。
また、第１電極４４の凹部４４ａにおける樹脂２８または空洞の面積に対応する等価直径は、約2μmである。つまり、その円の面積は約3μm2である。
図１０Ａ〜Ｃは、図５Ａ〜Ｃに示した各発光素子の下面側をそれぞれ示す平面図である。上記発光素子４０における接合面積比の計算方法と同様に、図５Ａ〜Ｃに示した発光素子の下面の面積とメッキ接合面との面積比を求めた結果が以下である。
図５Ａ（図１０Ａ）に示す発光素子の接合面積比：約50%
図５Ｂ（図１０Ｂ）に示す発光素子の接合面積比：約52%
図５Ｃ（図１０Ｃ）に示す発光素子の接合面積比：約54%
図１１上は、これら片側電極型の発光素子４０等のサイズ（横軸）と、接合面積比（縦軸）との関係を示すグラフである。このグラフにおいて図１１下に示すように、発光素子の下面の短手方向をｘ方向、長手方向をｙ方向と定義した。発光素子のサイズの規定を、以下の３パターンで分けた。
ａ）例えばｘ方向のサイズを固定して、ｙ方向のサイズを変更した場合、
ｂ）ｙ方向のサイズを固定して、ｘ方向のサイズを変更した場合、
ｃ）ｘおよびｙの両方向のサイズを変更した場合（相似形）
破線は最小の接合面積比であり、実線は最大の接合面積比である。
図１１で示す領域Ａが、良好な密着性を維持できる範囲である。しかし、領域Ｂでは接合面積比が低くなるため、密着性が低下すると予想される。
図１１のグラフにおいて、10μm〜30μm程度のサイズを有する発光素子では、最大の接合面積比が50%以上85%以下となる。10μm程度のサイズを有する発光素子では、接合面積比が50%程度となり、これが許容される最小の接合面積比とされることが望ましい。
３−２）両側電極型の発光素子について
図１２Ａは、図２Ａに示した両側電極型の発光素子１０の下面側を示す平面図である。図１２Ｂは、図２ＢまたはＣに示した両側電極型の発光素子の下面側を示す平面図である。
これらの発光素子の下面のサイズは、約10μm×10μm＝約100μm2である。第１電極１４のサイズは、約9μm×9μm＝約81μm2である。
したがって、接合面積比は以下の通りである。
図２Ａ（図１２Ａ）に示す発光素子の接合面積比：78%
図２ＢまたはＣ（図１２Ｂ）に示す発光素子の接合面積比：81%
図１３は、これら両側電極型の発光素子１０等のサイズ（横軸）と、接合面積比（縦軸）との関係を示すグラフである。10μm〜30μm程度のサイズを有する発光素子１０では、領域Ａが良好な密着性を維持できる範囲である。上記片側電極型の発光素子と同様に、最小の接合面積比が50%程度に設定されることが望ましい。
４．まとめ
以上のように、白金族元素を主材料として含む電極１４、４４、４５と、基板６０、８０とがメッキ層６７〜６８により接合されるので、これら電極とメッキ層との密着性が向上し、その接合強度を高めることができる。
例えば、図２Ａ、図４、図５Ａ、Ｃに示したように、電極の凹部１４ａ、４４ａ、４５ａ内にまでメッキ層が成長することにより、その電極とメッキ層との接合面積を大きくすることができる。これにより、密着性が高められる。
電極とメッキ層との熱膨張係数差は、電極と樹脂または空洞との熱膨張係数差よりも小さい。熱膨張係数差が小さいことにより、半導体素子等からの発熱がある環境下でも、電極やメッキ層が破損して半導体素子と基板とが剥がれてしまう、というおそれはなく、高い信頼性を確保することができる。
しかし、電極の凹部１４ａ、４４ａ、４５ａ内に樹脂２８が充填されていたり、凹部１４ａ、４４ａ、４５ａ内が空洞である場合であっても、上述したように、発光素子の設計として、約50%以上の接合面積比が確保されることにより、上記破損の問題や密着性の問題はない。
そのほか、白金族元素のうち、例えばPtおよびRhの紫〜青色波長域の光反射率は、AuやTiに比べて高い。その反射率は、Ptについては52%程度、Rhについては78%程度ある。これに対しAuは38%程度である。すなわち、発光素子１０、４０等を、青色の波長域を有する光を発生させる素子として用いることにより、光利用効率を高めることができる。
５．半導体ユニットの製造方法
１）本技術に係る半導体ユニット２００の製造方法
図１４Ａ、Ｂは、例えば片側電極型の発光素子４０を備えた半導体ユニット２００の製造工程を順に示す図である。ここでは、半導体素子が転写用基板に転写されて、電極が露出された後の工程から説明する。
図１４Ａに示すように、半導体素子４０が光取り出し面Ｓ２側から転写用基板１６０に転写されることにより、第１電極４４、第２電極４５が露出する。ここで、第１電極４４、第２電極４５が露出しても、これらは白金族元素であるのでほとんど酸化されない。
この後、半導体素子４０は、転写用基板１６０から取り外され、露出した第１電極４４および第２電極４５側が実装基板（基板６０）上に対向するように位置決めされる。そして、図１４Ｂに示すように、光硬化性樹脂の所定の領域を硬化させることにより形成された仮固定部２８'が残存した状態で、電極４４、４５と基板６０との間にメッキ層６７、６８が形成される。例えば第２電極４５の凹部４５ａにメッキ層６７が充填されるまでメッキ成長が行われる。
２）比較例に係る半導体ユニットの製造方法
図１５Ａ〜Ｃは、比較例に係る半導体ユニットの製造工程を順に示す図である。この製造工程において、図１４Ａ、Ｂと異なる点は、図１５Ａにおいて、露出した電極（白金族元素ではないもの）１４４、１４５の表面が酸化される場合があるので、その酸化膜１４９をエッチングにより除去する工程が必要な点である。
すなわち、図１４Ａ，Ｂに示した本技術に係る半導体ユニットの製造工程では、図１５Ａに示した酸化膜の除去工程が不要となる。これにより、製造時間を短縮でき、製造コストを減らすことができる。
また、図１５Ｂで示した半導体素子では、図１５Ａにおけるエッチング工程により、外周部に形成された絶縁層１４８の削れ１４８ａが発生するおそれがある。しかし、本技術による図１４の工程によれば、上述のように酸化膜の除去工程が不要になるので、そのような削れは緩和される。
６．発光装置（照明装置、表示装置など）
１）発光装置の構成
発光素子がｎ×ｍ（ｎ、ｍは２以上の整数）個のマトリクス状に配置されるように基板６０に実装されることにより、「発光パネル」が実現される。発光パネルは、例えば照明パネルや、画像の表示パネルである。特に、図１Ａ、Ｂに示した発光ユニット１が、ｎ×ｍ（ｎ、ｍは２以上の整数）個のマトリクス状に配置されるように基板６０に実装されることにより、フルカラーの画像の表示パネルが実現される。
上記のように照明パネルや表示パネルを有する「発光装置」は、これら発光素子を駆動する駆動回路を備える。照明パネルを有する発光装置は、「照明装置」である。表示パネルを有する発光装置は、「表示装置」である。以下、発光装置として、表示パネルを備えた表示装置を例に挙げて説明する。
１−１）表示パネルの構成
図１６は、その表示装置３の概略的な斜視図である。表示装置３は、上記実施形態に係る発光ユニット１等を表示画素として備える。表示装置３は、例えば、表示パネル３１０と、表示パネル３１０（の各発光ユニット）を駆動する駆動回路（Pixel IC）（図示せず）とを備えている。
表示パネル３１０は、実装基板３２０（上述の基板６０、８０など）と、透明基板３３０とを互いに重ね合わせて構成される。透明基板３３０の表面が映像表示面となっており、中央部分に表示領域３Ａを有し、その周囲に、非表示領域であるフレーム領域３Ｂを有している。
１−２）実装基板
図１７は、実装基板３２０の透明基板３３０側の表面のうち表示領域３Ａに対応する領域のレイアウトの一例を示す。実装基板３２０の表面のうち表示領域３Ａに対応する領域には、例えば、複数のデータ配線３２１が所定の方向に延在して形成されており、かつ所定のピッチで並列配置されている。実装基板３２０の表面のうち表示領域３Ａに対応する領域には、さらに、例えば、複数のスキャン配線３２２がデータ配線３２１と交差（例えば直交）する方向に延在して形成されており、かつ所定のピッチで並列配置されている。
スキャン配線３２２は、例えば、最表層に形成されており、例えば、基材表面に形成された絶縁層（図示せず）上に形成されている。なお、実装基板３２０の基材は、例えば、ガラス基板、または樹脂基板などからなり、基材上の絶縁層は、例えば、SiN、SiO2、またはAl2O3からなる。一方、データ配線３２１は、スキャン配線３２２を含む最表層とは異なる層（例えば、最表層よりも下の層）内に形成されており、例えば、基材上の絶縁層内に形成されている。絶縁層の表面上には、スキャン配線３２２の他に、例えば、必要に応じてブラックが設けられている。
データ配線３２１とスキャン配線３２２との交差部分の近傍が表示画素３２３となっており、複数の表示画素３２３が表示領域３Ａ内においてマトリクス状に配置されている。各表示画素３２３には、複数の発光素子（図２Ｂ，Ｃに示した発光素子、図４、５Ａ〜Ｃに示した発光素子でもよい。）を含む発光ユニット１（発光ユニット２でもよい）が実装されている。
発光ユニット１には、発光素子１０Ｒ，１０Ｇ，１０Ｂのぞれぞれに、上述した一対の端子電極３１，３２が設けられている。そして、一方の端子電極３１がデータ配線３２１に電気的に接続されており、他方の端子電極３２がスキャン配線３２２に電気的に接続されている。例えば、端子電極３１は、データ配線３２１に設けられた分枝３２１Ａの先端のパッド電極３２１Ｂに電気的に接続されている。また、例えば、端子電極３２は、スキャン配線３２２に設けられた分枝３２２Ａの先端のパッド電極３２２Ｂに電気的に接続されている。
各パッド電極３２１Ｂ，３２２Ｂは、例えば、最表層に形成されており、例えば、図１７に示したように、各発光ユニット１等が実装される部位に設けられている。ここでいうパッド電極３２１Ｂ，３２２Ｂは、上記各実施形態の基板６０、８０の配線や電極に相当する。
実装基板３２０には、さらに、例えば、実装基板３２０と透明基板３３０との間の間隔を規制する複数の支柱（図示せず）が設けられている。支柱は、表示領域３Ａとの対向領域内に設けられていてもよいし、フレーム領域３Ｂとの対向領域内に設けられていてもよい。
７．他の種々の実施形態
本技術は、以上説明した実施形態に限定されず、他の種々の実施形態を実現することができる。
発光素子１０において、第１電極１４が白金族元素を主材料として含んでいた。第２電極１５がメッキ層に接続される場合は、第２電極１５も、第１電極１４と同様に白金族元素を主材料として含んでいてもよい。
電極とメッキ層との接合面積を増やすために、電極の表面に凹凸が形成される等、そのい表面粗さが粗く構成されていてもよい。
例えば、上記構成例２に係る発光素子４０等の第２の絶縁層４８の周囲に樹脂材料でなる埋め込み層があってもよい。
本技術のように、白金族元素を主材料として含む電極がメッキ層を介して基板と接続される技術は、上記表示装置の表示パネルに設けられる発光ユニットを駆動する駆動回路にも適用されてもよい。この場合、半導体素子としてのＩＣチップの端子電極が白金族元素を主材料として含み、このＩＣチップがメッキ層を介して基板と接続される。
あるいは、このような表示装置に限られず、様々な電子機器内に組み込まれる半導体素子の電極に、主材料としての白金族元素が適用され、その電極がメッキ層を介して基板と接続された形態も、本技術に含まれる。
上記各実施形態では、電極が凹部を有し、その凹部が、第１導電型層や第２導電型層と接続されていた。しかし、電極は、絶縁層の開口を介して接続された形状であればよく、凹部に近い、あるいは凹部ではない構造を有していてもよい。凹部に近い構造とは、例えば凹部の深さが非常に浅い構造が挙げられる。凹部ではない構造とは、電極材料が、例えば、突起状、バンプ状、または円板状等を有する部位が、絶縁膜の開口内に充填される構造である。
以上説明した各形態の特徴部分のうち、少なくとも２つの特徴部分を組み合わせることも可能である。
なお、本技術は以下のような構成もとることができる。
（１）
基板と、
半導体層と、前記半導体層に接続され、白金族元素を主材料として含む１以上の電極とを有する半導体素子と、
前記基板と前記電極とを接合するメッキ層と
を具備する半導体ユニット。
（２）
前記（１）に記載の半導体ユニットであって、
前記半導体素子は、前記半導体層に接するように設けられ、開口を有する絶縁層をさらに有し、
前記電極は、前記絶縁層に接して前記開口を介して前記半導体層に接続されるように形成された構造を有する
半導体ユニット。
（３）
前記（２）に記載の半導体ユニットであって、
前記電極は、前記開口の端縁から外方へ広がる広がり部を有し、
前記メッキ層は、少なくとも、前記電極の広がり部に接続されている
半導体ユニット。
（４）
前記（３）に記載の半導体ユニットであって、
前記メッキ層は、前記電極の、前記開口内の領域にさらに設けられている
半導体ユニット。
（５）
前記（２）から（４）のうちいずれか１つに記載の半導体ユニットであって、
前記半導体層は、活性層、第１導電型層および第２導電型層を有し、
前記１以上の電極は、少なくとも前記第１導電型層に接続された第１電極を含む
半導体ユニット。
（６）
前記（５）に記載の半導体ユニットであって、
前記１以上の電極は、前記第２導電型層に接続された第２電極をさらに含む
半導体ユニット。
（７）
前記（５）または（６）に記載の半導体ユニットであって、
前記絶縁層は、前記基板に対向する面を有し、
前記面の面積に対する、前記電極および前記メッキ層の接合面の面積の比が50%以上85%以下である
半導体ユニット。
（８）
半導体層と、
前記半導体層に接続され、白金族元素を主材料として含む１以上の電極と、
前記電極に接合されたメッキ層と
を具備する半導体素子。
（９）
発光パネルと、
前記発光パネルを駆動する駆動回路とを具備し、
前記発光パネルは、
基板と、
半導体層と、前記半導体層に接続され白金族元素を主材料として含む１以上の電極とを有する複数の発光素子と、
前記基板と、前記複数の発光素子の前記電極とをそれぞれ接合するメッキ層と
を有する
発光装置。
（１０）
互いに異なる波長域の光を発する複数の発光素子を１画素として有し、前記画素ごとに発光ユニットを有する複数の発光ユニットと、
前記複数の発光ユニットを駆動する駆動回路とを具備し、
前記駆動回路は、
基板と、
半導体層と、前記半導体層に接続され、白金族元素を主材料として含む１以上の電極とを有する半導体素子と、
前記基板と前記電極とを接合するメッキ層と
を有する
表示装置。
（１１）
半導体層に接続された、白金族元素を主材料として含む電極を露出させ、
前記露出した電極を実装基板に対向させ、
前記電極と前記実装基板との間にメッキ層を形成する
半導体ユニットの製造方法。
１、２…発光ユニット
３…表示装置
１０（１０Ｒ，１０Ｇ，１０Ｂ）、４０（４０Ｒ，４０Ｇ，４０Ｂ）…発光素子（半導体素子）
１１、４１…第１導電型層
１２、４２…活性層
１３、４３…第２導電型層
１４、４４…第１電極、
１４ｄ…空洞
１４ａ、４４ａ、４５ａ…凹部
１４ｃ、４４ｃ、４５ｃ…広がり部
１５、４５…第２電極
１６、４６…第１絶縁層
１７、４７…金属層
１８、４８…第２絶縁層
６０、８０、３２０…基板
６６、６７、６８…メッキ層
６９、８１、８２…配線
１００、２００…半導体ユニット

Claims (11)

  1. 基板と、
    半導体層と、前記半導体層に接続され、白金族元素を主材料として含む１以上の電極とを有する半導体素子と、
    前記基板と前記電極とを接合するメッキ層と
    を具備する半導体ユニット。
  2. 請求項１に記載の半導体ユニットであって、
    前記半導体素子は、前記半導体層に接するように設けられ、開口を有する絶縁層をさらに有し、
    前記電極は、前記絶縁層に接して前記開口を介して前記半導体層に接続されるように形成された構造を有する
    半導体ユニット。
  3. 請求項２に記載の半導体ユニットであって、
    前記電極は、前記開口の端縁から外方へ広がる広がり部を有し、
    前記メッキ層は、少なくとも、前記電極の広がり部に接続されている
    半導体ユニット。
  4. 請求項３に記載の半導体ユニットであって、
    前記メッキ層は、前記電極の、前記開口内の領域にさらに設けられている
    半導体ユニット。
  5. 請求項２に記載の半導体ユニットであって、
    前記半導体層は、活性層、第１導電型層および第２導電型層を有し、
    前記１以上の電極は、少なくとも前記第１導電型層に接続された第１電極を含む
    半導体ユニット。
  6. 請求項５に記載の半導体ユニットであって、
    前記１以上の電極は、前記第２導電型層に接続された第２電極をさらに含む
    半導体ユニット。
  7. 請求項５に記載の半導体ユニットであって、
    前記絶縁層は、前記基板に対向する面を有し、
    前記面の面積に対する、前記電極および前記メッキ層の接合面の面積の比が50%以上85%以下である
    半導体ユニット。
  8. 半導体層と、
    前記半導体層に接続され、白金族元素を主材料として含む１以上の電極と、
    前記電極に接合されたメッキ層と
    を具備する半導体素子。
  9. 発光パネルと、
    前記発光パネルを駆動する駆動回路とを具備し、
    前記発光パネルは、
    基板と、
    半導体層と、前記半導体層に接続され白金族元素を主材料として含む１以上の電極とを有する複数の発光素子と、
    前記基板と、前記複数の発光素子の前記電極とをそれぞれ接合するメッキ層と
    を有する
    発光装置。
  10. 互いに異なる波長域の光を発する複数の発光素子を１画素として有し、前記画素ごとに発光ユニットを有する複数の発光ユニットと、
    前記複数の発光ユニットを駆動する駆動回路とを具備し、
    前記駆動回路は、
    基板と、
    半導体層と、前記半導体層に接続され、白金族元素を主材料として含む１以上の電極とを有する半導体素子と、
    前記基板と前記電極とを接合するメッキ層と
    を有する
    表示装置。
  11. 半導体層に接続された、白金族元素を主材料として含む電極を露出させ、
    前記露出した電極を実装基板に対向させ、
    前記電極と前記実装基板との間にメッキ層を形成する
    半導体ユニットの製造方法。
JP2014071492A 2014-03-31 2014-03-31 半導体ユニット、半導体素子、発光装置、表示装置、半導体素子の製造方法 Pending JP2015195244A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2014071492A JP2015195244A (ja) 2014-03-31 2014-03-31 半導体ユニット、半導体素子、発光装置、表示装置、半導体素子の製造方法
US15/128,277 US10937929B2 (en) 2014-03-31 2015-03-02 Semiconductor unit, semiconductor device, light-emitting apparatus, display apparatus, and method of manufacturing semiconductor device
PCT/JP2015/001082 WO2015151401A1 (ja) 2014-03-31 2015-03-02 半導体ユニット、半導体素子、発光装置、表示装置、半導体素子の製造方法
CN201580015538.2A CN106133930B (zh) 2014-03-31 2015-03-02 半导体单元、半导体器件、发光装置、显示装置和半导体器件制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014071492A JP2015195244A (ja) 2014-03-31 2014-03-31 半導体ユニット、半導体素子、発光装置、表示装置、半導体素子の製造方法

Publications (1)

Publication Number Publication Date
JP2015195244A true JP2015195244A (ja) 2015-11-05

Family

ID=54239757

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014071492A Pending JP2015195244A (ja) 2014-03-31 2014-03-31 半導体ユニット、半導体素子、発光装置、表示装置、半導体素子の製造方法

Country Status (4)

Country Link
US (1) US10937929B2 (ja)
JP (1) JP2015195244A (ja)
CN (1) CN106133930B (ja)
WO (1) WO2015151401A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021034687A (ja) * 2019-08-29 2021-03-01 株式会社ジャパンディスプレイ Ｌｅｄモジュール及び表示装置、並びにｌｅｄモジュールの作製方法及び表示装置の作製方法
JP2021529997A (ja) * 2018-07-06 2021-11-04 三星ディスプレイ株式會社Ｓａｍｓｕｎｇ Ｄｉｓｐｌａｙ Ｃｏ．，Ｌｔｄ． 表示装置およびその製造方法
JP2023095084A (ja) * 2021-12-24 2023-07-06 日亜化学工業株式会社 発光モジュールおよび発光モジュールの製造方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6729025B2 (ja) * 2016-06-14 2020-07-22 日亜化学工業株式会社 発光装置
KR102318335B1 (ko) * 2017-04-13 2021-10-28 제이드 버드 디스플레이(상하이) 리미티드 Led-oled 하이브리드 자체-발광 디스플레이
KR102495758B1 (ko) * 2018-08-10 2023-02-03 삼성전자주식회사 플립칩 타입의 led 소자, 플립칩 타입의 led 소자의 제조 방법 및 플립칩 타입의 led 소자를 포함하는 디스플레이 장치

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3630551B2 (ja) * 1998-04-02 2005-03-16 株式会社東芝 半導体記憶装置及びその製造方法
JP4507358B2 (ja) * 2000-06-16 2010-07-21 日亜化学工業株式会社 光半導体素子
JP4341228B2 (ja) * 2002-10-31 2009-10-07 日亜化学工業株式会社 窒化物系光学素子及びその製造方法
JP2004281432A (ja) 2003-03-12 2004-10-07 Nichia Chem Ind Ltd 窒化物半導体素子及びその製造方法
KR100714589B1 (ko) * 2005-10-05 2007-05-07 삼성전기주식회사 수직구조 발광 다이오드의 제조 방법
CN100459099C (zh) * 2006-08-31 2009-02-04 中芯国际集成电路制造(上海)有限公司 铜互连的半导体器件的制造方法及其结构
JP5092419B2 (ja) * 2007-01-24 2012-12-05 三菱化学株式会社 ＧａＮ系発光ダイオード素子
JP5754173B2 (ja) * 2011-03-01 2015-07-29 ソニー株式会社 発光ユニットおよび表示装置

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021529997A (ja) * 2018-07-06 2021-11-04 三星ディスプレイ株式會社Ｓａｍｓｕｎｇ Ｄｉｓｐｌａｙ Ｃｏ．，Ｌｔｄ． 表示装置およびその製造方法
JP7328317B2 (ja) 2018-07-06 2023-08-16 三星ディスプレイ株式會社 表示装置およびその製造方法
US12074264B2 (en) 2018-07-06 2024-08-27 Samsung Display Co., Ltd. Display device and method of manufacturing the same
JP2021034687A (ja) * 2019-08-29 2021-03-01 株式会社ジャパンディスプレイ Ｌｅｄモジュール及び表示装置、並びにｌｅｄモジュールの作製方法及び表示装置の作製方法
JP7349294B2 (ja) 2019-08-29 2023-09-22 株式会社ジャパンディスプレイ Ｌｅｄモジュール及び表示装置
JP2023095084A (ja) * 2021-12-24 2023-07-06 日亜化学工業株式会社 発光モジュールおよび発光モジュールの製造方法
JP7381937B2 (ja) 2021-12-24 2023-11-16 日亜化学工業株式会社 発光モジュールおよび発光モジュールの製造方法

Also Published As

Publication number Publication date
WO2015151401A1 (ja) 2015-10-08
CN106133930B (zh) 2021-10-08
US20170098740A1 (en) 2017-04-06
US10937929B2 (en) 2021-03-02
CN106133930A (zh) 2016-11-16

Similar Documents

Publication Publication Date Title
JP5754173B2 (ja) 発光ユニットおよび表示装置
WO2016157850A1 (ja) 発光素子、発光ユニット、発光パネル装置、および発光パネル装置の駆動方法
WO2015151401A1 (ja) 半導体ユニット、半導体素子、発光装置、表示装置、半導体素子の製造方法
US20180145236A1 (en) Package structure for light emitting device
US11289633B2 (en) LED array package and manufacturing method thereof
US11355685B2 (en) Light emitting diode, light emitting diode module, and display device having the light emitting diode module
CN110178232B (zh) 发光二极管、发光二极管模块以及具有其的显示装置
JP6327232B2 (ja) 発光装置及び発光モジュールの製造方法
JP2008288552A (ja) 発光装置
US12021172B2 (en) Light-emitting element and image displaying apparatus
US11444228B2 (en) Light emitting device and display apparatus
US11300724B2 (en) Light emitting diode and backlight module using same
WO2014162802A1 (ja) 光学装置
US20180358524A1 (en) Optical device
KR102601420B1 (ko) 금속 벌크를 포함하는 발광 소자
KR102475409B1 (ko) 금속 벌크를 포함하는 발광 소자
JP2024520879A (ja) 発光モジュール、発光モジュールの製造方法及び表示装置
JP2005286134A (ja) フリップチップ型半導体発光素子
CN118414905A (zh) 显示基板和显示装置
CN111540763A (zh) 显示面板及其制作方法、显示装置
JP2015173075A (ja) 有機エレクトロルミネッセンス素子の製造方法