KR20180078940A - 발광다이오드 칩 및 그의 제조방법 - Google Patents

발광다이오드 칩 및 그의 제조방법 Download PDF

Info

Publication number
KR20180078940A
KR20180078940A KR1020160184220A KR20160184220A KR20180078940A KR 20180078940 A KR20180078940 A KR 20180078940A KR 1020160184220 A KR1020160184220 A KR 1020160184220A KR 20160184220 A KR20160184220 A KR 20160184220A KR 20180078940 A KR20180078940 A KR 20180078940A
Authority
KR
South Korea
Prior art keywords
emitting diode
light emitting
light
layer
gan
Prior art date
Application number
KR1020160184220A
Other languages
English (en)
Inventor
최재혁
신찬수
김창완
최재원
Original Assignee
(재)한국나노기술원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (재)한국나노기술원 filed Critical (재)한국나노기술원
Priority to KR1020160184220A priority Critical patent/KR20180078940A/ko
Publication of KR20180078940A publication Critical patent/KR20180078940A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/0004—Devices characterised by their operation
    • H01L33/0008—Devices characterised by their operation having p-n or hi-lo junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/10—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0058—Processes relating to semiconductor body packages relating to optical field-shaping elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

1차광을 방출하는 발광다이오드 소자; 및 상기 발광다이오드 소자 상부면에 배치되는 불투명한 우물 구조체;를 포함하고, 상기 우물 구조체는 상기 발광다이오드 소자에서 방출되는 1차광에 의해 여기되어 상기 1차광의 파장보다 길거나 같은 파장의 2차광을 방출하는 형광체 혹은 양자점을 실장하는 것인, 발광다이오드 칩 및 그의 제조방법이 제공된다.
본 발명에 따르면, 발광다이오드 소자로부터의 빛샘현상을 방지하여 발광다이오드에서 발광하는 빛의 파장변환 효율을 극대화할 수 있고, 단일 LED 칩에 1개 혹은 다수의 소자 영역을 구현하여 서로 다른 파장의 빛을 발광할 수 있으므로 생산단가를 감소시킬 수 있고, 공정을 단순화할 수 있으며, 발광다이오드 칩을 디스플레이의 크기에 제한되지 않고 적용할 수 있다.

Description

발광다이오드 칩 및 그의 제조방법{LIGHT EMITTING DIODE CHIP AND MANUFACTURING METHOD THEREOF}
본 발명은 발광다이오드 칩 및 그의 제조방법에 관한 것이다. 보다 상세하게는, 양자점을 이용하여 발광 파장 변환이 가능하도록 제작된 마이크로 발광다이오드 구조 및 그 제조 방법에 관한 것으로, 발광다이오드 소자에서 방출되는 빛에 의하여 여기되어 다른 파장대의 빛을 방출하는 형광체 혹은 양자점을 실장할 수 있는 우물 구조체를 발광다이오드 소자의 상부에 포함하는 발광다이오드 칩 및 그의 제조방법에 관한 것이다.
LED에서 단일 구조의 에피를 이용할 경우 단색 파장 대역의 빛만을 발광할 수 있다. 디스플레이에 적용하기 위한 마이크로 LED의 경우 풀칼라 구현을 위하여 다양한 컬러의 구현이 필수적이다. 이를 위하여 다양한 파장대역의 빛을 발광하고자 다음과 같은 여러 시도가 이루어지고 있다.
첫째로, 파장대역 별로 서로 다른 구조의 에피를 개별적으로 성장시켜 개별 소자로 이용하는 방법이 있다. 이 경우에는 광전변환효율을 증가시킬 수 있으나 가격과 기술 접근성이 떨어진다.
이를 극복하기 위하여 LED와 형광체를 이용하여 파장변환하는 기술을 사용하기도 한다. 일례로 특허문헌 1에 따르면, 백색 발광을 위해서는 GaN 기반 청색 LED 칩 상부에 형광체층을 구비하여 백색을 구현하는 방법을 사용한다. 이 경우 LED 칩 상부에 실장되는 형광체의 특성 및 도포균일도, 밀도 등에 따라 파장변환효율이 달라진다. 또한, GaN 기반 LED 칩에서 발광하는 청색 빛은 모두 형광체층에서 청색, 녹색, 황색 및 적색으로 변환되는 것이 아니라, 일부는 형광체의 영향을 받지 않고 형광체 박막을 통과하여 외부로 탈출한다. 이러한 빛의 탈출을 막기 위하여서는 매우 높은 밀도와 두께로 형광체를 LED 칩 상부에 도포하여야 하나 종래의 기술로서는 형광체를 특정 구조물 없이 도포하기 때문에 위와 같은 밀도와 두께를 유지하기 어렵다는 문제가 있다.
둘째로, LED와 양자점을 이용하여 파장변환 기술을 이용하는 방법이 있다. 일례로 비특허문헌 1에 따르면, GaN 기반의 수평형 마이크로 LED를 제조하고 그 상부에 양자점을 도포하여 청색, 적색, 녹색을 구현하기도 한다. 이 경우 마이크로 LED를 사파이어 기판상에 구현하였기에 기판보다 큰 대면적 디스플레이로 구현이 불가하며, 개별 칩을 제작한 다음 타겟 기판에 원하는 간격으로 광원을 배열하는 방식이 아니므로 만약 광원(pixel) 간격을 증가시킬 경우 광원(pixel)을 제외한 영역의 GaN 에피는 식각공정으로 제거하여야 하므로 제조 가격이 급격히 증가한다는 문제가 있다. 또한, 수평형 LED의 경우 수직형 LED 혹은 플립칩 LED에서와 같이 n형 혹은 p형 반도체 하부에 반사막을 형성할 수 없어 광효율이 크게 감소하고 양자점을 충분한 두께로 실장할 수 없어 청색 파장의 빛이 새어나올 가능성이 매우 높다. 또한, 발광층 상부로만 빛이 발광되는 것이 아니라 발광층 하부, 즉 사파이어 기판쪽으로도 빛이 발광하기 때문에 빛샘현상이 발생한다.
셋째로, 청색, 적색, 녹색의 LED를 각각 제조한 다음 개별 LED 칩을 타겟 기판에 전달하여 대형 디스플레이용 광원으로 이용하기도 한다. 이 경우에는 파장별 칩 제조가 필수적이라서 제조 단가가 높고 서로 다른 GaAs 기반의 적색 LED와 GaN 기반의 청색, 녹색 LED 칩 3개를 반복하여 집적하여야 하므로 공정 수가 증가하고 기술적 난이도가 매우 높다는 문제점이 있다.
한국등록특허 제10-1144754호
본 발명의 제1 측면은 발광다이오드 소자에서 방출되는 빛이 외부로 새는 현상을 방지할 수 있도록 형광체 또는 양자점을 실장할 수 있는 우물 구조체를 포함하는 발광다이오드 칩을 제시하고자 한다.
본 발명의 제2 측면은 디스플레이 광원에 적용하기 위하여 적색, 녹색, 청색 파장별 광원으로 서로 다른 파장대별로 LED 칩을 개별적으로 제조할 필요가 없어서 제조 단가 및 공정스텝, 그리고 기술적 난이도를 낮출 수 있는 발광다이오드 칩의 제조방법을 제시하고자 한다.
그러나, 본 발명이 해결하고자 하는 과제는 이상에서 언급한 과제로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기와 같은 목적을 달성하기 위하여, 본 발명의 제1 측면은, 1차광을 방출하는 발광다이오드 소자; 및 상기 발광다이오드 소자 상부면에 배치되는 불투명한 우물 구조체;를 포함하고, 상기 우물 구조체는 상기 발광다이오드 소자에서 방출되는 1차광에 의해 여기되어 상기 1차광의 파장보다 길거나 같은 파장의 2차광을 방출하는 형광체 혹은 양자점을 실장하는 것인, 발광다이오드 칩을 제공한다.
본 발명의 제2 측면은, n-형 반도체층, 양자우물 구조의 활성층 및 p-형 반도체층이 순차적으로 형성된 GaN 에피층을 그 상부에 구비하는 성장기판을 준비하는 단계; 상기 n-형 반도체층의 일부가 드러나도록 메사식각하는 단계; 상기 메사식각된 GaN 에피층의 상부에 패시베이션층을 형성한 후 n-형 반도체층 상부 및 p-형 반도체층 상부의 패시베이션층 일부를 개구하고 각각의 개구 영역에 n-전극과 p-전극을 형성하는 단계; 상기 n-전극 및 상기 p-전극 상부에 전극용 패드를 형성하는 단계; 상기 성장기판을 상기 GaN 에피층으로부터 분리하는 단계; 및 상기 GaN 에피층의 측면을 식각하고, 상기 GaN 에피층의 측면과 하부 가장자리에 10㎛ 내지 100㎛ 높이의 불투명한 격벽을 형성하는 단계를 포함하는, 발광다이오드 칩의 제조방법을 제공한다.
본 발명에 의하면, 발광다이오드 소자로부터의 빛샘현상을 방지하여 발광다이오드에서 발광하는 빛의 파장변환 효율을 극대화할 수 있고, 단일 LED 칩에 1개 혹은 다수의 소자 영역을 구현하여 서로 다른 파장의 빛을 발광할 수 있으므로 생산단가를 감소시킬 수 있고, 공정을 단순화할 수 있으며, 발광다이오드 칩을 디스플레이의 크기에 제한되지 않고 적용할 수 있다.
도 1은 본 발명의 일 실시예에 따른, 발광다이오드 칩의 저면도(a), 절취선 A-A’에서 얻어진 단면도(b), 발광다이오드 칩의 평면도(c), 절취선 B-B’에서 얻어진 단면도(d)이다.
도 2a 내지 도 2h는 본 발명의 제1 실시예에 따른, 발광다이오드 칩의 제조 공정도이다.
도 3a 내지 도 3g는 본 발명의 제2 실시예에 따른, 발광다이오드 칩의 제조 공정도이다.
도 4a 내지 도 4f는 본 발명의 제3 실시예에 따른, 발광다이오드 칩의 제조 공정도이다.
아래에서는 첨부한 도면을 참조하여 본원이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 본원의 실시예를 상세히 설명한다. 그러나 본원은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 그리고 도면에서 본원을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.
본원 명세서 전체에서, 어떤 부분이 다른 부분과 "연결"되어 있다고 할 때, 이는 "직접적으로 연결"되어 있는 경우뿐 아니라, 그 중간에 다른 소자를 사이에 두고 "전기적으로 연결"되어 있는 경우도 포함한다.
본원 명세서 전체에서, 어떤 부재가 다른 부재 "위에", "상에" , "상부에" ,"아래에", 혹은 "하부에" 위치하고 있다고 할 때, 이는 어떤 부재가 다른 부재에 접해 있는 경우뿐 아니라 두 부재 사이에 또 다른 부재가 존재하는 경우도 포함한다.
반면, 어떤 부재가 "직접 위(directly on)" 또는 "바로 위"로 지칭되는 것은 중간에 다른 부재를 개재하지 않은 것을 나타낸다.
공간적으로 상대적인 용어인 "아래(below)", "아래(beneath)", "하부(lower)", "위(above)", "상부(upper)" 등은 도면에 도시되어 있는 바와 같이 하나의 소자 또는 구성 요소들과 다른 소자 또는 구성 요소들과의 상관관계를 용이하게 기술하기 위해 사용될 수 있다. 공간적으로 상대적인 용어는 도면에 도시되어 있는 방향에 더하여 사용시 또는 동작 시 소자의 서로 다른 방향을 포함하는 용어로 이해되어야 한다.
본원 명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성 요소를 더 포함할 수 있는 것을 의미한다.
또한, 본 명세서에서 사용되는 제 1, 제 2 등과 같이 서수를 포함하는 용어는 다양한 구성 요소들을 설명하는데 사용될 수 있지만, 상기 구성 요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제 1 구성요소는 제 2 구성 요소로 명명될 수 있고, 유사하게 제 2 구성 요소도 제 1 구성 요소로 명명될 수 있다.
본 발명은 디스플레이 적용을 목적으로 양자점을 이용하여 발광 파장 변환이 가능하도록 제작된 마이크로 LED 구조 및 그 제조방법에 관한 것으로 GaN 기반의 마이크로 크기의 청색 LED 혹은 UV LED를 이용하여 적색과 녹색 등 다양한 파장 대역의 광원을 구현하기 위한 형광체 혹은 양자점(Quantum Dot)을 실장할 수 있는 LED 구조 및 그 제조방법을 제안하고자 한다.
이하, 도면을 참조하면서 본 발명의 발광다이오드 칩의 제조방법과 이를 통해 제조된 발광다이오드 칩의 구성을 설명한다. 제조과정에서 포토레지스트(PR; photoresist)를 이용한 포토리소그래피의 각 단계별 공정은 특별한 언급이 없는 한 공지의 기술에 의하므로 자세한 설명을 생략하기로 한다.
또한, 본 발명에서는 우물 구조체의 두꺼운 격벽을 형성하기 위하여 특별히 MEMS(Micro Electro Mechanical Systems) 공정에서 주로 이용하는 thick PR(SU-8, polyimide 등)을 사용하기도 한다.
참고로 thick PR의 대표적인 물질인 SU-8은 셸 케미컬(Shell Chemical)의 SU-8 에폭시 수지에 기초한 네거티브, 에폭시-타입, 근자외선 포토레지스트이며, IBM에 의하여 개발되고 특허로 등록되었다(US Patent No. 4882245 (1989)). 상기 포토레지스트는 두께 2mm 정도까지 두꺼울 수 있어서 UV 광이 거의 투과되지 않는다.
제조방법① - 플립칩 구조의 발광다이오드 칩
플립칩 구조의 발광다이오드 칩 제조방법은 도 2a 내지 도 2h를 참조하면서 설명하기로 한다.
먼저, n-형 반도체층, 단일양자우물구조 또는 다중양자우물구조의 활성층 및 p-형 반도체층이 순차적으로 형성된 GaN 에피층(120)을 그 상부에 구비하는 성장기판(110)을 준비한다.(도 2a)
상기 성장기판(110)은 사파이어, 실리콘 탄화물, 아연 산화물, 갈륨 질화물, 알루미늄 질화물, 지르코늄 이붕소화물, 갈륨 비소, 및 실리콘으로 이루어지는 군에서 선택되는 것일 수 있으나, 이에 제한되는 것은 아니다. 구체적으로, 사파이어 이외에, 유리, 실리콘 카바이드, 실리콘, GaAs, GaP, AlGaINP, Ge, SiSe, GaN, AlInGaN, InGaN 등의 다른 이종기판을 사용해도 무방하다.
상기 성장기판(110) 상에 형성되는 GaN 에피층(120)은 전자 주입층으로서 n-형 반도체층과, 정공 주입층으로서 p-형 반도체층 사이에 단일 혹은 다중의 양자우물구조(quantum well)를 가지는 활성층이 위치한다. 상기 n-형 및 p-형 반도체층과 활성층은, AlxInyGa(1-x-y)N조성식(여기서, 0≤x≤1, 0≤y≤1, 0≤x+y≤1임)을 갖는 반도체 물질로 이루어질 수 있으나 이에 제한되는 것은 아니다.
이때, p-형 반도체층과 활성층의 일측은 n-형 반도체층이 드러나도록 메사 식각된다.
상기 메사식각된 GaN 에피층(120)의 상부에 패시베이션층(130)을 형성한다. (도 2b) 상기 패시베이션층(130)은 GaN 에피층(120)을 보호하거나 전기적으로 절연기능을 부여하기 위한 것으로, SiO2와 같은 절연물질을 증착함으로써 형성할 수 있다. n-형 반도체층 상부 및 p-형 반도체층 상부의 패시베이션층(130) 일부를 포토레지스트(PR; photoresist)(140a)를 이용하여 패터닝하고 식각하여 개구한다.
패턴 마스크로 포토레지스트를 이용하는 경우 포토 리소그래피(photo-lithography), 전자빔 리소그래피(e-beam lithography), 이온빔 리소그래피(Ion-beam Lithography), 극자외선 리소그래피(Extreme Ultraviolet Lithography), 근접 X선 리소그라피(Proximity X-ray Lithography) 또는 나노 임프린트 리소그래피(nano imprint lithography) 등의 방법을 이용할 수 있고, 또한 이와 같은 방법은 건식(Dry) 또는 습식(Wet) 식각(Etching)을 이용할 수 있다.
이하, 본 발명에서는 대표적으로 포토리소그래피를 이용하는 경우를 예로 들어 설명하고자 한다.
포토리소그래피, 식각 공정을 통하여 개구하고 각각의 개구 영역에 n형-금속과 p형-금속을 증착, 리프트오프(lift-off), RTA(Rapid Thermal Annealing)을 순차적으로 진행하여 n-전극(151)과 p-전극(152)을 형성한다.(도 2c 및 도 2d) 상기 p형-금속은 니켈, 크롬, 백금, 은 및 금 중 선택된 어느 하나 이상의 금속물질이 사용될 수 있고, n형-금속으로는 Ti/Al 또는 Cr/Au 등의 금속 물질이 사용될 수 있다. 상기 n-전극(151)과 p-전극(152)은 반사막을 포함할 수도 있다. 반사막은 발광부에서 발생된 빛이 효과적으로 발산될 수 있도록 반사하는 역할을 하며, 은 이외에도 알루미늄(Al)과 같이 높은 반사도를 갖는 물질을 이용할 수도 있다.
이어서, 두께가 10㎛ 이하인 GaN 에피층(120)을 성장기판(110)으로부터 분리된 후 안정적으로 유지하기 위하여 p-전극용 패드(pad)와 n-전극용 패드(pad)로서 Cu를 두껍게 도금한다.
이를 위하여, 상기 n-전극(151), 상기 p-전극(152) 및 상기 패시베이션층(130) 상부에 포토리소그래피 공정을 통하여 씨드 금속층(160)을 증착한다.(도 2e) 이러한 공정을 통하여 n-전극을 포함하는 패시베이션층(130) 일부 영역의 상부, 그리고 p-전극(152)을 포함하는 패시베이션층(130) 일부 영역의 상부에 각각 씨드 금속층(160)이 증착된 형태가 만들어진다.
다음으로, thick PR(포토레지스트)(140b)을 이용한 포토리소그래피 공정을 통하여 상기 씨드 금속층(160) 상부에 Cu 도금(170)을 실시하여 전극용 패드를 형성한다.(도 2f) 따라서, 상기 n-전극 상의 전극용 패드(n-PAD)와 상기 p-전극 상의 전극용 패드(p-PAD)는 thick 포토레지스트(PR; photoresist)(140b)를 사이에 두고 이격되어 위치하여 전기적으로 분리된다.
상기 전극용 패드는 후속하는 성장기판(110) 분리 공정에서 지지체 역할을 하기도 하는데, 기판 분리를 위해서는 대략 두께 10 ㎛ 이하인 매우 얇은 에피층(120)을 부착할 수 있는 두꺼운 지지층을 필요로 한다.
이어서, 상기 성장기판(110)을 상기 GaN 에피층(120)으로부터 분리한다.(도 2f)
상기 성장기판(110)을 상기 GaN 에피층(120)으로부터 분리하는 단계는 레이저 리프트 오프(Laser Lift-Off; LLO), 화학적 리프트 오프(Chemical Lift-Off; CLO), 화학적 식각, 기계적 연마 또는 화학적 기계적 연마 공정에 의할 수 있다. 바람직하게는, 레이저 리프트 오프 혹은 화학적 리프트 오프에 의하여 분리할 수 있다.
상기 성장기판(110)이 제거되어 노출된 GaN 에피층(120)으로부터 u-GaN(undoped GaN)을 RIE(반응성 이온 식각) 공정 등에 의해 식각해낸다.(도 2g) 그리고 나서, 포토리소그래피 공정 및 식각 공정을 통하여 상기 GaN 에피층(120)의 측면을 등방성 식각함으로써 상기 전극용 패드 형성단계에서 만들어진 thick 포토레지스트(140b) 하단의 패시베이션층(130)이 노출되도록 한다. 이로써, 개별 발광다이오드 칩으로 아이솔레이션(isolation)된다. 참고로, 도 2g에서는 2개의 발광다이오드 칩으로 영역이 분리된 상태이다.
마지막으로 thick PR(140c)을 이용한 포토리소그래피 및 식각 공정을 통하여 상기 노출된 패시베이션층(130) 및 GaN 에피층(120) 측면과 하부 가장자리 영역에 thick PR(포토레지스트)(140c) 격벽을 형성하고 GaN 에피층(120)의 n-형 반도체층이 노출되도록 하여 우물 구조체를 형성한다.(도 2h) 상기 격벽의 높이는 10㎛ 내지 100㎛ 일 수 있으나, 이에 한정하는 것은 아니다. 추가적으로, 반사금속 증착 및 전면식각(blanket etching) 공정을 진행하여 상기 thick PR 격벽의 표면을 빛이 투과되지 못하고 반사되도록 금속으로 코팅한 구조로 형성할 수 있다. 또는 thick PR(포토레지스트) 격벽을 형성하는 대신 금속을 도금하여 금속 자체로 구성된 구조로 상기 격벽을 제작할 수도 있다. 상기 금속의 종류로는 알루미늄, 은, 금, 구리, 니켈 등을 들 수 있다. thick PR(포토레지스트) 격벽에 금속 반사층(180)을 형성하든, 격벽을 금속 자체로 구성하든 불투명한 우물 구조체를 얻을 수 있다.
이어서, 상기 불투명한 우물 구조체에 형광체 혹은 양자점을 실장하여 발광다이오드 칩으로 활용할 수 있다. 양자점은 여기원(excitation source)으로부터 빛을 흡수하여 에너지 여기 상태에 이르면, 양자점의 에너지 밴드 갭(band gap)에 해당하는 에너지를 방출하여 발광하게 된다. 따라서, 양자점의 크기 또는 물질 조성을 조절하게 되면 밴드 갭을 조절할 수 있게 되어 다양한 수준의 파장대의 에너지를 이용할 수 있다. 양자점을 실장하는 방식으로는 디스펜싱, 스프레이 코팅, 몰딩방식 등을 활용할 수 있다.
이와 같이 제조된 발광다이오드 칩은 도 2h를 통해 확인할 수 있다. 도 1도 동일한 방식으로 제조된 발광다이오드 칩의 구성도이다.
제조방법② - 수직형 구조의 발광다이오드 칩
수직형 구조의 발광다이오드 칩 제조방법은 도 3a 내지 도 3g를 참조하면서 설명하기로 한다.
먼저, n-형 반도체층, 다중양자우물 구조의 활성층 및 p-형 반도체층이 순차적으로 형성된 GaN 에피층(220)을 그 상부에 구비한 성장기판(210)을 준비한다.(도 3a)
상기 성장기판(210)의 재료 및 GaN 에피층(220)의 구성에 대해서는 제조방법①에서 설명한 바와 같으므로 설명을 생략한다.
상기 p-형 반도체층 상의 일부 영역에 투명한 p-전극(250)을 형성한다.(도 3b) 이때, 네거티브 PR을 사용하여 투명 전도성 산화물을 전자빔 증착방법으로 증착하고, PR을 리프트오프할 수 있다. 상기 투명 전도성 산화물의 재질은 In, Sn, Al, Zn, Ga 등의 원소를 포함하며, 예컨대 ITO, CIO, ZnO, NiO, In2O3 중 어느 하나로 형성될 수 있다.
이어서, 두께가 10㎛ 이하인 GaN 에피층(220)을 성장기판(210)으로부터 분리된 후 안정적으로 유지하기 위하여 지지 금속층(262a)을 형성한다. 기판 분리를 위해서는 대략 두께 10 ㎛ 이하인 매우 얇은 에피층(220)을 부착할 수 있는 두꺼운 지지층을 필요로 한다. 이를 위하여, 상기 p-형 반도체층 및 상기 투명전극 상부에 제1 씨드 금속층(261a)을 형성한 후 지지 금속층(262a)으로서 Cu를 두텁게 도금한다.(도 3b) 혹은 metal eutectic wafer bonding 공정을 이용하여 Si 웨이퍼와 본딩하여 지지층을 형성할 수도 있다.
이어서, 상기 성장기판(210)을 상기 GaN 에피층(220)으로부터 분리한다.(도 3c)
상기 성장기판(210)을 상기 GaN 에피층(220)으로부터 분리하는 단계는 레이저 리프트 오프(Laser Lift-Off; LLO), 화학적 리프트 오프(Chemical Lift-Off; CLO), 화학적 식각, 기계적 연마 또는 화학적 기계적 연마 공정에 의할 수 있다.
상기 성장기판(210)이 제거되어 노출된 GaN 에피층(220)으로부터 u-GaN(undoped GaN)을 RIE(반응성 이온 식각) 공정 등에 의해 식각해내고, GaN 에피층(220) 하단의 n-형 반도체층이 노출되도록 한다.(도 3d) 그리고 나서, 포토리소그래피 공정 및 식각 공정을 통하여 상기 GaN 에피층(220)의 측면을 등방성 식각함으로써 상기 지지 금속층(262a) 하단의 제1 씨드 금속층(261a)이 일부 노출되도록 한다. 이로써, 개별 발광다이오드 칩으로 아이솔레이션(isolation)된다. 참고로, 도 3d에서는 2개의 발광다이오드 칩으로 영역이 분리된 상태이다.
노출된 n-형 반도체층 하부면과 GaN 에피층(220)의 측면, 그리고 상기 노출된 제1 금속씨드층(261a) 하부면에 패시베이션층(230)을 형성한다.(도 3d)
포토리소그래피, 식각 공정을 통하여 상기 n-형 반도체층 하부면에 형성된 패시베이션층(230)의 일부를 개구하고, 상기 제1 씨드 금속층(261a) 하부면에 형성된 패시베이션층(230)의 일부를 개구하고, 각 개구 영역과 잔류 패시베이션층(230)에 제2 씨드 금속층(261b)을 형성한다.(도 3e)
다음으로, thick PR(포토레지스트)을 이용한 포토리소그래피 공정을 통하여 상기 제2 씨드 금속층(261b) 상에 Cu 도금(262b, 262c)을 실시하여 전극용 패드를 형성한다. 이로써, 상기 n-형 반도체층 하부면의 제2 씨드 금속층(261b)상에 전극용 패드(n-PAD, 262c)가 형성되고, 상기 제1 씨드 금속층(261a) 하부면과 잔류 패시베이션층(230) 하부면의 제2 씨드 금속층(261b)상에 전극용 패드(p-PAD, 262b)가 만들어진다. 상기 n-PAD와 상기 p-PAD는 thick 포토레지스트(PR; photoresist)(270)를 사이에 두고 이격되어 위치하게 된다.(도 3e)
이와 같은 과정을 마치면, 패시베이션층(230)에 형성된 제2 씨드 금속층(261b), 제1 씨드 금속층(261a), 그리고 상기 제1 씨드 금속층(261a) 하부면의 p-PAD(262b)는 상기 투명전극(250)과 전기적으로 연결된다. 그러나, 상기 n-형 반도체층 하부면의 제2 씨드 금속층(261b) 및 그 아래에 형성된 n-PAD(262c)는 상기 투명전극(250)과 전기적으로 절연되는 구조가 된다.
이후, 상기 지지 금속층(262a)을 제거하여 상기 제1 씨드 금속층(261a)이 노출되도록 한다.(도 3f)
마지막으로 thick PR(240)을 이용한 포토리소그래피 및 식각 공정을 통하여 상기 노출된 제1 씨드 금속층(261a)의 가장자리 영역 및 투명한 p-전극(250) 가장자리 영역에 thick PR(포토레지스트)(240) 격벽을 형성하고 그 사이에 위치하는 투명한 p-전극(250) 영역이 노출되도록 투명한 p-전극(50) 위의 제1 씨드 금속층(261a)을 제거하여 우물 구조체를 형성한다.(도 3g) 추가적으로, 반사금속 증착 및 전면식각(blanket etching) 공정을 진행하여 상기 thick PR 격벽의 표면을 빛이 투과되지 못하고 반사되도록 금속으로 코팅된 구조로 형성할 수 있다. 또는 thick PR(포토레지스트) 격벽을 형성하는 대신 금속을 도금하여 금속 자체로 구성된 구조로 제작할 수도 있다. 상기 금속의 종류로는 알루미늄, 은, 금, 구리, 니켈 등을 들 수 있다. thick PR(포토레지스트) 격벽에 금속 반사층을 형성하든, 격벽을 금속 자체로 구성하든 불투명한 우물 구조체를 얻을 수 있다.
상기 불투명한 우물 구조체에 형광체 혹은 양자점을 실장하는 내용은 제조방법①에서 설명한 바와 같으므로 그 설명을 생략한다.
제조방법③ - 수직형 구조의 발광다이오드 칩
수직형 구조의 발광다이오드 칩 제조방법은 도 4a 내지 도 4f를 참조하면서 설명하기로 한다.
먼저, n-형 반도체층, 다중양자우물 구조의 활성층 및 p-형 반도체층이 순차적으로 형성된 GaN 에피층(320)을 그 상부에 구비한 성장기판(310)을 준비한다.(도 4a)
상기 p-형 반도체층 상부에 제1 패시베이션층(330a)을 형성하고, 상기 제1 패시베이션층(330a) 일부를 포토레지스트(PR; photoresist)를 이용하여 패터닝하고 식각하여 개구한다. 개구 영역에 p형-금속을 증착, 리프트오프(lift-off), PR 제거, 급속열처리(RTA; Rapid Thermal Annealing)를 순차적으로 진행하여 p-전극(350)을 형성한다. 이어서, 제1 패시베이션층(330a)과 p-전극(350) 상부에 제1 씨드 금속층(361a)을 형성한다.(도 4b)
다음으로, thick PR(포토레지스트)을 이용한 포토리소그래피 공정을 통하여 상기 제1 씨드 금속층(361a) 상에 Cu 도금(362b, 362c)을 실시하여 전극용 패드를 형성한다. 이로써, 상기 p-전극(350) 상의 제1 씨드 금속층(361a)에 전극용 패드(p-PAD, 362b)가 형성되고, 상기 제1 패시베이션층(330a) 상의 제1 씨드 금속층(361a)상에 전극용 패드(n-PAD, 362c)가 형성된다. 상기 n-PAD와 상기 p-PAD는 thick 포토레지스트(PR; photoresist)를 사이에 두고 이격되어 위치하여 전기적으로 분리된다.(도 4c) n-PAD의 경우 제1 패시베이션층(330a) 상부에 형성되어 p-PAD 및 GaN 에피층(320)과 전기적으로 분리된다.
상기 전극용 패드는 후속하는 성장기판(310) 분리 공정에서 지지체 역할을 하기도 하는데, 기판 분리를 위해서는 대략 두께 5 ㎛인 매우 얇은 에피층(320)을 부착할 수 있는 두꺼운 지지층을 필요로 한다.
이어서, 상기 성장기판(310)을 상기 GaN 에피층(320)으로부터 분리한다.(도 4d)
상기 성장기판(310)을 상기 GaN 에피층(320)으로부터 분리하는 단계는 레이저 리프트 오프(Laser Lift-Off; LLO), 화학적 리프트 오프(Chemical Lift-Off; CLO), 화학적 식각, 기계적 연마 또는 화학적 기계적 연마 공정에 의할 수 있다.
상기 성장기판(310)이 제거되어 노출된 GaN 에피층(320)으로부터 u-GaN(undoped GaN)을 RIE(반응성 이온 식각) 공정 등에 의해 식각해어 n-형 반도체층이 노출되도록 한다. 그리고 나서, 포토리소그래피 공정 및 식각 공정을 통하여 상기 GaN 에피층(320)의 측면을 등방성 식각함으로써 상기 전극용 패드 형성단계에서 만들어진 thick 포토레지스트 하단의 제1 패시베이션층(330a)이 노출되도록 한다. 상기 노출된 제1 패시베이션층(330a) 하부, GaN 에피층(320)의 측면, 노출된 n-형 반도체층 하부에 제2 패시베이션층(330b)을 형성한다. 상기 제1 패시베이션층(330a)과 제2 패시베이션층(330b) 일부를 포토레지스트(PR; photoresist)를 이용하여 패터닝하고 식각함으로써, n-PAD 아래의 제1 씨드 금속층(361a)과 n-형 반도체층의 일부 영역이 노출되도록 개구한다. 이어서, 노출된 제1 씨드 금속층(361a)과 n-형 반도체층, 그리고 잔류하는 제1, 2 패시베이션층(330a, 330b) 상에 제2 씨드 금속층(361b)을 형성한다.(도 4e)
이와 같은 과정을 마치면, n-형 반도체층 및 n-형 반도체층 상에 형성된 제2 씨드 금속층(361b)과 n-PAD(362c)는 n-PAD 아래의 제1 씨드 금속층(361a)을 매개로 하여 전기적으로 연결된다. 그러나, 상기 p-PAD(362b)는 n-형 반도체층 및 n-형 반도체층 상에 형성된 제2 씨드 금속층(361b)과 전기적으로 절연되는 구조가 된다.
이와 같은 과정을 통해, 개별 발광다이오드 칩으로 아이솔레이션(isolation)된다. 참고로, 도 4e에서는 2개의 발광다이오드 칩으로 영역이 분리된 상태이다.
마지막으로 thick PR을 이용한 포토리소그래피 및 식각 공정을 통하여 상기 제2 씨드 금속층(361b)의 가장자리 영역 및 n-형 반도체층 가장자리 영역에 thick PR(포토레지스트)(340b) 격벽을 형성하고 그 사이에 위치하는 n-형 반도체층 영역이 노출되도록 n-형 반도체층 위의 제2 씨드 금속층(361b)을 제거하여 우물 구조체를 형성한다.(도 4f) 추가적으로, 반사금속 증착 및 전면식각(blanket etching) 공정을 진행하여 상기 thick PR 격벽의 표면을 빛이 투과되지 못하고 반사되도록 금속으로 코팅된 구조로 형성할 수 있다. 또는 thick PR(포토레지스트) 격벽을 형성하는 대신 금속을 도금하여 금속 자체로 구성된 구조로 제작할 수도 있다. 상기 금속의 종류로는 알루미늄, 은, 금, 구리, 니켈 등을 들 수 있다. thick PR(포토레지스트) 격벽에 금속 반사층(380)을 형성하든, 격벽을 금속 자체로 구성하든 불투명한 우물 구조체를 얻을 수 있다.
상기 불투명한 우물 구조체에 형광체 혹은 양자점을 실장하는 내용은 제조방법①에서 설명한 바와 같으므로 그 설명을 생략한다.
발광다이오드 칩의 구성
이와 같은 공정을 통해 GaN 에피층의 일면에는 전기적 연결을 위한 n-전극(혹은 n-PAD) 및 p-전극(혹은 p-PAD)이 형성되고 타면에는 형광체 혹은 양자점 실장을 위한 불투명한 우물 구조체가 형성된 발광다이오드 칩이 만들어진다. 이때 p-PAD를 통하여 전류가 주입되며 다중양자우물(MQW) 영역에서 전자-정공 재결합에 의한 발광이 이루어진다.
본 발명에서는 성장기판(예를 들어, 사파이어 기판)이 제거된 상태의 발광다이오드 칩을 제안하고 있다. 플립칩 구조에서는 발광다이오드 칩 하부 혹은 상부에 두꺼운 성장기판이 있으면 이로 인하여 빛샘현상이 필연적으로 발생하는데, 본 발명에서는 성장기판이 제거되고 양자점 실장을 위한 우물 구조체가 형성된 구조를 적용하여 성장기판으로 인한 빛샘현상을 차단할 수 있다. 또한, 성장기판으로부터 분리된 개별 발광다이오드 칩을 디스플레이용 기판으로 전사하고 이를 개별 광원(pixel)로 이용함으로써 성장기판보다 큰 대형 디스플레이 구현이 가능하며 발광다이오드 칩간 간격(pixel pitch)을 조절하여 해상도를 자유롭게 조절 가능하다.
본 발명의 발광다이오드 칩은 성장기판을 분리하고 수 ㎛ 수준의 GaN 에피층 일면(n-형 혹은 p-형 반도체층 하부면)에 반사막을 추가로 적용하여 광효율을 증가시킬 수도 있다. 상기 반사막은 은 이외에도 알루미늄(Al)과 같이 높은 반사도를 갖는 물질을 이용할 수 있다. GaN 에피층의 타면에는 불투명한 우물 구조체에 양자점을 실장하였으므로 상기 반사막을 채용함으로써 원천적으로 빛샘현상을 방지할 수 있어 파장변환 효율을 극대화할 수 있다.
상기 불투명한 우물 구조체는 발광다이오드 소자에서 발광하는 빛이 파장대역별 양자점을 여기하지 않고 외부로 방출되는 빛샘현상을 방지하기 위하여 충분한 두께로 형성하였다. 또한, 양자점을 실장할 때 단파장 대역의 광이 장파장 대역의 양자점을 여기하여 발광시키는 문제를 해결할 수 있다.
상기 우물 구조체의 격벽은 높이가 10㎛ 내지 100㎛ 일 수 있다. 격벽의 높이가 너무 낮으면 양자점을 두꺼운 두께로 실장할 수 없어서 빛샘현상을 방지할 수 없고, 소형화를 위해서는 격벽의 높이가 너무 높아도 마이크로 발광다이오드 구조로서 활용도가 떨어질 수 있다.
또한, 불투명한 우물 구조체는 단일 우물 구조 또는 복수의 우물 구조들로 이루어질 수 있다. 하나의 발광다이오드 칩의 우물 구조체를 이루는 우물 구조의 개수는 특별히 제한하지 않으나, 1 내지 10 개의 우물 구조로 이루어지는 것일 수 있다.
도 1에서는 RGB 발광을 위하여 3개의 발광다이오드 소자가 개별적으로 동작할 수 있도록 3개의 우물 구조로 분리되어 있으며 하나의 칩 안에 집적되어 있는 구조를 예시적으로 나타내었다. 파장별 발광을 위하여 개별 발광다이오드 소자는 각각의 p-전극 및 n-전극을 가지고 있으며 도 1에서는 n-전극을 공통(common, ground)으로 연결해 놓은 상태이나 개별적으로 형성할 수도 있다. 이 경우 우물 구조 또한 소자 개수와 동일하게 담당 소자 상부에 형성되어야 한다. 이와 같이 파장별로 서로 다른 발광다이오드 칩을 적용하지 않고 단일 발광다이오드 칩에 1개 혹은 다수의 소자 영역을 형성한 다음 양자점을 이용하여 서로 다른 파장의 빛을 발광함으로써 단가하락, 공정스텝 감소, 생산성 증가, 단일 칩 기술로 다수의 파장 구현으로 인한 기술적 난이도 감소가 예상된다.
도 1에서는 우물 구조체가 3개의 우물 구조로 이루어져서 적색, 녹색, 청색의 양자점을 각각 실장하도록 구성된 것이다. 우물 구조체 하부의 발광다이오드 소자에서 360~460nm 대역의 청색~UV광이 발광되면 상부에 위치한 우물구조로 광이 입사되고 상기 우물 구조체에 실장된 양자점들을 여기하여 양자점 크기에 따라 결정된 파장의 빛이 형광 과정을 거쳐 방출된다. 도 1(a)는 본 발명의 일 실시예에 따른 발광다이오드 칩의 저면도이고, 도 1(c)는 위에서 본 평면도이며, 도 1(b)는 A-A’에서 얻어진 단면도, 도 1(d)는 절취선 B-B’에서 얻어진 단면도이다. 상기 발광다이오드 소자에 전류를 주입하기 위한 p-전극과 n-전극이 상기 발광다이오드 소자 하부면에 형성되어 있다. 상기 발광다이오드 소자는 가로×세로 크기가 100㎛×100㎛ 이하의 마이크로 LED일 수 있다. 보다 구체적으로 1㎛×1㎛ 이상 및 100㎛×100㎛ 이하의 마이크로 LED일 수 있다.
앞서 살펴보았듯이, 본 발명에서 제안하는 발광다이오드 칩은 1차광을 방출하는 발광다이오드 소자; 및 상기 발광다이오드 소자 상부에 배치되며, 불투명한 격벽으로 둘러싸인 우물 구조체;를 포함하고, 상기 우물 구조체는 상기 발광다이오드 소자에서 방출되는 1차광에 의해 여기되어 상기 1차광의 파장보다 길거나 같은 파장의 2차광을 방출하는 형광체 혹은 양자점을 실장하는 것이다.
상기 발광다이오드 칩에 포함된 발광다이오드 소자는 청색 혹은 UV 영역에서 발광 특성을 가질 수 있으며, 360~460nm 파장대역의 1차광을 방출할 수 있으나 이에 제한되는 것은 아니다. LED에서는 GaN 에피층의 양자우물 물질의 조성과 두께에 따라 발광 파장이 달라질 수 있다. 또한, 상기 불투명한 격벽으로 둘러싸인 우물 구조체에 실장되는 형광체 혹은 양자점은 1차광을 여기원으로 하여 2차광을 방출한다. 상기 2차광의 파장은 상기 1차광의 파장보다 길거나 같은 파장일 수 있다. 이는 에너지 법칙에 의한 것으로, 양자점은 흡수한 광의 에너지보다 더 큰 에너지를 갖는 광을 방출할 수 없기 때문이다. 예를 들면, 양자점이 작은 직경을 가지면 방출되는 빛의 파장이 짧아져 청색 계열의 빛이 발생되며, 양자점이 큰 직경을 가지면 방출되는 빛의 파장이 길어져 적색 계열의 빛이 발생된다. 이때 상기 형광체 혹은 양자점의 크기가 작아질수록 짧은 파장대역의 빛을 형광한다.
서로 다른 파장대의 광을 방출하기 위해서는 적어도 2개 이상의 양자점들이 필요하다. 예를 들어 백색광의 구현을 위해, 청색 양자점, 녹색 양자점 및 적색 양자점이 필요하다. 양자점들은 약 1 내지 10nm의 직경을 갖는 것으로, 종류는 특별히 한정하지 않으며, 예를 들어, ZnS, ZnSe, ZnTe, CdS,CdSe, CdTe, HgS, HgSe 및 HgTe 등과 같은 Ⅱ-Ⅵ족 양자점, PbS, PbSe, PbTe, AlN, AlP, AlAs, AlSb, GaN, GaAs, GaSb, InN, InP, InAs, InSb 등과 같은 Ⅲ-Ⅴ족 양자점 등을 포함할 수 있으며, 코어-쉘(core-shell) 구조를 가질 수 있다.
청색 양자점, 녹색 양자점 및 적색 양자점은 서로 다른 입자 크기를 가지며, 예를 들어, 녹색 양자점은 청색 양자점보다 크며, 적색 양자점이 녹색 양자점보다 크게 형성된다. 청색 양자점, 녹색 양자점 및 적색 양자점 각각은 양자크기효과(quantum size effect)에 따른 서로 다른 파장대의 광, 즉 그 크기에 따라 청색, 녹색 및 적색 광을 각각 방출한다.
양자점 이외에 다양한 파장대의 빛을 발하는 형광체를 사용할 수 있는데, 그 일례를 들어 보면, 녹색 형광체로는 BaMgAl10O17:Eu,Mn, Zn2SiO4:Mn, (Zn,A)2SiO4:Mn (A는 알칼리 토금속), MgAlxOy:Mn (x = 1 내지 10의 정수, y = 1 내지 30의 정수), LaMgAlxOy:Tb(x = 1 내지 14의 정수, y = 8 내지 47의 정수), ReBO3:Tb (Re는 Sc, Y, La, Ce, 및 Gd로 이루어진 군에서 선택되는 적어도 하나 이상의 희토류 원소임), 및 (Y,Gd)BO3:Tb로 이루어진 군으로부터 1 종 이상 선택하여 사용할 수 있다.
또한, 청색 형광체로는 Sr(PO4)3Cl:Eu2 +, ZnS:Ag,Cl, CaMgSi2O6:Eu, CaWO4:Pb, 및 Y2SiO5:Eu로 이루어진 군으로부터 선택되는 1 종 이상을 사용할 수 있다.
상기 형광체 혹은 양자점은 유기 바인더를 포함하여 실장될 수 있다. 상기 유기 바인더로는 메틸 셀룰로스 등의 셀룰로스 계열의 고분자, 폴리메칠메타아크릴레이트 등의 아크릴레이트 계열의 고분자, 에폭시계열의 고분자, 폴리비닐알콜 계열의 고분자 등이 사용될 수 있다.
본 발명의 발광다이오드 칩에 구비된 단일 우물 구조 또는 복수의 우물 구조들은 각각 상기 1차광에 의해 여기되어 상기 1차광의 파장과 같거나 다른 파장의 2차광을 방출하는 형광체 혹은 양자점을 실장할 수 있다. 상기 단일 우물 구조 또는 복수의 우물 구조들에 실장되는 형광체 혹은 양자점들은 우물 구조마다 각각 독립적으로 물질의 종류 및 크기를 구성할 수 있다. 따라서, 각 우물 구조들에서는 서로 동일하거나 상이한 파장의 2차광을 방출하는 형광체 혹은 양자점을 실장할 수 있다.
종래의 기술로 비특허문헌 1에 따르면 서로 다른 파장 대역을 담당하는 양자점이 근접하여 위치할 경우 밴드갭이 높은(파장이 짧은) 청색 파장대역의 양자점에서 발광한 빛이 근접하여 위치한 밴드갭이 낮은(파장이 긴) 적색 혹은 녹색 파장대역의 양자점을 여기할 가능성이 매우 높다는 문제점이 있었다. 본 발명에서는 파장별로 서로 다른 불투명한 우물구조에 양자점을 실장함으로서 구조적으로 단파장의 광에 의한 장파장 양자넘 여기 현상을 방지하였다.
이와 같이 상기 발광다이오드 소자는 이에 제한되는 것은 아니나, 플립칩 구조, 수평형 구조 혹은 수직형 구조로 제조될 수 있다. 본 발명에서는 발광다이오드 소자의 상부에 양자점을 충분하고도 균일한 밀도와 두께로 실장할 수 있고, 성장기판(ex. 사파이어기판)이 제거된 상태의 발광다이오드 칩을 제공함으로써 성장기판 쪽으로의 빛샘현상도 차단할 수 있다. 또한, 단일 칩에 우물구조를 다수 구비하여 다양한 파장의 빛을 방출할 수 있으므로, 파장별 칩 제조가 필수적이지 않아서 대형 디스플레이용 광원으로 이용시에 제조 단가 및 공정 수가를 낮출 수 있다.

Claims (19)

1차광을 방출하는 발광다이오드 소자; 및
상기 발광다이오드 소자 상부면에 배치되는 불투명한 우물 구조체;를 포함하고,
상기 우물 구조체는 상기 발광다이오드 소자에서 방출되는 1차광에 의해 여기되어 상기 1차광의 파장보다 길거나 같은 파장의 2차광을 방출하는 형광체 혹은 양자점을 실장하는 것인, 발광다이오드 칩.
제 1항에 있어서,
상기 우물 구조체는 단일 우물 구조 또는 복수의 우물 구조들로 이루어지며, 형광체 혹은 양자점이 실장된 상기 단일 우물 구조 또는 복수의 우물 구조들은 서로 동일하거나 상이한 파장의 2차광을 방출하는 것인, 발광다이오드 칩.
제 1항에 있어서,
상기 단일 우물 구조 또는 복수의 우물 구조들은 1 내지 10 개의 우물 구조로 이루어진 것인, 발광다이오드 칩.
제 1항에 있어서,
상기 발광다이오드 소자는 플립칩 구조, 수평형 구조 혹은 수직형 구조로 구성되는 것인, 발광다이오드 칩.
제 1항에 있어서,
상기 발광다이오드 소자에 전류를 주입하기 위한 p-전극과 n-전극이 상기 발광다이오드 소자 하부면에 형성된 것인, 발광다이오드 칩.
제 1항에 있어서,
상기 불투명한 우물 구조체의 격벽은 thick PR(포토레지스트)을 이용한 포토리소그래피 공정으로 제조되는 것인, 발광다이오드 칩.
제 1항에 있어서,
상기 불투명한 우물 구조체의 격벽은 빛의 투과를 방지하기 위하여 PR(포토레지스트) 표면이 금속으로 코팅된 구조이거나 도금이 가능한 금속 자체로 구성된 구조인 것인, 발광다이오드 칩.
제 1항에 있어서,
상기 격벽의 높이는 10 ~ 100㎛인 것인, 발광다이오드 칩.
제 1항에 있어서,
상기 발광다이오드 소자는 가로×세로 크기가 100㎛×100㎛ 이하의 마이크로 LED인 것인, 발광다이오드 칩.
제 1항에 있어서,
상기 발광다이오드 소자 하부면에 반사막을 추가로 구비하는, 발광다이오드 칩.
n-형 반도체층, 양자우물 구조의 활성층 및 p-형 반도체층이 순차적으로 형성된 GaN 에피층을 그 상부에 구비하는 성장기판을 준비하는 단계;
상기 n-형 반도체층의 일부가 드러나도록 메사식각하는 단계;
상기 메사식각된 GaN 에피층의 상부에 패시베이션층을 형성한 후 n-형 반도체층 상부 및 p-형 반도체층 상부의 패시베이션층 일부를 개구하고 각각의 개구 영역에 n-전극과 p-전극을 형성하는 단계;
상기 n-전극 및 상기 p-전극 상부에 전극용 패드를 형성하는 단계;
상기 성장기판을 상기 GaN 에피층으로부터 분리하는 단계; 및
상기 GaN 에피층의 측면을 식각하고, 상기 GaN 에피층의 측면과 하부 가장자리에 10㎛ 내지 100㎛ 높이의 불투명한 격벽을 형성하는 단계를 포함하는, 발광다이오드 칩의 제조방법.
제 11항에 있어서,
포토레지스트를 이용하여 패터닝하고 식각하여 상기 패시베이션층 일부를 개구하는 것인, 발광다이오드 칩의 제조방법.
제 11항에 있어서,
상기 전극용 패드를 형성하는 단계는 상기 n-전극, 상기 p-전극 및 상기 패시베이션층 상부에 씨드 금속층을 형성한 후 thick PR(포토레지스트) 공정을 통하여 수행하는 것인, 발광다이오드 칩의 제조방법.
제 11항에 있어서,
상기 성장기판을 상기 GaN 에피층으로부터 분리하는 단계는 레이저 리프트오프 공정 혹은 화학적 리프트오프 공정에 의하여 수행되는 것인, 발광다이오드 칩의 제조방법.
제 11항에 있어서,
상기 불투명한 격벽을 형성하는 단계는 thick PR(포토레지스트)를 이용한 포토리소그래피 및 식각 공정을 통하여 수행되는 것인, 발광다이오드 칩의 제조방법.
제 11항에 있어서,
상기 성장기판을 상기 GaN 에피층으로부터 분리한 후 상기 GaN 에피층의 측면을 식각하기 이전에, 상기 GaN 에피층으로부터 u-GaN(undoped GaN)을 식각하는 단계를 추가로 포함하는, 발광다이오드 칩의 제조방법.
제 11항에 있어서,
상기 불투명한 격벽을 형성하는 단계는 금속을 도금하여 금속 자체로 상기 격벽을 제작하는 것인, 발광다이오드 칩의 제조방법.
제 11항에 있어서,
상기 불투명한 격벽을 형성하는 단계는 thick PR(포토레지스트) 격벽의 표면을 금속으로 코팅하는 단계를 추가로 수행함으로써 이루어지는 것인, 발광다이오드 칩의 제조방법.
제 11항에 있어서,
상기 불투명한 격벽을 형성하는 단계 이후에 상기 불투명한 우물 구조체에 형광체 혹은 양자점을 실장하는 단계를 추가로 포함하는, 발광다이오드 칩의 제조방법.
KR1020160184220A 2016-12-30 2016-12-30 발광다이오드 칩 및 그의 제조방법 KR20180078940A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020160184220A KR20180078940A (ko) 2016-12-30 2016-12-30 발광다이오드 칩 및 그의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160184220A KR20180078940A (ko) 2016-12-30 2016-12-30 발광다이오드 칩 및 그의 제조방법

Publications (1)

Publication Number Publication Date
KR20180078940A true KR20180078940A (ko) 2018-07-10

Family

ID=62916169

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160184220A KR20180078940A (ko) 2016-12-30 2016-12-30 발광다이오드 칩 및 그의 제조방법

Country Status (1)

Country Link
KR (1) KR20180078940A (ko)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200018125A (ko) * 2018-08-10 2020-02-19 삼성전자주식회사 플립칩 타입의 led 소자, 플립칩 타입의 led 소자의 제조 방법 및 플립칩 타입의 led 소자를 포함하는 디스플레이 장치
US10643980B2 (en) 2018-01-23 2020-05-05 Epistar Corporation Light-emitting device, manufacturing method thereof and display module using the same
CN111192892A (zh) * 2018-11-14 2020-05-22 易美芯光（北京）科技有限公司 一种micro led显示器件及其制作方法
CN112054103A (zh) * 2019-06-05 2020-12-08 美科米尚技术有限公司 形成导电区域的方法和用于发光二极管的电性接触结构
US11398500B2 (en) 2019-07-08 2022-07-26 Samsung Electronics Co., Ltd. LED lighting device package and display panel using the same
US11411145B2 (en) 2020-01-30 2022-08-09 Samsung Electronics Co., Ltd. Light-emitting element package

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120105377A (ko) * 2011-03-15 2012-09-25 가부시끼가이샤 도시바 반도체 발광 장치 및 그 제조 방법
JP2015012143A (ja) * 2013-06-28 2015-01-19 日亜化学工業株式会社 半導体発光装置およびその製造方法
WO2015135839A1 (en) * 2014-03-10 2015-09-17 Osram Opto Semiconductors Gmbh Wavelength conversion element, light-emitting semiconductor component comprising a wavelength conversion element, method for producing a wavelength conversion element and method for producing a light-emitting semiconductor component comprising a wavelength conversion element

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120105377A (ko) * 2011-03-15 2012-09-25 가부시끼가이샤 도시바 반도체 발광 장치 및 그 제조 방법
JP2015012143A (ja) * 2013-06-28 2015-01-19 日亜化学工業株式会社 半導体発光装置およびその製造方法
WO2015135839A1 (en) * 2014-03-10 2015-09-17 Osram Opto Semiconductors Gmbh Wavelength conversion element, light-emitting semiconductor component comprising a wavelength conversion element, method for producing a wavelength conversion element and method for producing a light-emitting semiconductor component comprising a wavelength conversion element

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10643980B2 (en) 2018-01-23 2020-05-05 Epistar Corporation Light-emitting device, manufacturing method thereof and display module using the same
US11024782B2 (en) 2018-01-23 2021-06-01 Epistar Corporation Light-emitting device, manufacturing method thereof and display module using the same
US11710812B2 (en) 2018-01-23 2023-07-25 Epistar Corporation Light-emitting device, manufacturing method thereof and display module using the same
KR20200018125A (ko) * 2018-08-10 2020-02-19 삼성전자주식회사 플립칩 타입의 led 소자, 플립칩 타입의 led 소자의 제조 방법 및 플립칩 타입의 led 소자를 포함하는 디스플레이 장치
CN111192892A (zh) * 2018-11-14 2020-05-22 易美芯光（北京）科技有限公司 一种micro led显示器件及其制作方法
CN112054103A (zh) * 2019-06-05 2020-12-08 美科米尚技术有限公司 形成导电区域的方法和用于发光二极管的电性接触结构
CN112054103B (zh) * 2019-06-05 2023-10-13 美科米尚技术有限公司 形成导电区域的方法和用于发光二极管的电性接触结构
US11398500B2 (en) 2019-07-08 2022-07-26 Samsung Electronics Co., Ltd. LED lighting device package and display panel using the same
US11411145B2 (en) 2020-01-30 2022-08-09 Samsung Electronics Co., Ltd. Light-emitting element package

Similar Documents

Publication Publication Date Title
KR20180078940A (ko) 발광다이오드 칩 및 그의 제조방법
TWI754711B (zh) 包括光阻的光致發光墊的光電裝置的製造方法
US9246069B2 (en) Semiconductor light emitting device
US10461230B2 (en) Light emitting diode component
US9099619B2 (en) Semiconductor light emitting device and method for manufacturing the same
US8361819B2 (en) Methods of fabricating a light-emitting device
US8354665B2 (en) Semiconductor light-emitting devices for generating arbitrary color
US11728461B2 (en) Single light emitting diode (LED) structure having epitaxial structure separated into light emitting zones
US20130017634A1 (en) Wavelength converting light-emitting devices and methods of making the same
CN111201619B (zh) 具有反射侧壁的发光器件
US9362449B2 (en) High efficiency light emitting diode and method of fabricating the same
US8741675B2 (en) Method of manufacturing semiconductor light emitting device and mask for application of paste used therefor
KR20130093088A (ko) 자외선 발광 다이오드 및 그 제조방법
CN112234129A (zh) 微型发光二极管阵列及其制备方法
KR20120006283A (ko) 발광 디바이스 및 그 제조방법
KR102463880B1 (ko) 발광소자 패키지
US20130011948A1 (en) Method of manufacturing semiconductor light emitting device and paste application apparatus used for the same
KR20150000387A (ko) 발광소자 및 그 제조 방법
US11101411B2 (en) Solid-state light emitting devices including light emitting diodes in package structures
KR100646635B1 (ko) 복수 셀의 단일 발광 소자 및 이의 제조 방법
KR102261951B1 (ko) 반도체 소자 및 반도체 소자 제조 방법
KR20100023274A (ko) 알루미늄 반사 구조를 구비한 자외선 발광 다이오드 및 그 제조방법
KR101593215B1 (ko) 알루미늄 반사 구조를 구비한 자외선 발광 다이오드 및 그 제조방법
KR20120006284A (ko) 발광 디바이스 및 그 제조방법
KR20090041179A (ko) 발광 다이오드 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application