JP2019075453A - 半導体装置、プリントヘッド及び画像形成装置 - Google Patents

半導体装置、プリントヘッド及び画像形成装置 Download PDF

Info

Publication number
JP2019075453A
JP2019075453A JP2017200420A JP2017200420A JP2019075453A JP 2019075453 A JP2019075453 A JP 2019075453A JP 2017200420 A JP2017200420 A JP 2017200420A JP 2017200420 A JP2017200420 A JP 2017200420A JP 2019075453 A JP2019075453 A JP 2019075453A
Authority
JP
Japan
Prior art keywords
light emitting
electrode
control electrode
emitting element
terminal light
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2017200420A
Other languages
English (en)
Inventor
裕典 古田
Hironori Furuta
裕典 古田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Data Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Data Corp filed Critical Oki Data Corp
Priority to JP2017200420A priority Critical patent/JP2019075453A/ja
Priority to US16/157,405 priority patent/US10424690B2/en
Publication of JP2019075453A publication Critical patent/JP2019075453A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/0004Devices characterised by their operation
    • H01L33/0008Devices characterised by their operation having p-n or hi-lo junctions
    • H01L33/0016Devices characterised by their operation having p-n or hi-lo junctions having at least two p-n junctions
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03GELECTROGRAPHY; ELECTROPHOTOGRAPHY; MAGNETOGRAPHY
    • G03G15/00Apparatus for electrographic processes using a charge pattern
    • G03G15/04Apparatus for electrographic processes using a charge pattern for exposing, i.e. imagewise exposure by optically projecting the original image on a photoconductive recording material
    • G03G15/04036Details of illuminating systems, e.g. lamps, reflectors
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03GELECTROGRAPHY; ELECTROPHOTOGRAPHY; MAGNETOGRAPHY
    • G03G15/00Apparatus for electrographic processes using a charge pattern
    • G03G15/04Apparatus for electrographic processes using a charge pattern for exposing, i.e. imagewise exposure by optically projecting the original image on a photoconductive recording material
    • G03G15/04036Details of illuminating systems, e.g. lamps, reflectors
    • G03G15/04045Details of illuminating systems, e.g. lamps, reflectors for exposing image information provided otherwise than by directly projecting the original image onto the photoconductive recording material, e.g. digital copiers
    • G03G15/04054Details of illuminating systems, e.g. lamps, reflectors for exposing image information provided otherwise than by directly projecting the original image onto the photoconductive recording material, e.g. digital copiers by LED arrays
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/0004Devices characterised by their operation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0093Wafer bonding; Removal of the growth substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008Processes
    • H01L2933/0033Processes relating to semiconductor body packages
    • H01L2933/0066Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Printers Or Recording Devices Using Electromagnetic And Radiation Means (AREA)
  • Led Devices (AREA)

Abstract

【課題】小型化する。【解決手段】発光素子チップ42は、発光サイリスタ1LT1と、発光サイリスタ1LT1と主走査方向dmにおいて所定距離を置いて配置される発光サイリスタ1LT2と、発光サイリスタ1LT1に対応するアノード電極70A1と、発光サイリスタ1LT2に対応するアノード電極70A2と、発光サイリスタ1LT1に対応するゲート電極70G1と、発光サイリスタ1LT2に対応するゲート電極70G2と、発光サイリスタ1LT1及び発光サイリスタ1LT2に対応するカソード電極70Kとを設け、ゲート電極70G1とゲート電極70G2とは、発光サイリスタ1LT1と発光サイリスタ1LT2との間に配置されるようにする。【選択図】図5

Description

本発明は半導体装置、プリントヘッド及び画像形成装置に関し、例えば電子写真式プリンタ(以下ではこれを単にプリンタとも呼ぶ)に適用して好適なものである。
従来のプリンタとしては、露光装置において、複数のLED(Light Emitting Diode)や発光サイリスタ等の発光素子が整列配置されたプリントヘッドから、光を選択的に照射して感光体ドラムの表面に静電潜像を形成し、この静電潜像にトナーを付着させてトナー像を現像することにより、画像の印刷を行うものが広く普及している。このうち露光装置では、複数の発光素子及び各発光素子を駆動する複数の駆動回路が設けられた発光素子チップ等が、所定の回路基板上に主走査方向に沿って複数整列された状態で取り付けられている。
発光素子チップの表面には、上述した発光素子や駆動回路と電気的に接続された端子パッドが形成されている。この発光素子チップは、この端子パッドと、回路基板の表面に設けられた端子パッドとがワイヤボンディング等によって電気的に接続されることにより、該回路基板から駆動電流や制御信号等の供給を受け、各発光素子を発光させる。
そのような発光素子チップとしては、主走査方向に直交する副走査方向に沿って発光サイリスタを挟み込むようにアノード電極とゲート電極とを配置するものがある(例えば、特許文献1参照)。
特許第4871978号
しかしながらそのようなプリントヘッドでは、発光サイリスタに対する副走査方向に、該発光サイリスタに対応したゲート電極が配置されるため、発光素子チップの副走査方向の幅を小型化しにくかった。
本発明は以上の点を考慮してなされたもので、小型化し得る半導体装置、プリントヘッド及び画像形成装置を提案しようとするものである。
かかる課題を解決するため本発明の半導体装置においては、第1の三端子発光素子と、第1の三端子発光素子と第1の方向に所定距離を置いて配置される第2の三端子発光素子と、第1の三端子発光素子に対応する第1の電流供給電極と、第2の三端子発光素子に対応する第2の電流供給電極と、第1の三端子発光素子に対応する第1の制御電極と、第2の三端子発光素子に対応する第2の制御電極と、第1の三端子発光素子及び第2の三端子発光素子に対応する電流取出電極とを設け、第1の制御電極と第2の制御電極とは、第1の三端子発光素子と第2の三端子発光素子との間に配置されるようにした。
また本発明のプリントヘッドにおいては、上述した複数の半導体装置と、複数の半導体装置が主走査方向に沿って配列された状態で取り付けられた基板とを設けるようにした。
さらに本発明の画像形成装置においては、上述したプリントヘッドにより感光体を露光して静電潜像を生成し、現像剤により該静電潜像に基づいた画像を形成する画像形成部と、画像を所定の媒体に定着させる定着部とを設けるようにした。
本発明は、第1の制御電極及び第2の制御電極を第1の三端子発光素子及び第2の三端子発光素子と主走査方向に沿うように配置し、第1の制御電極及び第2の制御電極の副走査方向の位置を第1の三端子発光素子及び第2の三端子発光素子と揃えることができる。
本発明によれば、小型化し得る半導体装置、プリントヘッド及び画像形成装置を実現できる。
画像形成装置の全体構成を示す図である。 画像形成ユニットの構成を示す図である。 プリントヘッドの構成を示す図である。 プリント配線板及び発光素子チップの構成を示す斜視図である。 第1の実施の形態による発光素子チップの構成(1)を示す底面図である。 第1の実施の形態による発光素子チップの構成(2)を示し、図5におけるA−A矢視断面図である。 発光素子チップの回路構成を示す回路図である。 発光素子チップの製造方法を示す図である。 第2の実施の形態による発光素子チップの構成を示す底面図である。 第3の実施の形態による発光素子チップの構成を示し、(A)は底面図、(B)は拡大図である。
以下、発明を実施するための形態(以下実施の形態とする)について、図面を用いて説明する。
[1.第1の実施の形態]
[1−1.画像形成装置の構成]
図1に示すように第1の実施の形態による画像形成装置1は、いわゆるMFP(Multi Function Peripheral)であり、媒体としての用紙に画像を形成する(すなわち印刷する)プリンタ機能の他、画像を読み取るイメージスキャナとしての機能や通信機能を有している。このため画像形成装置1は、これらの機能を組み合わせることにより、プリンタ、複写機(コピー機)及びファクシミリ装置等として動作する。この画像形成装置1は、プリンタとして機能する場合、例えばA3サイズやA4サイズ等の大きさでなる用紙Pに対し、所望のカラー画像を印刷する。画像形成装置1は、略箱型に形成されたプリンタ筐体2の内部に種々の部品が配置されている。因みに以下では、図1における右端部分を画像形成装置1の正面とし、この正面と対峙して見た場合の上下方向、左右方向及び前後方向をそれぞれ定義した上で説明する。画像形成装置1は、制御部3により全体を統括制御する。この制御部3は、コンピュータ装置等の上位装置(図示せず)と無線又は有線により接続されている。制御部3は、この上位装置から印刷対象の画像を表す画像データが与えられると共に該画像データの印刷が指示されると、用紙Pの表面に印刷画像を形成する印刷処理を実行する。
プリンタ筐体2内の最下部には、用紙Pを収容する用紙収容カセット4が設けられている。用紙収容カセット4の前上方には、給紙部5が設けられている。給紙部5は、用紙収容カセット4の前上側に配置されたホッピングローラ6、用紙Pを搬送路Wに沿って上方へ案内する搬送ガイド7、搬送路Wを挟んで互いに対向するレジストローラ8及びピンチローラ9等により構成されている。給紙部5は、制御部3の制御に基づいて各ローラを適宜回転させることにより、用紙収容カセット4に集積された状態で収容されている用紙Pを1枚ずつ分離しながらピックアップし、搬送ガイド7により搬送路Wに沿って前上方へ進行させ、やがて後上方へ折り返してレジストローラ8及びピンチローラ9に当接させる。レジストローラ8は、回転が適宜抑制されており、ピンチローラ9との間で用紙Pに摩擦力を作用させることにより、進行方向に対して該用紙Pの側辺が傾斜する、いわゆる斜行を修正し、先頭及び末尾の端辺を左右に沿わせた状態としてから、後方へ送り出す。
レジストローラ8及びピンチローラ9の後側には、搬送路Wがほぼ前後方向に沿って形成されており、その下側に中搬送部10が配置されている。中搬送部10は、前側に配置された前ローラ11と、後側に配置された後ローラ12と、下側に配置された下ローラ13との周囲に無端ベルトでなる搬送ベルト14が張架された構成となっている。また前ローラ11の上側には、搬送ベルト14を挟んで対向する位置に吸着ローラ15が設けられている。この中搬送部10は、所定のベルト駆動モータ(図示せず)から後ローラ12に対し駆動力が伝達されると、この後ローラ12を矢印R2方向へ回転させることにより、搬送ベルト14を走行させる。これにより搬送ベルト14は、搬送路Wに沿った上側部分、すなわち前ローラ11及び後ローラ12の間に張架された部分を、後方向へ走行させる。このとき中搬送部10は、給紙部5から用紙Pが引き渡されると、これを吸着ローラ15及び前ローラ11の間に搬送ベルト14と共に挟持し、該搬送ベルト14上側に用紙Pを載置した状態で、該搬送ベルト14の走行に伴って該用紙Pを後方へ進行させる。
中搬送部10の上側であり、搬送路Wを挟んで該中搬送部10の反対側には、4個の画像形成ユニット16C、16M、16Y及び16Kが後側から前側へ向かって順に配置されている。画像形成ユニット16C、16M、16Y及び16K(以下ではこれらをまとめて画像形成ユニット16とも呼ぶ)は、シアン(C)、マゼンタ(M)、イエロー(Y)及びブラック(K)の各色にそれぞれ対応しているものの、色のみが相違しており、何れも同様に構成されている。
画像形成ユニット16は、図2に模式的な側面図を示すように、画像形成部31、トナーカートリッジ32、プリントヘッド33により構成されており、その下側に配置された転写ローラ17との間に搬送ベルト14を挟んでいる。因みに画像形成ユニット16及びこれを構成する各部品は、用紙Pにおける左右方向の長さに応じて、左右方向に十分な長さを有している。このため多くの部品は、前後方向や上下方向の長さに対して左右方向の長さが比較的長くなっており、左右方向に沿って細長い形状に形成されている。
トナーカートリッジ32は、現像剤としてのトナーを収容しており、画像形成部31の上側に配置され、該画像形成部31の上方に取り付けられている。このトナーカートリッジ32は、収容しているトナーを画像形成部31のトナー収容部34へ供給する。画像形成部31には、トナー収容部34の他、供給ローラ35、現像ローラ36、規制ブレード37、感光体ドラム38及び帯電ローラ39が組み込まれている。
供給ローラ35は、中心軸を左右方向に沿わせた円柱状に形成されており、その周側面に導電性ウレタンゴム発泡体等でなる弾性層が形成されている。現像ローラ36は、中心軸を左右方向に沿わせた円柱状に形成されており、その周側面に弾性を有する弾性層や導電性を有する表面層等が形成されている。規制ブレード37は、例えば所定厚さのステンレス鋼板でなり、僅かに弾性変形させた状態で、その一部を現像ローラ36の周側面に当接させている。感光体ドラム38は、中心軸を左右方向に沿わせた円柱状に形成されており、その周側面に薄膜状の電荷発生層及び電荷輸送層が順次形成され、帯電し得るようになっている。帯電ローラ39は、中心軸を左右方向に沿わせた円柱状に形成され、その周側面に導電性の弾性体が被覆されており、この周側面を感光体ドラム38の周側面に当接させている。
また画像形成部31の前下側であって、感光体ドラム38及び搬送ベルト14の当接箇所よりも上流側となる位置には、除電光源20が設けられている。この除電光源20は、感光体ドラム38に所定の光を照射することにより、帯電している静電気を除去する。
この画像形成部31は、図示しないドラムモータから駆動力が供給されることにより、供給ローラ35、現像ローラ36及び帯電ローラ39を矢印R2方向(図中の反時計回り)へ回転させると共に、感光体ドラム38を矢印R1方向(図中の時計回り)へ回転させる。さらに画像形成部31は、供給ローラ35、現像ローラ36、規制ブレード37及び帯電ローラ39にそれぞれ所定のバイアス電圧を印加することにより、それぞれ帯電させる。
供給ローラ35は、帯電によりトナー収容部34内のトナーを周側面に付着させ、回転によりこのトナーを現像ローラ36の周側面に付着させる。現像ローラ36は、規制ブレード37によって周側面から余分なトナーが除去された後、この周側面を感光体ドラム38の周側面に当接させる。一方、帯電ローラ39は、帯電した状態で感光体ドラム38と当接することにより、該感光体ドラム38の周側面を一様に帯電させる。プリントヘッド33は、複数の発光素子チップ42が左右方向に沿って直線状に配置されており(詳しくは後述する)、制御部3(図1)から供給される画像データ信号に基づいた発光パターンで、所定の時間間隔毎に発光することにより、感光体ドラム38を露光する。これにより感光体ドラム38は、その上端近傍において周側面に静電潜像が形成される。続いて感光体ドラム38は、矢印R1方向へ回転することにより、この静電潜像を形成した箇所を現像ローラ36と当接させる。これにより感光体ドラム38の周側面には、静電潜像に基づいてトナーが付着し、画像データに基づいたトナー画像が現像される。
転写ローラ17は、感光体ドラム38の真下に位置しており、その周側面における上端近傍と該感光体ドラム38の下端近傍との間に、搬送ベルト14の上側部分を挟んでいる。この転写ローラ17は、所定のバイアス電圧が印加されると共に、図示しないドラムモータから駆動力が供給されて矢印R2方向へ回転する。これにより画像形成ユニット16は、搬送路Wに沿って用紙Pが搬送されていた場合、感光体ドラム38の周側面に現像されたトナー画像をこの用紙Pに転写する。
このようにして各画像形成ユニット16は、搬送路Wに沿って前方から搬送されて来る用紙Pに対し、それぞれの色によるトナー画像を順次転写して重ねながら、後方へ進行させていく。
また中搬送部10(図1)における下ローラ13の下側には、クリーニング部19が設けられている。クリーニング部19は、画像形成処理が行われる場合に用紙Pの搬送不良等が生じて搬送ベルト14に付着したトナーを、該搬送ベルト14の表面から掻き落として清掃する。これにより中搬送部10では、次に搬送される用紙Pの裏面、すなわち搬送路Wにおいて下方を向いている面でありトナー画像が転写されない面にトナーが付着して汚損させてしまう、いわゆる裏写りを防止する。
中搬送部10の後端近傍には、定着部21が設けられている。定着部21は、搬送路Wを挟んで対向するように配置された加熱ローラ21A及び加圧ローラ21Bにより構成されている。加熱ローラ21Aは、中心軸を左右方向に向けた円筒状に形成されており、内部にヒータが設けられている。加圧ローラ21Bは、加熱ローラ21Aと同様の円筒状に形成されており、上側の表面を加熱ローラ21Aにおける下側の表面に所定の押圧力で押し付けている。この定着部21は、制御部3の制御に基づき、加熱ローラ21Aを加熱すると共に該加熱ローラ21A及び加圧ローラ21Bをそれぞれ所定方向へ回転させる。これにより定着部21は、中搬送部10から受け取った用紙P、すなわち4色のトナー画像が重なって転写された用紙Pに対して熱及び圧力を加えてトナーを定着させ、さらに後方へ引き渡す。
定着部21の後方には、排紙部22が配置されている。排紙部22は、給紙部5と同様、用紙Pを案内するガイドや複数の搬送ローラ等の組み合わせにより構成されている。この排紙部22は、制御部3の制御に従って各搬送ローラを適宜回転させることにより、定着部21から引き渡される用紙Pを後上方へ搬送してから前方へ向けて折り返し、プリンタ筐体2の上面に形成された排出トレイ2Tへ排出する。
さらにプリンタ筐体2内における搬送路Wに沿った複数の箇所には、用紙Pを検出するための用紙センサ25、26、27及び28が適宜設けられている。この用紙センサ25等は、搬送路W内における用紙Pの有無をそれぞれ検出し、得られた検出結果を制御部3へ通知する。これに応じて制御部3は、各搬送ローラの回転や中搬送部10における搬送ベルト14の走行等を適宜制御する。
[1−2.プリントヘッドの構成]
次に、プリントヘッド33の構成について、図3を参照しながら説明する。図3は、プリントヘッド33の模式的な断面図を表している。以下では、図3における下方向を照射方向とも呼び、上方向を反照射方向とも呼ぶ。
光プリントヘッドとしてのプリントヘッド33は、ベース部材40を中心に構成されている。ベース部材40は、有機高分子材料等を用いて射出成形され、全体として、左右方向の長さに対して前後方向の長さが短く、上下方向の長さがさらに短い、全体として扁平な直方体状ないし板状に形成されており、十分な強度を有している。ベース部材40の照射方向側(すなわち下側)には、プリント配線板41が設けられている。プリント配線板41は、ベース部材40と比較して、左右方向及び前後方向の長さが概ね同等であり、上下方向の長さがやや短く、すなわち薄くなっている。このプリント配線板41は、例えばガラスエポキシ樹脂でなり、上下それぞれの表面に所定の回路パターンが形成されている。
プリント配線板41の照射方向側には、図4に斜視図を示すように、例えば26個のように多数の発光素子チップ42が、左右方向(以下ではこれを主走査方向dmとも呼ぶ)に沿って1列に整列された状態で、いわゆるダイボンディング技術により取り付けられている。発光素子チップ42は、板状に構成されたIC基板43における照射方向側(すなわち下側)の表面に、左右方向に細長く、且つ上下方向に短い(すなわち薄い)エピタキシャルフィルム49が取り付けられている。
エピタキシャルフィルム49には、例えば192個のように多数の発光サイリスタが左右方向に沿って整列した状態で形成されている。このエピタキシャルフィルム49は、例えば特開2011−233590号公報に開示されているエピタキシャルフィルムボンディング法によってIC基板43の表面に接着された後、それぞれに設けられた接続端子同士がフォトリソグラフィー法を用いて配線されることにより、該IC基板43に対して電気的に接続される。
またプリント配線板41の照射方向側には、各発光素子チップ42の後側に、例えば26個のように多数のドライバIC(Integrated Circuit)(図示せず)が、左右方向に沿って1列に整列された状態で取り付けられている。駆動回路としての各ドライバICには、発光素子チップ42に設けられた192個の発光サイリスタをそれぞれ駆動する192個の素子駆動部等が設けられている。説明の都合上、以下では26個のドライバIC(すなわち駆動回路)をまとめて駆動回路群とも呼び、また発光サイリスタを被駆動素子とも呼ぶ。
このようにプリント配線板41には、26個の発光素子チップ42が設けられ、各発光素子チップ42に192個の発光サイリスタが設けられているため、合計4992個の発光サイリスタが設けられていることになる。またプリントヘッド33(図3及び図4)は、例えば左右方向の長さがA4サイズにおける短辺の長さ(210[mm])とほぼ同等となっており、この長さの範囲に4992個の発光サイリスタが等間隔(すなわち同一ピッチ)に配置されている。これによりプリントヘッド33は、感光体ドラム38(図2)の周側面上に600[dpi]の解像度でなる静電潜像を生成することができる。また各発光素子チップ42における照射方向側(すなわち下側)の表面には、端子パッドが設けられており、プリント配線板41との間でボンディングワイヤ44により、電気的に接続されている。
またプリントヘッド33(図3)は、上述したベース部材40及びプリント配線板41が、ホルダ45に取り付けられている。ホルダ45は、全体として、左右方向に沿って形成された中空の四角柱から反照射方向側の側面を取り除いたような形状となっており、その断面が英大文字の「U」の反照射方向側を開放させたような形状となっている。またホルダ45は、前後の側板にクランプ部材46及び47を貫通させる開口部45Oが穿設されている。
ホルダ45における照射方向側の内側面には、プリント配線板41を支持する支持部45Aが形成されている。プリントヘッド33は、その製造時に、ホルダ45内にプリント配線板41及びベース部材40が重ねられた状態で挿入され、さらにクランプ部材46及び47が取り付けられる。クランプ部材46及び47は、何れも金属製でなり、弾性力の作用により、ベース部材40を介してプリント配線板41の照射方向面をホルダ45の支持部45Aに当接させた状態で固定する。この結果、プリント配線板41に取り付けられた発光素子チップ42の発光サイリスタと、ホルダ45との位置関係が定められる。
またホルダ45における照射方向側部分の中央付近には、左右方向に沿った細長い長孔でなり上下方向に貫通する取付孔45Hが形成され、この取付孔45Hにロッドレンズアレイ48が取り付けられる。ロッドレンズアレイ48は、光軸を上下方向に沿わせた微小なレンズが左右方向に沿って複数並べられた構成となっており、各レンズの焦点を発光素子チップ42の各発光サイリスタに合わせるよう、その取付位置が調整された状態で固定されている。
[1−3.発光素子チップの構成]
[1−3−1.発光素子チップ全体の構成]
図5に示すように半導体装置としての発光素子チップ42は、図示しないドライバICと接続されており、該ドライバICから送信される制御信号に基づいて、略直線上に配置された発光サイリスタ1LTが駆動する。この発光素子チップ42は、IC(Integrated Circuit)基板43と、そのIC基板43上に設けられ、複数の三端子発光素子としての発光サイリスタ1LTからなる発光サイリスタアレイ1LTAと、複数の発光サイリスタ1LTを駆動させる共通配線部51と、複数の発光サイリスタ1LTと共通配線部51とを接続する引出配線部52とを有している。
[1−3−2.IC基板の構成]
IC基板43は、Si基板、SiC基板、GaN基板、ガラスやプラスチック等から形成されており、複数の発光サイリスタ1LTと、共通配線部51と、引出配線部52とを支持する。またIC基板43は、発光サイリスタ1LTが設けられる箇所に、平坦性が高い絶縁膜で構成された平坦化膜54が形成されることにより、発光サイリスタ1LTとの導通を回避している。平坦化膜54の上には半導体薄膜55がボンディングされている。半導体薄膜55上には発光サイリスタアレイ1LTAが形成されている。
[1−3−3.発光サイリスタアレイの構成]
発光サイリスタアレイ1LTAは、エピタキシャルフィルム49(図4)に形成された三端子発光素子アレイであり、IC基板43に形成された平坦化膜54上に設けられている。また、発光サイリスタアレイ1LTAは、図示しない接合層と、IC基板43の長手方向である主走査方向dmに沿って略直線上に配列された複数(k=4n個)の発光サイリスタ1LT1、1LT2、…、1LTk(以下ではこれらをまとめて発光サイリスタ1LTとも呼ぶ)とから構成されている。この発光サイリスタ1LTは、例えば発光サイリスタ1LT1及び1LT2のように、互いに隣接する奇数番目及び偶数番目の2個で1組の発光サイリスタ組1LTSとして構成されている。以下では、1組の発光サイリスタ組1LTSにおいて主走査方向dmの一方側である左側に位置する発光サイリスタ1LT(すなわち発光サイリスタ1LT1、1LT3、1LT5…)を組内第1発光サイリスタ1LTaとも呼び、1組の発光サイリスタ組1LTSにおいて主走査方向dmの他方側である右側に位置する発光サイリスタ1LT(すなわち発光サイリスタ1LT2、1LT4、1LT6…)を組内第2発光サイリスタ1LTbとも呼ぶ。
発光サイリスタ1LTは、図示しない接合層を介して平坦化膜54に接合されたエピタキシャルフィルム49(図4)がエッチングされて形成された発光素子であり、図6に示すように、GaAsウェハ基材に対し、所定のバッファ層や犠牲層(図示せず)エピタキシャル成長させた後、N型の不純物を含ませた共通層としてのN型層56と、P型の不純物を含ませて成層したP型層57と、N型の不純物を含ませた制御電極形成層としてのN型層58と、P型の不純物を含ませて成層した電流供給電極形成層としてのP型層59とが順番に積層された積層構造となることにより形成されている。このように発光サイリスタ1LTは、上側から「PNPN」の4層構造でなるウェハとして構成されている。また全ての発光サイリスタ1LTにおけるN型層56は、一つの共通な層となっている。
さらに発光サイリスタ1LTは、N型層56上にカソード電極70Kが、N型層58上にゲート電極70Gが、P型層59上にアノード電極70Aがそれぞれ形成されている。このように発光サイリスタ1LTは、ゲート(G)がN型層58から引き出された、いわゆるNゲート型となっている。さらに発光サイリスタ1LTは、P型層59の一部と、ゲート電極70Gの一部と、カソード電極70Kとを除く箇所における発光サイリスタ1LTの上に絶縁層63が形成されている。
また、P型層57及びN型層58からなりゲート電極70Gが構成され、1つの発光サイリスタ1LTに対応しP型層57を素子分離させる単位である、制御電極形成領域としてのゲート電極形成領域64は、底面視で主走査方向dmに長い長方形状となっている。図5に示すようにこのゲート電極形成領域64は、1組の発光サイリスタ組1LTSに対応する、隣接する2つのゲート電極形成領域64(組内第1ゲート電極形成領域64a及び組内第2ゲート電極形成領域64b)で1組のゲート電極形成領域組64Sとして構成されている。以下では、1組のゲート電極形成領域組64Sにおいて主走査方向dmの一方側である左側に位置するゲート電極形成領域64を組内第1ゲート電極形成領域64aとも呼び、1組のゲート電極形成領域組64Sにおいて主走査方向dmの他方側である右側に位置するゲート電極形成領域64を組内第2ゲート電極形成領域64bとも呼ぶ。
[1−3−4.共通配線部の構成]
図5に示すように共通配線部51は、アノード共通配線部65A(65A1〜65An)、ゲート共通配線部65G及びカソード共通配線部65Kにより構成されている。
アノード共通配線部65A(65A1〜65An)は、アノードパッド66A(66A1〜66An)及びアノード共通配線67A(67A1〜67An)により構成されている。アノードパッド66A1〜66Anは、IC基板43上において主走査方向dmに沿ってn個配置されており、外部のドライバICと接続され、主走査方向dmに沿って配列された4n個の発光サイリスタ1LTのアノード電圧を4つずつ制御する信号を供給される。アノード共通配線67A1〜67Anは、アノードパッド66A1〜66Anから発光サイリスタアレイ1LTA側に向かって、主走査方向dmと直交する第2の方向としての副走査方向dsに延びてから主走査方向dmに沿って延びる底面視略T字状の配線である。
ゲート共通配線部65Gは、IC基板43上において発光サイリスタアレイ1LTAに対しアノード共通配線部65Aとは反対側に配置されており、4個設けられたゲートパッド66G1〜66G4と、該ゲートパッド66G1〜66G4から発光サイリスタアレイ1LTAへ向かって副走査方向dsに延びてから主走査方向dmに沿って延びる4本のゲート共通配線67G1〜67G4とにより構成されている。
カソード共通配線部65Kは、IC基板43上において発光サイリスタアレイ1LTAに対しアノード共通配線部65Aとは反対側に配置されており、1個設けられたカソードパッド66Kと、該カソードパッド66Kから発光サイリスタアレイ1LTAに向かって副走査方向dsに延びてから主走査方向dmに延びるカソード共通配線67Kとにより構成されている。
[1−3−5.引出配線部の構成]
引出配線部52は、アノード引出配線部69A、ゲート引出配線部69G及びカソード引出配線部69Kにより構成されており、発光サイリスタ1LTと、IC基板43上に設けられた共通配線部51とを接続する配線である。
アノード引出配線部69Aは、アノード領域であるP型層59(図6)上に形成されたアノード電極70A(70A1〜70A4)と、該アノード電極70Aとアノード共通配線67A1〜67Anとを接続するアノード引出配線71A(71A1〜71A4)とにより構成されている。アノード電極70Aは、例えばAlGaAs層等からなる層である。アノード引出配線71Aは、アノード電極70Aから、アノード共通配線67A1〜67Anに向かって副走査方向dsに沿って直線的に延びており、アノード共通配線67A1〜67Anと接続されている。N型層56、P型層57、N型層58及びP型層59(図6)の表面には絶縁層63が形成されることにより、アノード引出配線71Aは、発光サイリスタ1LTを形成する他の層に接触しなくなっている。
ゲート引出配線部69Gは、ゲート領域であるN型層58に形成されたゲート電極70G(70G1〜70G4)と、該ゲート電極70Gから4本のゲート共通配線67G1〜67G4に向かって副走査方向dsに沿って直線的に延びゲート共通配線67G1〜67G4と接続されるゲート引出配線71G(71G1〜71G4)とにより構成されている。N型層56、カソード共通配線67K及びゲート共通配線67G1〜67G4の表面には図示しない絶縁層が形成されることにより、ゲート引出配線71Gは、交差するN型層56、カソード共通配線67K及びゲート共通配線67G1〜67G4とショートしなくなっている。
カソード引出配線部69Kは、k個の発光サイリスタ1LTの共通層であるN型層56上に形成されるカソード電極70Kと、該カソード電極70Kからカソード共通配線67Kに向かって副走査方向dsに沿って直線的に延び接続するカソード引出配線71Kとにより構成されている。N型層56、カソード共通配線67K及びゲート共通配線67G1〜67G4の表面には図示しない絶縁層が形成されることにより、カソード引出配線71Kは、交差するN型層56、カソード共通配線67K及びゲート共通配線67G1〜67G4(図5)とショートしなくなっている。
このようにカソード電極70Kは、発光サイリスタ1LT1のカソード電極70Kと発光サイリスタ1LT2のカソード電極70Kとを共通に接続するN型層56に形成され、副走査方向dsの一方向である後方に向かってカソード引出配線71Kが延びている。またゲート電極70Gは、N型層56と重なるN型層58に形成され、後方に向かってゲート引出配線71Gが延びている。さらにアノード電極70Aは、N型層58と重なるP型層59に形成され、副走査方向dsの他方向である前方に向かってアノード引出配線71Aが延びている。
ここでカソード電極70Kは、隣接する発光サイリスタ組1LTS同士の間に、該発光サイリスタ組1LTSと副走査方向dsの位置が揃い、且つ該発光サイリスタ組1LTSと主走査方向dmに沿うように配置されている。またゲート電極70Gは、隣接する組内第1発光サイリスタ1LTaと組内第2発光サイリスタ1LTbとの間に、該組内第1発光サイリスタ1LTa及び組内第2発光サイリスタ1LTbと副走査方向dsの位置が揃い、且つ該組内第1発光サイリスタ1LTa及び組内第2発光サイリスタ1LTbと主走査方向dmに沿うように配置されている。
換言すれば発光素子チップ42は、主走査方向dmの端部から奇数個目の発光サイリスタ1LTと偶数個目の発光サイリスタ1LTとの間に、それぞれの発光サイリスタ1LTに対応するゲート電極70Gが主走査方向dmに沿って向かい合うように配置されると共に、偶数個目の発光サイリスタ1LTと奇数個目の発光サイリスタ1LTとの間にカソード電極70Kが形成されている。
また発光素子チップ42においては、カソード電極70Kにゲート電極70Gよりも多くの電流が流れるため、ゲート電極70Gと比較してカソード電極70Kの主走査方向dmの幅が広く形成されている。これにより発光素子チップ42は、カソードの電圧の上昇を防ぎ、発光素子チップ42の主走査方向dmの一端から他端までに亘って、カソードの電圧を一定にしている。
[1−3−6.発光素子チップの回路構成]
図7に発光素子チップ42の回路図を示すように、発光素子チップ42には、複数個の発光サイリスタ1LTが主走査方向dmに沿って配置され発光サイリスタアレイ1LTAを形成している。発光サイリスタ1LTは、一般的な発光ダイオード(LED)と類似した構成となっており、電流が供給されると発光する、いわゆる発光素子として機能する。発光サイリスタ1LTは、アノード(A)、カソード(K)及びゲート(G)といった3個の端子を有している。この発光サイリスタ1LTは、閾値電圧若しくは閾値電流が外部から制御可能な制御電極(すなわちゲート端子)を有する三端子スイッチ素子となっている。換言すれば、このゲート端子は、発光サイリスタ1LTを発光させるか否か、すなわち駆動させるか否かの制御を受け付ける制御端子となっている。
かかる構成により発光サイリスタ1LTは、アノード端子に所定の電源電圧が印加され、且つカソード端子の電位が低くゲート端子の電位が高い状態になると、両者の間にトリガ電流が流れ、これを契機としてアノード端子とカソード端子との間に電流が流れ、発光状態となる。また発光サイリスタ1LTは、この発光状態において、アノード端子の電位がカソード端子と同程度に低くされて両者の電位差が無くなると、消灯状態となる。さらに発光サイリスタ1LTは、ゲート端子の電位が高い状態であれば、アノード端子とカソード端子との間に電位差が生じたとしても、トリガ電流が流れないため、発光状態にはならず、消灯状態を維持する。
発光サイリスタ1LTのカソード端子は、カソード配線Kに全て接続されており、カソード配線KはグランドGNDに接続されグランド電圧となっている。発光サイリスタ1LTのアノード端子は、4ドットでまとめられてそれぞれ1つのワイヤボンディングパッドA1、A2、…、Anに接続されている。発光サイリスタ1LTのゲート端子は、4ドットのうちの1ドット毎にそれぞれ異なるワイヤボンディングパッドG1、G2、G3及びG4に接続されている。ここで、図7におけるカソード配線Kは、図5におけるカソード引出配線71K及びカソード共通配線67Kに、図7におけるワイヤボンディングパッドA1、A2、…、Anは、図5におけるアノードパッド66A1〜66Anに、図7におけるワイヤボンディングパッドG1、G2、G3及びG4は、図5におけるゲートパッド66G1〜66G4に、それぞれ対応している。
かかる構成により発光素子チップ42は、特定のワイヤボンディングパッドG1、G2、G3又はG4(すなわち発光サイリスタ1LTのゲート端子)をLOWにする一方、それ以外のワイヤボンディングパッドG1、G2、G3又はG4(すなわち発光サイリスタ1LTのゲート端子)をHiにすることによりゲートを選択し、特定のワイヤボンディングパッドA1、A2、…、An(すなわち発光サイリスタ1LTのアノード端子)から電流を印加することにより、特定の発光サイリスタ1LTを点灯させる。
[1−4.発光素子チップの製造方法]
次に発光素子チップ42の製造方法について説明する。まず図8(A)に示すように、母材基板75上に、有機金属化学気相成長法(MOCVD:Metal Organic-Chemical Vapor Deposition)法により、犠牲層76、N型層56、P型層57、N型層58及びP型層59が順番に形成される。犠牲層76は、該犠牲層76よりも上に積層されるN型層56、P型層57、N型層58及びP型層59等を母材基板75から剥離させるための層である。N型層56、P型層57、N型層58及びP型層59は、発光サイリスタ1LTを構成する層である。
次に図8(B)に示すように、HF(フッ化水素)液により、犠牲層76が選択的にエッチングされる。これにより、N型層56、P型層57、N型層58及びP型層59からなる半導体薄膜55が母材基板75から剥離され、HF(フッ化水素)液が残らないように水洗される。次に図8(C)に示すように、IC基板43上に形成された平坦化膜54に半導体薄膜55が分子間力により接合される。
次にIC基板43上に接合された半導体薄膜55にエッチングにより図6に示したように形状が成形され、発光サイリスタアレイ1LTA(k=4n個の発光サイリスタ1LT)が形成される。続いて発光サイリスタ1LTに、図6に示したようにカソード電極70K、ゲート電極70G及びアノード電極70Aが形成され、絶縁層63が形成される。このときカソード電極70Kは、N型層56上であり且つ隣接する発光サイリスタ組1LTS同士の間に形成され、ゲート電極70Gは、N型層58上であり且つ組内第1発光サイリスタ1LTaのP型層59と組内第2発光サイリスタ1LTbのP型層59との間に形成され、アノード電極70Aは、P型層59上に形成される。
さらに発光サイリスタ1LTに、カソード電極70Kとカソード共通配線67Kとが接続されるようにカソード引出配線71Kが形成され、ゲート電極70Gとゲート共通配線67G1〜67G4とが接続されるようにゲート引出配線71Gが形成され、アノード電極70Aとアノード共通配線67A1〜67Anとが接続されるようにアノード引出配線71Aが形成される。
また図5に示したように、発光素子チップ42の主走査方向dmの両端部における発光サイリスタ1LTよりも主走査方向dmの外側には、カソード電極70Kが形成されていない。このため発光素子チップ42の主走査方向dmの両端部における発光サイリスタ1LTは、それ以外の発光サイリスタ1LTよりもカソード電極70Kまでの距離が長くなるため、カソードの電圧が上昇する傾向となる。これに対し発光素子チップ42は、発光素子チップ42の主走査方向dmの両端部における発光サイリスタ1LTのカソードの電圧の上昇が設定値内に収まる程度にN型層56の厚さを厚く形成している。
[1−5.動作及び効果]
以上の構成において発光素子チップ42は、ゲート電極70G1とゲート電極70G2とを、発光サイリスタ1LT1と、該発光サイリスタ1LT1と主走査方向dmに隣接する発光サイリスタ1LT2との間において、発光サイリスタ1LT1及び発光サイリスタ1LT2と主走査方向dmに沿って隣接して対向するように配置するようにした。また発光素子チップ42は、カソード電極70Kを、発光サイリスタ1LT2と発光サイリスタ1LT3との間に、発光サイリスタ1LT2及び発光サイリスタ1LT3と主走査方向dmに沿って配置するようにした。
このため発光素子チップ42は、ゲート電極70G1、ゲート電極70G2及びカソード電極70Kの副走査方向dsの位置を発光サイリスタ1LT1、発光サイリスタ1LT2及び発光サイリスタ1LT3と揃えることができる。これにより発光素子チップ42は、発光サイリスタアレイ1LTAが副走査方向dsに占める領域を狭くできるため、発光素子チップ42の副走査方向dsの幅を小型化できる。
これにより発光素子チップ42は、特許文献1と比較して、同等の機能及び数量でなる発光サイリスタ1LT等を配置しながら、その面積を削減することができる。この結果、発光素子チップ42は、1枚の半導体ウェハから製造可能な数量(いわゆる取れ高)を増加させることができ、その製造効率を高めることができる。
また上述したように、カソード電極70Kはゲート電極70Gより主走査方向dmの幅が広く形成されている。これに対し発光素子チップ42は、2つのゲート電極70G1及びゲート電極70G2をまとめて発光サイリスタ1LT1と発光サイリスタ1LT2との間に配置すると共に、ゲート電極70Gよりも主走査方向dmの幅が広い1つのカソード電極70Kを、発光サイリスタ1LT2と発光サイリスタ1LT3との間に配置するようにした。
このように発光素子チップ42は、主走査方向dmの幅が狭いゲート電極70Gを2つまとめて発光サイリスタ1LT間に配置すると共に、主走査方向dmの幅が広いカソード電極70Kを1つ発光サイリスタ1LT間に配置するようにした。これにより発光素子チップ42は、複数の発光サイリスタ1LTが主走査方向dmに沿って等間隔で配置されているという前提において、ゲート電極70G及びカソード電極70Kを、発光サイリスタ1LTと副走査方向dsの位置を揃えたまま主走査方向dmに並ばせるように、効率良く配置できる。
以上の構成によれば発光素子チップ42は、発光サイリスタ1LT1(組内第1発光サイリスタ1LTa)と、発光サイリスタ1LT1と第1の方向としての主走査方向dmにおいて所定距離を置いて配置される発光サイリスタ1LT2(組内第2発光サイリスタ1LTb)と、発光サイリスタ1LT1に対応するアノード電極70A1と、発光サイリスタ1LT2に対応するアノード電極70A2と、発光サイリスタ1LT1に対応するゲート電極70G1と、発光サイリスタ1LT2に対応するゲート電極70G2と、発光サイリスタ1LT1及び発光サイリスタ1LT2に対応するカソード電極70Kとを設け、ゲート電極70G1とゲート電極70G2とは、発光サイリスタ1LT1と発光サイリスタ1LT2との間に配置されるようにした。
これにより発光素子チップ42は、ゲート電極70G1及びゲート電極70G2を発光サイリスタ1LT1及び発光サイリスタ1LT2と主走査方向dmに沿うように配置し、ゲート電極70G1及びゲート電極70G2の副走査方向dsの位置を発光サイリスタ1LT1及び発光サイリスタ1LT2と揃えることができる。
[2.第2の実施の形態]
[2−1.画像形成装置及びプリントヘッドの構成]
第2の実施の形態による画像形成装置101(図1)は、第1の実施の形態による画像形成装置1と比較して、プリントヘッド33(図2)に代わるプリントヘッド133を有する点において相違するものの、他の点については同様に構成されている。プリントヘッド133(図3)は、第1の実施の形態によるプリントヘッド33と比較して、発光素子チップ42に代わる発光素子チップ142を有する点において相違するものの、他の点については同様に構成されている。
[2−2.発光素子チップの構成]
発光素子チップ142(図9)は、第1の実施の形態による発光素子チップ42と比較して、発光サイリスタ1LT1、1LT2、1LT3、1LT4、…、1LTkからなる発光サイリスタアレイ1LTAの発光サイリスタ組1LTSに代わる、発光サイリスタ101LT1、101LT2、101LT3、101LT4、…、101LTkからなる発光サイリスタアレイ101LTAの発光サイリスタ組101LTSを有する点において相違するものの、他の点については同様に構成されている。発光サイリスタ組101LTSは、第1の実施の形態による発光サイリスタ組1LTSと比較して、組内第1発光サイリスタ1LTa及び組内第2発光サイリスタ1LTbに代わる組内第1発光サイリスタ101LTa及び組内第2発光サイリスタ101LTbを有する点において相違するものの、他の点については同様に構成されている。また発光サイリスタ組101LTSは、第1の実施の形態による発光サイリスタ組1LTSと比較して、ゲート電極形成領域組64Sに代わるゲート電極形成領域組164Sを有する点において相違するものの、他の点については同様に構成されている。
ゲート電極形成領域組164Sは、ゲート電極形成領域組64Sと比較して、ゲート電極形成領域164(組内第1ゲート電極形成領域164a及び組内第2ゲート電極形成領域164b)の形状が、ゲート電極形成領域64(組内第1ゲート電極形成領域64a及び組内第2ゲート電極形成領域64b)と異なっている。なお図9においては、発光サイリスタアレイ101LTAの周辺についてのみ図示すると共に、ゲート引出配線71G等は図示せず省略する。
組内第1ゲート電極形成領域164aは、組内第1ゲート電極形成領域64aと比較して、組内第2ゲート電極形成領域164bと対向する箇所である主走査方向dmの一端側(右側)における、副走査方向dsの一方側(前側)において、ほぼ正方形状に削れられて凹んだ凹み部180aが形成されている。このため組内第1ゲート電極形成領域164aは、組内第2ゲート電極形成領域164bと対向する右側における副走査方向dsの他方側(後側)に、ほぼ正方形状である本体部179aから組内第2ゲート電極形成領域164bに向かってほぼ正方形状に突出する突出部181aが形成されている。
組内第1ゲート電極形成領域164aの突出部181aと、該組内第1ゲート電極形成領域164aと主走査方向dmに隣接する組内第2ゲート電極形成領域164bの突出部181bとは、副走査方向dsに沿って隣接している。突出部181aにおける突出部181bと副走査方向dsに対向する辺である突出部隣接辺182aは、本体部179aにおける突出部181bと主走査方向dmに対向する辺である本体部突出部隣接辺183aに対し直角になっており、主走査方向dmと平行になっている。これにより組内第1ゲート電極形成領域164aは、全体として6辺と、外角が90度の5つの角と外角が−90度の1つの角とを有する六角形状となっている。組内第1ゲート電極形成領域164aに形成されるゲート電極170Gは、ゲート電極70Gと比較して、凹み部180aに相当する部分が削られて副走査方向dsの長さが短くなり、底面視で主走査方向dmよりも副走査方向dsの長さが短い長方形状となっている。
組内第2ゲート電極形成領域164bは、全体として組内第1ゲート電極形成領域164aを底面視で180度回転させた形状となっており、本体部179b、凹み部180b及び突出部181bが形成されている。突出部181bにおける突出部181aと副走査方向dsに対向する辺である突出部隣接辺182bは、本体部179bにおける突出部181aと主走査方向dmに対向する辺である本体部突出部隣接辺183bに対し直角になっており、主走査方向dmと平行になっている。以下では本体部179a及び179bをまとめて本体部179とも呼び、凹み部180a及び180bをまとめて凹み部180とも呼び、突出部181a及び181bをまとめて突出部181とも呼び、突出部隣接辺182a及び182bをまとめて突出部隣接辺182とも呼び、本体部突出部隣接辺183a及び183bをまとめて本体部突出部隣接辺183とも呼ぶ。
組内第1ゲート電極形成領域164aと組内第2ゲート電極形成領域164bとは、それぞれ凹み部180aに突出部181bを、凹み部180bに突出部181aを、すなわち互いの凹み部180に突出部181を入り込ませるように配置されている。これにより組内第1ゲート電極形成領域164aと組内第2ゲート電極形成領域164bとは、組み合わせた際に全体として略長方形状となっている。
かかる構成において発光素子チップ142は、発光素子チップ42と同様の動作を行う。またこの発光素子チップ142は、発光素子チップ42と同様の製造方法により製造される。
このようにプリントヘッド133は、組内第1ゲート電極形成領域164aと組内第2ゲート電極形成領域164bとを、互いに主走査方向dmに沿って凹み部180と突出部181とが形成されるようにし、互いの凹み部180に突出部181を入り込ませるように配置するようにした。このためプリントヘッド133は、複数の発光サイリスタ101LTの主走査方向dmの間隔である発光部間距離がプリントヘッド33と比較して小さくなったとしても、ゲート電極170Gとゲート引出配線71G(図5)とをコンタクトさせる領域を確保できる。これによりプリントヘッド133は、プリントヘッド33と比較して、高解像度の発光サイリスタアレイ101LTAを実現できる。
またプリントヘッド133は、組内第1ゲート電極形成領域164aと組内第2ゲート電極形成領域164bとを、同一形状で180度回転させた形状とした。これによりプリントヘッド133は、組内第1ゲート電極形成領域164aと組内第2ゲート電極形成領域164bとの電気的特性を揃えることができる。
またプリントヘッド133は、ゲート電極形成領域164を底面視で単純な長方形状とした。これによりプリントヘッド133は、ゲート電極形成領域164のパターン設計を容易にし、製造難易度を下げることができる。
その他の点においても、第2の実施の形態によるプリントヘッド133は、第1の実施の形態によるプリントヘッド33と同様の作用効果を奏し得る。
[3.第3の実施の形態]
[3−1.画像形成装置及びプリントヘッドの構成]
第3の実施の形態による画像形成装置201(図1)は、第2の実施の形態による画像形成装置101と比較して、プリントヘッド133(図2)に代わるプリントヘッド233を有する点において相違するものの、他の点については同様に構成されている。プリントヘッド233(図3)は、第2の実施の形態によるプリントヘッド133と比較して、発光素子チップ142に代わる発光素子チップ242を有する点において相違するものの、他の点については同様に構成されている。
[3−2.発光素子チップの構成]
発光素子チップ242(図10)は、第2の実施の形態による発光素子チップ142と比較して、発光サイリスタ101LT1、101LT2、101LT3、101LT4、…、101LTkからなる発光サイリスタアレイ101LTAの発光サイリスタ組101LTSに代わる、発光サイリスタ201LT1、201LT2、201LT3、201LT4、…、201LTkからなる発光サイリスタアレイ201LTAの発光サイリスタ組201LTSを有する点において相違するものの、他の点については同様に構成されている。発光サイリスタ組201LTSは、第2の実施の形態による発光サイリスタ組101LTSと比較して、組内第1発光サイリスタ101LTa及び組内第2発光サイリスタ101LTbに代わる組内第1発光サイリスタ201LTa及び組内第2発光サイリスタ201LTbを有する点において相違するものの、他の点については同様に構成されている。また発光サイリスタ組201LTSは、第2の実施の形態による発光サイリスタ組101LTSと比較して、ゲート電極形成領域組164Sに代わるゲート電極形成領域組264Sを有する点において相違するものの、他の点については同様に構成されている。
ゲート電極形成領域組264Sは、ゲート電極形成領域組164Sと比較して、ゲート電極形成領域264(組内第1ゲート電極形成領域264a及び組内第2ゲート電極形成領域264b)の形状が、ゲート電極形成領域164(組内第1ゲート電極形成領域164a及び組内第2ゲート電極形成領域164b)と異なっている。なお図10においては、発光サイリスタアレイ201LTAの周辺についてのみ図示すると共に、ゲート引出配線71G等は図示せず省略する。
組内第1ゲート電極形成領域264aは、組内第1ゲート電極形成領域164aと比較して、それぞれ凹み部280aの形状が凹み部180aと、突出部281aの形状が突出部181aと異なっている。突出部281aは、全体として、組内第2ゲート電極形成領域264bに主走査方向dmに近接する側の辺が組内第2ゲート電極形成領域264bから主走査方向dmに離隔する側の仮想的な辺よりも短い、台形状となっている。
突出部281aにおける突出部281bと副走査方向dsに対向する辺である突出部隣接辺282aは、本体部279aにおける突出部281bと主走査方向dmに対向する辺である本体部突出部隣接辺283aに対し外角が−45度程度になっており、主走査方向dmに対し傾斜している。これにより組内第1ゲート電極形成領域264aは、全体として6辺と、外角が90度の4つの角と、外角が45度の1つの角と、外角が−45度の1つの角とを有する六角形状となっている。
また図10(B)に示すように、組内第1ゲート電極形成領域264aに形成されるゲート電極270G1は、組内第2ゲート電極形成領域264bに形成されるゲート電極270G2から副走査方向dsに離隔する側であり主走査方向dmに沿う電極主走査方向第1辺284aと、電極主走査方向第1辺284aと対向し主走査方向dmに対し傾斜する電極主走査方向第2辺285aと、ゲート電極270G2から主走査方向dmに離隔する側であり副走査方向dsに沿う電極副走査方向第1辺286aと、電極副走査方向第1辺286aと対向し副走査方向dsに沿う電極副走査方向第2辺287aとが形成されている。ゲート電極270G1は、ゲート電極170G1と比較して、電極副走査方向第1辺286aの長さが長くなっており、台形状となっている。またゲート電極270G1は、4辺のうち主走査方向dmに沿う1辺である電極主走査方向第1辺284aと副走査方向dsに沿う1辺である電極副走査方向第1辺286aとの長さが同一になっている。
またゲート電極270G1は、主走査方向dmの一端側である左端側において、ゲート電極270G2に向かって副走査方向dsへ突出する電極突出部289aが形成されている。このためゲート電極270G1は、主走査方向dmの他端側である右端側において、電極突出部289aよりもゲート電極270G2から副走査方向dsへ離隔する電極凹み部288aが形成されている。ゲート電極270G1及びゲート電極270G2は、それぞれ電極凹み部288aに電極突出部289bを、電極凹み部288bに電極突出部289aを、すなわち互いの電極凹み部288に電極突出部289を入り込ませるように配置されている。
組内第2ゲート電極形成領域264bは、全体として組内第1ゲート電極形成領域264aを底面視で180度回転させた形状となっており、本体部279b、凹み部280b及び突出部281bが形成されている。以下では本体部279a及び279bをまとめて本体部279とも呼び、凹み部280a及び280bをまとめて凹み部280とも呼び、突出部281a及び281bをまとめて突出部281とも呼び、突出部隣接辺282a及び282bをまとめて突出部隣接辺282とも呼び、本体部突出部隣接辺283a及び283bをまとめて本体部突出部隣接辺283とも呼ぶ。ゲート電極270G2も、全体としてゲート電極270G1を底面視で180度回転させた形状となっており、電極突出部289b及び電極凹み部288aが形成されている。以下ではび、電極主走査方向第1辺284a及び284bをまとめて電極主走査方向第1辺284とも呼び、電極主走査方向第2辺285a及び285bをまとめて電極主走査方向第2辺285とも呼び、電極副走査方向第1辺286a及び286bをまとめて電極副走査方向第1辺286とも呼び、電極副走査方向第2辺287a及び287bをまとめて電極副走査方向第2辺287とも呼び、電極凹み部288a及び288bをまとめて電極凹み部288とも呼び、電極突出部289a及び289bをまとめて電極突出部289とも呼ぶ。
組内第1ゲート電極形成領域264aと組内第2ゲート電極形成領域264bとは、それぞれ凹み部280aに突出部281bを、凹み部280bに突出部281aを、すなわち互いの凹み部280に突出部281を入り込ませるように配置されている。これにより組内第1ゲート電極形成領域264aと組内第2ゲート電極形成領域264bとは、組み合わせた際に全体として略長方形状となっている。
かかる構成において発光素子チップ242は、発光素子チップ142と同様の動作を行う。またこの発光素子チップ242は、発光素子チップ142と同様の製造方法により製造される。
ところで、発光素子チップ242の製造工程においては、露光機の性能によって、ゲート電極270Gにおける主走査方向dmに沿う辺と副走査方向dsに沿う辺との最小長さが決定する。このためゲート電極270Gは、4辺のうち、主走査方向dmに沿った少なくとも1辺と、副走査方向dsに沿った少なくとも1辺とが、規定の長さを満たしている必要がある。
これに対しプリントヘッド233は、組内第1ゲート電極形成領域264aにおける突出部隣接辺282aと、該突出部隣接辺282aに対し副走査方向dsに隣接して対向する、組内第2ゲート電極形成領域264bにおける突出部隣接辺282bとを、主走査方向dmに対し傾斜させるようにした。またプリントヘッド233は、ゲート電極270G1とゲート電極270G2とを、互いに副走査方向dsに対向して電極凹み部288と電極突出部289とが形成されるようにし、互いの電極凹み部288に電極突出部289を入り込ませるように配置するようにした。さらにプリントヘッド233は、電極主走査方向第1辺284が主走査方向dmの規定の長さを満たし、電極副走査方向第1辺286が副走査方向dsの規定の長さを満たすようにした。
このためプリントヘッド233は、製造工程においてゲート電極270Gを形成する際の露光機の性能による主走査方向dmに沿う辺と副走査方向dsに沿う辺との最小長さを満たしつつ、組内第1ゲート電極形成領域264aと組内第2ゲート電極形成領域264bとを副走査方向dsに高密度に配置でき、発光素子チップ242の副走査方向dsの幅を小さくできる。
その他の点においても、第3の実施の形態によるプリントヘッド233は、第2の実施の形態によるプリントヘッド133と同様の作用効果を奏し得る。
[4.他の実施の形態]
なお上述した第1の実施の形態においては、隣接する発光サイリスタ組1LTS同士の間にカソード電極70Kを配置する場合について述べた。本発明はこれに限らず、種々の位置にカソード電極を配置しても良い。その場合例えば、1つのアノードパッド66Aに接続される4つの発光サイリスタ1LTを1セットの発光サイリスタセットとし、隣接する発光サイリスタセット同士の間にのみカソード電極を形成しても良く、また、発光サイリスタセット同士の間にはカソード電極を配置せずに、発光サイリスタセットにおける主走査方向dmの中央に位置するカソード電極のみを配置しても良い。要は例えば、発光素子チップ42におけるカソード電極70Kを主走査方向dmに沿って1つおきに削除しても良い。その場合、N型層56の厚さを適宜調整すると良い。第2及び第3の実施の形態についても同様である。
また上述した第1の実施の形態においては、N型層56上にカソード電極70Kを形成する場合について述べた。本発明はこれに限らず、N型層56の下や平坦化膜54の下にカソード電極を形成し、N型層56や平坦化膜54に孔部を形成して該孔部からカソード電極をN型層56の表面へ取り出しても良い。第2及び第3の実施の形態についても同様である。
さらに上述した第2の実施の形態においては、組内第1ゲート電極形成領域164a及び組内第2ゲート電極形成領域164bを六角形状とする場合について述べた。本発明はこれに限らず、種々の形状としても良い。要は、組内第1ゲート電極形成領域164aにおける主走査方向dmの一方向側の端部が、組内第2ゲート電極形成領域164bにおける主走査方向dmの他方向側の端部よりも、主走査方向dmの一方向側に入り込むような形状であれば良い。第3の実施の形態についても同様である。
さらに上述した第1の実施の形態においては、三端子発光素子として発光サイリスタ1LTを用いる場合について述べた。本発明はこれに限らず、例えば三端子発光素子としてトランジスタを用いても良い。その場合、トランジスタにおけるコレクタ電極、ベース電極及びエミッタ電極が、発光サイリスタ1LTにおけるアノード電極、ゲート電極及びカソード電極にそれぞれ対応する。第2及び第3の実施の形態についても同様である。
さらに上述した第1の実施の形態においては、発光サイリスタ1LTを、上側から「PNPN」の4層構造でなるウェハとして構成し、N型層56上にカソード電極70Kを、N型層58上にゲート電極70Gを、P型層59上にアノード電極70Aをそれぞれ形成する場合について述べた。本発明はこれに限らず、発光サイリスタ1LTを、上側から「NPNP」の4層構造でなるウェハとして構成し、アノード電極とカソード電極とを入れ替え、最上位のN型層上にカソード電極をそのN型層の下のP型層上にゲート電極を、最下位のP型層上にアノード電極をそれぞれ形成しても良い。
さらに上述した第1の実施の形態においては、P型半導体、N型半導体、P型半導体及びN型半導体を順次接合させた、いわゆる「PNPN型」の構成でなる発光サイリスタ1LTを被駆動素子とし、これをドライバICにより駆動する場合について述べた。本発明はこれに限らず、例えばP型半導体、N型半導体、P型半導体、N型半導体、P型半導体及びN型半導体を順次接合させた「PNPNPN型」の構成でなる発光サイリスタ等、PN接合を有する種々の発光サイリスタを被駆動素子としても良い。第2及び第3の実施の形態についても同様である。
さらに上述した第1の実施の形態においては、発光サイリスタ1LTを、GaAsウェハ上にAlGaAs層を形成した構造とする場合について述べた。本発明はこれに限らず、例えばGaP、GaAsPやAlGaInP等の材料を用いるものであっても良く、さらにはサファイア基板上にGaN、AlGaNやInGaN等の材料を成膜したものであっても良い。第2及び第3の実施の形態についても同様である。
さらに上述した第1の実施の形態においては、MFPでなる画像形成装置1に本発明を適用する場合について述べた。しかしながら本発明はこれに限らず、例えば複写機やファクシミリ装置等、電子写真方式によりトナー画像を形成して用紙に定着させる機能を有する種々の電子機器に適用しても良い。第2及び第3の実施の形態についても同様である。
さらに本発明は、上述した各実施の形態及び他の実施の形態に限定されるものではない。すなわち本発明は、上述した各実施の形態と上述した他の実施の形態の一部又は全部を任意に組み合わせた実施の形態や、一部を抽出した実施の形態にもその適用範囲が及ぶものである。
さらに上述した第1の実施の形態においては、第1の三端子発光素子としての発光サイリスタ1LT1(組内第1発光サイリスタ1LTa)と、第2の三端子発光素子としての発光サイリスタ1LT2(組内第2発光サイリスタ1LTb)と、第1の電流供給電極としてのアノード電極70A1と、第2の電流供給電極としてのアノード電極70A2と、第1の制御電極としてのゲート電極70G1と、第2の制御電極としてのゲート電極70G2と、電流取出電極としてのカソード電極70Kとによって、半導体装置としての発光素子チップ42を構成する場合について述べた。しかしながら本発明はこれに限らず、その他種々の構成でなる第1の三端子発光素子と、第2の三端子発光素子と、第1の電流供給電極と、第2の電流供給電極と、第1の制御電極と、第2の制御電極と、電流取出電極とによって、半導体装置を構成しても良い。
本発明は、例えば電子写真方式によりトナー画像を形成して用紙に定着させることにより印刷するMFPで利用できる。
1、101、201……画像形成装置、2……プリンタ筐体、2T……排出トレイ、3……制御部、4……用紙収容カセット、5……給紙部、6……ホッピングローラ、7……搬送ガイド、8……レジストローラ、9……ピンチローラ、10……中搬送部、11……前ローラ、12……後ローラ、13……下ローラ、14……搬送ベルト、15……吸着ローラ、16C、16M、16Y、16K……画像形成ユニット、17……転写ローラ、19……クリーニング部、20……除電光源、21……定着部、21A……加熱ローラ、21B……加圧ローラ、22……排紙部、25、26、27、28……用紙センサ、31……画像形成部、32……トナーカートリッジ、33、133、233……プリントヘッド、34……トナー収容部、35……供給ローラ、36……現像ローラ、37……規制ブレード、38……感光体ドラム、39……帯電ローラ、P……用紙、W……搬送路、40……ベース部材、41……プリント配線板、42、142、242……発光素子チップ、43……IC基板、44……ボンディングワイヤ、45……ホルダ、45A……支持部、45H……取付孔、45O……開口部、46、47……クランプ部材、48……ロッドレンズアレイ、49……エピタキシャルフィルム、51……共通配線部、52……引出配線部、54……平坦化膜、55……半導体薄膜、56……N型層、57……P型層、58……N型層、59……P型層63……絶縁層、64、164、264……ゲート電極形成領域、64S、164S、264S……ゲート電極形成領域組、64a、164a、264a……組内第1ゲート電極形成領域、64b、164b、264b……組内第2ゲート電極形成領域、65A1〜65An……アノード共通配線部、66A1〜66An……アノードパッド、67A1〜67An……アノード共通配線、65G……ゲート共通配線部、66G1〜66G4……ゲートパッド、67G1〜67G4……ゲート共通配線、65K……カソード共通配線部、66K……カソードパッド、67K……カソード共通配線、69A……アノード引出配線部、70A1〜70A4……アノード電極、71A1〜71A4……アノード引出配線、69G……ゲート引出配線部、70G1〜70G4、170G1〜170G4、270G1〜270G4……ゲート電極、71G1〜71G4……ゲート引出配線、69K……カソード引出配線部、70K……カソード電極、71K……カソード引出配線、75……母材基板、76……犠牲層、179a、179b、279a、279b……本体部、180a、180b、280a、280b……凹み部、181a、181b、281a、281b……突出部、182a、182b、282a、282b……突出部隣接辺、183a、183b……本体部突出部隣接辺、284a、284b……電極主走査方向第1辺、285a、285b……電極主走査方向第2辺、286a、286b……電極副走査方向第1辺、287a、287b……電極副走査方向第2辺、288a、288b……電極凹み部、289a、289b……電極突出部、1LTA、101LTA、201LTA……発光サイリスタアレイ、1LT、101LT、201LT……発光サイリスタ、1LTS、101LTS、201LTS……発光サイリスタ組、1LTa、101LTa……組内第1発光サイリスタ、1LTb、101LTb……組内第2発光サイリスタ。

Claims (17)

  1. 第1の三端子発光素子と、
    前記第1の三端子発光素子と第1の方向に所定距離を置いて配置される第2の三端子発光素子と、
    前記第1の三端子発光素子に対応する第1の電流供給電極と、
    前記第2の三端子発光素子に対応する第2の電流供給電極と、
    前記第1の三端子発光素子に対応する第1の制御電極と、
    前記第2の三端子発光素子に対応する第2の制御電極と、
    前記第1の三端子発光素子及び前記第2の三端子発光素子に対応する電流取出電極と
    を有し、
    前記第1の制御電極と前記第2の制御電極とは、前記第1の三端子発光素子と前記第2の三端子発光素子との間に配置される
    ことを特徴とする半導体装置。
  2. 前記第2の三端子発光素子と前記第1の方向に所定距離を置いて配置される第3の三端子発光素子
    をさらに有し、
    前記電流取出電極は、前記第2の三端子発光素子と前記第3の三端子発光素子との間に配置される
    ことを特徴とする請求項1に記載の半導体装置。
  3. 前記第1の制御電極と前記第2の制御電極とは、前記第1の方向に沿って対向して配置される
    ことを特徴とする請求項2に記載の半導体装置。
  4. 前記第1の三端子発光素子と前記第2の三端子発光素子と前記第3の三端子発光素子とは、前記第1の方向において略同一ピッチに配列されている
    ことを特徴とする請求項2に記載の半導体装置。
  5. 前記電流取出電極は、前記第1の三端子発光素子と前記第2の三端子発光素子とを共通に接続する共通層に形成され、前記第1の方向と直交する第2の方向の一方向に向かって配線が延び、
    前記第1の制御電極は、前記共通層と重なる制御電極形成層に形成され、前記第2の方向の一方向に向かって配線が延び、
    前記第1の電流供給電極は、前記制御電極形成層と重なる電流供給電極形成層に形成され、前記第2の方向の他方向に向かって配線が延びる
    ことを特徴とする請求項2に記載の半導体装置。
  6. 前記第1の三端子発光素子、前記第2の三端子発光素子及び前記第3の三端子発光素子は、半導体薄膜から形成されており、該半導体薄膜は基板の表面に接合されている
    ことを特徴とする請求項2に記載の半導体装置。
  7. 前記第1の制御電極が形成される領域である第1の制御電極形成領域と、前記第2の制御電極が形成される領域である第2の制御電極形成領域とは、前記基板の表面側から見た際に長方形状である
    ことを特徴とする請求項6に記載の半導体装置。
  8. 前記第1の制御電極が形成される領域である第1の制御電極形成領域と、前記第2の制御電極が形成される領域である第2の制御電極形成領域とは、一方の凹部に他方の凸部が入り込む形状である
    ことを特徴とする請求項6に記載の半導体装置。
  9. 前記第1の制御電極形成領域と前記第2の制御電極形成領域とは、六角形状である
    ことを特徴とする請求項8に記載の半導体装置。
  10. 前記第1の制御電極形成領域と前記第2の制御電極形成領域とは、前記第1の方向と直交する第2の方向に互いに対向する辺が前記第1の方向に沿う
    ことを特徴とする請求項9に記載の半導体装置。
  11. 前記第1の制御電極形成領域と前記第2の制御電極形成領域とは、前記第1の方向と直交する第2の方向に互いに対向する辺が前記第1の方向に対し傾斜する
    ことを特徴とする請求項9に記載の半導体装置。
  12. 前記第1の三端子発光素子及び前記第2の三端子発光素子は、サイリスタである
    ことを特徴とする請求項1に記載の半導体装置。
  13. 前記第1の電流供給電極及び前記第2の電流供給電極は、アノード電極であり、
    前記第1の制御電極及び前記第2の制御電極は、ゲート電極であり、
    前記電流取出電極は、カソード電極である
    ことをとする請求項12に記載の半導体装置。
  14. 前記第1の三端子発光素子及び前記第2の三端子発光素子は、トランジスタである
    ことを特徴とする請求項1に記載の半導体装置。
  15. 前記第1の電流供給電極及び前記第2の電流供給電極は、コレクタ電極であり、
    前記第1の制御電極及び前記第2の制御電極は、ベース電極であり、
    前記電流取出電極は、エミッタ電極である
    ことを特徴とする請求項14に記載の半導体装置。
  16. 請求項1乃至請求項15の何れか1項に記載された複数の前記半導体装置と、
    複数の前記半導体装置が前記第1の方向に沿って配列された状態で取り付けられた基板と
    を具えることを特徴とするプリントヘッド。
  17. 請求項16に記載された前記プリントヘッドにより感光体を露光して静電潜像を生成し、現像剤により該静電潜像に基づいた画像を形成する画像形成部と、
    前記画像を所定の媒体に定着させる定着部と
    を具えることを特徴とする画像形成装置。
JP2017200420A 2017-10-16 2017-10-16 半導体装置、プリントヘッド及び画像形成装置 Pending JP2019075453A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2017200420A JP2019075453A (ja) 2017-10-16 2017-10-16 半導体装置、プリントヘッド及び画像形成装置
US16/157,405 US10424690B2 (en) 2017-10-16 2018-10-11 Semiconductor device, print head and image forming apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017200420A JP2019075453A (ja) 2017-10-16 2017-10-16 半導体装置、プリントヘッド及び画像形成装置

Publications (1)

Publication Number Publication Date
JP2019075453A true JP2019075453A (ja) 2019-05-16

Family

ID=66096587

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017200420A Pending JP2019075453A (ja) 2017-10-16 2017-10-16 半導体装置、プリントヘッド及び画像形成装置

Country Status (2)

Country Link
US (1) US10424690B2 (ja)
JP (1) JP2019075453A (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102495758B1 (ko) * 2018-08-10 2023-02-03 삼성전자주식회사 플립칩 타입의 led 소자, 플립칩 타입의 led 소자의 제조 방법 및 플립칩 타입의 led 소자를 포함하는 디스플레이 장치
JP2022127396A (ja) * 2021-02-19 2022-08-31 富士フイルムビジネスイノベーション株式会社 積層基板の製造方法、積層基板および発光素子基板

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4871978A (ja) 1971-12-28 1973-09-28
JP2007096160A (ja) * 2005-09-30 2007-04-12 Oki Data Corp 半導体複合装置、及びこれらを用いたプリントヘッド並びに画像形成装置。
JP4871978B2 (ja) 2009-07-10 2012-02-08 株式会社沖データ 半導体装置、及び光プリントヘッド

Also Published As

Publication number Publication date
US10424690B2 (en) 2019-09-24
US20190115491A1 (en) 2019-04-18

Similar Documents

Publication Publication Date Title
US8035115B2 (en) Semiconductor apparatus, print head, and image forming apparatus
US8497893B2 (en) Semiconductor device, optical print head and image forming apparatus
US20070252156A1 (en) Composite semiconductor device, led head that employs the composite semiconductor device, and image forming apparatus that employs the led head
US9059362B2 (en) Light emitting element, light emitting element array, optical writing head, and image forming apparatus
US20130049027A1 (en) Light emitting element, light emitting element array, optical writing head, and image forming apparatus
JP4988892B2 (ja) 駆動装置、プリントヘッド及び画像形成装置
US7361935B2 (en) Semiconductor device, LED print head, that uses the semiconductor, and image forming apparatus that uses the LED print head
JP4347328B2 (ja) 半導体装置、ledヘッドおよび画像形成装置
JP2019075453A (ja) 半導体装置、プリントヘッド及び画像形成装置
JP5103502B2 (ja) 駆動装置、プリントヘッド及び画像形成装置
JP7013888B2 (ja) 被駆動素子チップの製造方法並びに被駆動素子チップ、露光装置及び画像形成装置
JP7003490B2 (ja) 被駆動素子チップ、露光装置及び画像形成装置並びに被駆動素子チップの製造方法
JP2013211355A (ja) 3端子発光素子、3端子発光素子アレイ、プリントヘッドおよび画像形成装置
JP2016051815A (ja) 半導体装置、半導体装置の製造方法、プリントヘッド、及び画像形成装置
US11152532B2 (en) Method of manufacturing driven element chip, driven element chip, exposing device, and image forming apparatus
JP2007250853A (ja) 自己走査型発光素子アレイ
JP6867896B2 (ja) 伝達状態切替回路、プリントヘッド及び画像形成装置
JP2018032804A (ja) 半導体装置、光プリントヘッド、画像形成装置、及び半導体装置の製造方法
US8587628B2 (en) Driver apparatus, print head, and image forming apparatus
JP2019029446A (ja) 被駆動素子チップ、露光装置、画像形成装置及びスキャナ
JP2019046835A (ja) 半導体発光素子、半導体複合装置、光プリントヘッド、及び画像形成装置
JP7302449B2 (ja) 半導体装置、露光装置、および画像形成装置
JP6972913B2 (ja) 半導体装置、光プリントヘッド、及び画像形成装置
JP2016103509A (ja) 発光装置、受光装置、ledヘッド、読取ヘッド、画像形成装置および画像読取装置
JP2024081148A (ja) 半導体装置、露光装置、及び画像形成装置

Legal Events

Date Code Title Description
RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20191115

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20191118