JP7003490B2 - 被駆動素子チップ、露光装置及び画像形成装置並びに被駆動素子チップの製造方法 - Google Patents

Description

本発明は被駆動素子チップ、露光装置及び画像形成装置並びに被駆動素子チップの製造方法に関し、例えば電子写真式プリンタ（以下、これを単にプリンタとも呼ぶ）に適用して好適なものである。

従来のプリンタとしては、複数のＬＥＤ（Light Emitting Diode）等の発光素子が整列配置された露光装置から、感光体ドラムの表面に光を選択的に照射して感光体ドラムの表面に静電潜像を形成し、さらにその静電潜像にトナーを付着させてトナー像を現像することにより、画像の印刷を行うものが広く普及している。

このうち露光装置では、複数の発光素子（以下これを被駆動素子とも呼ぶ）及び各発光素子を駆動する複数の駆動回路が設けられた発光素子チップ（以下これを被駆動素子チップとも呼ぶ）等が、所定の回路基板上に複数整列された状態で取り付けられている。

発光素子チップの表面には、上述した発光素子や駆動回路と電気的に接続された端子パッドが形成されている。この発光素子チップは、この端子パッドと、回路基板の表面に設けられた端子パッドとがワイヤボンディング等によって電気的に接続されることにより、該回路基板から駆動電流や制御信号等の供給を受け、各発光素子を発光させることができる（例えば、特許文献１参照）。

特開２００７－８１０８１号公報（図３、図４及び図１１等）

ところで、このような発光素子チップは、その製造工程において、一般的な半導体素子と同様、シリコン等により構成された半導体ウェハの表面上に露光処理等が施されることによって製造される。

この半導体ウェハは、露光処理等により、複数の発光素子チップを格子状に整列した状態で発光素子や駆動回路等が同時に形成された後、ダイシング等の分割処理が施されて格子状に切断されることにより、各発光素子チップに分割される。この場合、発光素子チップは表面が長方形状又は正方形状となる。

一方、発光素子チップの表面には、例えば１２８個のような多数の発光素子が所定の整列方向に沿って配置される一方、例えば５～６個のように極めて少数の端子パッドが設けられる。このため、例えば長方形状に形成される発光素子チップにおいて、発光素子の列と平行に、すなわち整列方向に沿って各端子パッドを配置した場合、該端子パッドに必要な整列方向の長さが、発光素子に必要な長さよりも格段に短くなる。

この結果、発光素子チップは、その表面に何も配置されていない無駄な領域が形成されるため、１枚の半導体ウェハから製造し得る数が比較的小さくなり、製造効率を高めることが困難である、という問題があった。

本発明は以上の点を考慮してなされたもので、効率良く製造し得る被駆動素子チップ、露光装置及び画像形成装置並びに被駆動素子チップの製造方法を提案しようとするものである。

かかる課題を解決するため本発明の被駆動素子チップにおいては、配置面を有するチップ基体と、配置面上に設けられ、整列方向に沿って複数の被駆動素子が整列された被駆動素子群と、配置面上に設けられ、複数の被駆動素子をそれぞれ駆動する複数の駆動回路でなる駆動回路群と、複数の被駆動素子及び複数の駆動回路が配置された素子駆動領域に対し、整列方向と交差する交差方向側に位置する端子パッド領域と、端子パッド領域内に設けられ、被駆動素子及び駆動回路と外部の電子部品とをそれぞれ電気的に接続するための複数の端子パッドとを設け、チップ基体は、整列方向に関して、端子パッド領域の長さが素子駆動領域の長さの半分以下であり、端子パッド領域を挟んで互いに反対側に、配置面上の位置を表す第１位置マークが形成された第１位置マーク領域と、配置面上の位置を表す第２位置マークが形成された第２位置マーク領域とが、それぞれ設けられ、さらに第１位置マーク領域が端子パッド領域と隣接して配置される一方、第２位置マーク領域と端子パッド領域との間に、素子駆動領域側へ凹んだ空間が形成され、且つ、交差方向に関して、端子パッド領域が無い部分の長さよりも端子パッド領域がある部分の長さが長いようにした。
また本発明の被駆動素子チップにおいては、配置面を有するチップ基体と、配置面上に設けられ、整列方向に沿って複数の被駆動素子が整列された被駆動素子群と、配置面上に設けられ、複数の被駆動素子をそれぞれ駆動する複数の駆動回路でなる駆動回路群と、複数の被駆動素子及び複数の駆動回路が配置された素子駆動領域に対し、整列方向と交差する交差方向側に位置する端子パッド領域と、端子パッド領域内に設けられ、駆動回路を外部配線に接続するための複数の端子パッドとを設け、チップ基体には、素子駆動領域から交差方向へ突出し、端子パッド領域の少なくとも一部分が設けられた第１付加領域と、素子駆動領域から第１付加領域と同一の方向へ突出し、且つ該第１付加領域との間に素子駆動領域側へ凹んだ空間が形成された第２付加領域とをさらに設け、整列方向に関して、端子パッド領域の長さが素子駆動領域の長さの半分以下であり、且つ、交差方向に関して、端子パッド領域が無い部分の長さよりも端子パッド領域がある部分の長さが長いようにした。

さらに本発明の露光装置においては、前述した複数の被駆動素子チップと、複数の被駆動素子チップが主走査方向に沿って配列された状態で取り付けられた配線基板とを設け、複数の被駆動素子にそれぞれ設けられた複数の被駆動素子は、発光素子であるようにした。
さらに本発明の露光装置においては、複数の被駆動素子チップと、複数の当該被駆動素子チップが主走査方向に沿って配列された状態で取り付けられた配線基板とを設け、被駆動素子チップには、配置面を有するチップ基体と、配置面上に設けられ、整列方向に沿って発光素子である複数の被駆動素子が整列された被駆動素子群と、配置面上に設けられ、複数の被駆動素子をそれぞれ駆動する複数の駆動回路でなる駆動回路群と、複数の被駆動素子及び複数の駆動回路が配置された素子駆動領域に対し、整列方向と交差する交差方向側に位置する端子パッド領域と、端子パッド領域内に設けられ、駆動回路を外部配線に接続するための複数の端子パッドとを設け、チップ基体は、整列方向に関して、端子パッド領域の長さが素子駆動領域の長さの半分以下であり、且つ、交差方向に関して、端子パッド領域が無い部分の長さよりも端子パッド領域がある部分の長さが長く、配線基板は、被駆動素子チップが取り付けられる取付面において、被駆動素子チップが取り付けられる領域の輪郭を表すチップ輪郭線のうち、他のチップ輪郭線と隣接しない部分を横切る範囲に、周囲よりも窪んだチップ接着領域が形成され、被駆動素子チップは、チップ接着領域に塗布され硬化された接着剤により、配線基板に対しチップ輪郭線に合わせて取り付けられているようにした。

さらに本発明の画像形成装置においては、前述した露光装置と、形成すべき画像に応じた信号を露光装置へ供給する制御部とを設けるようにした。

さらに本発明の被駆動素子チップの製造方法においては、半導体ウェハを分割して複数の被駆動素子チップを製造する被駆動素子チップ製造方法であって、被駆動素子チップは、配置面を有するチップ基体と、配置面上に設けられ、整列方向に沿って複数の被駆動素子が整列された被駆動素子群と、配置面上に設けられ、複数の被駆動素子をそれぞれ駆動する複数の駆動回路でなる駆動回路群と、複数の被駆動素子及び複数の駆動回路が配置された素子駆動領域に対し、整列方向と交差する交差方向側に位置する端子パッド領域と、端子パッド領域内に設けられ、被駆動素子及び駆動回路と外部の電子部品とをそれぞれ電気的に接続するための複数の端子パッドとを設け、チップ基体は、整列方向に関して、端子パッド領域の長さが素子駆動領域の長さの半分以下であり、チップ基体における一方側の端部から離れ且つ端子パッド領域の一方側に隣接する第１位置マーク領域と、チップ基体における他方側の端部に配置され端子パッド領域との間に空間を形成する第２位置マーク領域とがそれぞれ設けられ、且つ、交差方向に関して、端子パッド領域が無い部分の長さよりも端子パッド領域がある部分の長さが長く、第１位置マーク領域及び第２位置マーク領域には、配置面上の位置を表す第１位置マーク及び第２位置マークがそれぞれ形成され、半導体ウェハは、１組を形成する２個の被駆動素子チップにおいて、配置面内で互いに半回転した外形とし、且つ互いの端子パッド領域を整列方向に沿って位置させ、さらにそれぞれの端子パッド領域を相手方の空間に入り込ませ、且つそれぞれの第２位置マーク領域を相手方における第１位置マークの他方側に位置させるようにした。

さらに本発明の被駆動素子チップの製造方法においては、半導体ウェハを分割して複数の被駆動素子チップを製造する被駆動素子チップの製造方法であって、被駆動素子チップには、配置面を有するチップ基体と、配置面上に設けられ、整列方向に沿って複数の被駆動素子が整列された被駆動素子群と、配置面上に設けられ、複数の被駆動素子をそれぞれ駆動する複数の駆動回路でなる駆動回路群と、複数の被駆動素子及び複数の駆動回路が配置された素子駆動領域に対し、整列方向と交差する交差方向側に位置する端子パッド領域内に設けられ、駆動回路を外部配線に接続するための複数の端子パッドとを設け、チップ基体は、整列方向に関して、端子パッド領域の長さが素子駆動領域の長さの半分以下であり、且つ、交差方向に関して、端子パッド領域が無い部分の長さよりも端子パッド領域がある部分の長さが長く、素子駆動領域から交差方向へ突出し、端子パッド領域の少なくとも一部分が設けられた第１付加領域と、素子駆動領域から第１付加領域と同一の方向へ突出し、且つ該第１付加領域との間に素子駆動領域側へ凹んだ空間が形成された第２付加領域とがそれぞれ設けられ、半導体ウェハは、１組を形成する２個の被駆動素子チップにおいて、配置面内で互いに半回転した外形とし、且つ互いの端子パッド領域を整列方向に沿って位置させ、それぞれの第１付加領域又は第２付加領域を相手方の空間に入り込ませるようにした。

本発明は、被駆動素子チップの製造時に、半導体ウェハ上において２個の該被駆動素子チップを１組とし、配置面内で互いに半回転した姿勢とし、且つ互いの端子パッド領域を整列方向に沿って位置させ、互いに凹凸を嵌め合わせた状態にする。これにより本発明は、各被駆動素子チップに無駄な領域を形成することなく、１枚の半導体ウェハから極めて多くの被駆動素子チップを製造することができる。また本発明は、チップ基体において、整列方向に関して第１位置マーク及び第２位置マークの間に素子駆動領域側へ凹んだ空間が形成されるため、該第１位置マーク及び該第２位置マークを、整列方向の端部近傍にそれぞれ設けることができる。これにより本発明は、被駆動素子チップ上において複数のチップ基体を整列方向に沿って配置した場合に、互いに隣接するチップ基体同士の間で第１位置マークと第２位置マークとを十分に近接させることができ、両者の相対的な位置精度を高めることができる。

本発明によれば、効率良く製造し得る被駆動素子チップ、露光装置及び画像形成装置並びに被駆動素子チップの製造方法を実現できる。

画像形成装置の全体構成を示す略線図である。 画像形成ユニットの構成を示す略線図である。 画像形成装置のブロック構成を示す略線図である。 第１の実施の形態によるプリントヘッドの回路構成を示す略線的回路図である。 発光サイリスタの構成を示す略線図である。 ゲート駆動回路の構成を示す略線図である。 プリントヘッドの構成を示す略線図である。 プリント配線板及び発光素子チップの構成を示す略線的斜視図である。 第１の実施の形態におけるプリント配線板に対する発光素子チップの配置を示す略線図である。 第１の実施の形態による発光素子チップの構成を示す略線図である。 第１の実施の形態における発光素子チップの製造を示す略線図である。 第１の実施の形態におけるプリントヘッドの発光動作を示す略線図である。 発光サイリスタのターンオン動作を示す略線図である。 仮想的なプリントヘッドにおけるプリント配線板及び発光素子チップの構成を示す略線図である。 第２の実施の形態におけるプリント配線板に対する発光素子チップの配置を示す略線図である。 第２の実施の形態による発光素子チップの構成を示す略線図である。 第２の実施の形態における発光素子チップの製造を示す略線図である。 第２の実施の形態によるプリントヘッドの回路構成を示す略線的回路図である。 第２の実施の形態におけるプリントヘッドの発光動作を示す略線図である。 コレットによる発光素子チップの運搬を示す略線図である。 第３の実施の形態による発光素子チップの構成を示す略線図である。 第３の実施の形態におけるプリント配線板に対する発光素子チップの配置を示す略線図である。 第４の実施の形態による発光素子チップの構成を示す略線図である。 第４の実施の形態におけるプリント配線板に対する発光素子チップの配置を示す略線図である。 第５の実施の形態によるプリントヘッドの構成を示す略線図である。 第５の実施の形態による発光素子チップの構成を示す略線的斜視図である。 第５の実施の形態によるプリント配線板の構成を示す略線的斜視図である。 第５の実施の形態によるプリント配線板の構成を示す略線的断面図である。 プリント配線板に対する発光素子チップの取付を示す略線図である。 第５の実施の形態による発光素子チップが取り付けられたプリント配線板の構成を示す略線的斜視図である。 プリント配線板に対する発光素子チップの取付を示す略線的断面図である。 他の構成によるプリント配線板に対する発光素子チップの取付を示す略線図である。 第６の実施の形態による発光素子チップの構成を示す略線的斜視図である。 第６の実施の形態によるプリント配線板の構成を示す略線的斜視図である。 第６の実施の形態による発光素子チップが取り付けられたプリント配線板の構成を示す略線的斜視図である。 他の実施の形態による発光素子チップの構成を示す略線図である。

以下、発明を実施するための形態（以下実施の形態とする）について、図面を用いて説明する。

［１．第１の実施の形態］
［１－１．画像形成装置の構成］
図１に示すように、第１の実施の形態による画像形成装置１は、いわゆるＭＦＰ（Multi Function Peripheral）となっており、媒体としての用紙に画像を形成する（すなわち印刷する）プリンタ機能の他、画像を読み取るイメージスキャナとしての機能や通信機能を有している。このため画像形成装置１は、これらの機能を組み合わせることにより、プリンタ、複写機（コピー機）及びファクシミリ装置等として動作することができる。この画像形成装置１は、プリンタとして機能する場合、例えばＡ３サイズやＡ４サイズ等の大きさでなる用紙Ｐに対し、所望のカラー画像を印刷できる。

画像形成装置１は、略箱型に形成されたプリンタ筐体２の内部に種々の部品が配置されている。因みに以下では、図１における右端部分を画像形成装置１の正面とし、この正面と対峙して見た場合の上下方向、左右方向及び前後方向をそれぞれ定義した上で説明する。

画像形成装置１は、制御部３により全体を統括制御するようになっている。この制御部３は、コンピュータ装置等の上位装置（図示せず）と無線又は有線により接続されている。制御部３は、この上位装置から印刷対象の画像を表す画像データが与えられると共に当該画像データの印刷が指示されると、用紙Ｐの表面に印刷画像を形成する印刷処理を実行する。

プリンタ筐体２内の最下部には、用紙Ｐを収容する用紙収容カセット４が設けられている。用紙収容カセット４の前上方には、給紙部５が設けられている。給紙部５は、用紙収容カセット４の前上側に配置されたホッピングローラ６、用紙Ｐを搬送路Ｗに沿って上方へ案内する搬送ガイド７、搬送路Ｗを挟んで互いに対向するレジストローラ８及びピンチローラ９等により構成されている。

給紙部５は、制御部３の制御に基づいて各ローラを適宜回転させることにより、用紙収容カセット４に集積された状態で収容されている用紙Ｐを１枚ずつ分離しながらピックアップし、搬送ガイド７により搬送路Ｗに沿って前上方へ進行させ、やがて後上方へ折り返してレジストローラ８及びピンチローラ９に当接させる。レジストローラ８は、回転が適宜抑制されており、ピンチローラ９との間で用紙Ｐに摩擦力を作用させることにより、進行方向に対して該用紙Ｐの側辺が傾斜する、いわゆる斜行を修正し、先頭及び末尾の端辺を左右に沿わせた状態としてから、後方へ送り出す。

レジストローラ８及びピンチローラ９の後側には、搬送路Ｗがほぼ前後方向に沿って形成されており、その下側に中搬送部１０が配置されている。中搬送部１０は、前側に配置された前ローラ１１と、後側に配置された後ローラ１２と、下側に配置された下ローラ１３との周囲に無端ベルトでなる搬送ベルト１４が張架された構成となっている。また前ローラ１１の上側には、搬送ベルト１４を挟んで対向する位置に吸着ローラ１５が設けられている。

この中搬送部１０は、所定のベルト駆動モータ（図示せず）から後ローラ１２に対し駆動力が伝達されると、この後ローラ１２を矢印Ｒ２方向へ回転させることにより、搬送ベルト１４を走行させる。これにより搬送ベルト１４は、搬送路Ｗに沿った上側部分、すなわち前ローラ１１及び後ローラ１２の間に張架された部分を、後方向へ走行させる。このとき中搬送部１０は、給紙部５から用紙Ｐが引き渡されると、これを吸着ローラ１５及び前ローラ１１の間に搬送ベルト１４と共に挟持し、該搬送ベルト１４上側に用紙Ｐを載置した状態で、該搬送ベルト１４の走行に伴って該用紙Ｐを後方へ進行させる。

中搬送部１０の上側であり、搬送路Ｗを挟んで該中搬送部１０の反対側には、４個の画像形成ユニット１６Ｃ、１６Ｍ、１６Ｙ及び１６Ｋが後側から前側へ向かって順に配置されている。画像形成ユニット１６Ｃ、１６Ｍ、１６Ｙ及び１６Ｋ（以下これらをまとめて画像形成ユニット１６とも呼ぶ）は、シアン（Ｃ）、マゼンタ（Ｍ）、イエロー（Ｙ）及びブラック（Ｋ）の各色にそれぞれ対応しているものの、色のみが相違しており、何れも同様に構成されている。

画像形成ユニット１６は、図２に模式的な側面図を示すように、画像形成部３１、トナーカートリッジ３２、プリントヘッド３３により構成されており、その下側に配置された転写ローラ１７との間に搬送ベルト１４を挟んでいる。因みに画像形成ユニット１６及びこれを構成する各部品は、用紙Ｐにおける左右方向の長さに応じて、左右方向に十分な長さを有している。このため多くの部品は、前後方向や上下方向の長さに対して左右方向の長さが比較的長くなっており、左右方向に沿って細長い形状に形成されている。

トナーカートリッジ３２は、現像剤としてのトナーを収容しており、画像形成部３１の上側に配置され、当該画像形成部３１の上方に取り付けられている。このトナーカートリッジ３２は、収容しているトナーを画像形成部３１のトナー収容部３４へ供給する。画像形成部３１には、トナー収容部３４の他、供給ローラ３５、現像ローラ３６、規制ブレード３７、感光体ドラム３８及び帯電ローラ３９が組み込まれている。

供給ローラ３５は、中心軸を左右方向に沿わせた円柱状に形成されており、その周側面に導電性ウレタンゴム発泡体等でなる弾性層が形成されている。現像ローラ３６は、中心軸を左右方向に沿わせた円柱状に形成されており、その周側面に弾性を有する弾性層や導電性を有する表面層等が形成されている。規制ブレード３７は、例えば所定厚さのステンレス鋼板でなり、僅かに弾性変形させた状態で、その一部を現像ローラ３６の周側面に当接させている。感光体ドラム３８は、中心軸を左右方向に沿わせた円柱状に形成されており、その周側面に薄膜状の電荷発生層及び電荷輸送層が順次形成され、帯電し得るようになっている。帯電ローラ３９は、中心軸を左右方向に沿わせた円柱状に形成され、その周側面に導電性の弾性体が被覆されており、この周側面を感光体ドラム３８の周側面に当接させている。

また画像形成部３１の前下側であって、感光体ドラム３８及び搬送ベルト１４の当接箇所よりも上流側となる位置には、除電光源２０が設けられている。この除電光源２０は、感光体ドラム３８に所定の光を照射することにより、帯電している静電気を除去するようになっている。

この画像形成部３１は、図示しないドラムモータから駆動力が供給されることにより、供給ローラ３５、現像ローラ３６及び帯電ローラ３９を矢印Ｒ２方向（図中の反時計回り）へ回転させると共に、感光体ドラム３８を矢印Ｒ１方向（図中の時計回り）へ回転させる。さらに画像形成部３１は、供給ローラ３５、現像ローラ３６、規制ブレード３７及び帯電ローラ３９にそれぞれ所定のバイアス電圧を印加することにより、それぞれ帯電させる。

供給ローラ３５は、帯電によりトナー収容部３４内のトナーを周側面に付着させ、回転によりこのトナーを現像ローラ３６の周側面に付着させる。現像ローラ３６は、規制ブレード３７によって周側面から余分なトナーが除去された後、この周側面を感光体ドラム３８の周側面に当接させる。

一方、帯電ローラ３９は、帯電した状態で感光体ドラム３８と当接することにより、当該感光体ドラム３８の周側面を一様に帯電させる。プリントヘッド３３は、複数の発光素子チップが左右方向に沿って直線状に配置されており（詳しくは後述する）、制御部３（図２）から供給される画像データ信号に基づいた発光パターンで、所定の時間間隔毎に発光することにより、感光体ドラム３８を露光する。これにより感光体ドラム３８は、その上端近傍において周側面に静電潜像が形成される。

続いて感光体ドラム３８は、矢印Ｒ１方向へ回転することにより、この静電潜像を形成した箇所を現像ローラ３６と当接させる。これにより感光体ドラム３８の周側面には、静電潜像に基づいてトナーが付着し、画像データに基づいたトナー画像が現像される。

転写ローラ１７は、感光体ドラム３８の真下に位置しており、その周側面における上端近傍と該感光体ドラム３８の下端近傍との間に、搬送ベルト１４の上側部分を挟んでいる。この転写ローラ１７は、所定のバイアス電圧が印加されると共に、図示しないドラムモータから駆動力が供給されて矢印Ｒ２方向へ回転する。これにより画像形成ユニット１６は、搬送路Ｗに沿って用紙Ｐが搬送されていた場合、感光体ドラム３８の周側面に現像されたトナー画像をこの用紙Ｐに転写することができる。

このようにして各画像形成ユニット１６は、搬送路Ｗに沿って前方から搬送されて来る用紙Ｐに対し、それぞれの色によるトナー画像を順次転写して重ねながら、後方へ進行させていく。

また中搬送部１０（図１）における下ローラ１３の下側には、クリーニング部１９が設けられている。クリーニング部１９は、画像形成処理が行われる場合に用紙Ｐの搬送不良等が生じて搬送ベルト１４に付着したトナーを、該搬送ベルト１４の表面から掻き落として清掃する。これにより中搬送部１０では、次に搬送される用紙Ｐの裏面、すなわち搬送路Ｗにおいて下方を向いている面でありトナー画像が転写されない面にトナーが付着して汚損させてしまう、いわゆる裏写りを防止することができる。

中搬送部１０の後端近傍には、定着部２１が設けられている。定着部２１は、搬送路Ｗを挟んで対向するように配置された加熱ローラ２１Ａ及び加圧ローラ２１Ｂにより構成されている。加熱ローラ２１Ａは、中心軸を左右方向に向けた円筒状に形成されており、内部にヒータが設けられている。加圧ローラ２１Ｂは、加熱ローラ２１Ａと同様の円筒状に形成されており、上側の表面を加熱ローラ２１Ａにおける下側の表面に所定の押圧力で押し付けている。

この定着部２１は、制御部３の制御に基づき、加熱ローラ２１Ａを加熱すると共に当該加熱ローラ２１Ａ及び加圧ローラ２１Ｂをそれぞれ所定方向へ回転させる。これにより定着部２１は、中搬送部１０から受け取った用紙Ｐ、すなわち４色のトナー画像が重ねて転写された用紙Ｐに対して熱及び圧力を加えてトナーを定着させ、さらに後方へ引き渡す。

定着部２１の後方には、排紙部２２が配置されている。排紙部２２は、給紙部５と同様、用紙Ｐを案内するガイドや複数の搬送ローラ等の組み合わせにより構成されている。この排紙部２２は、制御部３の制御に従って各搬送ローラを適宜回転させることにより、定着部２１から引き渡される用紙Ｐを後上方へ搬送してから前方へ向けて折り返し、プリンタ筐体２の上面に形成された排出トレイ２Ｔへ排出する。

さらにプリンタ筐体２内における搬送路Ｗに沿った複数の箇所には、用紙Ｐを検出するための用紙センサ２５、２６、２７及び２８が適宜設けられている。この用紙センサ２５等は、搬送路Ｗ内における用紙Ｐの有無をそれぞれ検出し、得られた検出結果を制御部３へ通知する。これに応じて制御部３は、各搬送ローラの回転や中搬送部１０における搬送ベルト１４の走行等を適宜制御する。

次に、画像形成装置１のブロック構成について、図３を参照しながら説明する。制御部３は、コンピュータ装置等の上位装置（図示せず）から制御信号Ｓ１を受信し、この制御信号Ｓ１に含まれる印刷指示に基づいて印刷動作を開始する。

具体的に制御部３は、まず定着部２１（図１）の内部に設けられている定着器温度センサ２１Ｃ（図３）により、定着部２１が所定の温度範囲内であるか否かを判定する。このとき制御部３は、定着部２１の温度がこの温度範囲未満であれば、加熱ローラ２１Ａ（図１）に通電して加熱させ、該定着部２１の温度をこの温度範囲に合わせる。

また制御部３は、ドライバ４３を介して現像・転写プロセス用モータ４４を回転させると共に帯電用高圧電源４１を動作させ、これにより画像形成ユニット１６（図２）における帯電ローラ３９等を回転させると共に帯電させる。

さらに制御部３は、ドライバ４５を介して用紙送りモータ４６を回転させることにより、給紙部５（図１）のホッピングローラ６等を回転させ、これにより用紙収容カセット４内から用紙Ｐを１枚ずつに分離しながら送り出し、搬送路Ｗに沿って搬送させる。また制御部３は、用紙センサ２５～２８等から得られる検出結果を基に、用紙Ｐの位置や搬送の状態等を認識し、搬送速度の調整等を行う。

一方、画像処理部４８は、上位装置から供給される画像データに対して所定の画像処理を施すことにより、１ページ毎の画像形成用データを生成する。制御部３は、用紙センサ２６による検出結果等を基に、用紙Ｐが印刷可能な位置、例えば画像形成装置１６Ｋ（図１）の直前に到達した時点において、画像処理部４８に対しタイミング信号Ｓ３を送信する。このタイミング信号Ｓ３には、主走査同期信号及び副走査同期信号等が含まれている。

これに応じて画像処理部４８は、生成した画像形成用データを１ライン分ずつに分離したビデオ信号Ｓ２を生成して制御部３へ送信する。制御部３は、このビデオ信号Ｓ２を基に印刷データ信号Ｓ４を生成し、これを画像形成ユニット１６（図２）のプリントヘッド３３へ送信する。これによりプリントヘッド３３は、画像データに基づいた発光パターンで発光し、感光体ドラム３８の周側面に静電潜像を１ラインずつ形成していくことができる。

［１－２．プリントヘッドの回路構成］
［１－２－１．プリントヘッドにおける各部の接続］
次に、プリントヘッド３３の回路構成に関し、各部の接続について図４を参照しながら説明する。露光装置としてのプリントヘッド３３は、複数の発光サイリスタＬＴ（ＬＴ１、ＬＴ２、…）と、複数のフリップフロップＦＦ（ＦＦ１、ＦＦ２、…）と、複数のゲート駆動回路ＧＤ（ＧＤ１、ＧＤ２、…）とにより構成されている。

このうち各フリップフロップＦＦ及び各ゲート駆動回路ＧＤは、シフトレジスタ３３Ｒ内にそれぞれ設けられている。説明の都合上、以下では、１個ずつの発光サイリスタＬＴ、フリップフロップＦＦ及びゲート駆動回路ＧＤの組合せにより構成される回路を発光駆動回路ＬＤＣ（ＬＤＣ１、ＬＤＣ２、…）とも呼ぶ。また以下では、ゲート駆動回路ＧＤ及びフリップフロップＦＦをまとめて駆動回路とも呼ぶ。

因みにシフトレジスタ３３Ｒは、後述するように、シリコン等の半導体ウェハ上に周知のＣＭＯＳ（Complementary Metal Oxide Semiconductor）構造を用いて製造されている。またこのシフトレジスタ３３Ｒは、ガラス基板上に周知のＴＦＴ（Thin Film Transistor）技術を用いて製造することもできる。

一方、制御部３には、プリントヘッド３３の各発光駆動回路ＬＤＣを駆動制御する駆動制御回路５０が設けられている。駆動制御回路５０は、外部からＤＲＶ ＯＮ－Ｐ信号が供給されると共に、各種信号を出力するシリアルデータ端子５０Ｉ、クロック端子５０ＣＫ及びデータ端子５０Ｄを有している。

駆動制御回路５０は、所定のクロック周波数の矩形波でなるクロック信号ＳＣＫを生成し、これをクロック端子５０ＣＫからプリントヘッド３３のクロック端子３３ＣＫに供給する。また駆動制御回路５０は、画像データに応じたシリアルデータ信号ＳＩを生成し、これをシリアルデータ端子５０Ｉからプリントヘッド３３のシリアルデータ端子３３Ｉに供給する。さらに駆動制御回路５０は、供給されるＤＲＶ ＯＮ－Ｐ信号を反転させた電位をデータ端子５０Ｄに印加する。このデータ端子５０Ｄは、プリントヘッド３３のデータ端子３３Ｄと接続されている。

因みにプリントヘッド３３は、図示しない電源端子を介して、図示しない電源回路から所定の電源電圧ＶＤＤが供給されると共に、図示しないグランド端子を介してグランドに接続されている。従ってプリントヘッド３３は、駆動制御回路５０や図示しない電源回路等、外部との間での電気的な接続線の数が５本となっている。

一方、プリントヘッド３３では、クロック端子３３ＣＫ、シリアルデータ端子３３Ｉ及びデータ端子３３Ｄが、発光駆動回路ＬＤＣと接続されている。このうちクロック端子３３ＣＫは、各フリップフロップＦＦのクロック入力端子と接続されており、駆動制御回路５０から供給されるクロック信号ＳＣＫを各フリップフロップＦＦにそれぞれ供給する。このため各フリップフロップＦＦは、このクロック信号ＳＣＫに同期したタイミングで動作する。

シリアルデータ端子３３Ｉは、初段のフリップフロップＦＦ１の入力端子Ｄと接続されている。このフリップフロップＦＦ１の出力端子Ｑは、次段のフリップフロップＦＦ２の入力端子Ｄに接続されると共に、ゲート駆動回路ＧＤ１の入力端子Ｑに接続されている。このためフリップフロップＦＦ１は、シリアルデータ端子３３Ｉから供給されるシリアルデータ信号ＳＩを基に、クロック信号ＳＣＫに従ったタイミングで出力信号ＳＱ１を生成し、これをゲート駆動回路ＧＤ１及び次段のフリップフロップＦＦ２へ供給する。

因みに２段目以降のフリップフロップＦＦ（ＦＦ２、ＦＦ３、…）は、前段のフリップフロップＦＦの出力端子Ｑから供給される出力信号ＳＱ（ＳＱ１、ＳＱ２、…）を基に、クロック信号ＳＣＫに従ったタイミングで出力信号ＳＱ（ＳＱ２、ＳＱ３、…）を生成し、これをゲート駆動回路ＧＤ及び次段のフリップフロップＦＦへそれぞれ供給する。すなわち各フリップフロップＦＦは、クロック信号ＳＣＫの周期ごとに，シリアルデータ信号ＳＩを順次後段へシフトしていくことになる。

各ゲート駆動回路ＧＤは、出力端子Ｋが発光サイリスタＬＴのカソード端子及びデータ端子３３Ｄに接続されており、また出力端子Ｇが該発光サイリスタＬＴのゲート端子に接続されている。さらに発光サイリスタＬＴは、アノード端子に電源電圧ＶＤＤが供給されている。

［１－２－２．発光サイリスタの構成及び基本動作］
次に、発光サイリスタＬＴの構成及び基本動作について説明する。被駆動素子としての発光サイリスタＬＴは、一般的な発光ダイオード（ＬＥＤ）と類似した構成となっており、電流が供給されると発光する、いわゆる発光素子として機能する。発光サイリスタＬＴは、図５（Ａ）に回路記号を示すように、アノード（Ａ）、カソード（Ｋ）及びゲート（Ｇ）といった３個の端子を有している。この発光サイリスタＬＴは、閾値電圧若しくは閾値電流が外部から制御可能な制御電極（すなわちゲート端子）を有する三端子スイッチ素子となっている。

この発光サイリスタＬＴは、図５（Ｂ）に模式的な断面図を示すように、性質の異なる複数の材料によりそれぞれ構成された複数の層が積層されたような構成となっている。例えば発光サイリスタＬＴは、ＧａＡｓウェハ基材を用い、周知のＭＯ－ＣＶＤ（Metal Organic-Chemical Vapor Deposition）法によりその上側に所定の結晶をエピタキシャル成長させることにより、製造される。

具体的に発光サイリスタＬＴは、ＧａＡｓウェハ基材に対し、所定のバッファ層や犠牲層（図示せず）をエピタキシャル成長させた後、ＡｌＧａＡｓ基材にＮ型の不純物を含ませたＮ型層５１と、Ｐ型の不純物を含ませて成層したＰ型層５２と、Ｎ型の不純物を含ませたＮ型層５３とを順次積層させる。これにより発光サイリスタＬＴは、まず「ＮＰＮ」の３層構造でなるウェハとして構成される。

次に発光サイリスタＬＴは、最上層であるＮ型層５３の一部に対し、周知のフォトリソグラフィー法が施されることにより、選択的にＰ型の不純物が含まれるＰ型領域５４が形成される。さらに発光サイリスタＬＴは、周知のドライエッチング法が施されることにより、所定の溝部分が形成され、その結果として素子分離が行われ、各発光サイリスタＬＴに分離される。また発光サイリスタＬＴは、前述したエッチングの過程において、最下層であるＮ型層５１の一部が露出され、この露出された領域に金属配線が形成されてカソード（Ｋ）電極が形成される。さらに発光サイリスタＬＴは、Ｐ型層５２及びＰ型領域５４にも、これと同様にアノード（Ａ）電極及びゲート（Ｇ）電極がそれぞれ形成される。

なお発光サイリスタＬＴは、図５（Ｃ）に示すように、図５（Ｂ）と一部異なる手法により製造することもできる。具体的に発光サイリスタＬＴは、まず図５（Ｂ）に示した手法と同様に、Ｎ型層５１、Ｐ型層５２及びＮ型層５３が順次積層された「ＮＰＮ」の３層構造でなるウェハとして構成される。さらに発光サイリスタＬＴは、Ｎ型層５３の上側に、Ｐ型の不純物を含ませたＰ型層５５が成層されることにより、上側から「ＰＮＰＮ」の４層構造でなるウェハとして構成される。

次に発光サイリスタＬＴは、周知のドライエッチング法が施されることにより、所定の溝部分が形成され、その結果として素子分離が行われる。また発光サイリスタＬＴは、図５（Ｂ）の場合と同様、前述したエッチングの過程において、最下層であるＮ型層５１の一部が露出され、この露出された領域に金属配線が形成されてカソード電極が形成される。さらに発光サイリスタＬＴは、最上層であるＰ型層５５の一部が露出され、アノード電極が形成されると共に、Ｐ型層５２の一部が露出され、ゲート電極が形成される。

このように製造される発光サイリスタＬＴ（図５（Ｂ）及び（Ｃ））は、図５（Ｄ）に示す等価回路５６と同等の電気的特性を有している。等価回路５６は、ＰＮＰトランジスタ５７及びＮＰＮトランジスタ５８が組み合わされた構成となっている。すなわち等価回路５６は、ＰＮＰトランジスタ５７のエミッタ端子が発光サイリスタＬＴのアノード端子に相当し、ＮＰＮトランジスタ５８のベース端子が発光サイリスタＬＴのゲート端子に相当し、ＮＰＮトランジスタ５８のエミッタ端子が発光サイリスタＬＴのカソード端子に相当している。また等価回路５６は、ＰＮＰトランジスタ５７のコレクタ端子がＮＰＮトランジスタ５８のベース端子と接続され、ＰＮＰトランジスタ５７のベース端子がＮＰＮトランジスタ５８のコレクタ端子と接続されている。

かかる構成により発光サイリスタＬＴは、アノード端子に所定の電源電圧が印加され、且つカソード端子の電位が低くゲート端子の電位が高い状態になると、両者の間にトリガ電流が流れ、これを契機としてアノード端子及びカソード端子間に電流が流れ、発光状態となる。また発光サイリスタＬＴは、この発光状態において、カソード端子の電位がアノード端子と同程度に高められて両者の電位差が無くなると、消灯状態となる。さらに発光サイリスタＬＴは、ゲート端子の電位が低い状態であれば、アノード端子及びカソード端子の間に電位差が生じたとしても、トリガ電流が流れないため、発光状態にはならず、消灯状態を維持する。

なお発光サイリスタＬＴは、ＧａＡｓウェハ上にＡｌＧａＡｓ層を形成した構造に限らず、例えばＧａＰ、ＧａＡｓＰやＡｌＧａＩｎＰ等の材料を用いるものであっても良く、さらにはサファイア基板上にＧａＮ、ＡｌＧａＮやＩｎＧａＮ等の材料を成膜したものであっても良い。

［１－２－３．ゲート駆動回路の構成及び基本動作］
一方、ゲート駆動回路ＧＤ（図４）は、図６（Ａ）にシンボルを示すように、１個の入力端子Ｑと、２個の出力端子Ｇ及びＫとを有している。このゲート駆動回路ＧＤは、図６（Ｂ）に示す等価回路６０と同等の電気的特性を有している。等価回路６０は、インバータ６１、ＰＭＯＳトランジスタ６２及び６３、並びにアナログスイッチ６４により構成されている。このうちアナログスイッチ６４は、ＮＭＯＳトランジスタ及びＰＭＯＳトランジスタのソース端子同士及びドレーン端子同士をそれぞれ並列に接続した回路構成となっている。以下、このソース端子及びドレーン端子のうち何れか一方を第１端子と呼び、また他方を第２端子と呼ぶ。

入力端子Ｑは、インバータ６１の入力端子と、アナログスイッチ６４におけるＰＭＯＳトランジスタ側のゲート端子と接続されている。インバータ６１の出力端子は、アナログスイッチ６４におけるＮＭＯＳトランジスタ側のゲート端子と、ＰＭＯＳトランジスタ６２のゲート端子とに接続されている。

ＰＭＯＳトランジスタ６２のソース端子は図示しない電源回路と接続され、所定の電源電圧ＶＤＤが供給される。ＰＭＯＳトランジスタ６２のドレーン端子は、ＰＭＯＳトランジスタ６３のソース端子と接続されている。ＰＭＯＳトランジスタ６３のドレーン端子は、自身のゲート端子、出力端子Ｇ及びアナログスイッチ６４の第１端子とそれぞれ接続されている。またアナログスイッチ６４の第２端子は、出力端子Ｋと接続されている。

かかる構成によりゲート駆動回路ＧＤは、入力端子Ｑにハイレベルの信号が供給されると、インバータ６１の出力信号がローレベルとなり、ＰＭＯＳトランジスタ６２及び６３が何れも「オン」となるため、出力端子Ｇから出力される出力信号ＳＧがハイレベルとなる。またこのときアナログスイッチ６４は、オフ状態となり、第１端子及び第２端子を電気的に切断する。すなわち出力端子Ｋは、出力端子Ｇから電気的に切り離された状態となる。

またゲート駆動回路ＧＤは、入力端子Ｑにローレベルの信号が供給されると、アナログスイッチ６４は、オン状態となり、第１端子及び第２端子を電気的に接続する。すなわち出力端子Ｋは、出力端子Ｇと電気的に接続された状態となる。またこのときゲート駆動回路ＧＤでは、ＰＭＯＳトランジスタ６２及び６３が何れも「オフ」となる。

［１－２－４．ゲート端子駆動回路及び発光サイリスタの基本動作］
次に、発光駆動回路ＬＤＣ（図４）の一部であるゲート駆動回路ＧＤ及び発光サイリスタＬＴの基本動作について説明する。制御部３の駆動制御回路５０は、外部から供給される駆動指令信号ＤＲＶ ＯＮ－Ｐ信号がローレベルになると、データ端子５０Ｄをハイレベルとし、発光サイリスタＬＴのカソード端子を電源電圧ＶＤＤとほぼ等しい電位とする。

発光駆動回路ＬＤＣでは、発光サイリスタＬＴにおけるアノード・カソード端子間の電位差がほぼ０［Ｖ］となり、いわゆるゲート電流が発生しないため、駆動制御回路５０のデータ端子５０Ｄに流れ込む電流Ｉｏｕｔもほぼ０［Ａ］となる。この結果、発光駆動回路ＬＤＣでは、発光サイリスタＬＴが発光しない（すなわち消灯した）非発光状態となる。

一方、駆動制御回路５０は、駆動指令信号ＤＲＶ ＯＮ－Ｐ信号がハイレベルになると、データ端子５０Ｄがローレベルとなり、電源電圧ＶＤＤとの間に十分な電位差を生じる。これにより発光駆動回路ＬＤＣでは、発光サイリスタＬＴにおけるアノード・カソード端子間に十分な電位差が生じる。

この状態において発光駆動回路ＬＤＣは、駆動制御回路５０から供給されるシリアルデータ信号ＳＩがハイレベルである場合、クロック信号ＳＣＫに従ったタイミングで、フリップフロップＦＦの出力信号ＳＱがハイレベルとなる。これに応じて発光駆動回路ＬＤＣでは、ゲート駆動回路ＧＤの出力端子Ｇがハイレベルとなるため、発光サイリスタＬＴのゲート端子にトリガ電流が生じ、該発光サイリスタＬＴが発光した（すなわち点灯した）発光状態となる。

因みに発光駆動回路ＬＤＣでは、このとき発光サイリスタＬＴのカソード端子に流れる電流が、駆動制御回路５０のデータ端子５０Ｄに流入する電流Ｉｏｕｔとなる。このため発光サイリスタＬＴは、この電流Ｉｏｕｔの大きさに応じた発光量で発光することになる。

このように発光駆動回路ＬＤＣは、駆動指令信号ＤＲＶ ＯＮ－Ｐ信号がハイレベルであることによりデータ端子５０Ｄがローレベルであり、且つシリアルデータ信号ＳＩがハイレベルである場合のみ、クロック信号ＳＣＫに従ったタイミングで発光サイリスタＬＴが発光した発光状態となり、それ以外の場合に非発光状態となるようになっている。

［１－３．プリントヘッドの構成］
次に、プリントヘッド３３の構成について、図７を参照しながら説明する。図７は、プリントヘッド３３の模式的な断面図を表している。また図７は、説明の都合上、図２におけるプリントヘッド３３を紙面上で半回転させた状態、すなわち上下方向及び前後方向を何れも反対に向けた状態で表している。以下では、図７における上方向を照射方向とも呼び、下方向を反照射方向とも呼ぶ。

プリントヘッド３３は、ベース部材７１を中心に構成されている。ベース部材７１は、左右方向の長さに対して前後方向の長さが短く、上下方向の長さがさらに短い、全体として扁平な直方体状ないし板状に形成されており、十分な強度を有している。ベース部材７１の照射方向側（すなわち下側）には、プリント配線板７２が設けられている。プリント配線板７２は、ベース部材７１と比較して、左右方向及び前後方向の長さが概ね同等であり、上下方向の長さがやや短く、すなわち薄くなっている。このプリント配線板７２は、例えばガラスエポキシ樹脂でなり、上下それぞれの表面に所定の回路パターンが形成されている。

図８に模式的な斜視図を示すと共に、図９に模式的な平面図を示すように、プリント配線板７２の照射方向側には、例えば２６個のように多数の発光素子チップ７３が、左右方向に沿って１列に整列された状態で、いわゆるダイボンディング技術により取り付けられている。被駆動素子チップとしての発光素子チップ７３は、板状に構成されたチップ基体７３Ｂにおける照射方向側（すなわち下側）の表面に、左右方向に細長く、且つ上下方向に短い（すなわち薄い）エピタキシャルフィルム７３Ｆが取り付けられている。説明の都合上、以下では左右方向を整列方向とも呼び、この左右方向と交差する前後方向を交差方向とも呼ぶ。

エピタキシャルフィルム７３Ｆには、例えば１９２個のように多数の発光サイリスタＬＴが左右方向に沿って整列した状態で形成されている。このエピタキシャルフィルム７３Ｆは、例えば特許文献１に開示されているエピタキシャルフィルムボンディング法によってチップ基体７３Ｂの表面に接着された後、それぞれに設けられた接続端子同士がフォトリソグラフィー法を用いて配線されることにより、該チップ基体７３Ｂに対して電気的に接続される。

このようにプリント配線板７２には、２６個の発光素子チップ７３が設けられ、各発光素子チップ７３に１９２個の発光サイリスタＬＴが設けられているため、合計４９９２個の発光サイリスタＬＴが設けられている。またプリントヘッド３３（図２及び図４）は、例えば左右方向の長さがＡ４サイズにおける短辺の長さ（２１０［ｍｍ］）とほぼ同等となっており、この長さの範囲に４９９２個の発光サイリスタＬＴが等間隔に配置されている。これによりプリントヘッド３３は、感光体ドラム３８（図２）の周側面上に６００［ｄｐｉ］の解像度でなる静電潜像を生成することができる。

因みに、上述した駆動制御回路５０（図４）は、１個の発光素子チップ７３に設けられた１９２個の発光駆動回路ＬＤＣを１個のグループとして、このグループ内の各発光駆動回路ＬＤＣを時分割でそれぞれ駆動するようになっている。このため制御部３には、発光素子チップ７３と同数である２６個の駆動制御回路５０が設けられており、各駆動制御回路５０がそれぞれ並列的に、各発光素子チップ７３の各発光駆動回路ＬＤＣをそれぞれ駆動する。ただし図４では、説明の都合上、１個の駆動制御回路５０のみを示し、他を省略した。

また各発光素子チップ７３（図８及び図９）における照射方向側（すなわち下側）の表面には、５個の端子パッド（詳しくは後述する）が設けられており、プリント配線板７２との間で５本のボンディングワイヤ７５により、電気的に接続されている。

さらにプリントヘッド３３（図４）は、上述したベース部材７１及びプリント配線板７２が、ホルダ７６に取り付けられている。ホルダ７６は、全体として、左右方向に沿って形成された中空の四角柱から反照射方向側の側面を取り除いたような形状となっており、その断面が英大文字の「Ｕ」を上下に反転させて反照射方向側を開放させたような形状となっている。

ホルダ７６における照射方向側の内側面には、プリント配線板７２を支持する支持部７６Ａが形成されている。プリントヘッド３３は、その製造時に、ホルダ７６内にプリント配線板７２及びベース部材７１が重ねられた状態で挿入され、さらにクランプ部材７７及び７８が取り付けられる。クランプ部材７７及び７８は、何れも金属製でなり、弾性力の作用により、ベース部材７１を介してプリント配線板７２の照射方向面をホルダ７６の支持部７６Ａに当接させた状態で固定する。この結果、プリント配線板７２に取り付けられた発光素子チップ７３の発光素子と、ホルダ７６との位置関係が定められる。

またホルダ７６における照射方向側部分の中央付近には、左右方向に沿った細長い長孔でなり上下方向に貫通する取付孔７６Ｈが形成され、この取付孔７６Ｈにロッドレンズアレイ７９が取り付けられる。ロッドレンズアレイ７９は、光軸を上下方向に沿わせた微小なレンズが左右方向に沿って複数並べられた構成となっており、各レンズの焦点を発光素子チップ７３の各発光サイリスタＬＴに合わせるよう、その取付位置が調整された状態で固定されている。

［１－４．発光素子チップの構成］
次に、発光素子チップ７３の構成について説明する。発光素子チップ７３は、図１０に模式的な平面図を示すように、全体として、図の横方向を表すＸ方向に長く、図の縦方向を表すＹ方向に短い長方形状に構成されている。また説明の都合上、図１０では紙面の手前に向かう方向をＺ方向と呼ぶ。

発光素子チップ７３は、いわゆる自己走査型となっており、上述したように、大きく分けて板状のチップ基体７３Ｂ及びフィルム状のエピタキシャルフィルム７３Ｆを中心に構成されている。チップ基体７３Ｂは、例えばシリコンを主な材料とする半導体であり、その照射方向側の表面であるチップ基体表面７３ＢＳに、成膜技術等を用いて複数の回路素子が形成されると共に、各回路素子を適宜接続する配線パターン（図示せず）等が形成されている。配置面としてのチップ基体表面７３ＢＳは、大きく分けて素子駆動領域８２及び付加領域８３により構成されている。このうち付加領域８３は、さらに端子パッド領域８４、第１位置マーク領域８５及び第２位置マーク領域８６により構成されている。

素子駆動領域８２は、チップ基体表面７３ＢＳにおけるＹ方向側の約５０～８０％の範囲を占めており、Ｘ方向に関するチップ基体７３Ｂの全範囲に渡る長方形状に形成されている。この素子駆動領域８２には、被駆動素子群としての発光素子群９１と、及び駆動回路群９２が設けられている。発光素子群９１は、上述したエピタキシャルフィルム７３Ｆ上に設けられた１９２個の発光サイリスタＬＴ（図４）である。この発光素子群９１を構成する発光サイリスタＬＴは、Ｘ方向に沿って直線状に、且つチップ基体表面７３ＢＳにおけるＸ方向のほぼ全範囲に渡って等間隔となるよう、整列配置されている。

駆動回路群９２は、各発光サイリスタＬＴをそれぞれ駆動する駆動回路、すなわちフリップフロップＦＦ及びゲート駆動回路ＧＤ（図４）を、Ｘ方向に沿って直線状に整列配置した構成となっており、図４におけるシフトレジスタ３３Ｒに相当する。また素子駆動領域８２内には、複数のマイクロビアがＸ方向に沿って整列されたマイクロビア列９３が形成されている。このマイクロビア列９３は、各ゲート駆動回路ＧＤにおける出力端子Ｇ及び出力端子Ｋとそれぞれ接続されており、チップ基体表面７３ＢＳと反対面との間や他の層との間で回路パターン同士を接続する他、検査用の端子としても機能する。

付加領域８３（図１０）は、素子駆動領域８２に対し、Ｙ方向の反対（以下－Ｙ方向と呼ぶ）側に隣接しており、且つＸ方向の反対（以下－Ｘ方向と呼ぶ）側における約半分の範囲を占めている。換言すれば、チップ基体７３Ｂは、素子駆動領域８２の－Ｙ方向側において、－Ｘ方向側の約半分が－Ｙ方向へ突出した形状、若しくはＹ方向側の約半分が切り欠かれた形状、或いは－Ｘ方向側の約半分がＹ方向へ凹んだ形状となっている。さらに付加領域８３は、－Ｘ方向側の端部近傍及びＸ方向側の端部近傍がそれぞれ第１位置マーク領域８５及び第２位置マーク領域８６となっており、残った中央の部分が端子パッド領域８４となっている。

端子パッド領域８４には、例えば５個の端子パッド９４が配置されている。各端子パッド９４は、比較的小さな正方形状に形成されており、ボンディングワイヤ７５（図５）の一端をボンディング（溶着）するために必要十分な大きさとなっている。また各端子パッド９４は、チップ基体表面７３ＢＳに形成された配線パターンと適宜接続されている。このため発光素子チップ７３は、５本のボンディングワイヤ７５を介してプリント配線板７２の回路パターンや該プリント配線板７２に実装された種々の電子部品等と電気的に接続される。

第１位置マーク領域８５及び第２位置マーク領域８６には、それぞれ第１位置マーク９５及び第２位置マーク９６が形成されている。第１位置マーク９５及び第２位置マーク９６は、例えばＸ方向及びＹ方向に沿った２本の直線を直交させて英大文字の「Ｌ」を描いたような、位置を高精度に表すパターン画像となっている。このため発光素子チップ７３では、Ｚ方向側から撮像して画像を生成させた場合、この画像を基に、ＸＹ平面上における第１位置マーク９５及び第２位置マーク９６の位置をそれぞれ高精度に認識させることができ、これを基に該発光素子チップ７３の位置や傾きを精度良く調整させることもできる。

因みに第１位置マーク９５及び第２位置マーク９６は、発光素子群９１の各発光サイリスタＬＴとの間隔、すなわちＹ方向に沿った長さが、互いに同等となっている。プリントヘッド３３では、その製造工程において、上述したようにダイボンディング技術により、プリント配線板７２に対し、複数の発光素子チップ７３が左右方向に沿って順次取り付けられていく。

このときプリントヘッド３３では、プリント配線板７２上で、先に取り付けられた発光素子チップ７３における一方の位置マーク（例えば第１位置マーク９５）に対し、次に取り付ける発光素子チップ７３における他方の位置マーク（例えば第２位置マーク９６）を左右方向に沿った一直線上に位置させるよう、位置や角度がそれぞれ調整される。具体的にプリントヘッド３３では、各発光素子チップ７３における第１位置マーク９５及び第２位置マーク９６の双方が、主走査方向である左右方向に沿った仮想的な基準線Ｎ１（図９）上に配置される。これによりプリントヘッド３３では、プリント配線板７２に対し、各発光素子チップ７３の発光サイリスタＬＴを、左右方向と平行に、且つ前後方向の位置を揃えて一直線状に整列された状態、すなわち左右方向に沿った仮想的な基準線Ｎ２に合わせた状態とすることができる。

また以下では、素子駆動領域８２の－Ｙ方向側におけるＸ方向側の約半分、すなわち付加領域８３のＸ方向側であって何も形成されていない部分を、切欠空間８７と呼ぶ。チップ基体７３Ｂは、Ｚ方向から見て、所定の長方形から切欠空間８７を切り欠いた形状と見なすこともできる。このためチップ基体７３Ｂは、Ｙ方向に関して、端子パッド領域８４等がある部分の長さＬＹ１が、該端子パッド領域８４等が無い部分、すなわち素子駆動領域８２のみの部分における長さＬＹ２よりも、長くなっている。

また以下では、説明の都合上、チップ基体７３ＢのＸ方向に関する各部の長さをそれぞれ定義する。具体的には、チップ基体７３Ｂの全長でもある素子駆動領域８２の長さＬ１、付加領域８３の長さＬ２、及び付加領域８３のＸ方向側において切り欠かれたような部分、すなわち切欠空間８７の長さＬ３をそれぞれ定義する。ここで長さＬ３は、長さＬ２と同様に、長さＬ１の約半分となっているが、該長さＬ２よりも僅かに長くなっている。また長さＬ２及びＬ３の加算値は、長さＬ１と同等となる。また以下では、Ｘ方向に関し、端子パッド領域８４の長さＬ４、第１位置マーク領域８５の長さＬ５、及び第２位置マーク領域８６の長さＬ６をそれぞれ定義する。この長さＬ４、Ｌ５及びＬ６の加算値は、長さＬ２と同等となる。

このように発光素子チップ７３のチップ基体７３Ｂは、Ｚ方向側から見て長方形では無く、Ｘ方向に沿った長辺のうち一方が、クランク状に屈曲した形状、すなわち折れ線状に形成されている。またチップ基体７３Ｂでは、素子駆動領域８２に対し－Ｙ方向側へ突出した位置に、端子パッド領域８４、第１位置マーク領域８５及び第２位置マーク領域８６がそれぞれ設けられている。

［１－５．発光素子チップの製造］
次に、発光素子チップ７３の製造について説明する。発光素子チップ７３は、周知の半導体チップや集積回路等と同様、シリコン等でなる半導体ウェハを基に製造される。この半導体ウェハには、図１１にその一部を抜き出して示すように、周知の露光技術やエッチング技術等を利用して、多数の発光素子チップ７３が配置された状態で製造される。

このとき半導体ウェハでは、２個の発光素子チップ７３（例えば発光素子チップ７３Ｊ及び７３Ｋ）を１組とし、その一方（例えば発光素子チップ７３Ｋ）を他方（例えば発光素子チップ７３Ｊ）に対してＸＹ平面内で半回転させ、一方の付加領域８３を他方の切欠空間８７に入り込ませた外形となるように配置される。すなわち１組を構成する２個の発光素子チップ７３（以下これを発光素子チップ組７３Ｓと呼ぶ）は、互いの付加領域８３同士を概ねＸ方向に沿って並べた状態で配置されており、また互いの凹凸を嵌め合わせた状態となっている。このため半導体ウェハでは、発光素子チップ組７３Ｓの外形が概ね長方形状となる。

また半導体ウェハでは、複数の発光素子チップ組７３Ｓが、Ｘ方向に関して周期ＰＸ毎に並び、且つＹ方向に関して周期ＰＹ毎に並ぶよう、間隔ｄ１を隔てながら、格子状に配置されている。このため半導体ウェハでは、各発光素子チップ組７３Ｓの境界が、Ｘ方向に沿った直線状のＸ境界線ＢＸ及びＹ方向に沿った直線状のＹ境界線ＢＹにより表される。その一方で半導体ウェハでは、各発光素子チップ組７３Ｓにおいて、２個の発光素子チップ７３同士の境界が、クランク状に屈曲された、すなわち折れ線状の屈曲境界線ＢＥ１により表される。

この半導体ウェハは、まず周知の露光技術やエッチング技術等が用いられることにより、シフトレジスタ３３Ｒ（図４）のフリップフロップＦＦやゲート駆動回路ＧＤ、並びに各回路パターン等が形成される。また半導体ウェハは、特許文献１に開示されている手法によって発光サイリスタＬＴ等が形成されたエピタキシャルフィルム７３Ｆがチップ基体７３Ｂに取り付けられ、両者の端子同士がフォトリソグラフィー法により配線される。すなわち発光素子チップ７３は、発光素子及び駆動素子を何れも有する複合チップとなる。

次に半導体ウェハは、周知のダイシング技術により、各発光素子チップ７３が個片化される。具体的に半導体ウェハは、例えば周知のブレードダイシングによりＸ境界線ＢＸ及びＹ境界線ＢＹに沿って分離され、また周知のディープドライエッチング法やレーザーダイシング法等により屈曲境界線ＢＥ１に沿って折れ線状に分離される。

この屈曲境界線ＢＥ１は、２箇所の屈曲箇所において、折れ線状ではなく曲線状に、すなわち丸みを帯びた状態で、曲げられている。このため各発光素子チップ７３は、図１０における－Ｙ方向側の辺における屈曲箇所である屈曲点８８及び８９の近傍において、折れ線状ではなく曲線状に、すなわち丸め加工が施されたような形状に形成される。

［１－６．プリントヘッドにおける発光動作］
次に、プリントヘッド３３における発光動作について、図１２のタイミングチャートを参照しながら説明する。ここでは、図４の場合と同様、８個の発光駆動回路ＬＤＣ１～ＬＤＣ８に着目し、これらをそれぞれ発光させる場合を想定する。

制御部３（図４）は、画像形成装置１（図１）に電源が投入されると、予備動作として、プリントヘッド３３におけるシフトレジスタ３３Ｒのリセット処理を行う。このリセット処理において、制御部３の駆動制御回路５０は、シリアルデータ信号ＳＩをローレベルとして供給しながら、クロック信号ＳＣＫにシフトレジスタ３３Ｒの段数、すなわちフリップフロップＦＦの数と同数（この場合は８個）のクロックパルスを生成する。これによりプリントヘッド３３では、シフトレジスタ３３Ｒにおける各フリップフロップＦＦの出力信号ＳＱ１～ＳＱ８が全てローレベルとなる。

一方、制御部３の駆動制御回路５０は、上位装置から画像データの印刷命令等を取得した場合、所定の時刻ｔ１（図１２）においてシリアルデータ信号ＳＩをローレベルからハイレベルに立ち上げ、その後の時刻ｔ２においてクロック信号ＳＣＫに比較的短いパルス幅の第１パルスＣＰ１を発生させる。このクロック信号ＳＣＫがハイレベルに立ち上がると、シフトレジスタ３３Ｒの初段であるフリップフロップＦＦ１は、シリアルデータ信号ＳＩを取り込み、これより僅かに遅いタイミングで出力信号ＳＱ１をハイレベルに立ち上げる。また駆動制御回路５０は、時刻ｔ２よりも後の時刻ｔ３において、シリアルデータ信号ＳＩをハイレベルからローレベルに立ち下げる。

このように出力信号ＳＱ１がハイレベルに立ち上がると、ゲート駆動回路ＧＤ（図４及び図６）は、上述したように出力端子Ｇから出力される出力信号ＳＧ１をハイレベルとし、また出力端子Ｋを該出力端子Ｇから電気的に切り離す。これにより発光サイリスタＬＴ１は、ゲート端子の電位が上昇する。

続いて駆動制御回路５０は、時刻ｔ４（図１２）において、外部から供給される駆動指令信号ＤＲＶ ＯＮ－Ｐ信号がハイレベルになり、これに応じてデータ端子５０Ｄをローレベルとする。これにより発光サイリスタＬＴ１は、ゲート端子及びカソード端子の間に電位差が生じるため、両者の間にトリガ電流が流れてターンオン（点灯）し、発光状態となる。

この時刻ｔ４から所定の発光期間ＴＤ１が経過した時刻ｔ５において、駆動制御回路５０は、外部から供給される駆動指令信号ＤＲＶ ＯＮ－Ｐ信号がローレベルになり、これに応じてデータ端子５０Ｄをハイレベルとする。これにより発光サイリスタＬＴ１は、アノード端子及びカソード端子の間における電位差がほぼ０［Ｖ］となるため、両者の間に電流が流れなくなってターンオフ（消灯）し、非発光状態となる。

ここで、発光サイリスタＬＴにおける発光量、すなわち出射される光の強度は、主にアノード端子及びカソード端子の間に流れる電流の大きさに起因する。このため画像形成装置１では、制御部３の駆動制御回路５０（図４）として定電流特性を有する駆動回路を採用することにより、データ端子５０Ｄに流れる電流Ｉｏｕｔの大きさをほぼ一定に維持することができる。この場合、例えば各発光サイリスタＬＴにおいて、アノード端子及びカソード端子の間における電位差に多少のばらつきがあったとしても、流れる駆動電流の大きさをほぼ一定に揃えることができるので、発光量をほぼ一定に揃えることができる。

また駆動制御回路５０は、データ端子５０Ｄを時刻ｔ４においてローレベルに立ち下げ、且つ時刻ｔ５においてハイレベルに立ち上げたことにより、発光駆動回路ＬＤＣ１の発光サイリスタＬＴ１を発光させた。このため駆動制御回路５０は、仮に時刻ｔ４及びｔ５において、データ端子５０Ｄをハイレベルのままとした場合、発光駆動回路ＬＤＣ１の発光サイリスタＬＴ１を発光させないようにすること、すなわち非発光状態を維持することができる。このように駆動制御回路５０は、データ端子５０Ｄをハイレベル又はローレベルに切り替えることにより、発光駆動回路ＬＤＣ１の発光サイリスタＬＴ１を発光させるか否かを制御することができる。

やがて駆動制御回路５０は、時刻ｔ６において、クロック信号ＳＣＫが再び立ち上がる。このときシリアルデータ信号ＳＩはローレベルになっているため、フリップフロップＦＦ１は、この時刻ｔ６から僅かに遅いタイミングで、出力信号Ｑ１をローレベルに立ち下げる。一方、次段のフリップフロップＦＦ２は、時刻ｔ６において入力端子Ｄにハイレベルの出力信号Ｑ１が入力されていたため、出力信号Ｑ２をハイレベルに立ち上げる。

続いて駆動制御回路５０は、時刻ｔ７において、時刻ｔ４と同様に、外部から供給される駆動指令信号ＤＲＶ ＯＮ－Ｐ信号がハイレベルになり、これに応じてデータ端子５０Ｄをローレベルとする。これにより発光サイリスタＬＴ２は、ゲート端子及びカソード端子の間に電位差が生じるため、両者の間にトリガ電流が流れてターンオン（点灯）し、発光状態となる。

この時刻ｔ７から所定の発光期間ＴＤ２が経過した時刻ｔ８において、駆動制御回路５０は、時刻ｔ５と同様に、外部から供給される駆動指令信号ＤＲＶ ＯＮ－Ｐ信号がローレベルになり、これに応じてデータ端子５０Ｄをハイレベルとする。これにより発光サイリスタＬＴ２は、アノード端子及びカソード端子の間における電位差がほぼ０［Ｖ］となるため、両者の間に電流が流れなくなってターンオフ（消灯）し、非発光状態となる。

このようにプリントヘッド３３（図４）では、シリアルデータ信号ＳＩが時刻ｔ１から時刻ｔ３までの短い間のみハイレベルとなるため、クロック信号ＳＣＫ（図１２）が立ち上がるごとに、各フリップフロップＦＦ１～ＦＦ８の各出力信号ＳＱ１～ＳＱ８を順次切り替えながら、何れか１つのみを一時的にハイレベルとし、他をローレベルとする。

このためプリントヘッド３３では、駆動制御回路５０におけるデータ端子５０Ｄの電位がローレベルであれば、各出力信号ＳＱ１～ＳＱ８とそれぞれ対応する各発光サイリスタＬＴ１～ＬＴ８のうち、該出力信号ＳＱがハイレベルとなっている発光サイリスタＬＴのみを、択一的に発光させることができる。

かかる構成により、プリントヘッド３３では、発光サイリスタＬＴをターンオン（発光）させる場合、該発光サイリスタＬＴにおけるゲート・カソード間のＰＮ接合部に対し、順方向にバイアスさせるような電位差を与えてゲート電流を供給させれば良い。またプリントヘッド３３では、該発光サイリスタＬＴを非発光状態のままとする場合、ゲート・カソード間の電位差を順方向電圧以下としておけば良いため、この電位差をゼロとし、或いは逆方向へ電圧を印加することもできる。

またプリントヘッド３３では、フリップフロップＦＦの出力信号ＳＱがローレベルである場合、ゲート駆動回路ＧＤの等価回路６０（図６（Ｂ））において、アナログスイッチ６４がオン状態となり、ＰＭＯＳトランジスタ６２及び６３が何れもオフとなる。このためプリントヘッド３３では、発光サイリスタＬＴのゲート・カソード間に電圧が印加されず、ゲート電流が発生しないため、該発光サイリスタＬＴをオフ状態（非発光状態）に維持することができる。

なおプリントヘッド３３では、各発光サイリスタＬＴ（ＬＴ１、ＬＴ２、…）の発光時間ＴＤ（ＴＤ１、ＴＤ２、…）を統一しても良く、或いは互いに相違させても良い。例えばプリントヘッド３３では、各発光サイリスタＬＴの発光効率がばらついていた場合、それぞれの発光効率に応じて発光時間ＴＤを調整することにより、各発光サイリスタＬＴから一定の露光エネルギーを得られるように制御することもできる。

［１－７．発光サイリスタのターンオン動作］
次に、発光サイリスタＬＴにおけるターンオン動作について、詳細に説明する。図１３（Ａ）は、図５（Ａ）と対応する回路図であり、発光サイリスタＬＴのみを表している。この発光サイリスタＬＴでは、アノード・カソード間電圧Ｖａ、ゲート・カソード間電圧Ｖｇｋ、アノード端子に流れるアノード電流Ｉａ、ゲート端子に流れるゲート電流Ｉｇをそれぞれ定義する。

また図１３（Ｂ）は、図５（Ｄ）と同様、発光サイリスタＬＴを等価回路５６により表した回路図である。この図１３（Ｂ）では、発光サイリスタＬＴのアノード端子、カソード端子及びゲート端子に相当する各端子を、それぞれ単にアノード端子（Ａ）、カソード端子（Ｋ）及びゲート端子（Ｇ）と呼ぶ。このうちアノード端子は、図示しない電源回路から所定の電源電圧ＶＤＤが印加されている。またカソード端子は、駆動制御回路５０（図４）のデータ端子５０Ｄに相当する駆動回路（図示せず）のデータ端子Ｄと接続されている。

この等価回路５６では、図１３（Ａ）において定義した各電圧及び電流に加えて、発光サイリスタＬＴにおけるアノード・カソード間の電圧に相当する電圧Ｖａｇ及びＮＰＮトランジスタ５８のベース端子に流れるベース電流Ｉｂを定義する。また等価回路５６では、発光サイリスタＬＴのカソード端子に相当するＮＰＮトランジスタ５８のエミッタ端子に流れるカソード電流Ｉｋを定義する。

ここで、発光サイリスタＬＴがターンオン（点灯）する過程に着目するものとし、図１３（Ｂ）の等価回路５６においてゲート端子がハイレベルである場合について検討する。またこのとき、データ端子Ｄがローレベルであるものとする。

この場合、等価回路５６では、ゲート端子からカソード端子へ向けて流れるゲート電流Ｉｇが発生する。このゲート電流Ｉｇは、発光サイリスタＬＴ（図１３（Ａ））におけるゲート・カソード間のＰＮ接合部分、すなわち等価回路５６（図１３（Ｂ））におけるＮＰＮトランジスタ５８のエミッタ・ベース間を、順方向電流として流れることになる。

図１３（Ｂ）の等価回路５６において、ゲート電流Ｉｇは、ＮＰＮトランジスタ５８のベース電流Ｉｂに相当するものである。このためＮＰＮトランジスタ５８は、このベース電流Ｉｂが流れることにより、オン状態への移行を開始し、コレクタ端子にコレクタ電流を発生させる。等価回路５６では、このコレクタ電流がＰＮＰトランジスタ５７のベース電流となるため、該ＰＮＰトランジスタ５７もオン状態へ移行する。このとき生じたコレクタ電流は、ＮＰＮトランジスタ５８のベース電流Ｉｂを増強し、該ＮＰＮトランジスタ５８のオン状態への移行を加速させることになる。

一方、等価回路５６では、ＰＮＰトランジスタ５７が完全にオン状態へ移行した後に、該ＰＮＰトランジスタ５７のコレクタ・エミッタ間電圧、すなわち発光サイリスタＬＴにおけるアノード・カソード間の電圧Ｖａｇが低下し、ゲート端子電位が上昇する。ここで等価回路５６では、このゲート端子電位が、図示しない駆動回路におけるデータ端子Ｄのハイレベル電圧以上になると、該データ端子Ｄから発光サイリスタＬＴのゲート端子へ流れるゲート電流Ｉｇをほぼ０［Ａ］とすることができる。この結果、発光サイリスタＬＴは、アノード電流Ｉａとほぼ等しい大きさのカソード電流Ｉｋがカソード端子に流れることになり、完全にオン状態、すなわち発光状態となる。

ここで、発光サイリスタＬＴにおけるカソード電流Ｉｋ（図１３（Ｂ））とアノード・カソード間電圧Ｖａ（図１３（Ａ））との関係をグラフ化すると、図１３（Ｃ）に示すような特性曲線Ｕ１として表すことができる。図１３（Ｃ）において、座標（０，０）である原点は、発光サイリスタＬＴが消灯している状態を表しており、カソード電流Ｉｋがほぼ０［Ａ］となっている。

発光サイリスタＬＴがターンオンを開始すると、等価回路５６では、カソード電流Ｉｋが増加していき、やがて電流Ｉｋｐとなる。これと共に等価回路５６では、カソード端子の電位が低下するため、アノード・カソード間電圧Ｖａが上昇していき、やがて電圧Ｖａｐに到達する。またこのときの座標（Ｉｋｐ，Ｖａｐ）により表される特性曲線Ｕ１上の点を、特性点Ｕ１ｐとする。すなわち特性曲線Ｕ１は、矢印ｗｕ１として示したように、発光サイリスタＬＴがターンオンを開始した原点（０，０）から、比較的急峻な傾斜角度の曲線を描きながら、座標（Ｉｋｐ，Ｖａｐ）の特性点Ｕ１ｐに到達する。

等価回路５６は、アノード端子及びカソード端子の間に電圧Ｖａｐが印加されると、ゲート電流Ｉｇが流れる。このゲート電流Ｉｇは、ＮＰＮトランジスタ５８のベース電流Ｉｂに等しい大きさとなる。また、図１３（Ｃ）においてアノード・カソード間電圧Ｖａが電圧Ｖａｐとなる特性点Ｕ１ｐは、カソード電流Ｉｋ軸方向に関し、オフ領域ＲＡとオン遷移領域ＲＢとの境界に相当する。このオフ領域ＲＡは、発光サイリスタＬＴが非発光状態となっている領域である。またオン遷移領域ＲＢは、発光サイリスタＬＴが非発光状態から発光状態へ遷移している領域である。

続いて等価回路５６では、カソード電流Ｉｋが電流Ｉｋｐから増加して電流Ｉｋｖとなる一方、アノード・カソード間電圧Ｖａが低下して電圧Ｖａｖとなる。また、このとき座標（Ｉｋｖ，Ｖａｖ）により表される特性曲線Ｕ１上の点を特性点Ｕ１ｖとする。この特性点Ｕ１ｖは、カソード電流Ｉｋ軸方向に関し、オン遷移領域ＲＢとオン領域ＲＣとの境界に相当する。このオン領域ＲＣは、発光サイリスタＬＴが発光状態となっている領域である。このとき等価回路５６では、ゲート電流Ｉｇがほぼ０［Ａ］まで低下しており、図示しない駆動回路のデータ端子Ｄを発光サイリスタＬＴのゲート端子から切り離した場合と実質的に同等の状態となっている。

やがて等価回路５６では、矢印ｗｕ２として示したように、カソード電流Ｉｋが電流Ｉｋｖからさらに増加して電流Ｉｋｅになり、アノード・カソード間電圧Ｖａが再び上昇に転じて電圧Ｖａｅとなる。また、このとき座標（Ｉｋｅ，Ｖａｅ）により表される特性曲線Ｕ１上の点を特性点Ｕ１ｅとする。この特性点Ｕ１ｅは、発光サイリスタＬＴを発光駆動させる場合における最終的な動作点となっている。このとき発光サイリスタＬＴでは、図示しない駆動回路から供給される駆動電流（図４における電流Ｉｏｕｔに相当する）に等しい電流Ｉｋｅが流れており、所定の光強度で発光する。

また図１３（Ｄ）は、図１３（Ｃ）と対応しており、発光サイリスタＬＴにおけるカソード電流Ｉｋとゲート電流Ｉｇとの関係をグラフ化した特性曲線Ｕ２を表している。等価回路５６では、発光サイリスタＬＴがターンオンを開始すると、カソード電流Ｉｋが増加していくと共に、ゲート電流Ｉｇも増加していく。

やがて等価回路５６では、カソード電流Ｉｋが電流Ｉｋｐとなったときにゲート電流Ｉｇが電流Ｉｇｐとなった後、カソード電流Ｉｋが増加し続ける一方でゲート電流Ｉｇが減少していく。このため特性曲線Ｕ２は、カソード電流Ｉｋが電流Ｉｋｐとなりゲート電流Ｉｇが電流Ｉｇｐとなったときの特性点Ｕ２ｐがピークとなるような曲線を描いている。

このように発光サイリスタＬＴは、ターンオン動作において、カソード電流Ｉｋについては単調に増加させるものの、アノード・カソード間電圧Ｖａについては上昇及び低下を交互に行い、ゲート電流Ｉｇについては増加させた後減少させるようになっている。

［１－８．効果等］
以上の構成において、第１の実施の形態による画像形成装置１のプリントヘッド３３に取り付けられる発光素子チップ７３（図１０）は、素子駆動領域８２の－Ｙ方向側において、Ｘ方向に関する約半分の範囲に付加領域８３を設ける一方、残り半分の範囲に切欠空間８７を設けた。その上でプリントヘッド３３では、プリント配線板７２の照射方向側に、複数の発光素子チップ７３を左右方向に沿って１列に整列した状態で取り付けた（図７、図８及び図９）。

この発光素子チップ７３を製造する場合、半導体ウェハでは、図１２に示したように、２個の発光素子チップ７３を１組の発光素子チップ組７３Ｓとして、互いの付加領域８３を相手方の切欠空間８７に嵌め込むように配置した。これにより発光素子チップ７３は、特許文献１の図１１等に示されているように長方形状に構成される場合と比較して、同等の機能及び数量でなる発光サイリスタＬＴ等を配置しながら、その面積を削減することができる。この結果、発光素子チップ７３は、１枚の半導体ウェハから製造可能な数量（いわゆる取れ高）を増加させることができ、その製造効率を高めることができる。

これを他の観点から見ると、発光素子チップ７３は、付加領域８３におけるＸ方向に沿った長さを、発光素子チップ７３の全長に対して約半分とし、詳細には半分よりも僅かに短くした。このため発光素子チップ７３は、図１１に示したように、２個の発光素子チップ７３でなる発光素子チップ組７３Ｓにおいて、外形を長方形状としながら、屈曲境界線ＢＥ１に沿ってディープドライエッチング法等によるダイシング処理が行われることにより、２個の発光素子チップ７３を何れも過不足なく形成できる。

また発光素子チップ７３（図１０及び図１１）は、付加領域８３と切欠空間８７との境界部分において、屈曲境界線ＢＥ１（図１１）の屈曲箇所に丸みを持たせることにより、屈曲点８８を曲線状に形成した。これにより発光素子チップ７３は、該屈曲点８８を折れ線状に形成した場合と比較して強度を高めることができ、応力が集中することによる破損を未然に防止できる。

ここで、本実施の形態によるプリントヘッド３３との比較用に、図９と対応する図１４（Ａ）に示すように、仮想的なプリントヘッド１３３を想定する。このプリントヘッド１３３は、例えば特開平８－２１６４４８号公報の図１０等に開示された構成と類似したものである。

この仮想的なプリントヘッド１３３は、プリント配線板７２（図７、図８及び図９）と対応するプリント配線板１７２を有しており、その照射方向側の表面に複数の発光素子チップ１７３が取り付けられている。図１０と対応する図１４（Ｂ）に示すように、発光素子チップ１７３は、本実施の形態による発光素子チップ７３と対応するものであるが、その構成が相違している。

具体的に発光素子チップ１７３は、全体としてＸ方向に長くＹ方向に短い長方形状となっており、本実施の形態による発光素子チップ７３（図１０）のような付加領域８３や切欠空間８７を有していない。この発光素子チップ１７３の表面には、素子駆動領域１８２、第１端子パッド領域１８４及び第２端子パッド領域１８５が設けられている。このうち素子駆動領域１８２は、本実施の形態における素子駆動領域８２と対応するものであり、発光素子群９１及び駆動回路群９２にそれぞれ相当する発光素子群１９１及び駆動回路群１９２を有している。この素子駆動領域１８２におけるＸ方向に沿った長さＬ１１、すなわち発光素子群１９１及び駆動回路群１９２におけるＸ方向に沿った長さＬ１１は、素子駆動領域８２における長さＬ１と同等となっている。

第１端子パッド領域１８４及び第２端子パッド領域１８５は、本実施の形態における端子パッド領域８４と対応するものであり、複数の端子パッド９４と対応する複数の端子パッド１９４が、２箇所の領域に分けて配置されている。第１端子パッド領域１８４及び第２端子パッド領域１８５は、それぞれＸ方向に沿った長さが長さＬ１２及び長さＬ１３となっている。

この発光素子チップ１７３は、特許文献１の図１１等に開示された構成と比較して、何も配置されていない部分、すなわち無駄な部分が少ないため、本実施の形態による発光素子チップ７３の場合と同様、半導体ウェハから製造する場合の数量（取れ高）を増加させることができる。

しかしながら、この発光素子チップ１７３では、発光素子群１９１のＸ方向側及び－Ｘ方向側にそれぞれ第１端子パッド領域１８４及び第２端子パッド領域１８５が設けられている。このためプリント配線板１７２では、図１４（Ａ）に示したように、複数の発光素子チップ１７３を前後方向（いわゆる副走査方向）に沿って２列に分けて交互に、すなわちいわゆる千鳥状に配置することにより、各発光素子群１９１を左右方向、すなわち主走査方向に関して隙間無く配置している。

すなわちプリントヘッド１３３では、２列に分けて交互に配置された発光素子チップ１７３が、それぞれの発光素子群１９１を２本の仮想的な基準線Ｎ１１及びＮ１２に交互に合わせるようにして、千鳥状に配置される。説明の都合上、以下では発光素子群１８１が基準線Ｎ１１に沿った複数の発光素子チップ１７３を第１群と呼び、また発光素子群１９１が基準線Ｎ１２に沿った複数の発光素子チップ１７３を第２群と呼ぶ。

プリントヘッド１３３では、発光素子チップ１７３における製造上の制約やプリント配線板１７２に対する取付工程の制約等により、２本の基準線Ｎ１１及びＮ１２が前後方向に沿ってある程度の長さでなる距離ＤＮだけ離れている。すなわちプリントヘッド１３３では、発光素子チップ１７３を前後方向に２列に分けて配置する必要があるため、１列に配置する場合と比較して、プリント配線板１７２の前後長が大幅に長くなってしまう。この結果、プリントヘッド１３３は、その前後長が比較的長くなり、画像形成装置全体の大型化を招くおそれがあった。

またプリントヘッド１３３は、例えば感光体ドラム３８（図２）の周側面に主走査方向に沿った直線状の静電潜像を形成する場合、第１群と第２群との間で、各発光素子チップ１７３を発光させるタイミングに時間差を設ける必要が生じ、且つこの時間差を該感光体ドラム３８における周側面の進行速度に合わせる必要がある。このためこのプリントヘッド１３３に対応する制御部等では、第１群と第２群との間で、各発光素子チップ１７３を発光させるタイミングに適切な時間差を生じさせるよう、高精度な制御が必要となる。

さらにプリントヘッド１３３では、基準線Ｎ１１及びＮ１２の間隔である距離ＤＮがある程度の長さとなる。このため該プリントヘッド１３３を制御する制御部等においては、画像データを記憶させているメモリから１ライン分の画像データを読み出して各発光素子チップ１７３へ供給する場合に、該メモリ上のアドレスが互いに離れた複数箇所から各画像データを読み出す必要が生じる。そうすると制御部等では、連続したアドレスからデータを順次読み出して転送するバースト転送を行うことができず、該データの読出に時間を要し、また制御部等における読出処理の負荷も比較的高くなる。

そのうえ発光素子チップ１７３では、駆動回路群１９２が本実施の形態による駆動回路群９２と同様、複数のフリップフロップＦＦ（図４）によるシフトレジスタとして構成されている。このシフトレジスタを構成する各フリップフロップＦＦは、図４に示したように、例えばＸ方向側が下段となっており、Ｘ方向に沿って順次シフトするように、すなわちシフト方向がＸ方向と一致するように、構成されている。

しかしながらプリントヘッド１３３では、基準線Ｎ１１及びＮ１２の間隔である距離ＤＮを極力小さく抑える等の目的で、照射方向側（すなわち紙面の手前側）から見て、第１群の発光素子チップ１７３に対し第２群の発光素子チップ１７３が半回転した姿勢で取り付けられている。すなわちプリントヘッド１３３では、矢印ＡＮ１及びＡＮ２として示すように、第１群と第２群との間で、発光素子チップ１７３におけるシフト方向が互いに反対方向となっている。

これによりプリントヘッド１３３を制御する制御部等においては、例えば第１群の発光素子チップ１７３に対してメモリ上のアドレスと同じ順序で画像データを順次供給できる一方、第２群の発光素子チップ１７３に対してメモリ上のアドレスと反対の順序で画像データを順次供給する必要がある。このためこの制御部等では、第２群の発光素子チップ１７３に供給すべき画像データについては、例えばメモリ上のアドレスを逆順に辿るように順次読み出す、或いはメモリ上から順次読み出した画像データを逆順に並べ替える処理を行う、といった複雑な処理が必要となってしまう。

このように仮想的なプリントヘッド１３３では、発光素子チップ１７３の面積を比較的小さく抑え得る一方で、プリント配線板１７２の前後長を増加させ、また画像データに関する処理を複雑化する等、様々な問題を新たに引き起こしてしまう。

これに対し、本実施の形態による発光素子チップ７３（図１０）が取り付けられたプリントヘッド３３（図７）では、発光素子チップ７３の発光素子群９１が左右方向（すなわち主走査方向）に沿った仮想的な基準線Ｎ２に合わせるように、互いに隙間を形成すること無く、一直線状に配置されている（図９）。

このためプリントヘッド３３を制御する制御部３（図４）等では、画像データを記憶しているメモリから該画像データを読み出す場合に、１ライン分を順次読み出せば良い。すなわち制御部３等では、メモリ上の画像データを離散した複数のアドレスから読み出すことや逆順に読み出すこと、或いはアドレス順に読み出したデータを逆順に並べ替えること等の処理を何ら行う必要が無く、前述したバースト転送を行うこともできる。

また発光素子チップ７３では、基準線Ｎ１１及びＮ１２の間隔である距離ＤＮ（図１４）を小さく抑える、といったことが必要無いため、発光素子群９１をＹ方向の端部に寄せて配置する必要が無く、該発光素子群９１の配置に関する自由度を、発光素子チップ１７３（図１４（Ｂ））の場合よりも高めることができる。例えば発光素子チップ７３では、図１０に示したように、Ｙ方向に関して駆動回路群９２と付加領域８３との間に発光素子群９１を配置した構成を実現できる。

さらにプリントヘッド３３では、発光素子チップ７３を前後方向に関して１列に配置すれば良いため（図９）、プリント配線板７２における前後方向の長さを比較的短く抑えることができ、該プリントヘッド３３の小型化を図ることができる。

そのうえ発光素子チップ７３（図１０）では、付加領域８３に第１位置マーク領域８５及び第２位置マーク領域８６をそれぞれ設け、それぞれに第１位置マーク９５及び第２位置マーク９６を形成した。

プリントヘッド３３は、ダイボンディングによりプリント配線板７２に対し各発光素子チップ７３を取り付ける製造工程において、左右方向に沿った仮想的な基準線Ｎ１に対し、第１位置マーク９５及び第２位置マーク９６を合わせるようにして、各発光素子チップ７３の位置が調整される。これによりプリントヘッド３３では、プリント配線板７２の左右方向そった基準線Ｎ２に合わせて、各発光素子チップ７３の発光素子群９１、すなわち各発光サイリスタＬＴを整列させることができる。

以上の構成によれば、第１の実施の形態による画像形成装置１のプリントヘッド３３は、発光素子チップ７３における素子駆動領域８２の－Ｙ方向側において、Ｘ方向に関する約半分の範囲に付加領域８３を設けて端子パッド９４等を配置する一方、残り半分の範囲に切欠空間８７を設けた。この発光素子チップ７３は、製造時に、半導体ウェハ上において２個を１組の発光素子チップ組７３Ｓとして、互いの付加領域８３を相手方の切欠空間８７に嵌め込むように配置した。これにより発光素子チップ７３は、長方形状に構成される場合よりも面積を削減することができ、１枚の半導体ウェハから製造可能な数量（取れ高）を増加させることができる。

［２．第２の実施の形態］
第２の実施の形態による画像形成装置２０１（図１）は、第１の実施の形態による画像形成装置１と比較して、制御部３及びプリントヘッド３３（図２及び図７）に代わる制御部２０３及びプリントヘッド２３３を有する点において相違するものの、他の点については同様に構成されている。プリントヘッド２３３（図７）は、第１の実施の形態によるプリントヘッド３３と比較して、図９と対応する図１５に示すように、発光素子チップ７３に代わる発光素子チップ２７３を有する点において相違するものの、他の点については同様に構成されている。

［２－１．発光素子チップの構成］
発光素子チップ２７３は、図１０と対応する図１６に示すように、板状のチップ基体２７３Ｂを中心に構成されている。因みにこの第２の実施の形態では、第１の実施の形態におけるエピタキシャルフィルム７３Ｆ（図８、図９及び図１０）が用いられておらず、チップ基体２７３Ｂの表面に発光サイリスタＬＴ等が直接形成されている。

また発光素子チップ２７３における照射方向側の表面であるチップ基体表面２７３ＢＳは、大きく分けて素子駆動領域２８２、第１付加領域２８３及び第２付加領域２８６により構成されている。第１付加領域２８３及び第２付加領域２８６は、何れも素子駆動領域２８２の－Ｙ方向側へ突出したような形状となっている。他の観点から見れば、発光素子チップ２７３では、第１の実施の形態において一体化されていた付加領域８３を、２個に分割して第１付加領域２８３及び第２付加領域２８６としている。

第２付加領域２８６は、Ｘ方向側の端部に位置している。これに伴い、第１付加領域２８３及び第２付加領域２８６の間には、第１切欠空間２８７が形成されている。また第１付加領域２８３における－Ｘ方向側の端部は、素子駆動領域２８２における－Ｘ方向側の端部よりもＸ方向に側離れた位置にある。これにより第１付加領域２８３の－Ｘ方向側には、第２切欠空間２９０が形成されている。換言すれば、発光素子チップ２７３は、素子駆動領域２８２の－Ｘ方向側において、２箇所が－Ｙ方向へ突出したような形状、若しくは２箇所が素子駆動領域２８２側へ凹んだような形状となっている。他の観点から見れば、発光素子チップ２７３では、第１の実施の形態において一体化されていた切欠空間８７を、２個に分割して第１切欠空間２８７及び第２切欠空間２９０としている。

素子駆動領域２８２は、第１の実施の形態における発光素子群９１及び駆動回路群９２（図１０）に相当する発光素子群２９１及び駆動回路群２９２が設けられ、さらに第１の実施の形態と同様のマイクロビア列９３が設けられている。

第１付加領域２８３は、端子パッド領域２８４及び第１位置マーク領域２８５により構成されている。端子パッド領域２８４は、第１の実施の形態における端子パッド領域８４と同様、５個の端子パッド９４が設けられている。第１位置マーク領域２８５は、第１の実施の形態における第１位置マーク領域８５と同様、第１位置マーク９５が設けられている。第２付加領域２８６は、第１の実施の形態における第２位置マーク領域８６に相当しており、第２位置マーク９６が設けられている。

また以下では、第１の実施の形態と同様に、チップ基体２７３ＢのＸ方向に関する各部の長さをそれぞれ定義する。チップ基体２７３Ｂの全長を、第１の実施の形態と同様に長さＬ１と定義し、第１付加領域２８３の長さＬ２２及び第２付加領域２８６の長さＬ２３をそれぞれ定義する。また第１切欠空間２８７の長さＬ２４及び第２切欠空間２９０の長さＬ２５もそれぞれ定義する。さらに、第１の実施の形態と同様に、端子パッド領域２８４の長さＬ４及び第１位置マーク領域２８５の長さＬ５もそれぞれ定義する。

ここで、第１付加領域２８３の長さＬ２２は、第１切欠空間２８７の長さＬ２４と概ね同等であるものの、詳細には該長さＬ２４よりも僅かに短くなっている。また第２付加領域２８６の長さＬ２３は、第２切欠空間２９０の長さＬ２５と概ね同等であるものの、詳細には該長さＬ２５よりも僅かに短くなっている。さらに発光素子チップ２７３では、第１付加領域２８３の長さＬ２２及び第２付加領域２８６の長さＬ２３を加算した値が、第１切欠空間２８７の長さＬ２４及び第２切欠空間２９０の長さＬ２５を加算した値と概ね同等であるものの、詳細には僅かに短くなっている。すなわち発光素子チップ２７３では、Ｘ方向に関して、長さＬ２２及び長さＬ２３の加算値が、該発光素子チップ２７３の全長である長さＬ１の半分以下となっている。

このように発光素子チップ２７３のチップ基体２７３Ｂは、Ｘ方向に沿った長辺のうち一方が、第１の実施の形態と異なる形状に屈曲した折れ線状に形成されている。またチップ基体２７３Ｂでは、素子駆動領域２８２に対し－Ｙ方向側に突出した位置に、端子パッド領域２８４及び第１位置マーク領域２８５でなる第１付加領域２８３と、第２付加領域２８６とがそれぞれ設けられている。

因みにプリントヘッド２３３では、第１の実施の形態と同様、各発光素子チップ２７３における第１位置マーク９５及び第２位置マーク９６の双方が、主走査方向である左右方向に沿った仮想的な基準線Ｎ２１（図１５）上に配置される。これによりプリントヘッド２３３では、プリント配線板７２に対し、各発光素子チップ２７３の発光サイリスタＬＴを、左右方向と平行に、且つ前後方向の位置を揃えて一直線状に整列された状態、すなわち左右方向に沿った仮想的な基準線Ｎ２２に合わせた状態とすることができる。

［２－２．発光素子チップの製造］
次に、発光素子チップ２７３の製造について説明する。発光素子チップ２７３は、第１の実施の形態による発光素子チップ７３と類似した手法により製造される。すなわち発光素子チップ２７３は、図１１と対応する図１７に示すように、２個の発光素子チップ２７３（例えば発光素子チップ２７３Ｊ及び２７３Ｋ）を１組として（以下これを発光素子チップ組２７３Ｓと呼ぶ）、半導体ウェハ上に複数配置される。

このとき半導体ウェハでは、発光素子チップ組２７３Ｓを構成する発光素子チップ２７３の一方（例えば発光素子チップ２７３Ｋとする）を他方（例えば発光素子チップ２７３Ｊとする）に対してＸＹ平面内で半回転させた外形とする。これに加えて半導体ウェハでは、一方の第１付加領域２８３を他方の第１切欠空間２８７に嵌め込むと共に、一方の第２付加領域２８６を他方の第２切欠空間２９０に嵌め込むようにして、長方形状の領域内に配置される。すなわち発光素子チップ組２７３Ｓの各発光素子チップ２７３は、双方の第１付加領域２８３及び第２付加領域２８６を、何れも概ねＸ方向に沿って並べた状態で配置されている。

また半導体ウェハでは、やはり第１の実施の形態と同様、複数の発光素子チップ組２７３Ｓが、Ｘ方向に関して周期ＰＸ毎に並び、且つＹ方向に関して周期ＰＹ毎に並ぶよう、間隔ｄ１を隔てながら、格子状に配置されている。また半導体ウェハでは、各発光素子チップ組２７３Ｓにおいて、２個の発光素子チップ２７３同士の境界が、クランク状に屈曲された折れ線状の屈曲境界線ＢＥ２により表される。

この半導体ウェハは、周知の露光技術やエッチング技術等が用いられることにより、発光素子群２９１及び駆動回路群２９２の各素子等が形成された後、周知のダイシング技術により、各発光素子チップ７３が個片化される。具体的に半導体ウェハは、例えば周知のブレードダイシングによりＸ境界線ＢＸ及びＹ境界線ＢＹに沿って分離され、また周知のディープドライエッチング法やレーザーダイシング法等により屈曲境界線ＢＥ２に沿って折れ線状に分離される。

この屈曲境界線ＢＥ２は、６箇所の屈曲箇所において、第１の実施の形態と同様、折れ線状ではなく曲線状に、すなわち丸みを帯びた状態で、曲げられている。このため各発光素子チップ２７３は、図１６における－Ｙ方向側の辺における屈曲箇所である屈曲点２８８及び２８９の近傍において、折れ線状ではなく曲線状に形成される。

［２－３．プリントヘッドの回路構成及び基本動作］
次に、プリントヘッド２３３の回路構成に関し、図４と対応する図１８を参照しながら説明する。プリントヘッド２３３は、第１の実施の形態と同様の複数の発光サイリスタＬＴ（ＬＴ１、ＬＴ２、…）を有するものの、フリップフロップＦＦやゲート駆動回路ＧＤを有していない。プリントヘッド２３３は、これらに代えて自己走査サイリスタＳＴ（ＳＴ１、ＳＴ２、…）、ダイオードＫＤ（ＫＤ１、ＫＤ２、…）及び抵抗ＫＲ（ＫＲ１、ＫＲ２、…）を有している。

このうち自己走査サイリスタＳＴは、発光サイリスタＬＴと基本的な構成や基本的な動作が同等であるものの、発光機能が必要でないため、例えば上層を金属膜で被覆する等の手法によって遮光されている。また説明の都合上、以下では、１個ずつの発光サイリスタＬＴ、自己走査サイリスタＳＴ、ダイオードＫＤ及び抵抗ＫＲの組合せにより構成される回路を発光駆動回路ＬＤＳ（ＬＤＳ１、ＬＤＳ２、…）とも呼ぶ。さらに以下では、プリントヘッド２３３の自己走査サイリスタＳＴ、ダイオードＫＤ及び抵抗ＫＲにより構成される回路をシフトレジスタ２３３Ｒと呼ぶ。このシフトレジスタ２３３Ｒは、第１の実施の形態におけるシフトレジスタ３３Ｒ（図４）と対応するものである。

一方、制御部２０３には、プリントヘッド２３３の各発光駆動回路ＬＤＳを駆動制御する駆動制御回路２５０及びクロック駆動回路２６０が設けられている。駆動制御回路２５０は、第１の実施の形態における駆動制御回路５０と一部同様に構成されており、外部からＤＲＶ ＯＮ－Ｐ信号の供給を受け、これを反転させた電位をデータ端子２５０Ｄに印加する。このデータ端子２５０Ｄは、プリントヘッド２３３側の端子２３３Ｄと接続されており、第１の実施の形態と同様、発光サイリスタＬＴのカソード電流が流入する端子となっている（詳しくは後述する）。

クロック駆動回路２６０は、端子ＣＫ１Ｒ、端子ＣＫ１Ｃ、端子ＣＫ２Ｒ及び端子ＣＫ２Ｃといった４個の端子を有しており、それぞれスリーステート出力を備えたバッファ回路（図示せず）に接続されている。すなわちこのバッファ回路は、ＣＭＯＳ出力駆動部を備えた回路であり、出力状態として、ハイレベル及びローレベルに加えて、ハイインピーダンス（Ｈｉ－Ｚ）出力状態を有している。

端子ＣＫ１Ｒ及び端子ＣＫ１Ｃは、それぞれ抵抗Ｒ１Ａ及びコンデンサＣ１Ａの一端と接続されている。抵抗Ｒ１Ａ及びコンデンサＣ１Ａの他端は、互いに接続され、さらに端子ＣＫ１に接続されている。これと同様に、端子ＣＫ２Ｒ及び端子ＣＫ２Ｃは、それぞれ抵抗Ｒ２Ａ及びコンデンサＣ２Ａの一端と接続されている。抵抗Ｒ２Ａ及びコンデンサＣ２Ａの他端は、互いに接続され、さらに端子ＣＫ２に接続されている。

この端子ＣＫ１及びＣＫ２は、それぞれプリントヘッド２３３側の端子２３３ＣＫ１及び２３３ＣＫ２と接続されている。制御部２０３は、シフトレジスタ２３３Ｒを動作させるための２種類のクロック信号ＳＣＫ１及びＳＣＫ２を生成し、それぞれを端子ＣＫ１及びＣＫ２から端子２３３ＣＫ１及び２３３ＣＫ２へ供給するようになっている（詳しくは後述する）。

一方、プリントヘッド２３３では、端子２３３ＣＫ１及び２３３ＣＫ２並びに端子２３３Ｄが、発光駆動回路ＬＤＳと接続されている。このうち端子２３３Ｄは、各発光サイリスタＬＴのカソード端子とそれぞれ接続されている。各発光サイリスタＬＴのアノード端子には、図示しない電源回路から電源電圧ＶＤＤがそれぞれ供給される。

各自己走査サイリスタＳＴのアノード端子には、図示しない電源回路から電源電圧ＶＤＤがそれぞれ供給される。奇数番目の自己走査サイリスタＳＴ（ＳＴ１、ＳＴ３、…）のカソード端子は、抵抗Ｒ１Ｂを介して端子２３３ＣＫ１と接続されている。また偶数番目の自己走査サイリスタＳＴ（ＳＴ２、ＳＴ４、…）のカソード端子は、抵抗Ｒ２Ｂを介して端子２３３ＣＫ２と接続されている。また各発光サイリスタＬＴのゲート端子は、シフトレジスタ２３３Ｒの端子２３３ＲＱ（ＲＱ１、ＲＱ２、…）とそれぞれ接続されている。

各自己走査サイリスタＳＴのゲート端子は、それぞれ抵抗ＫＲを介してグランドに接続されると共に、各ダイオードＫＤのカソード端子及び端子２３３ＲＱとそれぞれ接続されている。各ダイオードＫＤのアノード端子は、前段の発光駆動回路ＬＤＳにおけるダイオードＫＤのカソード端子等と接続されている。ただし初段の発光駆動回路ＬＤＳ１におけるダイオードＫＤ１のアノード端子は、抵抗Ｒ２Ｂを介して端子２３３ＣＫ２と接続されている。

ここで、プリントヘッド２３３の各発光駆動回路ＬＤＳにおける基本的な動作について説明する。制御部２０３の駆動制御回路２５０は、第１の実施の形態における駆動制御回路５０と同様、外部から供給される駆動指令信号ＤＲＶ ＯＮ－Ｐ信号がローレベルになると、データ端子２５０Ｄをハイレベルとし、発光サイリスタＬＴのカソード端子を電源電圧ＶＤＤとほぼ等しい電位とする。

そうすると発光駆動回路ＬＤＳでは、発光サイリスタＬＴにおけるアノード・カソード端子間の電位差がほぼ０［Ｖ］となり、いわゆるゲート電流が発生しないため、駆動制御回路２５０のデータ端子２５０Ｄに流れ込む電流Ｉｏｕｔもほぼ０［Ａ］となる。この結果、発光駆動回路ＬＤＳでは、発光サイリスタＬＴが発光しない（すなわち消灯した）非発光状態となる。

一方、駆動制御回路２５０は、駆動指令信号ＤＲＶ ＯＮ－Ｐ信号（図示せず）がハイレベルになると、データ端子２５０Ｄがローレベルとなり、電源電圧ＶＤＤとの間に十分な電位差を生じる。これにより発光駆動回路ＬＤＳでは、発光サイリスタＬＴにおけるアノード・カソード端子間に十分な電位差が生じる。

この状態において発光駆動回路ＬＤＳは、発光サイリスタＬＴのゲート端子、すなわちシフトレジスタ２３３Ｒの端子２３３ＲＱがハイレベルであれば、該発光サイリスタＬＴのゲート端子にトリガ電流が生じ、該発光サイリスタＬＴが発光した（すなわちターンオンした）発光状態となる。

因みに発光駆動回路ＬＤＳでは、第１の実施の形態と同様、このとき発光サイリスタＬＴのカソード端子に流れる電流が、駆動制御回路２５０のデータ端子２５０Ｄに流入する電流Ｉｏｕｔとなる。このため発光サイリスタＬＴは、この電流Ｉｏｕｔの大きさに応じた発光量で発光することになる。

［２－４．プリントヘッドにおける発光動作］
次に、プリントヘッド２３３における発光動作について、図１２と対応する図１９に示すタイミングチャートを参照しながら説明する。ここでは、第１の実施の形態と同様、８個の発光駆動回路ＬＤＳ１～ＬＤＳ８に着目し、これらをそれぞれ発光させる場合を想定する。

まずクロック駆動回路２６０は、４個の端子ＣＫ１Ｒ、端子ＣＫ１Ｃ、端子ＣＫ２Ｒ及び端子ＣＫ２Ｃから、４種類の信号をそれぞれ出力する。これらの信号は、初期状態において、何れもハイレベルとなっている。

制御部２０３の端子ＣＫ１から出力されるクロック信号ＳＣＫ１は、端子ＣＫ１Ｒから出力され抵抗Ｒ１Ａを通過した信号と、端子ＣＫ１Ｃから出力されコンデンサＣ１Ａを介した信号とを基に生成されるため、この初期状態においてハイレベルとなる。これと同様に、制御部２０３の端子ＣＫ２から出力されるクロック信号ＳＣＫ２も、初期状態においてハイレベルとなる。

これによりプリントヘッド２３３では、奇数番目の自己走査サイリスタＳＴ及び偶数番目の自己走査サイリスタＳＴの双方において、カソード端子がハイレベルとなり、発光サイリスタＬＴが非発光状態（すなわちオフ状態）となる。

次にクロック駆動回路２６０は、時刻ｔ１１において、端子ＣＫ１Ｒをローレベルに立ち下げる。これにより制御部２０３では、端子ＣＫ１ＣからコンデンサＣ１Ａ及び抵抗Ｒ１Ａを介して端子ＣＫ１Ｒへ向かう充電電流が発生し、該コンデンサＣ１Ａを徐々に充電して、その両端の電位差を上昇させていく。これに応じて端子ＣＫ１の電位は、部分ｗ１のように下降していく。

その後、クロック駆動回路２６０は、時刻ｔ１２において端子ＣＫ１Ｃをローレベルに立ち下げると共に、端子ＣＫ１Ｒをハイインピーダンス状態とする。因みに図１９では、このハイインピーダンス状態であることを、中電位の破線として示している。そうすると端子ＣＫ１では、コンデンサＣ１Ａの充電電圧に起因して、部分ｗ２のようにアンダーシュートが生じる。

またこのときクロック駆動回路２６０のスリーステート出力バッファ回路（図示せず）では、寄生ダイオードが形成されており、上述したアンダーシュートの発生によりこの寄生ダイオードに電流が流れる。これにより端子ＣＫ１では、負電圧がレベルクランプされ、アンダーシュート波形における極小部の電圧がほぼ－０．６［Ｖ］程度に止まる。その後、コンデンサＣ１Ａは、自己放電により両端の電位差が減少していく。これにより端子ＣＫ１では、部分ｗ２のアンダーシュートが時間の経過と共に解消していく。

このように端子ＣＫ１に部分ｗ２のようなアンダーシュートが生じると、自己走査サイリスタＳＴ１では、アノード・カソード間に比較的大きな電圧が印加される。このとき端子ＣＫ２は、ハイレベルのままであるため、ダイオードＫＤ１を介して自己走査サイリスタＳＴ１のゲート・カソード間に電流を生じさせる。これにより自己走査サイリスタＳＴ１は、この電流をトリガ電流として、ターンオンする。この自己走査サイリスタＳＴ１は、端子ＣＫ１の電位がハイレベルになるまで、ターンオンした状態（すなわちオン状態）を維持する。

次にクロック駆動回路２６０は、時刻ｔ１３において端子ＣＫ１Ｃをハイインピーダンス状態とし、且つ端子ＣＫ１Ｒをローレベルに立ち下げる。これにより端子ＣＫ１の電位は、グランドの電位とほぼ等しくなる。

その後、駆動制御回路２５０では、時刻ｔ１４においてＤＲＶ ＯＮ－Ｐ信号がハイレベルに切り替えられることにより、データ端子２５０Ｄがローレベルに遷移する。このとき自己走査サイリスタＳＴ１は、オン状態を継続しており、カソード・ゲート間に順電圧相当の電位差を生じている。このため自己走査サイリスタＳＴ１では、ゲート端子の電位がカソード端子の電位よりも上昇している。

自己走査サイリスタＳＴ１及び発光サイリスタＬＴ１は、互いのゲート端子同士が接続されている。このため発光サイリスタＬＴは、ゲート端子の電位が自己走査サイリスタＳＴのゲート端子と同等となり、ゲート・カソード間に電流を発生させ、これをトリガ電流としてターンオンし、発光状態（すなわちオン状態）となる。この発光サイリスタＬＴの発光状態は、後の時刻ｔ１６において、駆動制御回路２５０に供給されるＤＲＶ ＯＮ－Ｐ信号がローレベルに立ち下げられてデータ端子２５０Ｄがハイレベルに遷移するまで継続する。

やがてクロック駆動回路２６０は、時刻ｔ１５において、端子ＣＫ２Ｒをローレベルに立ち下げる。これにより制御部２０３では、時刻ｔ１１において端子ＣＫ１に関して生じた各端子の電位の変化と同様の変化を、端子ＣＫ２に関する各端子について、それぞれ生じさせることになる。具体的に制御部２０３では、コンデンサＣ２Ａが徐々に充電され、その両端の電位差を上昇させていく。これに応じて端子ＣＫ２の電位は、部分ｗ３のように下降していく。

その後、クロック駆動回路２６０は、時刻ｔ１７において端子ＣＫ２Ｃをローレベルに立ち下げると共に、端子ＣＫ２Ｒをハイインピーダンス状態とする。そうすると端子ＣＫ２では、時刻ｔ１２における端子ＣＫ１の場合と同様に、コンデンサＣ２Ａの充電電圧に起因して、部分ｗ４のようにアンダーシュートが生じ、極小部の電圧がほぼ－０．６［Ｖ］程度に止まった後、時間の経過と共に解消されていく。

このように端子ＣＫ２に部分ｗ４のようなアンダーシュートが生じると、自己走査サイリスタＳＴ２では、アノード・カソード間に比較的大きな電圧が印加される。このとき、端子ＣＫ２は、ハイレベルのままである。また自己走査サイリスタＳＴ１は、オン状態を継続しており、ゲート端子の電位がハイレベルのままとなっている。これにより自己走査サイリスタＳＴ１は、ダイオードＫＤ２を介して自己走査サイリスタＳＴ２のゲート・カソード間に電流を生じさせ、この電流をトリガ電流としてターンオンさせる。この自己走査サイリスタＳＴ２は、端子ＣＫ２の電位がハイレベルになるまで、ターンオンした状態（すなわちオン状態）を維持する。

次にクロック駆動回路２６０は、時刻ｔ１８において端子ＣＫ２Ｃをハイインピーダンス状態とし、且つ端子ＣＫ２Ｒをローレベルに立ち下げる。これにより端子ＣＫ２の電位は、グランドの電位とほぼ等しくなる。またクロック駆動回路２６０は、この時刻ｔ１８において、端子ＣＫ１Ｒ及び端子ＣＫ１Ｃを、初期状態と同様にハイレベルに立ち上げる。これにより端子ＣＫ１の電位は、ハイレベルとなる。この結果、自己走査サイリスタＳＴ１は、ターンオフされる。

さらに駆動制御回路２５０は、時刻ｔ１９において、ＤＲＶ ＯＮ－Ｐ信号がハイレベルに切り替えられることにより、データ端子２５０Ｄがローレベルに遷移する。このとき自己走査サイリスタＳＴ２は、オン状態を継続しており、カソード・ゲート間に順電圧相当の電位差を生じている。このため自己走査サイリスタＳＴ２では、ゲート端子の電位がカソード端子の電位よりも上昇している。

自己走査サイリスタＳＴ２及び発光サイリスタＬＴ２は、互いのゲート端子同士が接続されている。このため発光サイリスタＬＴ２は、ゲート端子の電位が自己走査サイリスタＳＴ２のゲート端子と同等となり、ゲート・カソード間に電流を発生させ、これをトリガ電流としてターンオンし、発光状態（すなわちオン状態）となる。この発光サイリスタＬＴ２の発光状態は、後の時刻ｔ２１において、駆動制御回路２５０に供給されるＤＲＶ ＯＮ－Ｐ信号がローレベルに立ち下げられてデータ端子２５０Ｄがハイレベルに遷移するまで継続する。

その後、クロック駆動回路２６０は、時刻ｔ２０において、端子ＣＫ１Ｒをローレベルに立ち下げる。これにより制御部２０３では、時刻ｔ１１において生じた各端子の電位の変化と同様の変化を、それぞれ生じさせることになる。具体的に制御部２０３では、コンデンサＣ１Ａを徐々に充電され、その両端の電位差を上昇させていく。これに応じて端子ＣＫ１の電位は、部分ｗ５のように下降していく。

その後、クロック駆動回路２６０は、時刻ｔ２２において端子ＣＫ１Ｃをローレベルに立ち下げると共に、端子ＣＫ１Ｒをハイインピーダンス状態とする。そうすると端子ＣＫ１では、時刻ｔ１２と同様に、コンデンサＣ１Ａの充電電圧に起因して、部分ｗ６のようにアンダーシュートが生じ、極小部の電圧がほぼ－０．６［Ｖ］程度に止めた後、時間の経過と共に解消されていく。

このように端子ＣＫ１に部分ｗ２のようなアンダーシュートが生じると、自己走査サイリスタＳＴ３では、アノード・カソード間に比較的大きな電圧が印加される。このとき端子ＣＫ２は、ハイレベルのままであるため、ダイオードＫＤ３を介して自己走査サイリスタＳＴ３のゲート・カソード間に電流を生じさせる。これにより自己走査サイリスタＳＴ３は、この電流をトリガ電流として、ターンオンする。この自己走査サイリスタＳＴ３は、端子ＣＫ１の電位がハイレベルになるまで、ターンオンした状態（すなわちオン状態）を維持する。

次にクロック駆動回路２６０は、時刻ｔ２３において端子ＣＫ１Ｃをハイインピーダンス状態とし、且つ端子ＣＫ１Ｒをローレベルに立ち下げる。これにより端子ＣＫ１の電位は、グランドの電位とほぼ等しくなる。またクロック駆動回路２６０は、この時刻ｔ２３において、端子ＣＫ２Ｒ及び端子ＣＫ２Ｃを、初期状態と同様にハイレベルに立ち上げる。これにより端子ＣＫ２の電位は、ハイレベルとなる。この結果、自己走査サイリスタＳＴ２は、ターンオフされる。

このように制御部２０３は、クロック駆動回路２６０により端子ＣＫ１及びＣＫ２の電位を時間の経過と共に変化させることにより、互いに位相が異なる２種類のクロック信号ＳＣＫ１及びＳＣＫ２を生成してプリントヘッド２３３に供給する。プリントヘッド２３３では、クロック信号ＳＣＫ１が奇数番目の自己走査サイリスタＳＴに供給され、クロック信号ＳＣＫ２が偶数番目の自己走査サイリスタＳＴに供給されることにより、各自己走査サイリスタＳＴを順次、すなわち自己走査サイリスタＳＴ１、ＳＴ２、ＳＴ３、…の順序でターンオンさせること（オン状態にすること）ができる。

自己走査サイリスタＳＴにおけるゲート端子の電位は、オン状態であればハイレベルとなり、オフ状態であればグランド電位とほぼ等しいローレベルとなる。また各自己走査サイリスタＳＴのゲート端子は、シフトレジスタ２３３Ｒにおける各端子２３３ＲＱと接続されている。

このためプリントヘッド２３３では、シフトレジスタ２３３Ｒの各端子２３３ＲＱから出力される出力信号ＳＲＱ（ＳＲＱ１、ＳＲＱ２、…）を、第１の実施の形態における各フリップフロップＦＦからの出力信号ＳＱ（図４、図１２）と同様に、順次、一時的にハイレベルに切り替わるよう、変化させることができる。これによりプリントヘッド２３３は、第１の実施の形態と同様に、シフトレジスタ２３３Ｒからの出力信号ＳＲＱを点灯命令と見なして、選択された発光サイリスタＬＴを順次点灯させることができる。

［２－５．効果等］
以上の構成において、第２の実施の形態による画像形成装置２０１のプリントヘッド２３３に取り付けられる発光素子チップ２７３（図１６）は、素子駆動領域２８２の－Ｙ方向側において、第１付加領域２８３及び第２付加領域２８６を設けると共に第１切欠空間２８７及び第２切欠空間２９０を形成した。

この発光素子チップ２７３を製造する場合、半導体ウェハでは、図１７に示したように、２個の発光素子チップ２７３を１組の発光素子チップ組２７３Ｓとして、互いの第１付加領域２８３を相手方の第１切欠空間２８７に嵌め込むと共に、互いの第２付加領域２８６を相手方の第２切欠空間２９０に嵌め込むように配置した。これにより発光素子チップ２７３は、第１の実施の形態と同様に、特許文献１の図１１等に示されているように長方形状に構成される場合と比較して、同等の機能及び数量でなる発光サイリスタＬＴ等を配置しながら、その面積を削減することができる。この結果、発光素子チップ２７３は、やはり第１の実施の形態と同様、１枚の半導体ウェハから製造可能な数量（取れ高）を増加させることができる。

また発光素子チップ２７３（図１６）は、第２付加領域２８６をチップ基体２７３ＢにおけるＸ方向側の端部近傍に配置した。このためプリントヘッド２３３では、複数の発光素子チップ２７３をプリント配線板７２上に左右方向に沿って整列配置する場合に、互いに隣接する発光素子チップ２７３同士の間で、第１位置マーク９５と第２位置マーク９６とを、第１の実施の形態よりも格段に近接させることができる。

これによりプリントヘッド２３３では、その製造過程において、作業者若しくはダイスボンディング装置が、互いに隣接する発光素子チップ２７３の第１位置マーク９５及び第２位置マーク９６を撮像装置により拡大して撮像しながらそれぞれの位置を調整する場合に、両者を撮像範囲内に収めたまま、その拡大率を格段に高めることができる。

すなわち第１の実施の形態によるプリントヘッド３３では、互いに隣接する発光素子チップ７３同士の間で第１位置マーク９５及び第２位置マーク９６を同時に撮像する場合、図９に示した撮像範囲枠ＦＰ１のように、撮像範囲を比較的広げなければならない。このためプリントヘッド３３では、その拡大率が比較的低くなり、画像上で第１位置マーク９５等を高解像度で位置検出することができず、位置精度の確保が困難であった。

これに対し第２の実施の形態によるプリントヘッド２３３では、図１６に示す撮像範囲枠ＦＰ２のように、撮像範囲を比較的狭めることができる。この場合、プリントヘッド２３３では、拡大率を高めることができるので、画像上で第１位置マーク９５等を鮮明に表示でき、各発光素子チップ２７３の位置精度を容易に高めることができる。

ところで発光素子チップ２７３は、半導体ウェハからダイシング等により個別に分離された場合や、プリント配線板７２上に移動される場合、コレットと呼ばれる治具により運搬される。図２０に模式的な－Ｘ方向の側面図を示すように、コレット３００は、吸引機構３０１によりチップ基体表面２７３ＢＳ側からＺ方向へ空気を吸引すると共に、該チップ基体表面２７３ＢＳにおけるＹ方向側及び－Ｙ方向側それぞれの端部（すなわち稜線）を傾斜面３０２及び３０３にそれぞれ当接させた状態で吸着し、運搬する。このためコレット３００は、チップ基体表面２７３ＢＳと直接接触することによる発光サイリスタＬＴ等の損傷を未然に防止することができる。

ここで、上述した第１の実施の形態による発光素子チップ７３（図１０）は、－Ｙ方向側においてＸ方向側の約半分が切り欠かれた形状であった。これによりコレット３００は、傾斜面３０３を、発光素子チップ７３におけるＸ方向側の約半分の範囲に対し当接させることできないため、該発光素子チップ７３を安定的に吸着できない可能性、例えば図１０における時計回りに回転させてしまう可能性等があった。

これに対し、第２の実施の形態による発光素子チップ２７３（図１６）は、チップ基体表面２７３ＢＳの－Ｙ方向側において、－Ｘ方向側の端部近傍に第１付加領域２８３を配置すると共に、Ｘ方向側の端部に第２付加領域２８６を配置している。このためコレット３００は、傾斜面３０３を、発光素子チップ２７３における－Ｘ方向側の端部近傍及びＸ方向側の端部近傍の双方に対してそれぞれ当接させることができ、該発光素子チップ２７３を安定的に吸着して運搬することができる。

さらにプリントヘッド２３３では、ＣＭＯＳ等を用いることなく、自己走査サイリスタＳＴ、ダイオードＫＤ及び抵抗ＫＲ等により発光駆動回路ＬＤＳを構成した。このため発光素子チップ２７３は、第１の実施の形態のようなエピタキシャルフィルム７３Ｆを貼り付ける必要が無く、モノリシックな半導体として、比較的容易に製造することができ、その製造コストを比較的低廉に抑えることができる。

その他の点においても、第２の実施の形態によるプリントヘッド２３３及び発光素子チップ２７３は、第１の実施の形態によるプリントヘッド３３及び発光素子チップ７３とそれぞれ同様の作用効果を奏し得る。

以上の構成によれば、第２の実施の形態による画像形成装置２０１のプリントヘッド２３３は、発光素子チップ２７３における素子駆動領域２８２の－Ｙ方向側に、第１付加領域２８３及び第２付加領域２８６を設けて端子パッド９４等を配置すると共に、第１切欠空間２８７及び第２切欠空間２９０を形成した。この発光素子チップ２７３は、製造時に、半導体ウェハ上において２個を１組の発光素子チップ組２７３Ｓとして、互いの第１付加領域２８３を相手方の第１切欠空間２８７に嵌め込むと共に、互いの第２付加領域２８６を相手方の第２切欠空間２９０に嵌め込むように配置した。これにより発光素子チップ２７３は、長方形状に構成される場合よりも面積を削減することができ、１枚の半導体ウェハから製造可能な数量（取れ高）を増加させることができる。

［３．第３の実施の形態］
第３の実施の形態による画像形成装置４０１（図１）は、第１の実施の形態による画像形成装置１と比較して、プリントヘッド３３（図２及び図７）に代わるプリントヘッド４３３を有する点において相違するものの、他の点については同様に構成されている。プリントヘッド４３３（図７）は、第１の実施の形態によるプリントヘッド３３と比較して、発光素子チップ７３に代わる発光素子チップ４７３を有する点において相違するものの、他の点については同様に構成されている。

発光素子チップ４７３は、図１０と対応する図２１に示すように、第１の実施の形態による発光素子チップ７３と比較して、第１位置マーク領域８５及び第２位置マーク領域８６に代わる第１位置マーク領域４８５及び第２位置マーク領域４８６を有する点において相違するものの、他の点については同様に構成されている。

第１位置マーク領域４８５及び第２位置マーク領域４８６には、第１の実施の形態と同様の第１位置マーク９５及び第２位置マーク９６がそれぞれ設けられている。ただしこの第３の実施の形態では、第１の実施の形態とは異なり、発光素子群９１の各発光サイリスタＬＴから第１位置マーク９５までのＹ方向に沿った距離である長さＬＹ１１が、第２位置マーク９６までの距離である長さＬＹ１２よりも短くなっている。因みに第１位置マーク９５及び第２位置マーク９６における位置は、２本の直線の交点が基準となっている。

プリントヘッド４３３では、図９と対応する図２２に示すように、その製造時に、プリント配線板７２上において、所定の撮像画像上で左右方向に沿った仮想的な基準線Ｎ４１に対し、第１位置マーク９５及び第２位置マーク９６を合わせるように、各発光素子チップ４７３の位置や傾き等が調整される。これによりプリントヘッド４３３では、前後方向に関して、各発光素子群９１の左端が仮想的な基準線Ｎ４２上に位置する一方、該発光素子群９１の右端が該基準線Ｎ４２よりも前側にある仮想的な基準線Ｎ４３上に位置している。この結果、プリントヘッド４３３では、各発光素子チップ４７３における発光素子群９１の整列方向を、左右方向に対して傾斜させること、詳細にはＸ方向側（図２１）の発光サイリスタＬＴがより前側に位置するように配置することができる。

ところで、第１の実施の形態によるプリントヘッド３３では、上述したように、制御部３（図４）の駆動制御回路５０により、クロック信号ＳＣＫに従って、複数の発光サイリスタＬＴがＸ方向に沿って順次点灯するよう制御する（図１２）。このためプリントヘッド３３では、クロック信号ＳＣＫの周期が比較的長い場合等に、１個の発光素子チップ４７３において初段の発光サイリスタＬＴが発光してから最終段の発光サイリスタＬＴが発光するまでにある程度の時間を要し、その間に、回転する感光体ドラム３８の周側面がある程度進行してしまう。

この場合、プリントヘッド３３では、例えば左右方向に沿った直線を描くように発光素子チップ７３の各発光サイリスタＬＴを順次発光させたとしても、感光体ドラム３８の周側面には、左右方向に対して傾斜した直線の静電潜像が形成される恐れがあった。

これに対し、第３の実施の形態によるプリントヘッド４３３では、各発光素子チップ４７３における発光素子群９１の整列方向を左右方向に対して傾斜させており、初段の発光サイリスタＬＴよりも最終段の発光サイリスタＬＴを前側に位置させている（図２２）。

特にプリントヘッド４３３では、発光素子チップ４７３における発光素子群９１の整列方向、すなわち左右方向に対する傾斜角度を、クロック信号ＳＣＫの周期、発光サイリスタＬＴの配列方向に沿った配置間隔、及び感光体ドラム３８（図２）の周側面における走行速度に応じて適切に設定した。具体的には、互いに隣接する発光サイリスタＬＴ同士の間における前後方向に沿った距離を、クロック信号ＳＣＫにおける１周期の時間に感光体ドラム３８の周側面が走行する距離と一致させるようにした。

これにより制御部３は、画像データを走査方向に沿ってプリントヘッド４３３へ順次供給するだけで、感光体ドラム３８の周側面に対し、走査方向である左右方向に沿った静電潜像を形成することができる。この結果、画像形成装置４０１では、用紙Ｐに対し高品質な画像を形成（すなわち印刷）することができる。

また発光素子チップ４７３は、Ｘ方向と平行に発光素子群９１を配置しているため、Ｘ方向に対し発光素子群９１を傾斜させる場合と比較して、Ｙ方向の長さを短く抑えることができる。すなわち発光素子チップ４７３は、半導体ウェハから製造可能な数を減少させることなく、効率良く製造することができる。

さらにプリントヘッド４３３では、製造時に用いる撮像画像上で基準線を傾斜させるのではなく、発光素子チップ４７３において第１位置マーク９５及び第２位置マーク９６のＹ方向に関する位置を相違させるようにした（図２１）。このためプリントヘッド４３３では、左右方向に沿った基準線Ｎ４１に各位置マークを合わせるように発光素子チップ４７３の位置や角度等を調整させるだけで、各発光素子チップ４７３の前後方向に関する位置を揃えたまま、発光素子群９１の整列方向を所望の角度に傾斜させることができる。

その他の点においても、第３の実施の形態によるプリントヘッド４３３及び発光素子チップ４７３は、第１の実施の形態によるプリントヘッド３３及び発光素子チップ７３とそれぞれ同様の作用効果を奏し得る。

以上の構成によれば、第３の実施の形態による画像形成装置４０１のプリントヘッド４３３は、発光素子チップ４７３における素子駆動領域８２の－Ｙ方向側において、約半分の範囲に付加領域８３を設けて端子パッド９４等を配置すると共に、残り半分の範囲に切欠空間８７を設けた。また発光素子チップ４７３は、第１位置マーク領域４８５及び第２位置マーク領域４８６において、第１位置マーク９５及び第２位置マーク９６のＹ方向に関する位置を相違させた。これによりプリントヘッド４３３では、左右方向に沿った基準線Ｎ４１に対し発光素子チップ４７３の第１位置マーク９５及び第２位置マーク９６を合わせるだけで、発光素子群９１の整列方向を傾斜させることができ、用紙Ｐに形成する画像の品質を高めることができる。

［４．第４の実施の形態］
第４の実施の形態による画像形成装置５０１（図１）は、第１の実施の形態による画像形成装置１と比較して、プリントヘッド３３（図２及び図７）に代わるプリントヘッド５３３を有する点において相違するものの、他の点については同様に構成されている。プリントヘッド５３３（図７）は、第１の実施の形態によるプリントヘッド３３と比較して、発光素子チップ７３に代わる発光素子チップ５７３を有する点において相違するものの、他の点については同様に構成されている。

発光素子チップ５７３は、図１６と対応する図２３に示すように、第２の実施の形態による発光素子チップ２７３と比較して、第１位置マーク領域２８５及び第２付加領域２８６に代わる第１位置マーク領域５８５及び第２付加領域５８６を有する点において相違するものの、他の点については同様に構成されている。

第１位置マーク領域５８５及び第２付加領域５８６は、第１の実施の形態と同様の第１位置マーク９５及び第２位置マーク９６がそれぞれ設けられている。またこの第４の実施の形態では、第３の実施の形態（図２１）と同様、発光素子群９１の各発光サイリスタＬＴから第１位置マーク９５までのＹ方向に沿った距離である長さＬＹ２１が、第２位置マーク９６まで距離である長さＬＹ２２よりも短くなっている。

プリントヘッド５３３では、図１６及び図２２と対応する図２４に示すように、その製造時に、プリント配線板７２上において、所定の撮像画像上で左右方向に沿った仮想的な基準線Ｎ５１に対し、第１位置マーク９５及び第２位置マーク９６を合わせるように、各発光素子チップ５７３の位置や傾き等が調整される。これによりプリントヘッド５３３では、前後方向に関して、各発光素子群２９１の左端が仮想的な基準線Ｎ５２上に位置する一方、該発光素子群２９１の右端が該基準線Ｎ５２よりも前側にある仮想的な基準線Ｎ５３上に位置している。この結果、プリントヘッド５３３では、第３の実施の形態と同様に、各発光素子チップ５７３における発光素子群９１の整列方向を、左右方向に対して傾斜させることができる。

これによりプリントヘッド５３３は、第３の実施の形態と同様に、画像データを走査方向に沿ってプリントヘッド５３３へ順次供給するだけで、感光体ドラム３８（図２）の周側面に対し、走査方向である左右方向に沿った静電潜像を形成することができる。この結果、画像形成装置５０１では、やはり第３の実施の形態と同様に、用紙Ｐに対し高品質な画像を形成（すなわち印刷）することができる。

その他の点においても、第４の実施の形態によるプリントヘッド５３３及び発光素子チップ５７３は、第２の実施の形態によるプリントヘッド２３３及び発光素子チップ２７３とそれぞれ同様の作用効果を奏し得る。

以上の構成によれば、第４の実施の形態による画像形成装置５０１のプリントヘッド５３３は、発光素子チップ５７３における素子駆動領域２８２の－Ｙ方向側に、第１付加領域２８３及び第２付加領域５８６を設けて端子パッド９４等を配置すると共に、第１切欠空間２８７及び第２切欠空間２９０を形成した。また発光素子チップ５７３は、第１位置マーク９５及び第２位置マーク９６のＹ方向に関する位置を相違させた。これによりプリントヘッド５３３では、左右方向に沿った基準線Ｎ５１に対し発光素子チップ５７３の第１位置マーク９５及び第２位置マーク９６を合わせるだけで、発光素子群９１の整列方向を傾斜させることができ、用紙Ｐに形成する画像の品質を高めることができる。

［５．第５の実施の形態］
第５の実施の形態による画像形成装置６０１（図１）は、第１の実施の形態による画像形成装置１と比較して、プリントヘッド３３（図２及び図７）に代わるプリントヘッド６３３を有する点において相違するものの、他の点については同様に構成されている。

［５－１．プリントヘッドの構成］
図２５（Ａ）及び（Ｂ）に模式的な断面図を示すように、プリントヘッド６３３は、第１の実施の形態によるプリントヘッド３３と一部類似した構成を有している。因みに図２５（Ｂ）は、図７と同様に前後方向に沿った切断面による断面図を表しており、図２５（Ａ）は左右方向に沿った切断面による断面図を表している。

露光装置としてのプリントヘッド６３３は、ホルダ７６に代わるホルダ６７６に対して、プリント配線板６７２が接着剤６７７により取り付けられると共に、ロッドレンズアレイ７９が接着剤６７８により取り付けられている。すなわち第５の実施の形態では、第１の実施の形態におけるベース部材７１並びにクランプ部材７７及び７８が省略され、これに代えて接着剤６７７及び６７８が用いられている。

プリント配線板６７２における照射方向側の表面である取付面６７２Ｓには、例えば２６個のように多数の発光素子チップ６７３が、接着剤６７４により、左右方向に沿って１列に整列された状態で取り付けられている。図２６に示すように、被駆動素子チップとしての発光素子チップ６７３は、第１～第４の実施の形態とは異なり、チップ基体６７３Ｂが直方体状に形成されている。すなわち発光素子チップ６７３の長辺は、クランク状に屈曲しておらず、直線状となっている。

また発光素子チップ６７３には、第１の実施の形態（図８及び図９等）と同様、チップ基体６７３Ｂにおける照射方向側の表面にエピタキシャルフィルム７３Ｆが取り付けられている。このエピタキシャルフィルム７３Ｆには、やはり第１の実施の形態と同様、例えば１９２個のように多数の発光サイリスタＬＴが左右方向に沿って整列した状態で形成されている。

因みにプリント配線板６７２の反照射方向側には、コネクタ６７１が取り付けられている。コネクタ６７１は、画像形成装置６０１（図１）内に設けられた所定の接続ケーブル（図示せず）が接続されることにより、制御部３（図４）とプリントヘッド６３３とを電気的に接続する。

さらに各発光素子チップ６７３には、チップ基体６７３Ｂにおける照射方向側（すなわち下側）の表面であって後側の長辺近傍となる箇所に、１０個の端子パッド６７３Ｐが設けられている。端子パッド６７３Ｐは、全体としてチップ基体６７３Ｂにおける後側の長辺に沿って一列に整列している。また１０個の端子パッド６７３Ｐは、４個、２個及び４個のように３群に分割されており、各群の間にある程度の隙間が形成されている。各端子パッド６７３Ｐは、後述するように、プリント配線板６７２（図２５）との間で、１０本のボンディングワイヤ７５により、それぞれ電気的に接続される。

プリントヘッド６３３は、ホルダ６７６の内側面に当接するスプリング６３１により照射方向へ、すなわち感光体ドラム３８の方向へ付勢され、該ホルダ６７６の照射方向側をスペーサ６３２に当接させている。スペーサ６３２は、上下方向の長さが予め所定の長さに調整されており、照射方向側の端部を感光体ドラム３８の周側面に当接させている。さらにプリントヘッド６３３は、ホルダ６７６に対するロッドレンズアレイ７９の取付位置が適切に調整された上で、接着剤６７８により固定されている。

このためプリントヘッド６３３は、ロッドレンズアレイ７９の各レンズにおける反照射方向側の焦点を各発光サイリスタＬＴに合わせると共に、照射方向側の焦点を感光体ドラム３８の周側面に合わせることができる。すなわちプリントヘッド６３３は、各発光サイリスタＬＴから発散光として出射された光を、ロッドレンズアレイ７９の各レンズにより集光し、感光体ドラム３８の周側面に合焦させることができる。

［５－２．プリント配線板の構成］
図２７に斜視図を示すと共に、図２８（Ａ）及び（Ｂ）に断面図を示すように、配線基板としてのプリント配線板６７２は、全体として左右方向に長く上下方向に短い（すなわち薄い）薄板状に形成されている。このプリント配線板６７２は、一般的なプリント配線板と同様に、基板６８１の表面（例えば照射方向側の面）に配線層６８２及びソルダレジスト層６８３が順次積層された構成となっている。

基板６８１は、第１の実施の形態と同様にガラスエポキシ樹脂となっており、絶縁性を有すると共に、十分な強度を有している。配線層６８２は、例えば銅やアルミニウム等の導電性を有する金属であり、基板６８１の表面に薄膜状に付着している。この配線層６８２は、図４に示したような回路構成に応じた配線パターンを形成している。また配線層６８２には、ボンディングワイヤ７５（図２５）を介して発光素子チップ６７３と電気的に接続するための端子パッド６８４が複数設けられている。

ソルダレジスト層６８３は、絶縁性を有する樹脂で構成されており、プリント配線板６７２の取付面６７２Ｓ（すなわち照射方向側の表面）のうち大部分を覆うことにより、概ね平坦な面を形成し、配線層６８２を保護している。その一方でプリント配線板６７２には、端子パッド６８４及びその近傍部分に、ソルダレジスト層６８３により覆われていない端子パッド露出領域６８５が形成されている。すなわちプリント配線板６７２は、端子パッド露出領域６８５を設けて端子パッド６８４を外部に露出させることにより、該端子パッド６８４にボンディングワイヤ７５（図２５）を電気的に接続し得るようになっている。

ところでプリント配線板６７２では、照射方向側の表面（以下これを取付面とも呼ぶ）に、各発光素子チップ６７３を取り付ける仮想的な領域の輪郭線を表すチップ輪郭線ＣＬ１が複数設定されている。さらにプリント配線板６７２における照射方向側の表面には、各チップ輪郭線ＣＬ１のうち後側、すなわち端子パッド６８４が設けられている側の長辺であり、他のチップ輪郭線ＣＬ１と隣接しない部分と重なる位置に、それぞれ３箇所ずつ、チップ接着領域６８７が形成されている。

チップ接着領域６８７は、プリント配線板６７２における照射方向側の表面から配線層６８２及びソルダレジスト層６８３が省略されることにより、基板６８１の表面を外部に露出させている。これを換言すれば、各チップ接着領域６８７は、ソルダレジスト層６８３が形成された周辺部分に対して、配線層６８２及びソルダレジスト層６８３の厚さに相当する深さだけ窪んだ穴と見なすこともできる。

１箇所のチップ輪郭線ＣＬ１と対応する３箇所のチップ接着領域６８７は、左右方向に沿って１列に整列しており、何れも左右方向に比較的長く、前後方向に短い長方形状となっている。このため各チップ接着領域６８７は、その表面積に深さを乗じた容積でなる直方体状の空間と見なすこともできる。因みに中央のチップ接着領域６８７は、左右両側のチップ接着領域６８７と比較して、左右方向の長さがやや短くなっている。

各チップ接着領域６８７は、前後方向に沿った短辺が、チップ輪郭線ＣＬ１における後側の長辺と交差している。換言すれば、各チップ接着領域６８７は、前側部分をチップ輪郭線ＣＬ１の内部に位置させる一方、後側部分をチップ輪郭線ＣＬ１の外部に位置させている。すなわち各チップ接着領域６８７は、チップ輪郭線ＣＬ１の後辺を横切るような位置に、それぞれ配置されている。

因みに各チップ接着領域６８７は、チップ輪郭線ＣＬ１に合わせて発光素子チップ６７３（図２６）を配置した場合における、各端子パッド６７３Ｐを反照射方向に投影した位置に重なるよう、それぞれの位置や大きさが調整されている。

またプリント配線板６７２には、チップ輪郭線ＣＬ１における後側の長辺近傍のうち、３箇所のチップ接着領域６８７を除いた部分、すなわちチップ接着領域６８７同士の間やその左右両外側に、チップ支持領域６８８が形成されている。チップ支持領域６８８は、プリント配線板６７２の大部分と同様、基板６８１の表面に配線層６８２及びソルダレジスト層６８３が積層されている。このためチップ支持領域６８８の高さ、すなわち基板６８１の表面を基準としたソルダレジスト層６８３の表面までの照射方向に関する距離は、チップ輪郭線ＣＬ１内におけるチップ接着領域６８７以外の部分と同等となっている。

［５－３．プリント配線板に対する発光素子チップの取付］
次に、プリントヘッド６３３（図２５）を製造する場合における、プリント配線板６７２に対する発光素子チップ６７３の取付について説明する。プリント配線板６７２は、図２９に示すダイボンダ７００により、発光素子チップ６７３が１個ずつ位置を合わせながら取り付けられる（ダイボンドされる）ようになっている。

プリント配線板６７２は、ダイボンダ７００に設けられたステージ７１０に予め固定されている。またこのプリント配線板６７２には、既に発光素子チップ６７３Ｊが取り付けられており、該発光素子チップ６７３Ｊに隣接するチップ輪郭線ＣＬ１に新たな発光素子チップ６７３が取り付けられるものとする。

ダイボンダ７００は、図２９（Ａ）に示すように、スタンプコレット７２０により、プリント配線板６７２におけるチップ輪郭線ＣＬ１と対応する３箇所のチップ接着領域６８７に対して、未硬化の接着剤６７４を塗布する。このとき接着剤６７４は、照射方向側の先端部分が、プリント配線板６７２におけるソルダレジスト層６８３の表面（すなわち取付面６７２Ｓ）よりも照射方向側へ突出するように、盛り上がった形状に塗布される。

因みにスタンプコレット７２０は、プリント配線板６７２（図２７）における、チップ輪郭線ＣＬ１に対する３箇所のチップ接着領域６８７の位置に合わせて、接着剤６７４を吐出するノズル等が予め適切な形状に調整されている。また接着剤６７４は、熱硬化型樹脂であり、未硬化の状態において、粘性が十分に高いために塗布された形状を概ね維持することができる。

次にダイボンダ７００は、図２９（Ｂ）に示すように、実装コレット７３０により、半導体ウェハ（図示せず）から新たな発光素子チップ６７３Ｋをピックアップし、これをプリント配線板６７２におけるチップ輪郭線ＣＬ１の照射方向側まで運搬する。このときダイボンダ７００は、所定のカメラによりプリント配線板６７２の表面側を撮像しており、発光素子チップ６７３の照射方向面に設けられている位置マーク（図示せず）の位置を検出して、新たな発光素子チップ６７３Ｋの位置を既存の発光素子チップ６７３Ｊに合わせる。

続いてダイボンダ７００は、実装コレット７３０を反照射方向へ移動することにより、発光素子チップ６７３Ｋを反照射方向へ移動させ、所定の荷重を加えながらプリント配線板６７２の表面である取付面６７２Ｓに押し付けていく。このとき発光素子チップ６７３Ｋは、反照射方向への移動中に、チップ接着領域６８７に塗布されている接着剤６７４を、その底面（すなわち反照射方向の面）とチップ接着領域６８７の底部分（すなわち基板６８１）との間に挟み、押し潰しながら変形させる。

やがてダイボンダ７００は、図２９（Ｃ）に示すように、発光素子チップ６７３Ｋの底面を取付面６７２Ｓに当接させ、チップ輪郭線ＣＬ１に合わせて配置する。ここで接着剤６７４は、チップ接着領域６８７の空間内に収まりきらない場合、その一部を、発光素子チップ６７３Ｋの後側において取付面６７２Ｓよりも照射方向側へ逃がすようにして盛り上げさせる。

これによりプリント配線板６７２は、チップ輪郭線ＣＬ１に合わせて発光素子チップ６７３Ｋが配置され、且つ未硬化の接着剤６７４により仮止めされた状態、すなわち比較的弱い力で固定された状態となる。また発光素子チップ６７３Ｋ（図２６）の底面における後辺近傍は、チップ接着領域６８７において接着剤６７４が硬化しておらず不安定であるものの、チップ支持領域６８８（図２７）により安定的に支持されている。

その後、ダイボンダ７００は、一連の動作を繰り返すことにより、プリント配線板６７２の各チップ輪郭線ＣＬ１（例えば２６箇所）に合わせて、発光素子チップ６７３を順次配置していく。さらにプリント配線板６７２は、図示しない恒温槽へ搬送され、所定の温度（例えば百数十度）に加熱されることにより接着剤６７４を硬化させ、その結果として発光素子チップ６７３が接着される。

次にプリント配線板６７２は、図示しないワイヤボンダにより、発光素子チップ６７３の端子パッド６７３Ｐと該プリント配線板６７２の端子パッド６８４との間でワイヤボンディングが行われる。この結果、プリント配線板６７２は、図３０に斜視図を示すと共に図３１（Ａ）に模式的な断面図を示すように、各端子パッド６７３Ｐ及び各端子パッド６８４の間が、それぞれボンディングワイヤ７５により電気的に接続される。

その後、プリント配線板６７２は、コネクタ６７１（図２５）等の部品が取り付けられた上で、ホルダ６７６（図２５）に対し接着剤６７７によって固定されることにより、プリントヘッド６３３の一部となる。

［５－４．効果等］
ここで、本実施の形態と比較するために、他の構成によるプリント配線板に対し他の手法により発光素子チップ６７３を取り付ける場合について検討する。ここでは、プリント配線板６７２に替えて、チップ接着領域６８７（図２７及び図２８）が省略され、チップ輪郭線ＣＬ１が平坦に形成されたプリント配線板７７２を想定する。

図３２（Ａ）は、プリント配線板７７２の表面に十分な量の接着剤６７４を塗布した上で、発光素子チップ６７３を配置した場合を表している。この場合、発光素子チップ６７３は、その底面が全体的に接着剤６７４によりプリント配線板７７２の表面に接着されているため、ワイヤボンディングが行われる際に発光素子チップ６７３の照射方向面に比較的大きな力が局所的に加えられたとしても、その姿勢を維持できる。

しかしながらこの場合、発光素子チップ６７３の底面から左右方向へはみ出した接着剤６７４が、毛細管現象により該発光素子チップ６７３同士の隙間を照射方向側へ流れ、該発光素子チップ６７３の照射方向面に到達する現象、いわゆる「這い上がり」が発生する恐れがある。この場合、発光素子チップ６７３は、照射方向側の面に到達した接着剤６７４により発光サイリスタＬＴや端子パッド６７３Ｐ等が覆われ、正常に発光し得なくなる恐れがある。

そこで図３２（Ｂ）に示すように、プリント配線板７７２のチップ輪郭線ＣＬ１内に比較的少ない量の接着剤６７４を塗布した上で、発光素子チップ６７３を配置することにより、接着剤６７４の這い上がりを未然に防止することが考えられる。しかしながらこの場合、図３１（Ｂ）に示すように、接着剤６７４の量が少なく、発光素子チップ６７３の底面が中央付近でのみ支持されることに起因し、該発光素子チップ６７３の底面がプリント配線板７７２の表面に対して傾斜する恐れがある。このようなプリント配線板７７２では、法線方向に対して発光サイリスタＬＴの光軸が発光素子チップ６７３毎に傾くため、不良品となる恐れもある。

またこの場合、端子パッド６７３Ｐの反照射方向側において、接着剤６７４が充填されておらず、該発光素子チップ６７３の底面とプリント配線板７７２の表面との間に隙間が生じる場合がある。この場合、プリント配線板７７２では、ワイヤボンダにより発光素子チップ６７３の端子パッド６７３Ｐに反照射方向へ強い力が加えられたときに、該発光素子チップ６７３の傾斜や剥離が生じる恐れもある。

これに対して本実施の形態によるプリントヘッド６３３（図２５）では、プリント配線板６７２（図２７及び図２８）において、チップ輪郭線ＣＬ１の後辺を横切る位置、すなわちその内側及び外側に渡る位置に、配線層６８２及びソルダレジスト層６８３を省略したチップ接着領域６８７を設けた。そのうえでプリントヘッド６３３では、プリント配線板６７２の該チップ接着領域６８７に未硬化の接着剤６７４を塗布して発光素子チップ６７３を取付面６７２Ｓに配置し、該接着剤６７４を硬化させるようにした（図２９）。

このためプリントヘッド６３３では、発光素子チップ６７３に押し潰された接着剤６７４がチップ接着領域６８７の空間内に収まらなかったとしても、該発光素子チップ６７３の後側において取付面６７２Ｓよりも照射方向側へはみ出させることができる。このためプリントヘッド６３３では、発光素子チップ６７３の底面を取付面６７２Ｓから浮き上がらせることや傾かせることを回避でき、両者を当接させた状態で、該発光素子チップ６７３をプリント配線板６７２に接着させることができる（図３０及び図３１（Ａ））。

またプリントヘッド６３３では、チップ輪郭線ＣＬ１の後辺における全ての部分ではなく、一部のみを横切るようにチップ接着領域６８７を形成し、これ以外の部分をチップ支持領域６８８とした（図２７及び図２８）。このためプリントヘッド６３３では、プリント配線板６７２に接着剤６７４が塗布され発光素子チップ６７３が配置されてから（図２９（Ｃ））該接着剤６７４が硬化されるまでの間に、仮に該発光素子チップ６７３の後側に反照射方向へ向かう力が作用したとしても、該発光素子チップ６７３の後側をチップ支持領域６８８により確実に支持できる。

これによりプリントヘッド６３３では、プリント配線板６７２の表面である取付面６７２Ｓに対して各発光素子チップ６７３の表面（照射方向側の面）を傾けることなくほぼ平行に揃えた状態で固定でき、各発光サイリスタＬＴの光軸を取付面６７２Ｓの法線方向に揃えることができる。この結果、プリントヘッド６３３を搭載する画像形成装置６０１では、感光体ドラム３８の周側面に高品質な静電潜像を形成でき、その結果として用紙Ｐに高品質な画像を形成することができる。

さらにプリントヘッド６３３では、発光素子チップ６７３の後面側に相当する箇所、すなわちチップ輪郭線ＣＬ１の後辺を横切る位置にのみ、チップ接着領域６８７を設けた（図２７）。これを換言すれば、プリントヘッド６３３では、発光素子チップ６７３同士が隣接する部分、すなわち各発光素子チップ６７３の左側面や右側面の近傍に、接着剤６７４が塗布されていない。このためプリントヘッド６３３では、プリント配線板６７２に接着剤６７４が塗布され、さらに実装コレット７３０（図２９）によって発光素子チップ６７３がプリント配線板６７２の表面に押し付けられたときに、図３１（Ａ）のような接着剤６７４の這い上がりを確実に回避できる。

これを換言すれば、プリントヘッド６３３では、各チップ接着領域６８７に対して、それぞれの空間からややはみ出す程度の量の接着剤６７４を塗布すれば良い。これによりプリントヘッド６３３では、接着剤６７４の硬化後に、発光素子チップ６７３を取付面６７２Ｓに十分な強度で接着できる。これと共にプリントヘッド６３３では、各チップ接着領域６８７からはみ出した接着剤６７４を後側へ、すなわち他の発光素子チップ６７３が隣接しない方向へ逃がして、這い上がりを確実に阻止できる。

そのうえプリントヘッド６３３では、配置される発光素子チップ６７３における端子パッド６７３Ｐを反照射方向側に投影した箇所に、チップ接着領域６８７を設けた（図２７、図３０及び図３１（Ａ））。このためプリントヘッド６３３では、チップ接着領域６８７に塗布されて硬化した接着剤６７４により端子パッド６７３Ｐの反照射方向側を支えた状態で、該端子パッド６７３Ｐにワイヤボンディングが行われる際に加えられる力を確実に受け止め、ボンディングワイヤ７５を安定的に接合させることができる。

以上の構成によれば、第５の実施の形態による画像形成装置６０１のプリントヘッド６３３では、プリント配線板６７２の取付面６７２Ｓにおけるチップ輪郭線ＣＬ１の後辺を横切る位置に設けたチップ接着領域６８７に未硬化の接着剤６７４が塗布され、発光素子チップ６７３が配置される。プリントヘッド６３３は、発光素子チップ６７３の配置時に押し潰された接着剤６７４を、該発光素子チップ６７３の後面側において照射方向側へはみ出させる。これによりプリントヘッド６３３は、発光素子チップ６７３の底面を取付面６７２Ｓに当接させ、各発光サイリスタＬＴの光軸を該取付面６７２Ｓの法線方向に揃えた姿勢で、接着剤６７４の這い上がりを引き起こすことなく、該発光素子チップ６７３を固定できる。

［６．第６の実施の形態］
第６の実施の形態による画像形成装置８０１（図１）は、第１の実施の形態による画像形成装置１と比較して、プリントヘッド３３（図２及び図７）に代わるプリントヘッド８３３を有する点において相違するものの、他の点については同様に構成されている。

［６－１．プリントヘッドの構成］
プリントヘッド８３３は、第５の実施の形態によるプリントヘッド６３３（図２５）と比較して、プリント配線板６７２、発光素子チップ６７３及び接着剤６７４に代わるプリント配線板８７２、発光素子チップ８７３及び接着剤８７４を有する点において相違するものの、他の点については同様に構成されている。

図２６と対応する図３３に示すように、発光素子チップ８７３は、第２の実施の形態による発光素子チップ２７３（図１５及び図１６）と同様、後辺の一部分が矩形状に切り欠かれたような形状となっている。ただし発光素子チップ８７３では、第２の実施の形態とは異なり、後側に突出した２箇所に分かれて、２群の端子パッド８７３Ｐが配置されている。因みに発光素子チップ８７３は、第１の実施の形態（図８及び図９等）と同様、チップ基体８７３Ｂにおける照射方向側の表面にエピタキシャルフィルム７３Ｆが取り付けられている。

プリント配線板８７２は、第５の実施の形態によるプリント配線板６７２（図２８）と同様、基板６８１の照射方向側に配線層６８２及びソルダレジスト層６８３が順次積層された構成となっている。その一方でプリント配線板８７２は、発光素子チップ８７３の形状や構成に合わせて、プリント配線板６７２と異なる構成を有している。

図２７と対応する図３４に示すように、プリント配線板８７２の表面である取付面８７２Ｓには、チップ輪郭線ＣＬ１に代えて、発光素子チップ８７３の形状に合わせたチップ輪郭線ＣＬ２が複数設定されている。またプリント配線板８７２には、端子パッド６８４、端子パッド露出領域６８５、チップ接着領域６８７及びチップ支持領域６８８に代えて、端子パッド８８４、端子パッド露出領域８８５、チップ接着領域８８７及びチップ支持領域８８８がそれぞれ設けられている。

チップ接着領域８８７は、第５の実施の形態におけるチップ接着領域６８７（図２８）と同様、配線層６８２及びソルダレジスト層６８３が局所的に省略されることにより、基板６８１の表面を外部に露出させている。ただしチップ接着領域８８７は、図３４に示したように、各チップ輪郭線ＣＬ２の後側において後方へ突出した２箇所に合わせて、すなわち取り付けられる発光素子チップ８７３における端子パッド８７３Ｐ（図３３）を反照射方向側に投影した箇所において、チップ輪郭線ＣＬ２の後辺を横切る位置に、それぞれ設けられている。

各チップ接着領域８８７は、第５の実施の形態と同様、チップ輪郭線ＣＬ２の後辺を横切る位置に、すなわち後辺の前側及び後側に渡る範囲に形成されており、その一部を該チップ輪郭線ＣＬ２の後辺よりも後方へはみ出させている。これに加えてチップ接着領域８８７は、チップ輪郭線ＣＬ２における後方へ突出した２箇所に対して、それぞれ左右方向の長さが該チップ輪郭線ＣＬ２よりも大きく（すなわち長く）なっており、左方向及び右方向へそれぞれはみ出している。

また各チップ接着領域８８７同士の間、すなわちチップ輪郭線ＣＬ２の後辺における前方へ凹んだ部分には、チップ支持領域８８８が設けられている。このチップ支持領域８８８は、第５の実施の形態におけるチップ支持領域６８８と同様、基板６８１に配線層６８２及びソルダレジスト層６８３が積層されており、プリント配線板８７２における他の部分と同様に構成されている。

端子パッド８８４は、チップ輪郭線ＣＬ２に実装される発光素子チップ８７３（図３３）における端子パッド８７３Ｐの位置に応じて、該端子パッド８７３Ｐの近傍となる箇所に配置されている。端子パッド露出領域８８５は、複数の端子パッド８８４の配置や数量に合わせて、その形状や大きさが設定されている。

接着剤８７４は、第５の実施の形態による接着剤６７４（熱硬化型樹脂）と異なり、紫外線硬化型樹脂となっている。すなわち接着剤８７４は、塗布時は粘性の高い液状であるものの、所定時間に渡って所定強度の紫外線が照射されることにより硬化する、といった性質を有する。

［６－２．プリント配線板に対する発光素子チップの取付］
ところでプリントヘッド８３３は、その製造工程において、第５の実施の形態と同様、ダイボンダ７００（図２９）により、プリント配線板８７２に発光素子チップ８７３が１個ずつ配置されていく。ただし本実施の形態では、ダイボンダ７００に紫外線光源が設けられている。

ダイボンダ７００は、まず第５の実施の形態と同様に、塗布装置としてのスタンプコレット７２０により、プリント配線板８７２のチップ接着領域８８７に未硬化の接着剤８７４を塗布する（図２９（Ａ））。因みに本実施の形態では、１箇所のチップ輪郭線ＣＬ２に対して２箇所のチップ接着領域８８７が設けられていることに応じて、スタンプコレット７２０に２本のノズルが適切な位置に設けられている。

続いてダイボンダ７００は、搬送装置としての実装コレット７３０により発光素子チップ８７３をピックアップして把持し、これをプリント配線板８７２におけるチップ輪郭線ＣＬ２の照射方向側へ移動させる。続いてダイボンダ７００は、実装コレット７３０により把持している発光素子チップ８７３を、プリント配線板８７２の表面である取付面８７２Ｓに対して遠方から近接させていき、さらに所定の荷重を加えながら押し付ける（図２９（Ｂ））。このときチップ接着領域８８７からはみ出した接着剤８７４は、発光素子チップ８７３における後方へ突出した部分の後側において、照射方向側へ盛り上がる。

さらにダイボンダ７００は、実装コレット７３０により発光素子チップ８７３を取付面８７２Ｓに押し付けた状態のまま、紫外線光源（図示せず）から紫外線を接着剤８７４に照射して硬化させ、発光素子チップ８７３を固定する。

ここでプリント配線板８７２（図３４）は、チップ輪郭線ＣＬ２の後方へ突出した部分において、後側に加えて左側及び右側にも、該チップ輪郭線ＣＬ２の外側にはみ出すようにチップ接着領域８８７が形成されている。そこでダイボンダ７００は、チップ接着領域８８７の後上方に加えて、左上方及び右上方から紫外線を照射することにより、チップ接着領域８８７内において発光素子チップ８７３に覆われた部分についても、紫外線を十分に到達させて接着剤８７４を効率良く硬化させることができる。

この結果、図３５に示すように、プリント配線板８７２には、発光素子チップ８７３が接着剤８７４により固定される。その後、プリント配線板８７２は、第５の実施の形態と同様、図示しないワイヤボンダにより端子パッド８７３Ｐ及び端子パッド８８４の間がボンディングワイヤ７５によって接続された上で、プリントヘッド８３３として組み立てられる。

［６－３．効果等］
以上の構成により、第６の実施の形態による画像形成装置８０１のプリントヘッド８３３は、第５の実施の形態と同様の作用効果を奏し得る。

ところで、仮に熱硬化型樹脂を接着剤として用いてプリント配線板８７２を高温環境下（例えば百数十度）に置いた場合、該プリント配線板８７２及び発光素子チップ８７３が、それぞれの熱膨張率に従って伸びた状態となったまま、接着剤を硬化させることになる。一方、プリントヘッド８３３は、画像形成装置８０１に組み込まれて使用される環境において、各部の発熱等に伴ってその温度が上昇したとしても、数十度程度に過ぎない。このためプリントヘッド８３３では、発光素子チップ８７３が、プリント配線板８７２から熱膨張率の違いによる残留応力を受けて、変形する恐れがある。

特に発光素子チップ８７３に貼り付けられたエピタキシャルフィルム７３Ｆ（図３３）は、伸縮が発生すると格子定数が変化し、これに伴ってバンドギャップが変化してしまう可能性がある。このような場合、発光素子チップ８７３の発光サイリスタＬＴでは、設計通りの特性を得られない恐れがあった。

これに対し、本実施の形態によるプリントヘッド８３３は、接着剤８７４を紫外線硬化型樹脂としたことにより、室温や画像形成装置８０１内の環境下と同等の温度において硬化させることが可能であるため、上述したような問題が発生する可能性を原理的に排除できる。

また図３２や図３１（Ｂ）に示したように、プリント配線板７７２の表面に接着剤を塗布する手法では、一般に、発光素子チップ６７３における高さ方向（すなわち照射方向）に関する位置ずれや傾斜等を抑制する目的で、接着剤の厚さを数［μｍ］程度とする。このため、仮に紫外線硬化型樹脂を接着剤として用いた場合、紫外線が内部まで伝搬し難く、硬化不良を引き起こす恐れがある。

これに対して、本実施の形態によるプリントヘッド８３３では、接着剤８７４が塗布されるチップ接着領域８８７の深さ、すなわちプリント配線板８７２における配線層６８２及びソルダレジスト層６８３（図２８）の厚さの合計値を、十分な長さ、例えば５０［μｍ］以上とすることができる。このためプリントヘッド８３３では、プリント配線板８７２のチップ接着領域８８７に塗布された紫外線硬化型の接着剤８７４に対し、紫外線をその内部にまで容易に伝搬することができる。

またプリントヘッド８３３では、配置される発光素子チップ８７３（すなわちチップ輪郭線ＣＬ２）における後方へ突出した部分に対して、チップ接着領域８８７が後側、左側及び右側の３方向に拡大されている（図３４）。このためプリントヘッド８３３では、その製造時に後上側、左上側及び右上側の３方向から紫外線を照射することにより、チップ接着領域８８７内の接着剤８７４を十分に短い照射時間で硬化でき、高い強度を得ることができる。

以上の構成によれば、第６の実施の形態による画像形成装置８０１のプリントヘッド８３３では、プリント配線板８７２の取付面８７２Ｓにおけるチップ輪郭線ＣＬ２の後辺を横切る位置に設けたチップ接着領域８８７に、紫外線硬化型の接着剤８７４が塗布され、発光素子チップ８７３が配置される。プリントヘッド８３３は、発光素子チップ８７３に押し潰された接着剤８７４を、該発光素子チップ８７３の後面側において照射方向側へはみ出させ、さらに紫外線により硬化させる。これによりプリントヘッド８３３は、発光素子チップ８７３の底面を取付面８７２Ｓに当接させ、各発光サイリスタＬＴの光軸を該取付面８７２Ｓの法線方向に揃えた姿勢で、熱膨張に伴う問題を生じることなく、該発光素子チップ８７３を固定できる。

［７．他の実施の形態］
なお上述した第１の実施の形態においては、発光素子チップ７３（図１０）における素子駆動領域８２の－Ｙ方向側において、－Ｘ方向側の約半分に付加領域８３を設け、その反対側に切欠空間８７を設ける場合について述べた。しかしながら本発明はこれに限らず、例えばＸ方向側の約半分に付加領域８３を設け、その反対側に切欠空間８７を設けても良い。第２～第４の実施の形態についても同様である。

また上述した第１の実施の形態においては、発光素子チップ７３（図１０）の付加領域８３における－Ｘ方向側の端部及びＸ方向側の端部に第１位置マーク領域８５及び第２位置マーク領域８６をそれぞれ配置する場合について述べた。しかしながら本発明はこれに限らず、例えば第２位置マーク領域８６を付加領域８３におけるＸ方向の中央付近等、各位置マーク領域をＸ方向に関する種々の箇所に配置しても良い。また、例えば第２の実施の形態による発光素子チップ２７３（図１６）において、第１付加領域２８３におけるＸ方向側の端部やＸ方向に関する中央付近等、種々の箇所に第１位置マーク領域２８５を配置しても良い。第３及び第４の実施の形態についても同様である。

さらに上述した第１の実施の形態においては、発光素子チップ７３（図１０）の付加領域８３内に第１位置マーク９５及び第２位置マーク９６といった２個の位置マークを設ける場合について述べた。しかしながら本発明はこれに限らず、例えば付加領域８３内に１個又は３個以上の位置マークを設けても良く、或いは該付加領域８３から位置マークを省略しても良い。この場合、例えば発光素子チップ７３の頂点や稜線等を用いて、若しくはこれらと位置マークとを適宜組み合わせて、位置や角度を調整すれば良い。第２～第４の実施の形態についても同様である。

さらに上述した第２の実施の形態においては、発光素子チップ２７３（図１６）に第１付加領域２８３及び第２付加領域２８６といった２箇所の付加領域を設けながら、端子パッド領域２８４を第１付加領域２８３内に１箇所のみ設ける場合について述べた。しかしながら本発明はこれに限らず、例えば図１６と対応する図３６に示す発光素子チップ９７３のように、第１付加領域９８３及び第２付加領域９９３といった２箇所の付加領域を設け、第１端子パッド領域９８４及び第２端子パッド領域９９４といった２箇所の端子パッド領域を設けて、それぞれに端子パッド９４を分配して配置しても良い。この場合、Ｘ方向に関して、第１付加領域９８３の長さＬ３１が第１切欠空間９８７の長さＬ３３よりも短く、また第２付加領域９９３の長さＬ３２が第２切欠空間９９０の長さＬ３４よりも短ければ良い。

さらに上述した第３の実施の形態においては、発光素子チップ４７３（図２１）において発光素子群９１から第１位置マーク９５までのＹ方向に沿った距離である長さＬＹ１１が、第２位置マーク９６まで距離である長さＬＹ１２よりも短くなるよう、第１位置マーク９５及び第２位置マーク９６をそれぞれ配置する場合について述べた。しかしながら本発明はこれに限らず、例えば感光体ドラム３８（図２）が矢印Ｒ１方向へ回転する場合に、長さＬＹ１１（図２１）が長さＬＹ１２（図２２）よりも長くなるよう、第１位置マーク９５及び第２位置マーク９６をそれぞれ配置しても良い。第４の実施の形態についても同様である。

さらに上述した第１の実施の形態においては、第１位置マーク９５及び第２位置マーク９６を、互いに直交する２本の直線により表し、その交点を位置の基準とする場合について述べた（図１０）。しかしながら本発明はこれに限らず、例えば単なる点や「＊」印等、種々の図形や記号、或いは文字等を位置マークとして用いても良い。第２～第４の実施の形態についても同様である。

さらに上述した第３の実施の形態においては、第１位置マーク領域４８５及び第２位置マーク領域４８６に、第１位置マーク９５及び第２位置マーク９６を１個ずつのみ設ける場合について述べた（図２１）。しかしながら本発明はこれに限らず、例えば第１位置マーク領域４８５におけるＹ方向に異なる複数箇所に、第１位置マーク９５をそれぞれ設けても良い。この場合、ダイボンディングにおいて、左右方向に対して発光素子群９１を傾斜させたい角度に応じて何れかの第１位置マーク９５を選択し、これを基準線Ｎ４１（図２２）上に配置するように発光素子チップ４７３の位置や角度を調整すれば良い。これにより、感光体ドラム３８における周側面の走行速度が異なる複数の画像形成装置に対し、１種類の発光素子チップ４７３により対応することができる。第４の実施の形態についても同様である。

さらに上述した第５の実施の形態においては、プリント配線板６７２に設けるチップ接着領域６８７を、配線層６８２及びソルダレジスト層６８３を省略して基板６８１の表面を露出させた構成とする場合について述べた（図２８）。しかしながら本発明はこれに限らず、チップ接着領域６８７を、例えば端子パッド６８４と同様に、配線層６８２を残したままソルダレジスト層６８３を省略し、該配線層６８２の表面を露出させた構成とする等、プリント配線板６７２における種々の部分を省略した構成としても良い。これらの場合、要は、プリント配線板６７２におけるソルダレジスト層６８３の表面（すなわち取付面６７２Ｓ）よりも反照射方向側であって、該表面上に配置された発光素子チップ６７３の反照射方向側に、接着剤６７４を溜め得る空間を形成できれば良い。第６の実施の形態についても同様である。

さらに上述した第５の実施の形態においては、プリント配線板６７２に発光素子チップ６７３が実装された場合に端子パッド６７３Ｐを反照射方向側に投影した箇所に重なるように、チップ接着領域６８７を設ける場合について述べた（図３０）。しかしながら本発明はこれに限らず、発光素子チップ６７３が実装された場合における端子パッド６７３Ｐを反照射方向側に投影した箇所以外にも、チップ接着領域６８７を設けても良い。第６の実施の形態についても同様である。

さらに上述した第５の実施の形態においては、長方形状であり４本の辺を有するチップ輪郭線ＣＬ１のうち１本の辺である後辺の近傍にのみ、チップ接着領域６８７を設ける場合について述べた（図２７）。しかしながら本発明はこれに限らず、例えばチップ輪郭線ＣＬ１における後辺の近傍に加えて、例えば前辺の近傍等、他の辺の近傍にもチップ接着領域６８７を設けても良い。ただし、発光素子チップ６７３同士の隙間における接着剤６７４の這い上がり（図３２（Ａ））を阻止する観点から、左辺及び右辺の近傍を避けるように、すなわち他のチップ輪郭線ＣＬ１が隣接しない辺の近傍にチップ接着領域６８７を設けることが望ましい。第６の実施の形態についても同様である。

さらに上述した第５の実施の形態においては、チップ輪郭線ＣＬ１の後辺近傍のうち、左右方向に関する一部分にのみチップ接着領域６８７を設け、これ以外の部分をチップ支持領域６８８とする場合について述べた。しかしながら本発明はこれに限らず、例えばチップ輪郭線ＣＬ１の後辺近傍のうち、左右方向に関する全部分をチップ接着領域６８７とし、チップ支持領域６８８を省略しても良い。第６の実施の形態についても同様である。

さらに上述した第５の実施の形態においては、チップ接着領域６８７を、照射方向側から見て長方形状に形成する場合について述べた（図２７）。しかしながら本発明はこれに限らず、楕円形状等、他の種々の形状としても良い。第６の実施の形態についても同様である。

さらに上述した第５の実施の形態においては、チップ接着領域６８７の底面を基板６８１の表面とすることにより、該チップ接着領域６８７における深さ、すなわちソルダレジスト層６８３の表面からの反照射方向への距離を、ほぼ一定とする場合について述べた（図２８）。しかしながら本発明はこれに限らず、例えばチップ接着領域６８７内における場所ごとに深さを相違させても良い。第６の実施の形態についても同様である。

さらに上述した第５の実施の形態においては、接着剤６７４を熱硬化型樹脂とする場合について述べた。また第６の実施の形態においては、接着剤８７４を紫外線硬化型樹脂とする場合について述べた。しかしながら本発明はこれに限らず、例えば第５の実施の形態における接着剤６７４を紫外線硬化型樹脂等、他の種々の接着剤としても良く、第６の実施の形態における接着剤８７４を熱硬化型樹脂等、他の種々の接着剤としても良い。

さらに上述した第１の実施の形態においては、発光素子チップ７３に発光サイリスタＬＴを設ける場合について述べた。しかしながら本発明はこれに限らず、例えば発光ダイオード等、他の種々の発光素子を設けても良い。第２～第６の実施の形態についても同様である。

さらに上述した第１の実施の形態においては、発光素子チップ７３（図１０）の発光サイリスタＬＴを発光させることにより感光体ドラム３８（図２）の周側面に静電潜像を形成し、最終的に用紙Ｐ（図１）にトナー画像を転写して画像を形成する場合について述べた。しかしながら本発明はこれに限らず、例えば有機ＥＬ（Electro Luminescence）素子のアレイにより構成された有機ＥＬヘッドを有するプリンタや、整列された発熱抵抗体を有するサーマルプリンタ等、種々の方式により画像を形成する種々のプリンタに搭載されるヘッド部分において、直線状又はマトリクス状に配置された種々の被駆動素子を種々の駆動回路により駆動する場合に適用しても良い。第２～第６の実施の形態についても同様である。

さらに上述した第１の実施の形態においては、ＭＦＰでなる画像形成装置１に本発明を適用する場合について述べた。しかしながら本発明はこれに限らず、例えば複写機やファクシミリ装置等、電子写真方式によりトナー画像を形成して用紙に定着させる機能を有する種々の電子機器に適用しても良い。第２～第６の実施の形態についても同様である。

さらに本発明は、上述した各実施の形態及び他の実施の形態に限定されるものではない。すなわち本発明は、上述した各実施の形態と上述した他の実施の形態の一部又は全部を任意に組み合わせた実施の形態や、一部を抽出した実施の形態にもその適用範囲が及ぶものである。

さらに上述した第１の実施の形態においては、チップ基体としてのチップ基体７３Ｂと、被駆動素子群としての発光素子群９１と、駆動回路群としての駆動回路群９２と、端子パッド領域としての端子パッド領域８４と、端子パッドとしての端子パッド９４とによって被駆動素子チップとしての発光素子チップ７３を構成する場合について述べた。しかしながら本発明はこれに限らず、その他種々の構成でなるチップ基体と、被駆動素子群と、駆動回路群と、端子パッド領域と、複数の端子パッドとによって被駆動素子チップを構成しても良い。

本発明は、例えば電子写真方式によりトナー画像を形成して用紙に定着させることにより印刷するＭＦＰで利用できる。

１、２０１、４０１、５０１、６０１、８０１……画像形成装置、３、２０３……制御部、１６……画像形成ユニット、３３、２３３、４３３、５３３、６３３、８３３……プリントヘッド、３３Ｒ、２３３Ｒ……シフトレジスタ、３８……感光体ドラム、５０、２５０……駆動制御回路、５０ＣＫ……クロック端子、５０Ｄ、２５０Ｄ……データ端子、５０Ｉ……シリアルデータ端子、７１……ベース部材、７２、６７２、８７２……プリント配線板、７３、２７３、４７３、５７３、６７３、８７３……発光素子チップ、７３Ｂ、２７３Ｂ、６７３Ｂ、８７３Ｂ……チップ基体、７３ＢＳ、２７３ＢＳ……チップ基体表面、７３Ｆ……エピタキシャルフィルム、７３Ｓ、２７３Ｓ……発光素子チップ組、８２、２８２……素子駆動領域、８３……付加領域、８４、２８４……端子パッド領域、８５、２８５、４８５、５８５……第１位置マーク領域、８６、４８６……第２位置マーク領域、８７……切欠空間、８８、２８８……屈曲点、９１、２９１……発光素子群、９２、２９２……駆動回路群、９４……端子パッド、９５……第１位置マーク、９６……第２位置マーク、２６０……クロック駆動回路、２８３……第１付加領域、２８６、５８６……第２付加領域、２８７……第１切欠空間、２９０……第２切欠空間、６７２Ｓ、８７２Ｓ……取付面、６７４、８７４……接着剤、６８１……基板、６８２……配線層、６８３……ソルダレジスト層、６８７、８８７……チップ接着領域、６８８、８８８……チップ支持領域、ＢＥ１、ＢＥ２……屈曲境界線、ＣＬ１、ＣＬ２……チップ輪郭線、ＦＦ……フリップフロップ、ＧＤ……ゲート駆動回路、ＫＤ……ダイオード、ＬＤＣ、ＬＤＳ……発光駆動回路、ＬＴ……発光サイリスタ、Ｎ１、Ｎ２、Ｎ４１、Ｎ５１……基準線、ＳＣＫ……クロック信号、ＳＩ……シリアルデータ信号、ＳＱ、ＳＲＱ……出力信号、ＳＴ……自己走査サイリスタ、ＶＤＤ……電源電圧。

Claims (14)

1. 配置面を有するチップ基体と、
   前記配置面上に設けられ、整列方向に沿って複数の被駆動素子が整列された被駆動素子群と、
   前記配置面上に設けられ、複数の前記被駆動素子をそれぞれ駆動する複数の駆動回路でなる駆動回路群と、
   複数の前記被駆動素子及び複数の前記駆動回路が配置された素子駆動領域に対し、整列方向と交差する交差方向側に位置する端子パッド領域と、
   前記端子パッド領域内に設けられ、前記駆動回路を外部配線に接続するための複数の端子パッドと
   を具え、
   前記チップ基体は、
   整列方向に関して、前記端子パッド領域の長さが前記素子駆動領域の長さの半分以下であり、前記端子パッド領域を挟んで互いに反対側に、前記配置面上の位置を表す第１位置マークが形成された第１位置マーク領域と、前記配置面上の位置を表す第２位置マークが形成された第２位置マーク領域とが、それぞれ設けられ、さらに前記第１位置マーク領域が前記端子パッド領域と隣接して配置される一方、前記第２位置マーク領域と前記端子パッド領域との間に、前記素子駆動領域側へ凹んだ空間が形成され、且つ、交差方向に関して、前記端子パッド領域が無い部分の長さよりも前記端子パッド領域がある部分の長さが長い
   ことを特徴とする被駆動素子チップ。
2. 前記チップ基体は、
   整列方向に関して、前記端子パッド領域、前記第１位置マーク領域及び前記第２位置マーク領域の長さを加算した長さが、前記素子駆動領域の長さの半分以下である
   ことを特徴とする請求項１に記載の被駆動素子チップ。
3. 前記チップ基体は、
   整列方向に関して、前記第２位置マーク領域が一端側の端部に設けられ、前記第１位置マーク領域及び前記端子パッド領域が前記素子駆動領域の他端側における端部から少なくとも前記第２位置マーク領域の長さ以上に離れた箇所に設けられている
   ことを特徴とする請求項１に記載の被駆動素子チップ。
4. 前記チップ基体は、
   交差方向に関し、前記第１位置マークが表す位置から前記被駆動素子までの距離と、前記第２位置マークが表す位置から前記被駆動素子までの距離とが、互いに相違する
   ことを特徴とする請求項１に記載の被駆動素子チップ。
5. 配置面を有するチップ基体と、
   前記配置面上に設けられ、整列方向に沿って複数の被駆動素子が整列された被駆動素子群と、
   前記配置面上に設けられ、複数の前記被駆動素子をそれぞれ駆動する複数の駆動回路でなる駆動回路群と、
   複数の前記被駆動素子及び複数の前記駆動回路が配置された素子駆動領域に対し、整列方向と交差する交差方向側に位置する端子パッド領域と、
   前記端子パッド領域内に設けられ、前記駆動回路を外部配線に接続するための複数の端子パッドと
   を具え、
   前記チップ基体は、
   前記素子駆動領域から交差方向へ突出し、前記端子パッド領域の少なくとも一部分が設けられた第１付加領域と、
   前記素子駆動領域から前記第１付加領域と同一の方向へ突出し、且つ該第１付加領域との間に前記素子駆動領域側へ凹んだ空間が形成された第２付加領域と
   をさらに具え、
   整列方向に関して、前記端子パッド領域の長さが前記素子駆動領域の長さの半分以下であり、且つ、交差方向に関して、前記端子パッド領域が無い部分の長さよりも前記端子パッド領域がある部分の長さが長い
   ことを特徴とする被駆動素子チップ。
6. 前記被駆動素子は、
   閾値電圧若しくは閾値電流が外部から制御可能な制御電極を有する三端子スイッチ素子である
   ことを特徴とする請求項１～請求項５の何れか１項に記載の被駆動素子チップ。
7. 請求項１～請求項６の何れか１項に記載された複数の前記被駆動素子チップと、
   複数の前記被駆動素子チップが主走査方向に沿って配列された状態で取り付けられた配線基板と
   を具え、
   複数の前記被駆動素子にそれぞれ設けられた複数の前記被駆動素子は、発光素子である
   ことを特徴とする露光装置。
8. 請求項１～請求項４の何れか１項に記載された複数の前記被駆動素子チップと、
   複数の前記被駆動素子チップが、それぞれの前記第１位置マーク及び前記第２位置マークを、所定の主走査方向に沿って設定された仮想的な基準線に合わせるように配置された状態で取り付けられた配線基板と
   を具えることを特徴とする露光装置。
9. 複数の被駆動素子チップと、複数の当該被駆動素子チップが主走査方向に沿って配列された状態で取り付けられた配線基板とを具え、
   前記被駆動素子チップは、
   配置面を有するチップ基体と、
   前記配置面上に設けられ、整列方向に沿って発光素子である複数の被駆動素子が整列された被駆動素子群と、
   前記配置面上に設けられ、複数の前記被駆動素子をそれぞれ駆動する複数の駆動回路でなる駆動回路群と、
   複数の前記被駆動素子及び複数の前記駆動回路が配置された素子駆動領域に対し、整列方向と交差する交差方向側に位置する端子パッド領域と、
   前記端子パッド領域内に設けられ、前記駆動回路を外部配線に接続するための複数の端子パッドと
   を具え、
   前記チップ基体は、整列方向に関して、前記端子パッド領域の長さが前記素子駆動領域の長さの半分以下であり、且つ、交差方向に関して、前記端子パッド領域が無い部分の長さよりも前記端子パッド領域がある部分の長さが長く、
   前記配線基板は、前記被駆動素子チップが取り付けられる取付面において、前記被駆動素子チップが取り付けられる領域の輪郭を表すチップ輪郭線のうち、他の前記チップ輪郭線と隣接しない部分を横切る範囲に、周囲よりも窪んだチップ接着領域が形成され、
   前記被駆動素子チップは、前記チップ接着領域に塗布され硬化された接着剤により、前記配線基板に対し前記チップ輪郭線に合わせて取り付けられている
   ことを特徴とする露光装置。
10. 前記チップ接着領域は、前記配線基板に前記被駆動素子チップが取り付けられた場合における、前記配置面の法線方向に沿って前記端子パッドを投影した位置と重なるように形成されている
    ことを特徴とする請求項９に記載の露光装置。
11. 前記配線基板は、前記チップ輪郭線のうち前記チップ接着領域の前記整列方向側に、前記取付面と連続した面を形成するチップ支持領域が形成されている
    ことを特徴とする請求項９に記載の露光装置。
12. 請求項７～請求項１１の何れか１項に記載の前記露光装置と、
    形成すべき画像に応じた信号を前記露光装置へ供給する制御部と
    を具えることを特徴とする画像形成装置。
13. 半導体ウェハを分割して複数の被駆動素子チップを製造する被駆動素子チップの製造方法であって、
    前記被駆動素子チップは、
    配置面を有するチップ基体と、
    前記配置面上に設けられ、整列方向に沿って複数の被駆動素子が整列された被駆動素子群と、
    前記配置面上に設けられ、複数の前記被駆動素子をそれぞれ駆動する複数の駆動回路でなる駆動回路群と、
    複数の前記被駆動素子及び複数の前記駆動回路が配置された素子駆動領域に対し、整列方向と交差する交差方向側に位置する端子パッド領域内に設けられ、前記駆動回路を外部配線に接続するための複数の端子パッドと
    を具え、
    前記チップ基体は、整列方向に関して、前記端子パッド領域の長さが前記素子駆動領域の長さの半分以下であり、前記チップ基体における一方側の端部から離れ且つ前記端子パッド領域の一方側に隣接する第１位置マーク領域と、前記チップ基体における他方側の端部に配置され前記端子パッド領域との間に空間を形成する第２位置マーク領域とがそれぞれ設けられ、且つ、交差方向に関して、前記端子パッド領域が無い部分の長さよりも前記端子パッド領域がある部分の長さが長く、
    前記第１位置マーク領域及び前記第２位置マーク領域には、前記配置面上の位置を表す第１位置マーク及び第２位置マークがそれぞれ形成され、
    前記半導体ウェハは、１組を形成する２個の前記被駆動素子チップにおいて、前記配置面内で互いに半回転した外形とし、且つ互いの前記端子パッド領域を整列方向に沿って位置させ、さらにそれぞれの前記端子パッド領域を相手方の空間に入り込ませ、且つそれぞれの前記第２位置マーク領域を相手方における前記第１位置マークの他方側に位置させる
    ことを特徴とする被駆動素子チップの製造方法。
14. 半導体ウェハを分割して複数の被駆動素子チップを製造する被駆動素子チップの製造方法であって、
    前記被駆動素子チップは、
    配置面を有するチップ基体と、
    前記配置面上に設けられ、整列方向に沿って複数の被駆動素子が整列された被駆動素子群と、
    前記配置面上に設けられ、複数の前記被駆動素子をそれぞれ駆動する複数の駆動回路でなる駆動回路群と、
    複数の前記被駆動素子及び複数の前記駆動回路が配置された素子駆動領域に対し、整列方向と交差する交差方向側に位置する端子パッド領域内に設けられ、前記駆動回路を外部配線に接続するための複数の端子パッドと
    を具え、
    前記チップ基体は、
    整列方向に関して、前記端子パッド領域の長さが前記素子駆動領域の長さの半分以下であり、且つ、交差方向に関して、前記端子パッド領域が無い部分の長さよりも前記端子パッド領域がある部分の長さが長く、
    前記素子駆動領域から交差方向へ突出し、前記端子パッド領域の少なくとも一部分が設けられた第１付加領域と、
    前記素子駆動領域から前記第１付加領域と同一の方向へ突出し、且つ該第１付加領域との間に前記素子駆動領域側へ凹んだ空間が形成された第２付加領域と
    がそれぞれ設けられ、
    前記半導体ウェハは、
    １組を形成する２個の前記被駆動素子チップにおいて、前記配置面内で互いに半回転した外形とし、且つ互いの前記端子パッド領域を整列方向に沿って位置させ、それぞれの前記第１付加領域又は前記第２付加領域を相手方の空間に入り込ませる
    ことを特徴とする被駆動素子チップの製造方法。

Images