JPH03231478A - 発光素子または受光素子のアレイ、そのアレイを用いる印画または読取りのための装置、およびそのアレイの製造方法 - Google Patents
発光素子または受光素子のアレイ、そのアレイを用いる印画または読取りのための装置、およびそのアレイの製造方法Info
- Publication number
- JPH03231478A JPH03231478A JP2027810A JP2781090A JPH03231478A JP H03231478 A JPH03231478 A JP H03231478A JP 2027810 A JP2027810 A JP 2027810A JP 2781090 A JP2781090 A JP 2781090A JP H03231478 A JPH03231478 A JP H03231478A
- Authority
- JP
- Japan
- Prior art keywords
- light
- array
- emitting
- receiving
- area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000007639 printing Methods 0.000 title claims description 24
- 238000004519 manufacturing process Methods 0.000 title claims description 7
- 238000003491 array Methods 0.000 claims abstract description 38
- 238000000034 method Methods 0.000 claims abstract description 11
- 239000004065 semiconductor Substances 0.000 claims description 12
- 239000000203 mixture Substances 0.000 claims description 8
- 239000000758 substrate Substances 0.000 abstract description 11
- 230000015572 biosynthetic process Effects 0.000 description 5
- 230000003287 optical effect Effects 0.000 description 5
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- 238000004364 calculation method Methods 0.000 description 3
- 239000004020 conductor Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000010408 film Substances 0.000 description 3
- 230000002411 adverse Effects 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 108091008695 photoreceptors Proteins 0.000 description 2
- RBFQJDQYXXHULB-UHFFFAOYSA-N arsane Chemical compound [AsH3] RBFQJDQYXXHULB-UHFFFAOYSA-N 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000012777 electrically insulating material Substances 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
- H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
Landscapes
- Led Device Packages (AREA)
- Led Devices (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Facsimile Heads (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
Ｕ産業上の利用分野コ
本発明は、複数の発光素子を用いた光プリンタヘッド、
または複数の受光素子を用いたイメージセンサなどのア
レイ、そのアレイを用いる印画または読取りのための装
置、およびそのアレイの製造方法に関する。
または複数の受光素子を用いたイメージセンサなどのア
レイ、そのアレイを用いる印画または読取りのための装
置、およびそのアレイの製造方法に関する。
Ｃ従来の技術］
典型的な先行技術は、第４図に示されている。
複数の発光ダイオードアレイＡｌ、Ａ２ ・・・は、
発光領域ＩＰ１〜ＩＰ６４，２Ｐ１，２Ｐ２．・・・が
規則正しく１列に配列される。この１列に配列されたア
レイＡｌ、Ａ２．・・・は、印画用紙サイズが日本工業
規格Ａ４であって、印画ドツト密度が３００ドツト／イ
ンチであるとき、４０アレイ用いられ、その発光領域の
総数は２５６０ドツトとなる。こうしてアレイＡｌ、Ａ
２．・・・を用いて印画を行う場合、まず、発光素子に
選択的に通電して発光させ、予め帯電させた感光体ドラ
ムに光の照射を行い、静電潜像を書き込む、次に現像プ
ロセスでトナーを感光体ドラムの静電潜像部分に付着さ
せ現像を行う５次に用紙に転写を行った後、定着を行っ
て印画を終了する。
発光領域ＩＰ１〜ＩＰ６４，２Ｐ１，２Ｐ２．・・・が
規則正しく１列に配列される。この１列に配列されたア
レイＡｌ、Ａ２．・・・は、印画用紙サイズが日本工業
規格Ａ４であって、印画ドツト密度が３００ドツト／イ
ンチであるとき、４０アレイ用いられ、その発光領域の
総数は２５６０ドツトとなる。こうしてアレイＡｌ、Ａ
２．・・・を用いて印画を行う場合、まず、発光素子に
選択的に通電して発光させ、予め帯電させた感光体ドラ
ムに光の照射を行い、静電潜像を書き込む、次に現像プ
ロセスでトナーを感光体ドラムの静電潜像部分に付着さ
せ現像を行う５次に用紙に転写を行った後、定着を行っ
て印画を終了する。
ここで最も重要なことは、アレイＡｌ、Ａ２゜・・・を
、電気絶縁性基板に正確に搭載することである。第５図
に示されるように搭載されて配置されたアレイＡｔ、Ａ
２の搭載精度によって 印画品質が左右される。すなわ
ち印画品質を保持する上で、第５図における発光領域Ｉ
Ｐ６４と２Ｐ１との間隔Ｗが、残余の発光領域ＩＰ１〜
ＩＰ６４相互間および２Ｐ１〜２Ｐ６４相互間のピッチ
Ｗ１にできるだけ等しくし、またアレイＡｌ、Ａ２の配
列方向く第４図および第５図の左右方向）に対して垂直
方向（第４図および第５図の上下方向）のずれｄの値を
管理することが必要であり、特に間隔Ｗは、印画品質に
大きく影響を与える。
、電気絶縁性基板に正確に搭載することである。第５図
に示されるように搭載されて配置されたアレイＡｔ、Ａ
２の搭載精度によって 印画品質が左右される。すなわ
ち印画品質を保持する上で、第５図における発光領域Ｉ
Ｐ６４と２Ｐ１との間隔Ｗが、残余の発光領域ＩＰ１〜
ＩＰ６４相互間および２Ｐ１〜２Ｐ６４相互間のピッチ
Ｗ１にできるだけ等しくし、またアレイＡｌ、Ａ２の配
列方向く第４図および第５図の左右方向）に対して垂直
方向（第４図および第５図の上下方向）のずれｄの値を
管理することが必要であり、特に間隔Ｗは、印画品質に
大きく影響を与える。
従来から、発光ダイオードチップであるアレイＡｌ、Ａ
２．・・の基板への搭載のために、自動のチップ搭載装
置を用いており、各アレイ前面の形状をテレビカメラで
撮像して、その画像をコンピュータ処理して、アレイの
形状の認識を行い、予め定められた基板上の位置に沿っ
て位置決めして搭載を行う。前回搭載したアレイの位置
決めマークと、今回搭載するアレイの位置決めマークと
を読取って、自動的に計算を行い、直線状に配置される
ように、アレイを搭載してゆく。位置決めマークとして
は、第４図の先行技術では、発光領域ＩＰ１〜ＩＰ６４
とともに発光ダイオードを構成する電極であるワイヤポ
ンディングパッドＩＱ１〜ＩＱ６４の一部分を用いるこ
とがアルミニウム製であって反射率が高く、したがって
撮像されやすいという利点があるので、有利であり、具
体的な位置認識法はワイヤポンディングパッドＩＱ１（
アレイＡ２では２Ｑ１）と、ワイヤポンディングパッド
ＩＱ６３のそれぞれを認識し、演算により中心をわり出
して求める。これらのワイヤポンディングパッドＩＱＩ
、ＩＱ６３は、残余のワイヤポンディングパッドＩＱ２
〜ＩＱ６２．ＩＱ６４に比べて配列方向（第４図の左右
方向）に長くして認識を容易にしている。
２．・・の基板への搭載のために、自動のチップ搭載装
置を用いており、各アレイ前面の形状をテレビカメラで
撮像して、その画像をコンピュータ処理して、アレイの
形状の認識を行い、予め定められた基板上の位置に沿っ
て位置決めして搭載を行う。前回搭載したアレイの位置
決めマークと、今回搭載するアレイの位置決めマークと
を読取って、自動的に計算を行い、直線状に配置される
ように、アレイを搭載してゆく。位置決めマークとして
は、第４図の先行技術では、発光領域ＩＰ１〜ＩＰ６４
とともに発光ダイオードを構成する電極であるワイヤポ
ンディングパッドＩＱ１〜ＩＱ６４の一部分を用いるこ
とがアルミニウム製であって反射率が高く、したがって
撮像されやすいという利点があるので、有利であり、具
体的な位置認識法はワイヤポンディングパッドＩＱ１（
アレイＡ２では２Ｑ１）と、ワイヤポンディングパッド
ＩＱ６３のそれぞれを認識し、演算により中心をわり出
して求める。これらのワイヤポンディングパッドＩＱＩ
、ＩＱ６３は、残余のワイヤポンディングパッドＩＱ２
〜ＩＱ６２．ＩＱ６４に比べて配列方向（第４図の左右
方向）に長くして認識を容易にしている。
［発明が解決すべき課題］
ここで問題となることは、発光領域ＩＰ１〜ＩＰ６４．
２ＰＬ、２Ｐ２．・・・間のピッチＷ１がアレイＡ１．
Ａ２の相互間で、第６図の参照符Ｗで示すように、変化
することである。すなわちアレイＡｌ、Ａ２を搭載する
毎に、成るばらつきの範囲を持って、発光領域の間隔Ｗ
が変化する。この間隔Ｗが変化したとき、印画品質には
、次のような悪影響を及ぼす。第６図（１）は、アレイ
Ａｔ。
２ＰＬ、２Ｐ２．・・・間のピッチＷ１がアレイＡ１．
Ａ２の相互間で、第６図の参照符Ｗで示すように、変化
することである。すなわちアレイＡｌ、Ａ２を搭載する
毎に、成るばらつきの範囲を持って、発光領域の間隔Ｗ
が変化する。この間隔Ｗが変化したとき、印画品質には
、次のような悪影響を及ぼす。第６図（１）は、アレイ
Ａｔ。
Ａ２が正確に搭載されて、間隔Ｗが、ピッチＷ１に等し
い状態を示しており、これによって第７図〈１）に示さ
れるように、斜線を施して各ドットを示す印画が正常に
行われる。これに対して第６図（２）で示されるように
、隣接するアレイＡｔ。
い状態を示しており、これによって第７図〈１）に示さ
れるように、斜線を施して各ドットを示す印画が正常に
行われる。これに対して第６図（２）で示されるように
、隣接するアレイＡｔ。
Ａ２の発光領域ＩＰ６４と２Ｐ１との間隔ＷがピッチＷ
１未満であるときには、第７図（２）で示される印画が
行われ、間隔Ｗに対応した領域Ｂ１付近では、周囲より
も濃度が高くなり、黒すじが記録紙上に形成されてしま
う。また第６図く３）で示されるように、隣接するアレ
イＡｔ、Ａ２の発光領域ＩＰ６４．２ＰＬの間隔Ｗがピ
ッチＷ１を越えるときには、第７図（３）で示されるよ
うに記録紙上には、間隔Ｗに対応した領域Ｂ２において
周囲より濃度が低くなって記録紙上に白すしが形成され
てしまう、この第７図では、斜線を施して、発光領域に
よる記録紙上の印画ドツトを示している。
１未満であるときには、第７図（２）で示される印画が
行われ、間隔Ｗに対応した領域Ｂ１付近では、周囲より
も濃度が高くなり、黒すじが記録紙上に形成されてしま
う。また第６図く３）で示されるように、隣接するアレ
イＡｔ、Ａ２の発光領域ＩＰ６４．２ＰＬの間隔Ｗがピ
ッチＷ１を越えるときには、第７図（３）で示されるよ
うに記録紙上には、間隔Ｗに対応した領域Ｂ２において
周囲より濃度が低くなって記録紙上に白すしが形成され
てしまう、この第７図では、斜線を施して、発光領域に
よる記録紙上の印画ドツトを示している。
したがって間隔Ｗが小さいか、大きいかによって、黒す
じまたは白すしが記録紙上に現れるので、この間隔Ｗは
、印画品質に大きく影響を与える。
じまたは白すしが記録紙上に現れるので、この間隔Ｗは
、印画品質に大きく影響を与える。
印画品質に悪影響を与えない間隔Ｗの大きさの限界は±
１０μｍ以内である。なおこのピッチＷ１は、たとえば
８４．６μｍであって一定である。
１０μｍ以内である。なおこのピッチＷ１は、たとえば
８４．６μｍであって一定である。
このような隣接するアレイＡｔ、Ａ２の発光領域ＩＰ６
４と２Ｐ１との間の間隔Ｗの搭載精度は、アレイＡｌ、
Ａ２の基板への自動搭載装置に起因するものと、発光領
域に対する位置決めマークとの間の位置ずれに起因する
ものとの２つの原因がある。本発明で解決しようとする
問題点は、発光領域に対する位置決めマークの位置ずれ
に関するものである。この位置決めマークは、ポンディ
ングパッドＩＱ１．ＩＱ６３が用いられている。このよ
うなポンディングパッドＩＱ１〜ＩＱ６４は、発光領域
ＩＰ１〜ＩＰ６４とは、工程が別であるので、このアレ
イＡ１の製造時に、ポンディングパッドＩＱ１〜ＩＱ６
４と発光領域ＩＰ１〜ＩＰ６４との間に相互の位置ずれ
が生じる。したがってこのようなポンディングパッドと
発光領域との位置ずれが生じた状態となっているアレイ
Ａｌ。
４と２Ｐ１との間の間隔Ｗの搭載精度は、アレイＡｌ、
Ａ２の基板への自動搭載装置に起因するものと、発光領
域に対する位置決めマークとの間の位置ずれに起因する
ものとの２つの原因がある。本発明で解決しようとする
問題点は、発光領域に対する位置決めマークの位置ずれ
に関するものである。この位置決めマークは、ポンディ
ングパッドＩＱ１．ＩＱ６３が用いられている。このよ
うなポンディングパッドＩＱ１〜ＩＱ６４は、発光領域
ＩＰ１〜ＩＰ６４とは、工程が別であるので、このアレ
イＡ１の製造時に、ポンディングパッドＩＱ１〜ＩＱ６
４と発光領域ＩＰ１〜ＩＰ６４との間に相互の位置ずれ
が生じる。したがってこのようなポンディングパッドと
発光領域との位置ずれが生じた状態となっているアレイ
Ａｌ。
Ａ２を、その位置決めマークＩＱＩ、ＩＱ６３に基づい
て基板上にアレイＡｌ、Ａ２を位置決めして搭載するこ
とによって、アレイＡｌ、Ａ２のポンディングパッドＩ
Ｑｌ〜ＩＱ６４の形成精度以上に前記間隔Ｗの精度を高
くすることは不可能である。
て基板上にアレイＡｌ、Ａ２を位置決めして搭載するこ
とによって、アレイＡｌ、Ａ２のポンディングパッドＩ
Ｑｌ〜ＩＱ６４の形成精度以上に前記間隔Ｗの精度を高
くすることは不可能である。
従来では一般的に、ポンディングパッドと発光領域との
位置ずれ量は、発光領域形成量のマスクと、ポンディン
グパッド形成用のマスクとの位置合わせ精度で決まるも
のであり、±１０μｍであって大きい値である。したが
って間隔Ｗは、最大２０μｍのずれ量が発生してしまう
ことになり、印画品質の向上を図ることはできない。
位置ずれ量は、発光領域形成量のマスクと、ポンディン
グパッド形成用のマスクとの位置合わせ精度で決まるも
のであり、±１０μｍであって大きい値である。したが
って間隔Ｗは、最大２０μｍのずれ量が発生してしまう
ことになり、印画品質の向上を図ることはできない。
本発明の目的は、隣接して配置されるアレイの位置合わ
せ精度を高精度とすることができるようにした発光素子
または受光素子のアレイ、そのアレイを用いる印画また
は読取りのための装置、およびそのアレイの製造方法を
提供することである。
せ精度を高精度とすることができるようにした発光素子
または受光素子のアレイ、そのアレイを用いる印画また
は読取りのための装置、およびそのアレイの製造方法を
提供することである。
［課題を解決するための手段］
本発明は、予め定める一直線状の配列方向に沿って一定
の等間隔をあけて形成される複数の発光または受光領域
と、 前記発光または受光領域と同一組成を有し、かつ前記発
光または受光領域に対して予め定める相対的な位置を有
する基準領域とを有し、この基準領域に基づいて、隣接
するアレイ相互間の距離を設定することができるように
したことを特徴とする発光素子または受光素子のアレイ
である。
の等間隔をあけて形成される複数の発光または受光領域
と、 前記発光または受光領域と同一組成を有し、かつ前記発
光または受光領域に対して予め定める相対的な位置を有
する基準領域とを有し、この基準領域に基づいて、隣接
するアレイ相互間の距離を設定することができるように
したことを特徴とする発光素子または受光素子のアレイ
である。
また本発明は、発光または受光領域の配列方向に平行に
、各発光または受光領域にそれぞれ接続される接続端子
が並んで形成され、 発光または受光領域、および接続端子の配列方向の端部
に、その発光または受光領域および接続端子と異なる形
状を有する前記基準領域が形成されることを特徴とする
。
、各発光または受光領域にそれぞれ接続される接続端子
が並んで形成され、 発光または受光領域、および接続端子の配列方向の端部
に、その発光または受光領域および接続端子と異なる形
状を有する前記基準領域が形成されることを特徴とする
。
また本発明は、複数の発光素子または受光素子のアレイ
が、隣接して配置される印画または読取りのための装置
において、 各アレイは、 予め定める一直線状の配列方向に沿って一定の等間隔を
あけて形成される複数の発光または受光領域と、 前記発光または受光領域と同一組成を有し、かつ前記発
光または受光領域に対して予め定める相対的な位置を有
する基準領域とを有し、その隣接する各アレイにそれぞ
れ形成されている基ＩＩｓ領域相互間の距離は、隣接す
る各アレイの最端部にそれぞれ形成されている発光また
は受光領域の間隔が、発光または受光領域の前記一定間
隔となるように定められていることを特徴とするアレイ
を用いる印画または読取りのための装置である。
が、隣接して配置される印画または読取りのための装置
において、 各アレイは、 予め定める一直線状の配列方向に沿って一定の等間隔を
あけて形成される複数の発光または受光領域と、 前記発光または受光領域と同一組成を有し、かつ前記発
光または受光領域に対して予め定める相対的な位置を有
する基準領域とを有し、その隣接する各アレイにそれぞ
れ形成されている基ＩＩｓ領域相互間の距離は、隣接す
る各アレイの最端部にそれぞれ形成されている発光また
は受光領域の間隔が、発光または受光領域の前記一定間
隔となるように定められていることを特徴とするアレイ
を用いる印画または読取りのための装置である。
また本発明は、半導体層上にマスクを形成し、このマス
クに、複数の発光または受光領域のための透孔と、その
発光または受光ｆｉ［に対して予め定める相対的な位置
を有する基準領域のための透孔とを、同時にそれぞれ形
成し、 これらの透孔を介して、半導体層に、発光または受光領
域と基準領域との拡散を行うことを特徴とする発光素子
または受光素子のアレイの製造方法である。
クに、複数の発光または受光領域のための透孔と、その
発光または受光ｆｉ［に対して予め定める相対的な位置
を有する基準領域のための透孔とを、同時にそれぞれ形
成し、 これらの透孔を介して、半導体層に、発光または受光領
域と基準領域との拡散を行うことを特徴とする発光素子
または受光素子のアレイの製造方法である。
［作 用］
本発明に従えば、隣接するアレイ相互間の距離を設定し
て位置会わせを行う際に用いられる基準領域は、複数の
発光領域または受光領域の形成と同時に同一組成で、そ
の発光領域または受光領域に対して予め定める相対的な
位置を有して、形成される。したがって基準領域と発光
または受光領域との位置精度は、ホトエツチングなどの
工程におけるマスクの１μｍ以内の精度で形成すること
が可能である６したがってこのような基準領域に基づい
て、アレイを相互に位置決めしてたとえば電気絶縁性基
板上に搭載することによって、隣接するアレイの発光ま
たは受光領域の間隔を、高精度に定めることができ、前
述の第７図および第８図に関連して述べた間隔Ｗを、た
とえば±１０μｍ未満に小さく抑えることが可能になる
。
て位置会わせを行う際に用いられる基準領域は、複数の
発光領域または受光領域の形成と同時に同一組成で、そ
の発光領域または受光領域に対して予め定める相対的な
位置を有して、形成される。したがって基準領域と発光
または受光領域との位置精度は、ホトエツチングなどの
工程におけるマスクの１μｍ以内の精度で形成すること
が可能である６したがってこのような基準領域に基づい
て、アレイを相互に位置決めしてたとえば電気絶縁性基
板上に搭載することによって、隣接するアレイの発光ま
たは受光領域の間隔を、高精度に定めることができ、前
述の第７図および第８図に関連して述べた間隔Ｗを、た
とえば±１０μｍ未満に小さく抑えることが可能になる
。
さらに本発明に従えば、基準領域は、ポンディングパッ
ドなどのような接続端子の配列方向の端部に形成されて
おり、その基準領域は、接続端子の配列方向の長さとは
異なっているので、たとえばテレビカメラを用いて基準
位置を認識するにあたり、その認識が容易であり、誤検
出を防ぐことができる。
ドなどのような接続端子の配列方向の端部に形成されて
おり、その基準領域は、接続端子の配列方向の長さとは
異なっているので、たとえばテレビカメラを用いて基準
位置を認識するにあたり、その認識が容易であり、誤検
出を防ぐことができる。
また本発明によれば、このような基準領域は、発光領域
または受光領域と同時に同一組成で形成されるので、そ
のアレイの製造が容易である。またこのようなアレイを
複数個備える印画または読取りのための装置では、発光
領域または受光領域の間隔を高精度に設定することがで
き、印画品質または画像読取りの品質の向上を図ること
ができる。
または受光領域と同時に同一組成で形成されるので、そ
のアレイの製造が容易である。またこのようなアレイを
複数個備える印画または読取りのための装置では、発光
領域または受光領域の間隔を高精度に設定することがで
き、印画品質または画像読取りの品質の向上を図ること
ができる。
［実施例］
第１図は本発明の一実施例のアレイＡｌ、Ａ２゜・・・
の平面図であり、第２図はこのようなアレイＡ１、Ａ２
．・・・を用いた光プリンタヘッドの斜視図である。ア
レイＡ１は、ピッチＷ１＝８４．６μｍで配置される発
光領域ＩＰＩ〜ＩＰ６４と、それらに個別的に接続され
たアルミニウムなどの材料から成る電極であるワイヤポ
ンディングパッドＩＱＩ〜ＩＱ６４とを含む合計６４個
の発光ダイオード素子を有する。その他のアレイＡ２．
・・・もまた、アレイＡ１と同様な構成を有している。
の平面図であり、第２図はこのようなアレイＡ１、Ａ２
．・・・を用いた光プリンタヘッドの斜視図である。ア
レイＡ１は、ピッチＷ１＝８４．６μｍで配置される発
光領域ＩＰＩ〜ＩＰ６４と、それらに個別的に接続され
たアルミニウムなどの材料から成る電極であるワイヤポ
ンディングパッドＩＱＩ〜ＩＱ６４とを含む合計６４個
の発光ダイオード素子を有する。その他のアレイＡ２．
・・・もまた、アレイＡ１と同様な構成を有している。
これらのアレイＡｌ、Ａ２． ・・は、セラミックま
たはガラスなどの電気絶縁性材料から成る基板２１に搭
載される。基板２１の表面には個別信号ライン１１〜／
６４がじぐざぐに、ないしはクランク状に形成されてい
る。個別信号ライン１１〜１６４上には電気絶縁層２２
が形成される。
たはガラスなどの電気絶縁性材料から成る基板２１に搭
載される。基板２１の表面には個別信号ライン１１〜／
６４がじぐざぐに、ないしはクランク状に形成されてい
る。個別信号ライン１１〜１６４上には電気絶縁層２２
が形成される。
この電気絶縁層２２の上にはアレイＡｌ、Ａ２゜・・・
毎に共通信号電極ＶＫＩ、ＶＫ２．・・・が形成される
。共通信号電極ＶＫＩ、ＶＫ２．・・・上には、個別的
にアレイＡｌ、Ａ２．・・・が接合され、この共通信号
電極ＶＫ１．ＶＫ２．・・・は各アレイＡｌ。
毎に共通信号電極ＶＫＩ、ＶＫ２．・・・が形成される
。共通信号電極ＶＫＩ、ＶＫ２．・・・上には、個別的
にアレイＡｌ、Ａ２．・・・が接合され、この共通信号
電極ＶＫ１．ＶＫ２．・・・は各アレイＡｌ。
Ａ２．・・・の各発光ダイオード素子の発光領域ＩＰ１
〜ＩＰ６４ ２Ｐ１，２Ｐ２．・・−に電流を流して発
光させるための一方の端子として働く６発光ダイオード
素子の発光領域ＩＰＩ〜ＩＰ６４の発光領域はアレイＡ
１上に一直線状に配列されており、同様な構成を有する
４０個のアレイＡ１、Ａ２．・・−が−直線上に配列さ
れ、これによって合計２５６０個の発光ダイオード素子
が印字のために用いられることが可能になる。
〜ＩＰ６４ ２Ｐ１，２Ｐ２．・・−に電流を流して発
光させるための一方の端子として働く６発光ダイオード
素子の発光領域ＩＰＩ〜ＩＰ６４の発光領域はアレイＡ
１上に一直線状に配列されており、同様な構成を有する
４０個のアレイＡ１、Ａ２．・・−が−直線上に配列さ
れ、これによって合計２５６０個の発光ダイオード素子
が印字のために用いられることが可能になる。
個別信号ライン１１〜１６４および共通信号電極ＶＫＩ
、ＶＫ２．・・・は蒸着またはスパッタリングなどのよ
うな薄膜技術によって、あるいはスクリーン印刷などの
厚膜技術によって形成される。
、ＶＫ２．・・・は蒸着またはスパッタリングなどのよ
うな薄膜技術によって、あるいはスクリーン印刷などの
厚膜技術によって形成される。
個別信号ライン１１〜１６４はアレイＡｔ、Ａ２゜・・
・の−左側（第２図の左側）に配置された駆動回路の出
力端子に個別的にボンディングワイヤによって接続され
る。この駆動回路は発光ダイオード素子の発光領域ＩＰ
Ｉ〜ＩＰ６４を印字データ信号に応答して発光駆動する
ものであって、半導体技術によって作成される。
・の−左側（第２図の左側）に配置された駆動回路の出
力端子に個別的にボンディングワイヤによって接続され
る。この駆動回路は発光ダイオード素子の発光領域ＩＰ
Ｉ〜ＩＰ６４を印字データ信号に応答して発光駆動する
ものであって、半導体技術によって作成される。
発光ダイオード素子の発光領域ＩＰ１〜ＩＰ６４は、接
続導体３３を介して個別的に接続端子であるワイヤポン
ディングパッドＩＱ１〜ＩＱ６４に接続される。ワイヤ
ポンディングパッドＩＱ１〜ＩＱ６４は、個別信号ライ
ンｆ１〜１６４の電気絶縁層２２によって被覆されてい
ない露出している部分に、ボンディングワイヤ２５によ
って個別的に接続される。このような接続構造は残余の
アレイＡ２．・・・に関しても同様である。これによっ
てたとえばアレイＡｍ Ａ２における発光ダイオード素
子の発光領域ＩＰＩ〜ＩＰ６４の発光領域ＩＰ１．２Ｐ
６４； ｌＰ２．２Ｐ６３．・・・、ＩＰ６４．２Ｐ１
が個別信号ライン１１〜１６４を介して相互に接続され
る。共通信号電極ＶＫＩ。
続導体３３を介して個別的に接続端子であるワイヤポン
ディングパッドＩＱ１〜ＩＱ６４に接続される。ワイヤ
ポンディングパッドＩＱ１〜ＩＱ６４は、個別信号ライ
ンｆ１〜１６４の電気絶縁層２２によって被覆されてい
ない露出している部分に、ボンディングワイヤ２５によ
って個別的に接続される。このような接続構造は残余の
アレイＡ２．・・・に関しても同様である。これによっ
てたとえばアレイＡｍ Ａ２における発光ダイオード素
子の発光領域ＩＰＩ〜ＩＰ６４の発光領域ＩＰ１．２Ｐ
６４； ｌＰ２．２Ｐ６３．・・・、ＩＰ６４．２Ｐ１
が個別信号ライン１１〜１６４を介して相互に接続され
る。共通信号電極ＶＫＩ。
ＶＫ２．・・・は、可撓性フィルム２６上に形成された
電極２７に個別的に接続される。このような可視性フィ
ルム２６および電極２７は可撓性配線基板２８を構成す
る。
電極２７に個別的に接続される。このような可視性フィ
ルム２６および電極２７は可撓性配線基板２８を構成す
る。
本発明に従えば、発光ダイオード素子の発光領域ＩＰＩ
〜ＩＰ６４の形成と同時に、基準領域４１．４２が形成
され、隣接するアレイの相互の距離を設定するための位
置決めマークとして用いられる。アレイＡ２でも、基準
領域４３．４４が位１決めマークとして形成される。
〜ＩＰ６４の形成と同時に、基準領域４１．４２が形成
され、隣接するアレイの相互の距離を設定するための位
置決めマークとして用いられる。アレイＡ２でも、基準
領域４３．４４が位１決めマークとして形成される。
第３図は第１図におけるアレイＡ１の切断面線■−■か
ら見た断面図である０発光ダイオード素子が、ＧａＡｓ
Ｐ系であるときには、まずＧａＡＳの半導体ｎ形基板４
５を、炉中において、高温度に加熱するとともに、ＡＳ
Ｈｌ（アルシン）とＰＨ３（フスフイン）とＧａと適量
に含むガスを接触させてその基板４５の表面に、ｎ形半
導体のＧ ａ Ａ ｓ Ｐの単結晶層４６を成長させる
。次にこの層４６上に、５ｉｚＮ＜のマスク４７を用い
て、透孔４８，４９を有するように形成する。透孔４８
は発光領域ＩＰ１に対応しており、透孔４９は基準領域
４１に対応している。そこでこの透孔４８．４９に、Ｚ
ｎのガスをさらして、ｎ形半導体のＧａＡｓＰ単結晶層
４６の一部にＺｎを拡散させて、Ｐ形半導体層５０．５
１を形成し、ｐｎ接合を形成する。ｐ形半導体層５０上
に、アルミニウムなどの材料から成る接続導体３３を設
け、また半導体基板４５の底面に共通電極５２を形成し
、これによって発光領域ＩＰ１における発光を可能とし
ている０発光領域ＩＰ１の形成と同時に、残余の発光領
域ＩＰ２〜ＩＰ６４もまた同様に形成され、さらにまた
もう１つの基準領域４２も同時に形成される。ワイヤポ
ンディングパッドＩＱＩ〜ＩＱ６４は、接続導体３３の
形成と同時に形成される。ＧａＡｓＰ系に代えてＧａＡ
１’Ａｓ系などであってもよい。
ら見た断面図である０発光ダイオード素子が、ＧａＡｓ
Ｐ系であるときには、まずＧａＡＳの半導体ｎ形基板４
５を、炉中において、高温度に加熱するとともに、ＡＳ
Ｈｌ（アルシン）とＰＨ３（フスフイン）とＧａと適量
に含むガスを接触させてその基板４５の表面に、ｎ形半
導体のＧ ａ Ａ ｓ Ｐの単結晶層４６を成長させる
。次にこの層４６上に、５ｉｚＮ＜のマスク４７を用い
て、透孔４８，４９を有するように形成する。透孔４８
は発光領域ＩＰ１に対応しており、透孔４９は基準領域
４１に対応している。そこでこの透孔４８．４９に、Ｚ
ｎのガスをさらして、ｎ形半導体のＧａＡｓＰ単結晶層
４６の一部にＺｎを拡散させて、Ｐ形半導体層５０．５
１を形成し、ｐｎ接合を形成する。ｐ形半導体層５０上
に、アルミニウムなどの材料から成る接続導体３３を設
け、また半導体基板４５の底面に共通電極５２を形成し
、これによって発光領域ＩＰ１における発光を可能とし
ている０発光領域ＩＰ１の形成と同時に、残余の発光領
域ＩＰ２〜ＩＰ６４もまた同様に形成され、さらにまた
もう１つの基準領域４２も同時に形成される。ワイヤポ
ンディングパッドＩＱＩ〜ＩＱ６４は、接続導体３３の
形成と同時に形成される。ＧａＡｓＰ系に代えてＧａＡ
１’Ａｓ系などであってもよい。
このようなマスク４７に透孔４８，４９を形成するにあ
たっては、ホトマスクによって形成されたレジストパタ
ーンによって、エツチングを施して行われる。したがっ
て発光領域ＩＰ１〜ＩＰ６４と基準領域４１．４２との
相対的な位置が高精度であって、たとえば±１０μｍ未
満の誤差の範囲に抑えられ、その誤差はたとえば±１μ
ｍ程度である。
たっては、ホトマスクによって形成されたレジストパタ
ーンによって、エツチングを施して行われる。したがっ
て発光領域ＩＰ１〜ＩＰ６４と基準領域４１．４２との
相対的な位置が高精度であって、たとえば±１０μｍ未
満の誤差の範囲に抑えられ、その誤差はたとえば±１μ
ｍ程度である。
ワイヤポンディングパッドＩＱ１〜ＩＱ６４の配列方向
（第１図の左右方向）の幅ｍ１は、たとえば１１０μｍ
であり、ワイヤポンディングパッドＩＱ２に前記配列方
向に隣接して形成される基準領域４１の幅ｍ２は、たと
えば３５μｍであり、またワイヤポンディングパッドＩ
Ｑ６３に隣接して形成される基準領域４２の幅ｍ３は７
０μｍである。こうしてｍ１≠ｍ２、ｍ１≠ｍ３とする
ことによって、ワイヤポンディングパッドＩＱ１〜ＩＱ
６４と各基準領域４１．４２の識別を正確に行うことが
できるようになる。またこれらの基準領域４１． 、４
２は、アレイＡ１の配列方向最端部に設けられている。
（第１図の左右方向）の幅ｍ１は、たとえば１１０μｍ
であり、ワイヤポンディングパッドＩＱ２に前記配列方
向に隣接して形成される基準領域４１の幅ｍ２は、たと
えば３５μｍであり、またワイヤポンディングパッドＩ
Ｑ６３に隣接して形成される基準領域４２の幅ｍ３は７
０μｍである。こうしてｍ１≠ｍ２、ｍ１≠ｍ３とする
ことによって、ワイヤポンディングパッドＩＱ１〜ＩＱ
６４と各基準領域４１．４２の識別を正確に行うことが
できるようになる。またこれらの基準領域４１． 、４
２は、アレイＡ１の配列方向最端部に設けられている。
アレイＡｌ、Ａ２を基板２１上に搭載するにあたっては
、自動搭載装置を用い、アレイＡｌ、Ａ２の前面の形状
をテレビカメラで撮像して、その画像をコンピュータ処
理して、アレイＡ１内の位置決めマーク４１または４２
の認識を行い、また隣接するアレイＡ２の基準領域であ
る位置決めマーク４３を読取る。これによって位置決め
マーク４２．４３の間隔が予め定められた間隔となるよ
うに、自動的に計算を行ってＷ＝Ｗ１となるようにアレ
イＡｌ、Ａ２の順次的な搭載を行う。位置決めマーク４
１．４２は、テレビカメラの移動時間を短縮して、認識
に要する時間を短縮するために、アレイＡ１の配列方向
両端部Ａｌａ、Ａｌｂからできる限り近い所に配置する
のが好ましく、たとえば２００μｍ程度、アレイＡ１の
最端部から間隔を有することが好ましい。この基準領域
４１．４２がアレイＡ１の最端部Ａｌａ、Ａｌｂに近付
きすぎると、アレイＡ１の半導体チップの分断時に発生
するクラックによって、位置決めマーク４１ａ、４２ａ
が破壊されるおそれがあるので、少なくとも、１０μｍ
程度離れた位置が好ましい。
、自動搭載装置を用い、アレイＡｌ、Ａ２の前面の形状
をテレビカメラで撮像して、その画像をコンピュータ処
理して、アレイＡ１内の位置決めマーク４１または４２
の認識を行い、また隣接するアレイＡ２の基準領域であ
る位置決めマーク４３を読取る。これによって位置決め
マーク４２．４３の間隔が予め定められた間隔となるよ
うに、自動的に計算を行ってＷ＝Ｗ１となるようにアレ
イＡｌ、Ａ２の順次的な搭載を行う。位置決めマーク４
１．４２は、テレビカメラの移動時間を短縮して、認識
に要する時間を短縮するために、アレイＡ１の配列方向
両端部Ａｌａ、Ａｌｂからできる限り近い所に配置する
のが好ましく、たとえば２００μｍ程度、アレイＡ１の
最端部から間隔を有することが好ましい。この基準領域
４１．４２がアレイＡ１の最端部Ａｌａ、Ａｌｂに近付
きすぎると、アレイＡ１の半導体チップの分断時に発生
するクラックによって、位置決めマーク４１ａ、４２ａ
が破壊されるおそれがあるので、少なくとも、１０μｍ
程度離れた位置が好ましい。
基準領域４１．４２は、コンピュータ処理による認識に
要する演算時間を短縮するために、周囲とは異なる形状
としているけれども、本発明の他の実ａ例として、ワイ
ヤポンディングパッドＩＱ１〜ＩＱ６４または発光領域
ＩＰ１〜ＩＰ６４と同様な形状であってもよい。他の実
施例として、基準領域４１．４２の第１図における上下
の位置は、発光領域ＩＰ１〜ＩＰ６４とワイヤポンディ
ングパッドＩＱＩ〜ＩＱ６４の中間の位置と定めること
によって、基準領域４１．４２と類似の形状が配列方向
（第１図の左右方向）の周囲にないので、認識が容易に
なる。
要する演算時間を短縮するために、周囲とは異なる形状
としているけれども、本発明の他の実ａ例として、ワイ
ヤポンディングパッドＩＱ１〜ＩＱ６４または発光領域
ＩＰ１〜ＩＰ６４と同様な形状であってもよい。他の実
施例として、基準領域４１．４２の第１図における上下
の位置は、発光領域ＩＰ１〜ＩＰ６４とワイヤポンディ
ングパッドＩＱＩ〜ＩＱ６４の中間の位置と定めること
によって、基準領域４１．４２と類似の形状が配列方向
（第１図の左右方向）の周囲にないので、認識が容易に
なる。
本発明は、発光ダイオード素子などのような発光素子を
用いた光プリンタヘッドなどの印画装置に関連して実施
されるだけでなく、受光素子を用いるイメージセンサな
どの読取り装置においてもまた実施することができる。
用いた光プリンタヘッドなどの印画装置に関連して実施
されるだけでなく、受光素子を用いるイメージセンサな
どの読取り装置においてもまた実施することができる。
［発明の効果］
以上のように本発明によれば、隣接するアレイ相互間の
距離を設定するために用いられる基準領域は、発光領域
または受光領域の形成と同時に、その発光または受光領
域に対して予め定める相対的な位置を有して形成される
ので、隣接するアレイを高精度で位置合わせして電気絶
縁性基板などに搭載することが可能であり、これによっ
て印画品質または読取り品質の向上を図ることができる
。
距離を設定するために用いられる基準領域は、発光領域
または受光領域の形成と同時に、その発光または受光領
域に対して予め定める相対的な位置を有して形成される
ので、隣接するアレイを高精度で位置合わせして電気絶
縁性基板などに搭載することが可能であり、これによっ
て印画品質または読取り品質の向上を図ることができる
。
また本発明によれば、複数のアレイを隣接して配置した
印画または読取り装置において、印画素子または受光素
子の間隔を高精度に設定することができ、印画品質また
は読取り品質の向上を図ることができる。このような基
準領域は、発光または受光領域と同時に同一組成で形成
されるので、製造が容易であるという優れた効果が達成
される。
印画または読取り装置において、印画素子または受光素
子の間隔を高精度に設定することができ、印画品質また
は読取り品質の向上を図ることができる。このような基
準領域は、発光または受光領域と同時に同一組成で形成
されるので、製造が容易であるという優れた効果が達成
される。
第１図は本発明の一実施例のアレイＡｌ、Ａ２の平面図
、第２図はそのアレイＡｌ、Ａ２を用いる光プリンタヘ
ッド２０の分解斜視図、第３図は第１図における切断面
線［−１１から見た断面図、第４図は先行技術のアレイ
Ａｔ、Ａ２の平面図、第５図は隣接するアレイＡｌ、Ａ
２の発光領域ＩＰ６４，２Ｐ１の間隔Ｗを説明するため
の平面図、第６図はアレイＡ１．Ａ２の配置の状態を示
す平面図、第７図は第６図に示される態様で配置された
アレイＡｔ、Ａ２によって記録紙上に得られる画像を簡
略化して示す図である。 ２０・・・光プリンタヘッド、ＡＩ、Ａ２・・・アレイ
、ＩＰ１〜ＩＰ６４・・・発光領域、ＩＱ１〜ＩＱ６４
・・・ワイヤポンディングパッド、４１，４２，４３゜
４４・・・基準領域、４１ａ、４２ａ、４３ａ、４４ａ
・・・位置決めマーク
、第２図はそのアレイＡｌ、Ａ２を用いる光プリンタヘ
ッド２０の分解斜視図、第３図は第１図における切断面
線［−１１から見た断面図、第４図は先行技術のアレイ
Ａｔ、Ａ２の平面図、第５図は隣接するアレイＡｌ、Ａ
２の発光領域ＩＰ６４，２Ｐ１の間隔Ｗを説明するため
の平面図、第６図はアレイＡ１．Ａ２の配置の状態を示
す平面図、第７図は第６図に示される態様で配置された
アレイＡｔ、Ａ２によって記録紙上に得られる画像を簡
略化して示す図である。 ２０・・・光プリンタヘッド、ＡＩ、Ａ２・・・アレイ
、ＩＰ１〜ＩＰ６４・・・発光領域、ＩＱ１〜ＩＱ６４
・・・ワイヤポンディングパッド、４１，４２，４３゜
４４・・・基準領域、４１ａ、４２ａ、４３ａ、４４ａ
・・・位置決めマーク
Claims (4)
- （１）予め定める一直線状の配列方向に沿つて一定の等
間隔をあけて形成される複数の発光または受光領域と、 前記発光または受光領域と同一組成を有し、かつ前記発
光または受光領域に対して予め定める相対的な位置を有
する基準領域とを有し、 この基準領域に基づいて、隣接するアレイ相互間の距離
を設定することができるようにしたことを特徴とする発
光素子または受光素子のアレイ。 - （２）発光または受光領域の配列方向に平行に、各発光
または受光領域にそれぞれ接続される接続端子が並んで
形成され、 発光または受光領域、および接続端子の配列方向の端部
に、その発光または受光領域および接続端子と異なる形
状を有する前記基準領域が形成されることを特徴とする
特許請求の範囲第１項記載の発光素子または受光素子の
アレイ。 - （３）複数の発光素子または受光素子のアレイが、隣接
して配置される印画または読取りのための装置において
、 各アレイは、 予め定める一直線状の配列方向に沿って一定の等間隔を
あけて形成される複数の発光または受光領域と、 前記発光または受光領域と同一組成を有し、かつ前記発
光または受光領域に対して予め定める相対的な位置を有
する基準領域とを有し、 その隣接する各アレイにそれぞれ形成されている基準領
域相互間の距離は、隣接する各アレイの最端部にそれぞ
れ形成されている発光または受光領域の間隔が、発光ま
たは受光領域の前記一定間隔となるように定められてい
ることを特徴とするアレイを用いる印画または読取りの
ための装置。 - （４）半導体層上にマスクを形成し、 このマスクに、複数の発光または受光領域のための透孔
と、その発光または受光領域に対して予め定める相対的
な位置を有する基準領域のための透孔とを、同時にそれ
ぞれ形成し、 これらの透孔を介して、半導体層に、発光または受光領
域と基準領域との拡散を行うことを特徴とする発光素子
または受光素子のアレイの製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2027810A JPH03231478A (ja) | 1990-02-06 | 1990-02-06 | 発光素子または受光素子のアレイ、そのアレイを用いる印画または読取りのための装置、およびそのアレイの製造方法 |
| US07/651,328 US5173759A (en) | 1990-02-06 | 1991-02-05 | Array of light emitting devices or photo detectors with marker regions |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2027810A JPH03231478A (ja) | 1990-02-06 | 1990-02-06 | 発光素子または受光素子のアレイ、そのアレイを用いる印画または読取りのための装置、およびそのアレイの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03231478A true JPH03231478A (ja) | 1991-10-15 |
Family
ID=12231334
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2027810A Pending JPH03231478A (ja) | 1990-02-06 | 1990-02-06 | 発光素子または受光素子のアレイ、そのアレイを用いる印画または読取りのための装置、およびそのアレイの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03231478A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007538395A (ja) * | 2004-05-19 | 2007-12-27 | インテンス リミテッド | レーザ活性化による印刷装置 |
| JP2017117826A (ja) * | 2015-12-21 | 2017-06-29 | スタンレー電気株式会社 | 半導体発光装置及び半導体発光装置の製造方法 |
| JP2018037655A (ja) * | 2016-08-30 | 2018-03-08 | 株式会社沖データ | 被駆動素子チップ、露光装置及び画像形成装置並びに被駆動素子チップの製造方法及び被駆動素子チップの取付方法 |
| CN107873140A (zh) * | 2015-06-09 | 2018-04-03 | Zkw集团有限责任公司 | 用于位置精确地装配电路承载件的方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63137487A (ja) * | 1986-11-28 | 1988-06-09 | Nec Corp | Ｌｅｄアレイチツプ |
| JPS6458568A (en) * | 1987-08-31 | 1989-03-06 | Nec Corp | Led array chip for optical printer |
-
1990
- 1990-02-06 JP JP2027810A patent/JPH03231478A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63137487A (ja) * | 1986-11-28 | 1988-06-09 | Nec Corp | Ｌｅｄアレイチツプ |
| JPS6458568A (en) * | 1987-08-31 | 1989-03-06 | Nec Corp | Led array chip for optical printer |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007538395A (ja) * | 2004-05-19 | 2007-12-27 | インテンス リミテッド | レーザ活性化による印刷装置 |
| CN107873140A (zh) * | 2015-06-09 | 2018-04-03 | Zkw集团有限责任公司 | 用于位置精确地装配电路承载件的方法 |
| JP2018529215A (ja) * | 2015-06-09 | 2018-10-04 | ツェットカーヴェー グループ ゲーエムベーハー | 回路支持体の位置的に正確な実装のための方法 |
| CN107873140B (zh) * | 2015-06-09 | 2020-12-08 | Zkw集团有限责任公司 | 用于位置精确地装配电路承载件的方法 |
| JP2017117826A (ja) * | 2015-12-21 | 2017-06-29 | スタンレー電気株式会社 | 半導体発光装置及び半導体発光装置の製造方法 |
| JP2018037655A (ja) * | 2016-08-30 | 2018-03-08 | 株式会社沖データ | 被駆動素子チップ、露光装置及び画像形成装置並びに被駆動素子チップの製造方法及び被駆動素子チップの取付方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5173759A (en) | Array of light emitting devices or photo detectors with marker regions | |
| EP0460194B1 (en) | A light emitting diode printhead having improved signal distribution apparatus | |
| US6163036A (en) | Light emitting element module with a parallelogram-shaped chip and a staggered chip array | |
| EP0086907A2 (en) | Recording apparatus | |
| WO1990001751A1 (en) | Led array printhead and method of making same | |
| US4899174A (en) | Method of making LED array printhead with tab bonded wiring | |
| JP4134525B2 (ja) | 光源装置及び画像形成装置 | |
| JPH03231478A (ja) | 発光素子または受光素子のアレイ、そのアレイを用いる印画または読取りのための装置、およびそのアレイの製造方法 | |
| JPH09246602A (ja) | 発光ダイオード整列光源 | |
| JP2901223B2 (ja) | 画像装置 | |
| JPS59164161A (ja) | 発光ダイオ−ドアレイヘツド | |
| JPH02212167A (ja) | Ｌｅｄプリントヘッド | |
| JP2935399B2 (ja) | 画像装置 | |
| JP3222191B2 (ja) | Ｌｅｄ露光ヘッド | |
| JP3592786B2 (ja) | 画像装置 | |
| JP4295411B2 (ja) | 光プリンタヘッド | |
| JPH08104027A (ja) | Ｌｅｄプリントヘッド | |
| JPH10211731A (ja) | 露光装置 | |
| JPH1169082A (ja) | センサｉｃ、センサｉｃウエハ、およびラインイメージセンサ | |
| JPH08132673A (ja) | 画像装置 | |
| JP2001277585A (ja) | 発光素子アレイチップ及びそれを用いた光プリンタヘッド | |
| JPH0318057A (ja) | イメージセンサ | |
| JPH07131586A (ja) | 読み取り装置 | |
| JPH01122113A (ja) | 半導体チップ | |
| JPH08162674A (ja) | 画像装置 |