JPH07329352A - プリントヘッド駆動ｉｃ、ｌｅｄアレイチップ及びｌｅｄプリントヘッド - Google Patents
プリントヘッド駆動ｉｃ、ｌｅｄアレイチップ及びｌｅｄプリントヘッドInfo
- Publication number
- JPH07329352A JPH07329352A JP13211694A JP13211694A JPH07329352A JP H07329352 A JPH07329352 A JP H07329352A JP 13211694 A JP13211694 A JP 13211694A JP 13211694 A JP13211694 A JP 13211694A JP H07329352 A JPH07329352 A JP H07329352A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- driving
- led
- drive
- leds
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Led Devices (AREA)
- Dot-Matrix Printers And Others (AREA)
- Printers Or Recording Devices Using Electromagnetic And Radiation Means (AREA)
Abstract
(57)【要約】
【目的】 駆動ＩＣを全ドット駆動させた場合にも、罫
線の線幅が変化する等の印字ムラが防止され、駆動ＩＣ
のチップサイズを小さくすることができる駆動ＩＣ及び
プリントヘッドを提供する。 【構成】 駆動回路ＩＣ１におけるＡＮＤ回路３０−１
〜３０−６４に、タイミング信号生成回路２からパルス
信号を順に入力して６４ビットのＬＥＤアレイチップを
時分割で駆動する。また、時分割駆動することにより１
ライン分の印字データが１ライン上に印字されないのを
防ぐためにＬＥＤアレイチップにおける複数のＬＥＤの
配置を副走査方向にずらすようにする。
線の線幅が変化する等の印字ムラが防止され、駆動ＩＣ
のチップサイズを小さくすることができる駆動ＩＣ及び
プリントヘッドを提供する。 【構成】 駆動回路ＩＣ１におけるＡＮＤ回路３０−１
〜３０−６４に、タイミング信号生成回路２からパルス
信号を順に入力して６４ビットのＬＥＤアレイチップを
時分割で駆動する。また、時分割駆動することにより１
ライン分の印字データが１ライン上に印字されないのを
防ぐためにＬＥＤアレイチップにおける複数のＬＥＤの
配置を副走査方向にずらすようにする。
Description
【０００１】
【産業上の利用分野】本発明は、プリントヘッド特にＬ
ＥＤヘッドを駆動する駆動ＩＣに関するものであり、さ
らには、プリントヘッドに使用するＬＥＤアレイチップ
に関するものである。
ＥＤヘッドを駆動する駆動ＩＣに関するものであり、さ
らには、プリントヘッドに使用するＬＥＤアレイチップ
に関するものである。
【０００２】
【従来の技術】従来より複数のＬＥＤを有し、各ＬＥＤ
を所定のパターンにて発光させることにより感光紙等の
印刷媒体に印字を行うためのＬＥＤヘッドが知られてい
る。
を所定のパターンにて発光させることにより感光紙等の
印刷媒体に印字を行うためのＬＥＤヘッドが知られてい
る。
【０００３】ここで、従来からＬＥＤヘッドを駆動する
駆動ＩＣにおいては、例えば、ＬＥＤアレイチップとこ
のＬＥＤアレイチップを駆動する駆動ＩＣが１対１であ
るＬＥＤヘッドにおいては、上記駆動ＩＣはｍビット１
チップで構成され、全ＬＥＤアレイチップが同時駆動さ
れるか、あるいは複数チップ単位で駆動されていた。ま
た、ＬＥＤアレイチップとこのＬＥＤアレイチップを駆
動する駆動ＩＣがｋ対１であるＬＥＤヘッドにおいて
は、各チップ単位での駆動が行われていた。つまり、あ
る駆動ＩＣに接続されるｍビットのＬＥＤは同時に駆動
される構成であった。
駆動ＩＣにおいては、例えば、ＬＥＤアレイチップとこ
のＬＥＤアレイチップを駆動する駆動ＩＣが１対１であ
るＬＥＤヘッドにおいては、上記駆動ＩＣはｍビット１
チップで構成され、全ＬＥＤアレイチップが同時駆動さ
れるか、あるいは複数チップ単位で駆動されていた。ま
た、ＬＥＤアレイチップとこのＬＥＤアレイチップを駆
動する駆動ＩＣがｋ対１であるＬＥＤヘッドにおいて
は、各チップ単位での駆動が行われていた。つまり、あ
る駆動ＩＣに接続されるｍビットのＬＥＤは同時に駆動
される構成であった。
【０００４】ここで、従来からの駆動ＩＣにおける電源
からの駆動電圧を供給する構成は、図９に示すように構
成され、シフトレジスタ１０内に格納された印字データ
をラッチ回路２０により保持し、ストローブ信号のタイ
ミングに従いゲート４０−１〜４０−ｍを動作させると
ともにＦＥＴ５０−１〜５０−ｍを動作させて出力端子
Ｄ0(1)〜Ｄ0(ｍ) を介して電源ＶDDより駆動電流を供給
する。上記出力端子Ｄ0(1)〜Ｄ0(ｍ) には、ＬＥＤアレ
イチップにおける複数のＬＥＤがそれぞれ接続され、上
記駆動電流によりＬＥＤが駆動される。この駆動電流は
ヘッドに設けられた図示しない基板に設けられた電源パ
ターンを通じて供給される。
からの駆動電圧を供給する構成は、図９に示すように構
成され、シフトレジスタ１０内に格納された印字データ
をラッチ回路２０により保持し、ストローブ信号のタイ
ミングに従いゲート４０−１〜４０−ｍを動作させると
ともにＦＥＴ５０−１〜５０−ｍを動作させて出力端子
Ｄ0(1)〜Ｄ0(ｍ) を介して電源ＶDDより駆動電流を供給
する。上記出力端子Ｄ0(1)〜Ｄ0(ｍ) には、ＬＥＤアレ
イチップにおける複数のＬＥＤがそれぞれ接続され、上
記駆動電流によりＬＥＤが駆動される。この駆動電流は
ヘッドに設けられた図示しない基板に設けられた電源パ
ターンを通じて供給される。
【０００５】
【発明が解決しようとする課題】しかし、上記従来のＬ
ＥＤヘッドの駆動ＩＣにおいては、上記のようにｍビッ
トが同時に駆動される構成であるので、ｍビットのＬＥ
Ｄをすべて駆動させた場合と、個々のＬＥＤを１ビット
毎に駆動した場合とでは各ＬＥＤに流れる電流が異なる
ことにより光量が異なり、印字濃度に差が生じて印字ム
ラが生じてしまう。
ＥＤヘッドの駆動ＩＣにおいては、上記のようにｍビッ
トが同時に駆動される構成であるので、ｍビットのＬＥ
Ｄをすべて駆動させた場合と、個々のＬＥＤを１ビット
毎に駆動した場合とでは各ＬＥＤに流れる電流が異なる
ことにより光量が異なり、印字濃度に差が生じて印字ム
ラが生じてしまう。
【０００６】つまり、図９に示される駆動ＩＣにｍ個の
ＬＥＤが配列されている場合に、このｍ個のＬＥＤのす
べてを同時に駆動しようとすると、電源パターンから一
斉に各ＬＥＤに駆動電流が供給される。各ＬＥＤへの駆
動電流の供給に際して電源パターンにおける電圧降下が
生じるが、すべてのＬＥＤに一斉に駆動電流を供給する
と電源パターンの抵抗成分の影響を大きく受けることに
なり、仮にｍ個のＬＥＤのうちの１つを駆動する場合に
比べて、各ＬＥＤに供給される電流が減少してしまい、
ＬＥＤの光量が減少してしまう。
ＬＥＤが配列されている場合に、このｍ個のＬＥＤのす
べてを同時に駆動しようとすると、電源パターンから一
斉に各ＬＥＤに駆動電流が供給される。各ＬＥＤへの駆
動電流の供給に際して電源パターンにおける電圧降下が
生じるが、すべてのＬＥＤに一斉に駆動電流を供給する
と電源パターンの抵抗成分の影響を大きく受けることに
なり、仮にｍ個のＬＥＤのうちの１つを駆動する場合に
比べて、各ＬＥＤに供給される電流が減少してしまい、
ＬＥＤの光量が減少してしまう。
【０００７】上記の現象による具体的な影響としては、
例えば、罫線を印字する場合に、横罫線を描く場合には
ある駆動ＩＣに接続されるＬＥＤをすべて駆動すること
になり、その一方で、縦罫線を描く場合には接続される
ＬＥＤの一部のみを駆動させればよいので、横罫線の方
が印字濃度が薄くなってしまう。
例えば、罫線を印字する場合に、横罫線を描く場合には
ある駆動ＩＣに接続されるＬＥＤをすべて駆動すること
になり、その一方で、縦罫線を描く場合には接続される
ＬＥＤの一部のみを駆動させればよいので、横罫線の方
が印字濃度が薄くなってしまう。
【０００８】その対策としては、電源パターンの影響を
受けなくするために電源パターンの幅や厚みを大きくし
て、電源パターンの体積を大きくすることが考えられる
が、そうすると駆動ＩＣのチップサイズが大きくなって
しまう。
受けなくするために電源パターンの幅や厚みを大きくし
て、電源パターンの体積を大きくすることが考えられる
が、そうすると駆動ＩＣのチップサイズが大きくなって
しまう。
【０００９】そこで、本発明は、駆動ＩＣを全ドット駆
動させた場合にも、罫線の線幅が変化する等の印字ムラ
が防止され、駆動ＩＣのチップサイズを小さくすること
ができる駆動ＩＣ及びプリントヘッドを提供することを
目的とするものである。
動させた場合にも、罫線の線幅が変化する等の印字ムラ
が防止され、駆動ＩＣのチップサイズを小さくすること
ができる駆動ＩＣ及びプリントヘッドを提供することを
目的とするものである。
【００１０】
【課題を解決するための手段】本発明は上記問題点を解
決するために創作されたものであって、第１には、プリ
ントヘッドに設けられたチップにおける複数の素子を駆
動するプリントヘッド駆動ＩＣであって、上記チップに
おける複数の素子を所定数に分割して時分割駆動する時
分割駆動手段を有することを特徴とするものである。
決するために創作されたものであって、第１には、プリ
ントヘッドに設けられたチップにおける複数の素子を駆
動するプリントヘッド駆動ＩＣであって、上記チップに
おける複数の素子を所定数に分割して時分割駆動する時
分割駆動手段を有することを特徴とするものである。
【００１１】また、第２には、上記第１の構成における
時分割駆動手段が、時系的にシフトした所定数のパルス
信号を出力することを特徴とするものである。
時分割駆動手段が、時系的にシフトした所定数のパルス
信号を出力することを特徴とするものである。
【００１２】また、第３には、複数のＬＥＤを有するＬ
ＥＤアレイチップであって、上記複数のＬＥＤを複数の
ブロックに分割し、各ブロックのＬＥＤを副走査方向に
ずらして配設したことを特徴とするものである。
ＥＤアレイチップであって、上記複数のＬＥＤを複数の
ブロックに分割し、各ブロックのＬＥＤを副走査方向に
ずらして配設したことを特徴とするものである。
【００１３】さらに、第４には、ＬＥＤプリントヘッド
であって、ＬＥＤアレイチップにおける複数のＬＥＤを
駆動するプリントヘッド駆動ＩＣで、上記ＬＥＤアレイ
チップにおける複数のＬＥＤを所定数に分割して時分割
駆動する時分割駆動手段を有するプリントヘッド駆動Ｉ
Ｃと、上記複数のＬＥＤを複数のブロックに分割し、各
ブロックのＬＥＤを副走査方向にずらして配設したＬＥ
Ｄアレイチップと、を有することを特徴とするものであ
る。
であって、ＬＥＤアレイチップにおける複数のＬＥＤを
駆動するプリントヘッド駆動ＩＣで、上記ＬＥＤアレイ
チップにおける複数のＬＥＤを所定数に分割して時分割
駆動する時分割駆動手段を有するプリントヘッド駆動Ｉ
Ｃと、上記複数のＬＥＤを複数のブロックに分割し、各
ブロックのＬＥＤを副走査方向にずらして配設したＬＥ
Ｄアレイチップと、を有することを特徴とするものであ
る。
【００１４】
【作用】本発明におけるプリントヘッド駆動ＩＣにおい
ては、チップにおける複数の素子を所定数に分割して時
分割駆動する時分割駆動手段を有しているので、駆動時
期を分けて複数の素子のすべてが駆動される。よって、
複数の素子のすべてが同時に駆動されることがないの
で、電源パターンによる抵抗成分の影響を極めて小さく
でき、チップにおける複数の素子のすべてを駆動しても
素子を駆動する駆動電流量が小さくなることがなく、罫
線の線幅が変化する等の印字ムラが防止される。また、
電源パターンの体積を大きくする必要がないので、駆動
ＩＣのチップサイズを小さくすることができる。
ては、チップにおける複数の素子を所定数に分割して時
分割駆動する時分割駆動手段を有しているので、駆動時
期を分けて複数の素子のすべてが駆動される。よって、
複数の素子のすべてが同時に駆動されることがないの
で、電源パターンによる抵抗成分の影響を極めて小さく
でき、チップにおける複数の素子のすべてを駆動しても
素子を駆動する駆動電流量が小さくなることがなく、罫
線の線幅が変化する等の印字ムラが防止される。また、
電源パターンの体積を大きくする必要がないので、駆動
ＩＣのチップサイズを小さくすることができる。
【００１５】また、本発明におけるＬＥＤアレイチップ
においては、複数のＬＥＤが複数のブロックに分割さ
れ、各ブロックのＬＥＤが副走査方向にずらして配設さ
れているので、ＬＥＤの発光により回転ドラムに潜像を
形成する場合に、チップの１ラインの印字データが時分
割で印字されても、回転ドラムに１ライン上に揃えて潜
像を形成でき、印字媒体への印字を１ライン上に揃えて
行うことができる。
においては、複数のＬＥＤが複数のブロックに分割さ
れ、各ブロックのＬＥＤが副走査方向にずらして配設さ
れているので、ＬＥＤの発光により回転ドラムに潜像を
形成する場合に、チップの１ラインの印字データが時分
割で印字されても、回転ドラムに１ライン上に揃えて潜
像を形成でき、印字媒体への印字を１ライン上に揃えて
行うことができる。
【００１６】さらに、本発明におけるＬＥＤプリントヘ
ッドによれば、駆動ＩＣが時分割駆動手段を有している
ので、チップにおける複数の素子のすべてを駆動しても
素子を駆動する駆動電流量が小さくなることがなく、罫
線の線幅が変化する等の印字ムラが防止されるととも
に、チップサイズを小さくでき、ＬＥＤアレイチップに
おいては、複数のＬＥＤが複数のブロックに分割され、
各ブロックのＬＥＤが副走査方向にずらして配設されて
いるので、印字媒体への印字を１ライン上に揃えて行う
ことができる。
ッドによれば、駆動ＩＣが時分割駆動手段を有している
ので、チップにおける複数の素子のすべてを駆動しても
素子を駆動する駆動電流量が小さくなることがなく、罫
線の線幅が変化する等の印字ムラが防止されるととも
に、チップサイズを小さくでき、ＬＥＤアレイチップに
おいては、複数のＬＥＤが複数のブロックに分割され、
各ブロックのＬＥＤが副走査方向にずらして配設されて
いるので、印字媒体への印字を１ライン上に揃えて行う
ことができる。
【００１７】
【実施例】本発明の実施例を図面を利用して説明する。
【００１８】第１実施例におけるＬＥＤヘッド駆動ＩＣ
は、駆動回路ＩＣ１と駆動回路ＩＣ１にタイミング信号
を入力するタイミング信号生成回路２とを有し、駆動回
路１は、図１（ａ）に示すように、６４ビットのシフト
レジスタ１０と、６４ビットのラッチ回路２０と、ＡＮ
Ｄ回路部３０と、第１スイッチ部４０と、第２スイッチ
部５０とを有する。また、タイミング信号生成回路２
は、フリップフロップ回路部６０と、インバータ７０
と、ＡＮＤ回路７２と、インバータ７４と、遅延回路７
６とを有している。ここで、フリップフロップ回路部６
０は、フリップフロップ回路６０−１〜６０−４を有し
ている。
は、駆動回路ＩＣ１と駆動回路ＩＣ１にタイミング信号
を入力するタイミング信号生成回路２とを有し、駆動回
路１は、図１（ａ）に示すように、６４ビットのシフト
レジスタ１０と、６４ビットのラッチ回路２０と、ＡＮ
Ｄ回路部３０と、第１スイッチ部４０と、第２スイッチ
部５０とを有する。また、タイミング信号生成回路２
は、フリップフロップ回路部６０と、インバータ７０
と、ＡＮＤ回路７２と、インバータ７４と、遅延回路７
６とを有している。ここで、フリップフロップ回路部６
０は、フリップフロップ回路６０−１〜６０−４を有し
ている。
【００１９】ここで、駆動回路ＩＣ１の構成を詳しく説
明すると、シフトレジスタ１０は、時系列に入力される
印字データ（ＤＩＮ）を６４ビットデータに配列する。
また、ラッチ回路２０は上記シフトレジスタ１０に接続
され、ラッチ信号Ａに従いシフトレジスタ１０に格納さ
れているデータをラッチする。
明すると、シフトレジスタ１０は、時系列に入力される
印字データ（ＤＩＮ）を６４ビットデータに配列する。
また、ラッチ回路２０は上記シフトレジスタ１０に接続
され、ラッチ信号Ａに従いシフトレジスタ１０に格納さ
れているデータをラッチする。
【００２０】また、ＡＮＤ回路部３０は、図１（ａ）に
示すように、ＡＮＤ回路３０−１〜３０−６４を有し、
上記各ＡＮＤ回路３０−１〜３０−６４はラッチ回路２
０に接続されて各印字データが入力されるとともに、ス
トローブ信号（ＳＴＲ）が入力される。さらに、上記Ａ
ＮＤ回路３０−１〜３０−６４は４分割され、すなわ
ち、ＡＮＤ回路３０−１〜３０−１６の第１ＡＮＤ回路
群と、ＡＮＤ回路３０−１７〜３０−３２の第２ＡＮＤ
回路群と、ＡＮＤ回路３０−３３〜３０−４８の第３Ａ
ＮＤ回路群と、ＡＮＤ回路３０−４９〜３０−６４の第
４ＡＮＤ回路群とに分割され、上記各ＡＮＤ回路群に
は、上記フリップフロップ回路部６０における４つのフ
リップフロップ回路に対応して接続されている。つま
り、フリップフロップ回路６０−１からの出力信号は第
１ＡＮＤ回路群に入力され、フリップフロップ回路６０
−２からの出力信号は第２ＡＮＤ回路群に入力され、フ
リップフロップ回路６０−３からの出力信号は第３ＡＮ
Ｄ回路群に入力され、フリップフロップ回路６０−４か
らの出力信号は第４ＡＮＤ回路群に入力される。
示すように、ＡＮＤ回路３０−１〜３０−６４を有し、
上記各ＡＮＤ回路３０−１〜３０−６４はラッチ回路２
０に接続されて各印字データが入力されるとともに、ス
トローブ信号（ＳＴＲ）が入力される。さらに、上記Ａ
ＮＤ回路３０−１〜３０−６４は４分割され、すなわ
ち、ＡＮＤ回路３０−１〜３０−１６の第１ＡＮＤ回路
群と、ＡＮＤ回路３０−１７〜３０−３２の第２ＡＮＤ
回路群と、ＡＮＤ回路３０−３３〜３０−４８の第３Ａ
ＮＤ回路群と、ＡＮＤ回路３０−４９〜３０−６４の第
４ＡＮＤ回路群とに分割され、上記各ＡＮＤ回路群に
は、上記フリップフロップ回路部６０における４つのフ
リップフロップ回路に対応して接続されている。つま
り、フリップフロップ回路６０−１からの出力信号は第
１ＡＮＤ回路群に入力され、フリップフロップ回路６０
−２からの出力信号は第２ＡＮＤ回路群に入力され、フ
リップフロップ回路６０−３からの出力信号は第３ＡＮ
Ｄ回路群に入力され、フリップフロップ回路６０−４か
らの出力信号は第４ＡＮＤ回路群に入力される。
【００２１】また、第１スイッチ部４０はゲート４０−
１〜４０−６４を有し、各ゲートは電源ＶG に接続され
るとともに、上記ＡＮＤ回路部３０における各ＡＮＤ回
路に接続されている。また、第２スイッチ部５０はスイ
ッチング素子としてのＦＥＴ５０−１〜５０−６４を有
し、各ＦＥＴは上記ゲート４０−１〜４０−６４におけ
る対応するゲートに接続されるとともに、出力端Ｄ0(1)
〜Ｄ0(64) に接続されている。
１〜４０−６４を有し、各ゲートは電源ＶG に接続され
るとともに、上記ＡＮＤ回路部３０における各ＡＮＤ回
路に接続されている。また、第２スイッチ部５０はスイ
ッチング素子としてのＦＥＴ５０−１〜５０−６４を有
し、各ＦＥＴは上記ゲート４０−１〜４０−６４におけ
る対応するゲートに接続されるとともに、出力端Ｄ0(1)
〜Ｄ0(64) に接続されている。
【００２２】次に、タイミング信号生成回路２の構成に
ついて詳しく説明すると、図１（ｂ）に示すように、ス
トローブ信号入力端子にはインバータ７０が接続され、
ラッチ信号（ＬＡ）の入力端子とともにＡＮＤ回路７２
に接続される。このＡＮＤ回路７２に出力端は各フリッ
プフロップ回路６０−１〜６０−４のＴ端子に接続され
る。また、ストローブ信号は直接ＡＮＤ回路部３０にお
ける各ＡＮＤ回路３０−１〜３０−６４に入力されるよ
うに構成されている。
ついて詳しく説明すると、図１（ｂ）に示すように、ス
トローブ信号入力端子にはインバータ７０が接続され、
ラッチ信号（ＬＡ）の入力端子とともにＡＮＤ回路７２
に接続される。このＡＮＤ回路７２に出力端は各フリッ
プフロップ回路６０−１〜６０−４のＴ端子に接続され
る。また、ストローブ信号は直接ＡＮＤ回路部３０にお
ける各ＡＮＤ回路３０−１〜３０−６４に入力されるよ
うに構成されている。
【００２３】また、ラッチ信号の入力端は、上記各フリ
ップフロップ回路６０−１〜６０−４のクリア端子に接
続されるとともに、インバータ７４を介して遅延回路７
６に接続され、この遅延回路の出力端はフリップフロッ
プ回路６０−１のデータ端子に接続されている。また、
遅延回路７６の出力はラッチ回路２０に直接入力される
ように構成されている。
ップフロップ回路６０−１〜６０−４のクリア端子に接
続されるとともに、インバータ７４を介して遅延回路７
６に接続され、この遅延回路の出力端はフリップフロッ
プ回路６０−１のデータ端子に接続されている。また、
遅延回路７６の出力はラッチ回路２０に直接入力される
ように構成されている。
【００２４】上記構成に基づくＬＥＤヘッド駆動ＩＣに
おける駆動回路１とタイミング信号生成回路２の動作に
ついて、図２を使用しながら説明する。時系列に入力さ
れた印字データがシフトレジスタ１０に入力され、ｍビ
ットデータの状態でラッチ回路２０にラッチされて、Ａ
ＮＤ回路３０−１〜３０−６４に入力される。また、Ａ
ＮＤ回路３０−１〜３０−６４にはストローブ信号が入
力されるとともに、上記第１ＡＮＤ回路群〜第４ＡＮＤ
回路群にフリップフロップ回路部６０からのタイミング
信号が入力される。
おける駆動回路１とタイミング信号生成回路２の動作に
ついて、図２を使用しながら説明する。時系列に入力さ
れた印字データがシフトレジスタ１０に入力され、ｍビ
ットデータの状態でラッチ回路２０にラッチされて、Ａ
ＮＤ回路３０−１〜３０−６４に入力される。また、Ａ
ＮＤ回路３０−１〜３０−６４にはストローブ信号が入
力されるとともに、上記第１ＡＮＤ回路群〜第４ＡＮＤ
回路群にフリップフロップ回路部６０からのタイミング
信号が入力される。
【００２５】ここで、フリップフロップ回路部６０から
のタイミング信号は、図２のタイムチャートのように順
次パルス信号が出力される形であり、フリップフロップ
回路６０−１からのパルス信号が第１ＡＮＤ回路群に入
力された後に、フリップフロップ回路６０−２からのパ
ルス信号が第２ＡＮＤ回路群に入力され、その後、第３
ＡＮＤ回路群、第４ＡＮＤ回路群の順にパルス信号が出
力される。第４ＡＮＤ回路群へのパルス信号の入力がさ
れると、再度第１ＡＮＤ回路群へパルス信号が入力され
る。なお、上記パルス信号を生成するためのデータはラ
ッチ信号をインバータ７４により反転させ、さらに遅延
回路７６で遅延させた出力信号Ａの形でフリップフロッ
プ回路６０−１に入力される。ここで、出力信号ＡのＨ
ｉｇｈのデータを確実にフリップフロップ回路６０−１
に取り込むために遅延回路７６が設けられている。
のタイミング信号は、図２のタイムチャートのように順
次パルス信号が出力される形であり、フリップフロップ
回路６０−１からのパルス信号が第１ＡＮＤ回路群に入
力された後に、フリップフロップ回路６０−２からのパ
ルス信号が第２ＡＮＤ回路群に入力され、その後、第３
ＡＮＤ回路群、第４ＡＮＤ回路群の順にパルス信号が出
力される。第４ＡＮＤ回路群へのパルス信号の入力がさ
れると、再度第１ＡＮＤ回路群へパルス信号が入力され
る。なお、上記パルス信号を生成するためのデータはラ
ッチ信号をインバータ７４により反転させ、さらに遅延
回路７６で遅延させた出力信号Ａの形でフリップフロッ
プ回路６０−１に入力される。ここで、出力信号ＡのＨ
ｉｇｈのデータを確実にフリップフロップ回路６０−１
に取り込むために遅延回路７６が設けられている。
【００２６】ＡＮＤ回路３０−１〜３０−６４では、あ
るビットの印字データがＨｉｇｈで、タイミング信号生
成回路２からのパルス信号が入力されている場合に、ス
トローブ信号のタイミングでＡＮＤ回路からＨｉｇｈが
出力される。そして、ＡＮＤ回路からＨｉｇｈが出力さ
れた場合には、第１スイッチ部４０におけるゲートが開
き、第２スイッチ部５０におけるＦＥＴを介して、電源
ＶDDにより出力端Ｄ0(1)〜Ｄ0(64) からＬＥＤを駆動す
る駆動電流が供給される。すなわち、第１ＡＮＤ回路群
に対応する第１ブロックのＬＥＤと、第２ＡＮＤ回路群
に対応する第２ブロックのＬＥＤと、第３ＡＮＤ回路群
に対応する第３ブロックのＬＥＤと、第４ＡＮＤ回路群
に対応する第４ブロックのＬＥＤとを時分割で駆動す
る。したがって、６４ビットすべての印字の場合でも、
１６ビットずつ４回に分けて印字を行うことになる。
るビットの印字データがＨｉｇｈで、タイミング信号生
成回路２からのパルス信号が入力されている場合に、ス
トローブ信号のタイミングでＡＮＤ回路からＨｉｇｈが
出力される。そして、ＡＮＤ回路からＨｉｇｈが出力さ
れた場合には、第１スイッチ部４０におけるゲートが開
き、第２スイッチ部５０におけるＦＥＴを介して、電源
ＶDDにより出力端Ｄ0(1)〜Ｄ0(64) からＬＥＤを駆動す
る駆動電流が供給される。すなわち、第１ＡＮＤ回路群
に対応する第１ブロックのＬＥＤと、第２ＡＮＤ回路群
に対応する第２ブロックのＬＥＤと、第３ＡＮＤ回路群
に対応する第３ブロックのＬＥＤと、第４ＡＮＤ回路群
に対応する第４ブロックのＬＥＤとを時分割で駆動す
る。したがって、６４ビットすべての印字の場合でも、
１６ビットずつ４回に分けて印字を行うことになる。
【００２７】本実施例では、６４ビットの印字データを
４つのブロックに分けて印字するので、例えば、全ビッ
トを同時に駆動する場合でも、同時にＬＥＤに駆動電流
が供給されるのは１６ビットであり、電源パターンの抵
抗成分の影響を小さくすることができ、１ビットを駆動
する場合に比べて供給される駆動電流量の減少を抑える
ことができ、罫線の線幅が変化する等の印字ムラが防止
される。また、電源パターンの幅、厚みを大きくするこ
とにより電源パターンの体積を大きくする必要がないの
で、駆動ＩＣのチップサイズを小さくすることができ
る。
４つのブロックに分けて印字するので、例えば、全ビッ
トを同時に駆動する場合でも、同時にＬＥＤに駆動電流
が供給されるのは１６ビットであり、電源パターンの抵
抗成分の影響を小さくすることができ、１ビットを駆動
する場合に比べて供給される駆動電流量の減少を抑える
ことができ、罫線の線幅が変化する等の印字ムラが防止
される。また、電源パターンの幅、厚みを大きくするこ
とにより電源パターンの体積を大きくする必要がないの
で、駆動ＩＣのチップサイズを小さくすることができ
る。
【００２８】次に、上記駆動回路の他の実施例を説明す
る。本実施例に基づく駆動回路１´は図３のように構成
され、上記第１実施例とほぼ同様の構成であり、全ビッ
ト４分割して時分割駆動する点は同様であるが、分割の
仕方が異なる。すなわち、第１ＡＮＤ回路群は、ＡＮＤ
回路３０−１、３０−５、３０−９・・・というよう
に、第４ｎ＋１番目（ｎ≧０）のＡＮＤ回路で構成さ
れ、第２ＡＮＤ回路群は、ＡＮＤ回路３０−２、３０−
６、３０−１０・・・というように、４ｎ＋２番目（ｎ
≧０）のＡＮＤ回路で構成され、第３ＡＮＤ回路群は、
ＡＮＤ回路３０−３、３０−７、３０−１１・・・とい
うように、４ｎ＋３番目（ｎ≧０）のＡＮＤ回路で構成
され、第４ＡＮＤ回路群は、ＡＮＤ回路３０−４、３０
−８、３０−１２・・・というように、４ｎ＋３番目
（ｎ≧０）のＡＮＤ回路で構成されている。
る。本実施例に基づく駆動回路１´は図３のように構成
され、上記第１実施例とほぼ同様の構成であり、全ビッ
ト４分割して時分割駆動する点は同様であるが、分割の
仕方が異なる。すなわち、第１ＡＮＤ回路群は、ＡＮＤ
回路３０−１、３０−５、３０−９・・・というよう
に、第４ｎ＋１番目（ｎ≧０）のＡＮＤ回路で構成さ
れ、第２ＡＮＤ回路群は、ＡＮＤ回路３０−２、３０−
６、３０−１０・・・というように、４ｎ＋２番目（ｎ
≧０）のＡＮＤ回路で構成され、第３ＡＮＤ回路群は、
ＡＮＤ回路３０−３、３０−７、３０−１１・・・とい
うように、４ｎ＋３番目（ｎ≧０）のＡＮＤ回路で構成
され、第４ＡＮＤ回路群は、ＡＮＤ回路３０−４、３０
−８、３０−１２・・・というように、４ｎ＋３番目
（ｎ≧０）のＡＮＤ回路で構成されている。
【００２９】上記駆動回路１´の動作について説明する
と、上記第１実施例と同様に、タイミング信号生成回路
２からのタイミング信号が第１ＡＮＤ回路群、第２ＡＮ
Ｄ回路群、第３ＡＮＤ回路群、第４ＡＮＤ回路群の順に
入力され、各ＡＮＤ回路群に対応するＬＥＤについて順
次駆動していく。なお、駆動回路１´にタイミング信号
を供給するタイミング信号生成回路は下記の図５に示す
タイプのものでもよい。
と、上記第１実施例と同様に、タイミング信号生成回路
２からのタイミング信号が第１ＡＮＤ回路群、第２ＡＮ
Ｄ回路群、第３ＡＮＤ回路群、第４ＡＮＤ回路群の順に
入力され、各ＡＮＤ回路群に対応するＬＥＤについて順
次駆動していく。なお、駆動回路１´にタイミング信号
を供給するタイミング信号生成回路は下記の図５に示す
タイプのものでもよい。
【００３０】本実施例においても、罫線の線幅が変化す
る等の印字ムラが防止される。また、電源パターンの
幅、厚みを大きくすることにより電源パターンの体積を
大きくする必要がないので、駆動ＩＣのチップサイズを
小さくすることができる。
る等の印字ムラが防止される。また、電源パターンの
幅、厚みを大きくすることにより電源パターンの体積を
大きくする必要がないので、駆動ＩＣのチップサイズを
小さくすることができる。
【００３１】次に、上記タイミング信号生成回路の他の
実施例について説明する。本実施例におけるタイミング
信号生成回路２´は図４のように構成される。すなわ
ち、ストローブ信号の入力端子とラッチ信号の入力端子
とに接続された４ビットデコーダを有し、ストローブ信
号とラッチ信号のタイミングに合わせて図５に示すよう
に４ビットデコーダのＡ端子、Ｂ端子、Ｃ端子、Ｄ端子
より順次パルス信号が出力される。また、ラッチ信号の
入力端子にはインバータが接続され、ラッチ信号はこの
インバータを介して図１（ａ）又は図３の構成のラッチ
回路に入力されるように構成されている。
実施例について説明する。本実施例におけるタイミング
信号生成回路２´は図４のように構成される。すなわ
ち、ストローブ信号の入力端子とラッチ信号の入力端子
とに接続された４ビットデコーダを有し、ストローブ信
号とラッチ信号のタイミングに合わせて図５に示すよう
に４ビットデコーダのＡ端子、Ｂ端子、Ｃ端子、Ｄ端子
より順次パルス信号が出力される。また、ラッチ信号の
入力端子にはインバータが接続され、ラッチ信号はこの
インバータを介して図１（ａ）又は図３の構成のラッチ
回路に入力されるように構成されている。
【００３２】本実施例のタイミング信号生成回路の動作
について説明すると、上記実施例と同様に、タイミング
信号生成回路２´は第１ＡＮＤ回路群〜第４ＡＮＤ回路
群に順次パルス信号を入力して、第１〜第４の各ブロッ
クのＬＥＤを順次駆動していく。ここで、パルス信号を
供給する駆動回路は図１（ａ）に示される駆動回路でも
図３に示される駆動回路でもよい。なお、図４に示すタ
イミング信号生成回路によれば構成が図１に示す場合よ
りも容易で実際の制作には図４の場合の方が現実的であ
る。
について説明すると、上記実施例と同様に、タイミング
信号生成回路２´は第１ＡＮＤ回路群〜第４ＡＮＤ回路
群に順次パルス信号を入力して、第１〜第４の各ブロッ
クのＬＥＤを順次駆動していく。ここで、パルス信号を
供給する駆動回路は図１（ａ）に示される駆動回路でも
図３に示される駆動回路でもよい。なお、図４に示すタ
イミング信号生成回路によれば構成が図１に示す場合よ
りも容易で実際の制作には図４の場合の方が現実的であ
る。
【００３３】なお、上記実施例においては、６４ビット
の駆動ＩＣとして説明したが、これに限るものではな
く、任意のビット数であってもよい。
の駆動ＩＣとして説明したが、これに限るものではな
く、任意のビット数であってもよい。
【００３４】次に、本実施例に使用するＬＥＤアレイチ
ップについて説明する。上記本実施例では発光されるＬ
ＥＤにより感光ドラムに潜像が形成した上でトナーを印
字媒体に定着させるが、上記感光ドラムは定速で回転す
ることから、本実施例のように第１〜第４の各ブロック
のＬＥＤを時分割で駆動すると、従来からの複数のＬＥ
Ｄが一直線上に配設されたＬＥＤアレイチップを使用す
ると、主走査方向に同一ラインの印字データであっても
各ブロックごとに副走査方向に若干ずれることになる。
つまり、図１（ａ）に示すタイプの駆動回路１を使用し
た場合には、１チップ６４ビットの印字データが図６
（ａ）に示すような略階段状に印字され、また、図３に
示すタイプの駆動回路１´を使用した場合には、図６
（ｂ）に示すように斜めに傾斜した直線が１６本平行に
並ぶような印字になるという問題点がある。この問題点
は、以下のような構成のＬＥＤアレイチップを構成する
ことにより解決できる。
ップについて説明する。上記本実施例では発光されるＬ
ＥＤにより感光ドラムに潜像が形成した上でトナーを印
字媒体に定着させるが、上記感光ドラムは定速で回転す
ることから、本実施例のように第１〜第４の各ブロック
のＬＥＤを時分割で駆動すると、従来からの複数のＬＥ
Ｄが一直線上に配設されたＬＥＤアレイチップを使用す
ると、主走査方向に同一ラインの印字データであっても
各ブロックごとに副走査方向に若干ずれることになる。
つまり、図１（ａ）に示すタイプの駆動回路１を使用し
た場合には、１チップ６４ビットの印字データが図６
（ａ）に示すような略階段状に印字され、また、図３に
示すタイプの駆動回路１´を使用した場合には、図６
（ｂ）に示すように斜めに傾斜した直線が１６本平行に
並ぶような印字になるという問題点がある。この問題点
は、以下のような構成のＬＥＤアレイチップを構成する
ことにより解決できる。
【００３５】すなわち、図１（ａ）に示す駆動回路を使
用する場合には、図７に示すように複数のＬＥＤが配列
されたＬＥＤアレイチップ１００をＬＥＤヘッドに取り
付けて使用する。つまり、ＬＥＤアレイチップ１００
は、第１ブロックのＬＥＤ１０１と第２ブロックのＬＥ
Ｄ１０２と第３ブロックのＬＥＤ１０３と第４ブロック
のＬＥＤ１０４とを有し、各ブロックのＬＥＤは副走査
方向に若干ずれて構成されている。このように構成する
ことにより用紙等の印字媒体を図中矢印の方向に紙送り
することにより１ラインのの印字を一列に揃えることが
できる。
用する場合には、図７に示すように複数のＬＥＤが配列
されたＬＥＤアレイチップ１００をＬＥＤヘッドに取り
付けて使用する。つまり、ＬＥＤアレイチップ１００
は、第１ブロックのＬＥＤ１０１と第２ブロックのＬＥ
Ｄ１０２と第３ブロックのＬＥＤ１０３と第４ブロック
のＬＥＤ１０４とを有し、各ブロックのＬＥＤは副走査
方向に若干ずれて構成されている。このように構成する
ことにより用紙等の印字媒体を図中矢印の方向に紙送り
することにより１ラインのの印字を一列に揃えることが
できる。
【００３６】また、図３に示す駆動回路を使用する場合
には、図８に示すようにＬＥＤが配列されたＬＥＤアレ
イチップ１１０を使用する。つまり、第１ブロックのＬ
ＥＤ１０１と第２ブロックのＬＥＤ１０２と第３ブロッ
クのＬＥＤ１０３と第４ブロックのＬＥＤ１０４とを有
し、各ブロックのＬＥＤは副走査方向に若干ずれて構成
されている。図４の駆動回路により印字を行うと、第１
のブロックに属するＬＥＤの印字ドットと第２のブロッ
クに属するＬＥＤの印字ドットと第３のブロックに属す
るＬＥＤの印字ドットと第４のブロックに属するＬＥＤ
の印字ドットとで形成される印字ブロックが繰り返され
る構成となるので、用紙等の印字媒体を図中矢印の方向
に紙送りすることにより１ラインの印字を一列に揃える
ことができる。
には、図８に示すようにＬＥＤが配列されたＬＥＤアレ
イチップ１１０を使用する。つまり、第１ブロックのＬ
ＥＤ１０１と第２ブロックのＬＥＤ１０２と第３ブロッ
クのＬＥＤ１０３と第４ブロックのＬＥＤ１０４とを有
し、各ブロックのＬＥＤは副走査方向に若干ずれて構成
されている。図４の駆動回路により印字を行うと、第１
のブロックに属するＬＥＤの印字ドットと第２のブロッ
クに属するＬＥＤの印字ドットと第３のブロックに属す
るＬＥＤの印字ドットと第４のブロックに属するＬＥＤ
の印字ドットとで形成される印字ブロックが繰り返され
る構成となるので、用紙等の印字媒体を図中矢印の方向
に紙送りすることにより１ラインの印字を一列に揃える
ことができる。
【００３７】
【発明の効果】本発明におけるプリントヘッド駆動ＩＣ
によれば、チップにおける複数の素子のすべてを駆動し
ても素子を駆動する駆動電流量が小さくなることがな
く、罫線の線幅が変化する等の印字ムラが防止される。
によれば、チップにおける複数の素子のすべてを駆動し
ても素子を駆動する駆動電流量が小さくなることがな
く、罫線の線幅が変化する等の印字ムラが防止される。
【００３８】また、本発明におけるＬＥＤアレイチップ
によれば、回転ドラムに１ライン上に揃えて潜像を形成
でき、印字媒体への印字を１ライン上に揃えて行うこと
ができる。
によれば、回転ドラムに１ライン上に揃えて潜像を形成
でき、印字媒体への印字を１ライン上に揃えて行うこと
ができる。
【００３９】さらに、本発明におけるＬＥＤプリントヘ
ッドによれば、罫線の線幅が変化する等の印字ムラが防
止されるとともに、さらに、印字媒体への印字を１ライ
ン上に揃えて行うことができる。
ッドによれば、罫線の線幅が変化する等の印字ムラが防
止されるとともに、さらに、印字媒体への印字を１ライ
ン上に揃えて行うことができる。
【図１】本発明の実施例におけるＬＥＤヘッドＩＣの回
路構成を示す図であり、（ａ）は駆動回路の構成を示す
回路図であり、（ｂ）はタイミング信号生成回路の構成
を示す回路図である。
路構成を示す図であり、（ａ）は駆動回路の構成を示す
回路図であり、（ｂ）はタイミング信号生成回路の構成
を示す回路図である。
【図２】本発明の実施例におけるＬＥＤヘッド駆動ＩＣ
における駆動回路及びタイミング信号生成回路の動作状
態を示すタイムチャートである。
における駆動回路及びタイミング信号生成回路の動作状
態を示すタイムチャートである。
【図３】本発明の他の実施例における駆動回路の構成を
示す回路図である。
示す回路図である。
【図４】本発明の他の実施例におけるタイミング信号生
成回路の構成を示す説明図である。
成回路の構成を示す説明図である。
【図５】図５に示すタイミング信号生成回路の動作状態
を示す説明図である。
を示す説明図である。
【図６】本実施例のＬＥＤヘッド駆動ＩＣを使用した場
合の印字状態を示す説明図であり、（ａ）は図１（ａ）
に示す駆動回路を使用した場合の印字状態を示す説明図
であり、（ｂ）は図３に示す駆動回路を使用した場合の
印字状態を示す説明図である。
合の印字状態を示す説明図であり、（ａ）は図１（ａ）
に示す駆動回路を使用した場合の印字状態を示す説明図
であり、（ｂ）は図３に示す駆動回路を使用した場合の
印字状態を示す説明図である。
【図７】本発明の実施例におけるＬＥＤアレイチップの
構成を示す平面図である。
構成を示す平面図である。
【図８】本発明の他の実施例におけるＬＥＤアレイチッ
プの構成を示す平面図である。
プの構成を示す平面図である。
【図９】従来におけるプリントヘッドの駆動回路の構成
を示す回路図である。
を示す回路図である。
１、１´ 駆動回路ＩＣ ２、２´ タイミング信号生成回路 １０ シフトレジスタ ２０ ラッチ回路 ３０ ＡＮＤ回路部 ４０ 第１スイッチ部 ５０ 第２スイッチ部 ６０ フリップフロップ回路部
Claims (4)
- 【請求項１】 プリントヘッドに設けられたチップにお
ける複数の素子を駆動するプリントヘッド駆動ＩＣであ
って、 上記チップにおける複数の素子を所定数に分割して時分
割駆動する時分割駆動手段を有することを特徴とするプ
リントヘッド駆動ＩＣ。 - 【請求項２】 時分割駆動手段が、時系的にシフトした
所定数のパルス信号を出力することを特徴とする請求項
１に記載のプリントヘッド駆動ＩＣ。 - 【請求項３】 複数のＬＥＤを有するＬＥＤアレイチッ
プであって、 上記複数のＬＥＤを複数のブロックに分割し、各ブロッ
クのＬＥＤを副走査方向にずらして配設したことを特徴
とするＬＥＤアレイチップ。 - 【請求項４】 ＬＥＤアレイチップにおける複数のＬＥ
Ｄを駆動するプリントヘッド駆動ＩＣで、上記ＬＥＤア
レイチップにおける複数のＬＥＤを所定数に分割して時
分割駆動する時分割駆動手段を有するプリントヘッド駆
動ＩＣと、 上記複数のＬＥＤを複数のブロックに分割し、各ブロッ
クのＬＥＤを副走査方向にずらして配設したＬＥＤアレ
イチップと、を有することを特徴とするＬＥＤプリント
ヘッド。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13211694A JPH07329352A (ja) | 1994-06-14 | 1994-06-14 | プリントヘッド駆動ｉｃ、ｌｅｄアレイチップ及びｌｅｄプリントヘッド |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13211694A JPH07329352A (ja) | 1994-06-14 | 1994-06-14 | プリントヘッド駆動ｉｃ、ｌｅｄアレイチップ及びｌｅｄプリントヘッド |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07329352A true JPH07329352A (ja) | 1995-12-19 |
Family
ID=15073800
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13211694A Pending JPH07329352A (ja) | 1994-06-14 | 1994-06-14 | プリントヘッド駆動ｉｃ、ｌｅｄアレイチップ及びｌｅｄプリントヘッド |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07329352A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5848087A (en) * | 1996-01-23 | 1998-12-08 | Fuji Xerox Co., Ltd. | Two-dimensional surface emitting laser array, two-dimensional surface emitting laser beam scanner, two-dimensional surface emitting laser beam recorder, and two-dimensional surface emitting laser beam recording method |
| US6144685A (en) * | 1996-01-23 | 2000-11-07 | Fuji Xerox Co., Ltd. | Two-dimensional surface emitting laser array, two-dimensional surface emitting laser beam scanner, two-dimensional surface emitting laser beam recorder, and two-dimensional surface emitting laser beam recording method |
| JP2002079707A (ja) * | 2000-05-29 | 2002-03-19 | Kyocera Corp | 発光素子アレイ、その発光素子アレイを用いた光プリンタヘッド及び光プリンタヘッドの駆動方法 |
| CN102314125A (zh) * | 2010-05-25 | 2012-01-11 | 卡西欧电子工业株式会社 | 使用节电型记录头的彩色印刷装置 |
| JP2013212701A (ja) * | 2010-05-25 | 2013-10-17 | Casio Electronics Co Ltd | 省電力型記録ヘッドを用いたカラー印刷装置 |
| JP2018037655A (ja) * | 2016-08-30 | 2018-03-08 | 株式会社沖データ | 被駆動素子チップ、露光装置及び画像形成装置並びに被駆動素子チップの製造方法及び被駆動素子チップの取付方法 |
| WO2023208004A1 (zh) * | 2022-04-29 | 2023-11-02 | 华为技术有限公司 | Led打印驱动方法及装置、led打印设备、存储介质 |
-
1994
- 1994-06-14 JP JP13211694A patent/JPH07329352A/ja active Pending
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5848087A (en) * | 1996-01-23 | 1998-12-08 | Fuji Xerox Co., Ltd. | Two-dimensional surface emitting laser array, two-dimensional surface emitting laser beam scanner, two-dimensional surface emitting laser beam recorder, and two-dimensional surface emitting laser beam recording method |
| US6144685A (en) * | 1996-01-23 | 2000-11-07 | Fuji Xerox Co., Ltd. | Two-dimensional surface emitting laser array, two-dimensional surface emitting laser beam scanner, two-dimensional surface emitting laser beam recorder, and two-dimensional surface emitting laser beam recording method |
| JP2002079707A (ja) * | 2000-05-29 | 2002-03-19 | Kyocera Corp | 発光素子アレイ、その発光素子アレイを用いた光プリンタヘッド及び光プリンタヘッドの駆動方法 |
| JP4627923B2 (ja) * | 2000-05-29 | 2011-02-09 | 京セラ株式会社 | 発光素子アレイ、その発光素子アレイを用いた光プリンタヘッド及び光プリンタヘッドの駆動方法 |
| CN102314125A (zh) * | 2010-05-25 | 2012-01-11 | 卡西欧电子工业株式会社 | 使用节电型记录头的彩色印刷装置 |
| JP2012006376A (ja) * | 2010-05-25 | 2012-01-12 | Casio Electronics Co Ltd | 省電力型記録ヘッドを用いたカラー印刷装置 |
| US8559060B2 (en) | 2010-05-25 | 2013-10-15 | Casio Electronics Manufacturing Co., Ltd. | Color printer with power saving recording head |
| JP2013212701A (ja) * | 2010-05-25 | 2013-10-17 | Casio Electronics Co Ltd | 省電力型記録ヘッドを用いたカラー印刷装置 |
| JP2016094010A (ja) * | 2010-05-25 | 2016-05-26 | カシオ計算機株式会社 | 印刷装置及び印刷制御プログラム |
| JP2018037655A (ja) * | 2016-08-30 | 2018-03-08 | 株式会社沖データ | 被駆動素子チップ、露光装置及び画像形成装置並びに被駆動素子チップの製造方法及び被駆動素子チップの取付方法 |
| WO2023208004A1 (zh) * | 2022-04-29 | 2023-11-02 | 华为技术有限公司 | Led打印驱动方法及装置、led打印设备、存储介质 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20060274016A1 (en) | Liquid crystal display having data driver and gate driver | |
| JP3167435B2 (ja) | ドライバー回路 | |
| JP3703234B2 (ja) | 画像記録装置 | |
| JPH07329352A (ja) | プリントヘッド駆動ｉｃ、ｌｅｄアレイチップ及びｌｅｄプリントヘッド | |
| US5132678A (en) | Display device with time-multiplexed addressing of groups of rows of pixels | |
| JPH05298036A (ja) | 記録装置 | |
| US7126622B2 (en) | Drive IC and optical print head | |
| JP2001088345A (ja) | 光プリントヘッド | |
| JPH09109389A (ja) | インクジェット記録装置の記録素子駆動用集積回路 | |
| JPH06198958A (ja) | Ｌｅｄプリンタにおける高密度画像形成方法 | |
| JPH0834140A (ja) | プリントヘッド駆動回路及びプリントヘッド | |
| JP3062314B2 (ja) | 印字素子駆動回路装置及び印字装置 | |
| JP3521746B2 (ja) | 液晶駆動用コモンドライバ | |
| JPH05254172A (ja) | サーマルヘッド駆動用ｉｃ | |
| JPH0890815A (ja) | サーマルヘッド | |
| JP2792664B2 (ja) | 発光素子の駆動制御装置 | |
| JPH07304201A (ja) | プリントヘッド駆動ｉｃ | |
| SU1555912A1 (ru) | Устройство формировани телевизионных сигналов контура и изображени алфавитно-цифровых знаков | |
| JPH0557957A (ja) | プリントヘツドおよびその駆動方法 | |
| JPH0747712A (ja) | プリントヘッド | |
| JP2001180035A (ja) | 駆動用ｉｃ及び光プリントヘッド | |
| JP2740603B2 (ja) | 記録ヘッド駆動用半導体チップ及び記録ヘッド駆動装置 | |
| JPH01178471A (ja) | 光プリンタの発光素子駆動回路 | |
| JPH06312532A (ja) | プリントヘッド | |
| JPH09156086A (ja) | プリンタヘッド駆動装置 |