JP2001088345A - 光プリントヘッド - Google Patents
光プリントヘッドInfo
- Publication number
- JP2001088345A JP2001088345A JP26590499A JP26590499A JP2001088345A JP 2001088345 A JP2001088345 A JP 2001088345A JP 26590499 A JP26590499 A JP 26590499A JP 26590499 A JP26590499 A JP 26590499A JP 2001088345 A JP2001088345 A JP 2001088345A
- Authority
- JP
- Japan
- Prior art keywords
- light emitting
- driving
- emitting elements
- light
- print head
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
- B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
- B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
- B41J2/435—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of radiation to a printing material or impression-transfer material
- B41J2/447—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of radiation to a printing material or impression-transfer material using arrays of radiation sources
- B41J2/45—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of radiation to a printing material or impression-transfer material using arrays of radiation sources using light-emitting diode [LED] or laser arrays
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/06—Polymers
- H01L2924/078—Adhesive characteristics other than chemical
- H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
- H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1301—Thyristor
Abstract
(57)【要約】
【目的】 時分割駆動型の発光素子とそれを駆動する汎
用性のある駆動用ＩＣを備える光プリントヘッドを提供
すること。 【構成】 ｎ個の個別電極２８とｐ個の共通電極２７と
これらによって選択的される複数（ｎ×ｐ）の発光部２
６とを備える発光素子２２と、個別電極並びに共通電極
に接続されるｎ個の素子駆動用出力端子Ｄ０１〜ＤＯ４
８並びにｍ個の群選択用端子ＣＤ１〜ＣＤ４０を備えた
駆動用のＩＣ１とを備え、前記発光素子２２は、１つの
前記駆動用ＩＣに対して複数（ｑ）設けられ、その数
（ｑ）は、発光素子２２の共通電極２７の数（ｐ）と前
記駆動用ＩＣ１の群選択用端子ＣＤの数（ｍ）で定めら
れることを特徴とする。
用性のある駆動用ＩＣを備える光プリントヘッドを提供
すること。 【構成】 ｎ個の個別電極２８とｐ個の共通電極２７と
これらによって選択的される複数（ｎ×ｐ）の発光部２
６とを備える発光素子２２と、個別電極並びに共通電極
に接続されるｎ個の素子駆動用出力端子Ｄ０１〜ＤＯ４
８並びにｍ個の群選択用端子ＣＤ１〜ＣＤ４０を備えた
駆動用のＩＣ１とを備え、前記発光素子２２は、１つの
前記駆動用ＩＣに対して複数（ｑ）設けられ、その数
（ｑ）は、発光素子２２の共通電極２７の数（ｐ）と前
記駆動用ＩＣ１の群選択用端子ＣＤの数（ｍ）で定めら
れることを特徴とする。
Description
【０００１】
【発明の属する技術分野】本発明は、静電写真用プリン
タ等の記録ヘッドに用いられる光プリントヘッドに係わ
り、特に、素子内で時分割駆動を行うことができるよう
に構成された発光素子を駆動するための駆動用ＩＣを用
いた光プリントヘッドに関する。
タ等の記録ヘッドに用いられる光プリントヘッドに係わ
り、特に、素子内で時分割駆動を行うことができるよう
に構成された発光素子を駆動するための駆動用ＩＣを用
いた光プリントヘッドに関する。
【０００２】
【従来の技術】従来の光プリントヘッドにおいて用いら
れる発光素子（アレイ）は、実公平６−４８８８７号公
報に示すように、複数の発光部に１対１で対応させて個
別電極を素子表面側に設け、各発光部に共通の電極を素
子裏側に設けて構成しているので、１つの素子内で時分
割駆動することができなかった。時分割駆動することが
できないので、個別電極を発光部と同数設ける必要があ
り、発光部の高密度化が進むと、それに対応して個別電
極も高密度配置になる結果、駆動用ＩＣとの接続が困難
になるという問題があった。
れる発光素子（アレイ）は、実公平６−４８８８７号公
報に示すように、複数の発光部に１対１で対応させて個
別電極を素子表面側に設け、各発光部に共通の電極を素
子裏側に設けて構成しているので、１つの素子内で時分
割駆動することができなかった。時分割駆動することが
できないので、個別電極を発光部と同数設ける必要があ
り、発光部の高密度化が進むと、それに対応して個別電
極も高密度配置になる結果、駆動用ＩＣとの接続が困難
になるという問題があった。
【０００３】このような問題を解決するために、特開平
６−１６３９８０号公報においては、素子内での時分割
駆動が可能な発光素子が提案されている。すなわち、発
光素子上の複数の発光部を２〜３の群ｐに分け、群毎の
発光部に接続するように複数本の共通電極を設け、異な
る群に属するｐ個の発光部に接続した個別電極をｎ個設
けることによってｐ×ｎ個の発光部を備える発光素子が
提案されている。この発光素子によれば、ｐ本の共通電
極を時分割的に選択することによって個別電極の数を従
来の１／ｐに削減することができるので、駆動用ＩＣと
の接続を容易にすることができる。
６−１６３９８０号公報においては、素子内での時分割
駆動が可能な発光素子が提案されている。すなわち、発
光素子上の複数の発光部を２〜３の群ｐに分け、群毎の
発光部に接続するように複数本の共通電極を設け、異な
る群に属するｐ個の発光部に接続した個別電極をｎ個設
けることによってｐ×ｎ個の発光部を備える発光素子が
提案されている。この発光素子によれば、ｐ本の共通電
極を時分割的に選択することによって個別電極の数を従
来の１／ｐに削減することができるので、駆動用ＩＣと
の接続を容易にすることができる。
【０００４】このような発光素子を従来と同様の駆動用
ＩＣを用いて時分割駆動することも可能であるが、この
場合、共通電極を時分割的に選択するための駆動回路を
別途必要とするので、時分割駆動に適した汎用性のある
駆動用ＩＣの開発が望まれている。
ＩＣを用いて時分割駆動することも可能であるが、この
場合、共通電極を時分割的に選択するための駆動回路を
別途必要とするので、時分割駆動に適した汎用性のある
駆動用ＩＣの開発が望まれている。
【０００５】そこで本願出願人は、上記の点を考慮した
駆動用ＩＣについて、特開平１０−２２６１０２号公報
にて提案しているが、この公報に示された構成は、時分
割駆動のためにデータの入力順序を変更する処理を必要
とするので、データ処理が複雑化するという問題が有っ
た。また、発光素子と同数の駆動用ＩＣを必要とするの
で、駆動用ＩＣの数が増加するという問題も有してい
る。
駆動用ＩＣについて、特開平１０−２２６１０２号公報
にて提案しているが、この公報に示された構成は、時分
割駆動のためにデータの入力順序を変更する処理を必要
とするので、データ処理が複雑化するという問題が有っ
た。また、発光素子と同数の駆動用ＩＣを必要とするの
で、駆動用ＩＣの数が増加するという問題も有してい
る。
【０００６】
【発明が解決しようとする課題】そこで本発明は、上記
のような素子内時分割駆動に対応した発光素子とそれを
を駆動するに適した汎用性のある駆動用ＩＣを備える新
規な光プリントヘッドを提供することを課題の１つとす
る。また、光プリントヘッドの部品点数や組立て工数の
削減を図ることを課題の１つとする。そしてまた、高解
像度の光プリントヘッドを提供することを課題の１つと
する。そしてまた、駆動用ＩＣを解像度の相違する光プ
リントに転用して部品の共通化を図ることを課題の１つ
とする。
のような素子内時分割駆動に対応した発光素子とそれを
を駆動するに適した汎用性のある駆動用ＩＣを備える新
規な光プリントヘッドを提供することを課題の１つとす
る。また、光プリントヘッドの部品点数や組立て工数の
削減を図ることを課題の１つとする。そしてまた、高解
像度の光プリントヘッドを提供することを課題の１つと
する。そしてまた、駆動用ＩＣを解像度の相違する光プ
リントに転用して部品の共通化を図ることを課題の１つ
とする。
【０００７】
【課題を解決するための手段】本発明の光プリントヘッ
ドは請求項１に記載のように、ｎ個の個別電極とｐ個の
共通電極とこれらによって選択される複数（ｎ×ｐ）の
発光部とを備える発光素子と、前記個別電極並びに共通
電極に接続されるｎ個の素子駆動用出力端子並びにｍ個
の群選択用端子を備えた駆動用のＩＣとを備え、前記発
光素子は、１つの前記駆動用ＩＣに対して複数（ｑ）設
けられ、その数（ｑ）は、発光素子の共通電極の数
（ｐ）と前記駆動用ＩＣの群選択用端子の数（ｍ）で定
められることを特徴とする。
ドは請求項１に記載のように、ｎ個の個別電極とｐ個の
共通電極とこれらによって選択される複数（ｎ×ｐ）の
発光部とを備える発光素子と、前記個別電極並びに共通
電極に接続されるｎ個の素子駆動用出力端子並びにｍ個
の群選択用端子を備えた駆動用のＩＣとを備え、前記発
光素子は、１つの前記駆動用ＩＣに対して複数（ｑ）設
けられ、その数（ｑ）は、発光素子の共通電極の数
（ｐ）と前記駆動用ＩＣの群選択用端子の数（ｍ）で定
められることを特徴とする。
【０００８】本発明の光プリントヘッドは請求項２に記
載のように、ｎ個の個別電極とｐ個の共通電極とこれら
によって選択される複数（ｎ×ｐ）の発光部とを備える
発光素子と、前記個別電極並びに共通電極に接続される
ｎ個の素子駆動用出力端子並びにｍ個の群選択用端子を
備えた駆動用のＩＣを備え、1つの前記駆動用ＩＣとこ
れに接続した複数（ｑ）の前記発光素子を1つの単位と
するブロックを基板上に複数配置したことを特徴とす
る。
載のように、ｎ個の個別電極とｐ個の共通電極とこれら
によって選択される複数（ｎ×ｐ）の発光部とを備える
発光素子と、前記個別電極並びに共通電極に接続される
ｎ個の素子駆動用出力端子並びにｍ個の群選択用端子を
備えた駆動用のＩＣを備え、1つの前記駆動用ＩＣとこ
れに接続した複数（ｑ）の前記発光素子を1つの単位と
するブロックを基板上に複数配置したことを特徴とす
る。
【０００９】本発明の光プリントヘッドは請求項３に記
載のように、前記発光素子は、個別電極と共通電極を発
光部の両側に区分けして配置していることを特徴とす
る。
載のように、前記発光素子は、個別電極と共通電極を発
光部の両側に区分けして配置していることを特徴とす
る。
【００１０】本発明の光プリントヘッドは請求項４に記
載のように、前記駆動用ＩＣは、少なくともｎ×ｐ×ｑ
個の印字用データを記憶する回路を備えていることを特
徴とする。
載のように、前記駆動用ＩＣは、少なくともｎ×ｐ×ｑ
個の印字用データを記憶する回路を備えていることを特
徴とする。
【００１１】本発明の光プリントヘッドは請求項５に記
載のように、前記駆動用ＩＣは印字用データを隣接駆動
用ＩＣ間で授受するように一部の端子がカスケード接続
されていることを特徴とする。
載のように、前記駆動用ＩＣは印字用データを隣接駆動
用ＩＣ間で授受するように一部の端子がカスケード接続
されていることを特徴とする。
【００１２】本発明の光プリントヘッドは請求項６に記
載のように、基板と、この基板の長手方向に沿って配列
した複数の発光素子と、前記基板の上に配置した前記発
光素子数よりも少数の駆動用ＩＣと、前記駆動用ＩＣと
それに対応した所定数の発光素子間を共通接続する第1
の配線と、前記駆動用ＩＣとそれに対応した所定数の発
光素子間を個別接続する第２の配線とを備えたことを特
徴とする。
載のように、基板と、この基板の長手方向に沿って配列
した複数の発光素子と、前記基板の上に配置した前記発
光素子数よりも少数の駆動用ＩＣと、前記駆動用ＩＣと
それに対応した所定数の発光素子間を共通接続する第1
の配線と、前記駆動用ＩＣとそれに対応した所定数の発
光素子間を個別接続する第２の配線とを備えたことを特
徴とする。
【００１３】本発明の光プリントヘッドは請求項７に記
載のように、前記発光素子数よりも少数の駆動用ＩＣ
は、同一構造の駆動用ＩＣを複数配置したものであるこ
とを特徴とする。
載のように、前記発光素子数よりも少数の駆動用ＩＣ
は、同一構造の駆動用ＩＣを複数配置したものであるこ
とを特徴とする。
【００１４】本発明の光プリントヘッドは請求項８に記
載のように、前記発光素子は、発光部が複数（ｎ個）単
位に複数（ｐ回）に分けて時分割駆動される発光素子で
あることを特徴とする。
載のように、前記発光素子は、発光部が複数（ｎ個）単
位に複数（ｐ回）に分けて時分割駆動される発光素子で
あることを特徴とする。
【００１５】本発明の光プリントヘッドは請求項９に記
載のように、前記駆動用ＩＣは、所定数（ｑ）の発光素
子の全ての発光部を複数（ｎ個）単位に複数（ｍ）回に
分けて時分割駆動するＩＣであることを特徴とする。
載のように、前記駆動用ＩＣは、所定数（ｑ）の発光素
子の全ての発光部を複数（ｎ個）単位に複数（ｍ）回に
分けて時分割駆動するＩＣであることを特徴とする。
【００１６】本発明の光プリントヘッドは請求項１０に
記載のように、前記第1の配線と第2の配線の前記発光素
子の配列長と同程度の長さを有する配線は、前記発光素
子の配列の両側に第1の配線と第2の配線とで区分けして
配置していることを特徴とする。
記載のように、前記第1の配線と第2の配線の前記発光素
子の配列長と同程度の長さを有する配線は、前記発光素
子の配列の両側に第1の配線と第2の配線とで区分けして
配置していることを特徴とする。
【００１７】本発明の光プリントヘッドは請求項１１に
記載のように、基板と、この基板の長手方向に沿って配
列した複数の発光素子と、前記基板の上に配置した前記
発光素子数よりも少数の駆動用ＩＣと、前記駆動用ＩＣ
とそれに対応した所定数の発光素子間を接続する第1の
配線と第２の配線を備え、第１の配線と第２の配線を前
記発光素子の列の両側に区分けして配置するとともに、
この区分けした配線の内の総幅の狭いの方の配線と同じ
側に前記駆動用ＩＣを配置したことを特徴とする。
記載のように、基板と、この基板の長手方向に沿って配
列した複数の発光素子と、前記基板の上に配置した前記
発光素子数よりも少数の駆動用ＩＣと、前記駆動用ＩＣ
とそれに対応した所定数の発光素子間を接続する第1の
配線と第２の配線を備え、第１の配線と第２の配線を前
記発光素子の列の両側に区分けして配置するとともに、
この区分けした配線の内の総幅の狭いの方の配線と同じ
側に前記駆動用ＩＣを配置したことを特徴とする。
【００１８】
【発明の実施の形態】以下本発明の実施例を図面を参照
して説明する。図１は、駆動用ＩＣの回路ブロック図を
示し、図２は、図１に示す回路ブロック図のうち、複数
ある出力端子ＤＯ１〜ＤＯ４８の１つの出力端子ＤＯ１
に関係する部分を中心に抽出した要部回路ブロック図で
ある。まず、これらの図を中心に説明する。
して説明する。図１は、駆動用ＩＣの回路ブロック図を
示し、図２は、図１に示す回路ブロック図のうち、複数
ある出力端子ＤＯ１〜ＤＯ４８の１つの出力端子ＤＯ１
に関係する部分を中心に抽出した要部回路ブロック図で
ある。まず、これらの図を中心に説明する。
【００１９】駆動用ＩＣ１は、図１に示すように、素子
駆動用（後述する個別電極２８用）の複数個（ｎ）の出
力端子ＤＯで構成された個別端子部と、各出力端子ＤＯ
と接続され、これらに対して駆動信号としての所定の電
流出力を与える第１駆動部２と、群選択用（後述する共
通電極２７用）の複数（ｍ）個の出力端子ＣＤで構成さ
れた共通端子部と、各出力端子ＣＤと接続され、これら
を選択的に一方の電源電位、例えば接地電位ＶＳＳに切
り替える第２駆動部３を備えている。以下、ｎ＝４８，
ｍ＝４０の場合を例にとって説明するが、本発明はこれ
に限定されるものではない。
駆動用（後述する個別電極２８用）の複数個（ｎ）の出
力端子ＤＯで構成された個別端子部と、各出力端子ＤＯ
と接続され、これらに対して駆動信号としての所定の電
流出力を与える第１駆動部２と、群選択用（後述する共
通電極２７用）の複数（ｍ）個の出力端子ＣＤで構成さ
れた共通端子部と、各出力端子ＣＤと接続され、これら
を選択的に一方の電源電位、例えば接地電位ＶＳＳに切
り替える第２駆動部３を備えている。以下、ｎ＝４８，
ｍ＝４０の場合を例にとって説明するが、本発明はこれ
に限定されるものではない。
【００２０】第１駆動部２は、データ入力端子ＳＩから
順次与えられるシリアル入力データ信号を一時的に記憶
するデータ信号記憶回路４と、このデータ信号記憶回路
４から出力されたデータ信号に基づき上記各出力端子Ｄ
Ｏ１〜ＤＯ４８に駆動信号を出力する駆動回路５と、こ
の駆動回路５に定電流を供給する電流供給回路６と、こ
の第１駆動部２並びに第２駆動部３の各部に所定のタイ
ミング信号を供給するタイミング制御回路７とを備えて
いる。
順次与えられるシリアル入力データ信号を一時的に記憶
するデータ信号記憶回路４と、このデータ信号記憶回路
４から出力されたデータ信号に基づき上記各出力端子Ｄ
Ｏ１〜ＤＯ４８に駆動信号を出力する駆動回路５と、こ
の駆動回路５に定電流を供給する電流供給回路６と、こ
の第１駆動部２並びに第２駆動部３の各部に所定のタイ
ミング信号を供給するタイミング制御回路７とを備えて
いる。
【００２１】データ信号記憶回路４は、データ入力端子
ＳＩからシリアルに入力されるデータ信号をクロック信
号ＣＬＫ１に同期して取り込み、データ出力端子ＳＯか
らシリアル出力するｎ×ｍ（１９２０）ビット構成のシ
フトレジスタ８と、このシフトレジスタ８に取り込まれ
たデータ信号を、ロード信号ＬＯＡＤ１に基づいて並列
に取り込むｎ×ｍ（１９２０）ビット構成のラッチ回路
９とを備えている。シフトレジスタ８から並列に出力さ
れるｎ×ｍ（１９２０）個のデータ信号はラッチ回路９
を介さないで記憶回路１０に供給することもできるよう
にしている。
ＳＩからシリアルに入力されるデータ信号をクロック信
号ＣＬＫ１に同期して取り込み、データ出力端子ＳＯか
らシリアル出力するｎ×ｍ（１９２０）ビット構成のシ
フトレジスタ８と、このシフトレジスタ８に取り込まれ
たデータ信号を、ロード信号ＬＯＡＤ１に基づいて並列
に取り込むｎ×ｍ（１９２０）ビット構成のラッチ回路
９とを備えている。シフトレジスタ８から並列に出力さ
れるｎ×ｍ（１９２０）個のデータ信号はラッチ回路９
を介さないで記憶回路１０に供給することもできるよう
にしている。
【００２２】尚、データ信号を複数ビットで構成する場
合などにおいては、それに応じてシフトレジスタ８やラ
ッチ回路９等の構成を変更することもでき、例えば、シ
フトレジスタ８をアドレス指定方式のメモリで構成する
こともできる。
合などにおいては、それに応じてシフトレジスタ８やラ
ッチ回路９等の構成を変更することもでき、例えば、シ
フトレジスタ８をアドレス指定方式のメモリで構成する
こともできる。
【００２３】駆動回路５は、ラッチ回路９が出力するｎ
×ｍ個のデータ信号から、ｎ個単位にデータ信号を順次
選択して出力する第1の選択回路１１Ａと、この第1の選
択回路１１Ａの出力に基づいて前記出力端子ＤＯ１〜Ｄ
Ｏ４８を介して一定の電流を出力するｎ（４８）ビット
構成の第1のドライブ回路１２Ａを基本的な構成として
備えている。駆動回路５は、この基本構成に加えて、必
要に応じて、出力電流（光量）を補正に対応するための
補正データをｎ×ｍ個記憶するための補正データ記憶回
路１０と、この補正データ記憶回路１０から出力される
ｎ×ｍ個の補正データ信号から、ｎ個単位に補正データ
信号を順次選択して出力する補正データ用の第2の選択
回路１１Ｂと、この補正データ用の選択回路１１Ｂの出
力に基づいて増加減した電流値の出力を前記出力端子Ｄ
Ｏ１〜ＤＯ４８を介して駆動信号として出力するｎ（４
８）ビット構成の補正用の第2のドライブ回路１２Ｂを
備えることができる。
×ｍ個のデータ信号から、ｎ個単位にデータ信号を順次
選択して出力する第1の選択回路１１Ａと、この第1の選
択回路１１Ａの出力に基づいて前記出力端子ＤＯ１〜Ｄ
Ｏ４８を介して一定の電流を出力するｎ（４８）ビット
構成の第1のドライブ回路１２Ａを基本的な構成として
備えている。駆動回路５は、この基本構成に加えて、必
要に応じて、出力電流（光量）を補正に対応するための
補正データをｎ×ｍ個記憶するための補正データ記憶回
路１０と、この補正データ記憶回路１０から出力される
ｎ×ｍ個の補正データ信号から、ｎ個単位に補正データ
信号を順次選択して出力する補正データ用の第2の選択
回路１１Ｂと、この補正データ用の選択回路１１Ｂの出
力に基づいて増加減した電流値の出力を前記出力端子Ｄ
Ｏ１〜ＤＯ４８を介して駆動信号として出力するｎ（４
８）ビット構成の補正用の第2のドライブ回路１２Ｂを
備えることができる。
【００２４】記憶回路１０は、 Ｓビット（例えば３ビ
ット構成）で構成される補正データをｎ×ｍ個記憶する
ことができるように、例えばＳ×ｎ×ｍビット構成のラ
ッチ回路で構成することができる。そして、各補正デー
タ記憶回路１０に対する補正データの書き込みは、シフ
トレジスタ８から並列に供給されるｎ×ｍ個単位の信号
に基づいて行われるようになっている。
ット構成）で構成される補正データをｎ×ｍ個記憶する
ことができるように、例えばＳ×ｎ×ｍビット構成のラ
ッチ回路で構成することができる。そして、各補正デー
タ記憶回路１０に対する補正データの書き込みは、シフ
トレジスタ８から並列に供給されるｎ×ｍ個単位の信号
に基づいて行われるようになっている。
【００２５】補正データ記憶回路１０の書き込みは、前
もって行うことができる。すなわち、記憶回路１０のみ
を書き込み状態としてシフトレジスタ８を介して補正デ
ータの各ビットを記憶する作業をＳ回（3回）繰り返す
ことによって行うことができる。
もって行うことができる。すなわち、記憶回路１０のみ
を書き込み状態としてシフトレジスタ８を介して補正デ
ータの各ビットを記憶する作業をＳ回（3回）繰り返す
ことによって行うことができる。
【００２６】ドライブ回路１２は、図２に示すように、
１つの出力端子ＤＯに対してそれぞれ電流出力が異なる
複数（この例では４つ）の電流増幅器１２ａ〜１２ｄを
１組として、それを出力端子ＤＯと同数備えて構成され
ている。電流供給回路６から電流が供給される４つ電流
増幅器１２ａ〜１２ｄは、個々にその作動状態を制御す
ることによって、合計出力電流を４ｍＡをベースとして
３〜５ｍＡ程度の範囲で変更できるようにしている。
１つの出力端子ＤＯに対してそれぞれ電流出力が異なる
複数（この例では４つ）の電流増幅器１２ａ〜１２ｄを
１組として、それを出力端子ＤＯと同数備えて構成され
ている。電流供給回路６から電流が供給される４つ電流
増幅器１２ａ〜１２ｄは、個々にその作動状態を制御す
ることによって、合計出力電流を４ｍＡをベースとして
３〜５ｍＡ程度の範囲で変更できるようにしている。
【００２７】選択回路１１は、時分割駆動を行うために
前記ラッチ回路９や補正データ記憶回路１０に記憶され
たｎ×ｍ個分のデータや補正データを、ｎ個単位に選択
してｍ回取り出すための回路で、複数の論理ゲート回路
によって構成されている。この選択回路１１は、タイミ
ング制御回路７の一部を構成する分割タイミング信号発
生回路１４によってゲートの開閉が制御される。
前記ラッチ回路９や補正データ記憶回路１０に記憶され
たｎ×ｍ個分のデータや補正データを、ｎ個単位に選択
してｍ回取り出すための回路で、複数の論理ゲート回路
によって構成されている。この選択回路１１は、タイミ
ング制御回路７の一部を構成する分割タイミング信号発
生回路１４によってゲートの開閉が制御される。
【００２８】この分割タイミング信号発生回路１４は、
図３に波形を示すように、時分割のタイミングを規定す
るように外部から少数（この例では1本）の信号線を介
して供給される制御信号ＤＩＶＳＥＬに基づいて、ｍ種
類の分割タイミング信号ＤＩＶ１〜ＤＩＶ４０を生成す
るための回路で、例えばカウンタによって構成すること
ができる。分割タイミング信号発生回路１４は、カウン
タ以外にも、所定ビットの2進数からなる制御信号ＤＩ
ＶＳＥＬに基づいてｍ種類の分割タイミング信号ＤＩＶ
１〜ＤＩＶ４０を生成するデコーダ等によって構成する
こともできる。このように、分割タイミング信号発生回
路１４は１つあるいは少数の制御信号ＤＩＶＳＥＬに基
づいてｍ（４０種類）の分割タイミング信号（ＤＩＶ１
〜ＤＩＶ４０）を生成する。すなわち、分割タイミング
信号の数よりも少数の信号線を用いて制御信号ＤＩＶＳ
ＥＬを供給するので、外部と接続する制御信号の端子の
数を削減してＩＣの小型化を図ることができるととも
に、ワイヤボンド配線などの外部配線数を削減すること
ができる。
図３に波形を示すように、時分割のタイミングを規定す
るように外部から少数（この例では1本）の信号線を介
して供給される制御信号ＤＩＶＳＥＬに基づいて、ｍ種
類の分割タイミング信号ＤＩＶ１〜ＤＩＶ４０を生成す
るための回路で、例えばカウンタによって構成すること
ができる。分割タイミング信号発生回路１４は、カウン
タ以外にも、所定ビットの2進数からなる制御信号ＤＩ
ＶＳＥＬに基づいてｍ種類の分割タイミング信号ＤＩＶ
１〜ＤＩＶ４０を生成するデコーダ等によって構成する
こともできる。このように、分割タイミング信号発生回
路１４は１つあるいは少数の制御信号ＤＩＶＳＥＬに基
づいてｍ（４０種類）の分割タイミング信号（ＤＩＶ１
〜ＤＩＶ４０）を生成する。すなわち、分割タイミング
信号の数よりも少数の信号線を用いて制御信号ＤＩＶＳ
ＥＬを供給するので、外部と接続する制御信号の端子の
数を削減してＩＣの小型化を図ることができるととも
に、ワイヤボンド配線などの外部配線数を削減すること
ができる。
【００２９】尚、分割タイミング信号発生回路１４は、
１ライン分のデータ信号の入力に同期してリセットする
ことができ、リセット信号ＲＥＳＥＴを利用してのリセ
ットの他にも、前記ロード信号ＬＯＡＤ１を利用してリ
セットを行なうこともできる。
１ライン分のデータ信号の入力に同期してリセットする
ことができ、リセット信号ＲＥＳＥＴを利用してのリセ
ットの他にも、前記ロード信号ＬＯＡＤ１を利用してリ
セットを行なうこともできる。
【００３０】次に、図２を参照して１つの出力端子ＤＯ
１を中心にデータの流れについて説明する。ラッチ回路
９に記憶された１つのＩＣ分のデータ（１９２０個のオ
ン／オフデータ）は、分割タイミング信号ＤＩＶ１〜Ｄ
ＩＶ４０が順次Ｈレベルに切り替わることによって、そ
の分割タイミング信号ＤＩＶ１〜ＤＩＶ４０と接続され
たアンドゲート回路のみが開く結果、その間に選択的に
出力される。また、補正データ記憶回路１０に記憶され
た３ビット構成の補正データも同様に、分割タイミング
信号ＤＩＶ１〜ＤＩＶ４０が順次Ｈレベルに切り替わる
ことによって３個一組のアンドゲート回路が開く結果、
その間に選択的に出力される。補正データ記憶回路１０
の出力は、ドライブ回路１２に供給され、３つの電流増
幅器１２ｂ〜１２ｄを選択的に動作させる。
１を中心にデータの流れについて説明する。ラッチ回路
９に記憶された１つのＩＣ分のデータ（１９２０個のオ
ン／オフデータ）は、分割タイミング信号ＤＩＶ１〜Ｄ
ＩＶ４０が順次Ｈレベルに切り替わることによって、そ
の分割タイミング信号ＤＩＶ１〜ＤＩＶ４０と接続され
たアンドゲート回路のみが開く結果、その間に選択的に
出力される。また、補正データ記憶回路１０に記憶され
た３ビット構成の補正データも同様に、分割タイミング
信号ＤＩＶ１〜ＤＩＶ４０が順次Ｈレベルに切り替わる
ことによって３個一組のアンドゲート回路が開く結果、
その間に選択的に出力される。補正データ記憶回路１０
の出力は、ドライブ回路１２に供給され、３つの電流増
幅器１２ｂ〜１２ｄを選択的に動作させる。
【００３１】次に、第２駆動部３について説明する。第
２駆動部３は、出力端子ＣＤ１〜ＣＤ４０の１つを選択
的に接地電位ＶＳＳに切り替えるための回路で、前記分
割タイミング信号ＤＩＶ１〜ＤＩＶ４０によって切り替
える構成としているが、前記分割タイミング信号ＤＩＶ
１〜ＤＩＶ４０に同期した他の信号を用いて切り変える
構成とすることもできる。
２駆動部３は、出力端子ＣＤ１〜ＣＤ４０の１つを選択
的に接地電位ＶＳＳに切り替えるための回路で、前記分
割タイミング信号ＤＩＶ１〜ＤＩＶ４０によって切り替
える構成としているが、前記分割タイミング信号ＤＩＶ
１〜ＤＩＶ４０に同期した他の信号を用いて切り変える
構成とすることもできる。
【００３２】駆動用ＩＣは、図５に示すように、端子Ｄ
Ｏ１〜ＤＯ４８を一辺に配列し、端子ＣＤ１〜ＣＤ４０
を対向する２辺に半分ずつに区分けして配列し、データ
用、クロック用、電源用等の残りの端子を残りの辺に配
置することにより、類似の機能を持つ端子同士を１つの
辺に集めている。端子ＤＯ１〜ＤＯ４８は、１５０ＤＰ
Ｉ（ＤＯＴ／ＩＮＣＨ）前後の密度で配置している。こ
の配置密度は、後述する基板２１に形成する微細配線パ
ターンの限界密度に基づいて設定されている。すなわ
ち、基板２１に形成する第1、第2の配線２３−１，２３
−２の配線パターン密度が１５０ＤＰＩ程度に設定され
ているので、この値とほぼ同じ密度に設定している。
Ｏ１〜ＤＯ４８を一辺に配列し、端子ＣＤ１〜ＣＤ４０
を対向する２辺に半分ずつに区分けして配列し、データ
用、クロック用、電源用等の残りの端子を残りの辺に配
置することにより、類似の機能を持つ端子同士を１つの
辺に集めている。端子ＤＯ１〜ＤＯ４８は、１５０ＤＰ
Ｉ（ＤＯＴ／ＩＮＣＨ）前後の密度で配置している。こ
の配置密度は、後述する基板２１に形成する微細配線パ
ターンの限界密度に基づいて設定されている。すなわ
ち、基板２１に形成する第1、第2の配線２３−１，２３
−２の配線パターン密度が１５０ＤＰＩ程度に設定され
ているので、この値とほぼ同じ密度に設定している。
【００３３】図４は、上記の駆動用ＩＣ１を備えて構成
した光プリントヘッド２０の一例を示す概略的な要部平
面図である。この光プリントヘッド２０は、絶縁性基板
２１の上に複数（この例ではＬ＝２０個）の発光素子２
２を一列に配列し、この発光素子２２の片側に、発光素
子２２の数よりも少数の駆動用ＩＣ１を一列に配列して
いる。駆動用ＩＣ１は、所定数ｑ（この例では５個）の
発光素子２２に１つの割合で配置し、これら駆動用ＩＣ
１とそれに対応したｑ個の発光素子２２が１つのブロッ
ク（ｂ）をつくる。そして、このブロックが基板２１の
長手方向に沿って複数（この例ではｂ＝４）ブロック配
列されて光プリントヘッド２０を構成する。
した光プリントヘッド２０の一例を示す概略的な要部平
面図である。この光プリントヘッド２０は、絶縁性基板
２１の上に複数（この例ではＬ＝２０個）の発光素子２
２を一列に配列し、この発光素子２２の片側に、発光素
子２２の数よりも少数の駆動用ＩＣ１を一列に配列して
いる。駆動用ＩＣ１は、所定数ｑ（この例では５個）の
発光素子２２に１つの割合で配置し、これら駆動用ＩＣ
１とそれに対応したｑ個の発光素子２２が１つのブロッ
ク（ｂ）をつくる。そして、このブロックが基板２１の
長手方向に沿って複数（この例ではｂ＝４）ブロック配
列されて光プリントヘッド２０を構成する。
【００３４】発光素子２２と駆動用ＩＣ１間には、両者
を接続するための配線２３が施される。配線２３は、駆
動用ＩＣ１の出力端子ＤＯ１〜ＤＯ４８に一端を接続
し、他端を同一ブロック内の各発光素子２２の個別電極
に共通接続するマルチプレクス用の第1の配線２３−１
と、駆動用ＩＣ１の群選択用の出力端子ＣＤ１〜ＣＤ４
０に一端を接続し、他端を同一ブロック内の各発光素子
２２の共通電極に選択的に接続する第２の配線２３−２
によって構成している。第１の配線２３−１は、基板２
１に多層配線したマルチプレクス用の配線パターンと、
このパターンと駆動用ＩＣ１間並びに発光素子２２間を
接続するワイヤボンド線とで構成している。第２の配線
２３−２も、基板２１に多層配線した配線パターンと、
このパターンと駆動用ＩＣ１間並びに発光素子２２間を
接続するワイヤボンド線とで構成している。第１の配線
２３−１及び第２の配線２３−２の配線パターンの発光
素子２２の配列長と同じ程度の長さを持つ配線は、発光
素子２２の列の両側に区分けして別々に配置している。
このようにすることにより、後述する複数個の発光素子
２２とのワイヤボンド配線を行ない易くすることができ
る。
を接続するための配線２３が施される。配線２３は、駆
動用ＩＣ１の出力端子ＤＯ１〜ＤＯ４８に一端を接続
し、他端を同一ブロック内の各発光素子２２の個別電極
に共通接続するマルチプレクス用の第1の配線２３−１
と、駆動用ＩＣ１の群選択用の出力端子ＣＤ１〜ＣＤ４
０に一端を接続し、他端を同一ブロック内の各発光素子
２２の共通電極に選択的に接続する第２の配線２３−２
によって構成している。第１の配線２３−１は、基板２
１に多層配線したマルチプレクス用の配線パターンと、
このパターンと駆動用ＩＣ１間並びに発光素子２２間を
接続するワイヤボンド線とで構成している。第２の配線
２３−２も、基板２１に多層配線した配線パターンと、
このパターンと駆動用ＩＣ１間並びに発光素子２２間を
接続するワイヤボンド線とで構成している。第１の配線
２３−１及び第２の配線２３−２の配線パターンの発光
素子２２の配列長と同じ程度の長さを持つ配線は、発光
素子２２の列の両側に区分けして別々に配置している。
このようにすることにより、後述する複数個の発光素子
２２とのワイヤボンド配線を行ない易くすることができ
る。
【００３５】発光素子２２の列の両側に区分けして別々
に基板２１に配置した配線２３のパターンは、第１の配
線２３−１よりも第２の配線２３−２の方が配線数は少
ないが、１本当たりのパターン幅とその間隔が第２の配
線２３−２の方が広いので、第２の配線２３−２側のパ
ターンの総幅が第１の配線２３−１側よりも広くなって
いる。このように、駆動用ＩＣ１と発光素子２２間を接
続するとともに、発光素子２２の両側に区分けして配置
された配線２３−１，２３−２のパターンについて、総
幅の広い方を一方の側に、狭い方を駆動用ＩＣ１と共に
他方に配置しているので、発光素子２２を基板２１の幅
方向の中央寄りに配置することができる。発光素子２２
の列を基板２１の幅方向の中央寄りに配置することによ
り、発光素子２２の配列直線性（特に、基板２１に硝子
エポキシ製のものを用いた場合）を高めることができる
など、光学的特性を向上させることができる。
に基板２１に配置した配線２３のパターンは、第１の配
線２３−１よりも第２の配線２３−２の方が配線数は少
ないが、１本当たりのパターン幅とその間隔が第２の配
線２３−２の方が広いので、第２の配線２３−２側のパ
ターンの総幅が第１の配線２３−１側よりも広くなって
いる。このように、駆動用ＩＣ１と発光素子２２間を接
続するとともに、発光素子２２の両側に区分けして配置
された配線２３−１，２３−２のパターンについて、総
幅の広い方を一方の側に、狭い方を駆動用ＩＣ１と共に
他方に配置しているので、発光素子２２を基板２１の幅
方向の中央寄りに配置することができる。発光素子２２
の列を基板２１の幅方向の中央寄りに配置することによ
り、発光素子２２の配列直線性（特に、基板２１に硝子
エポキシ製のものを用いた場合）を高めることができる
など、光学的特性を向上させることができる。
【００３６】基板２１は、硝子エポキシ製の基板の他
に、セラミック製、絶縁金属製の基板等を用いることが
できるが、この例では、多層配線化、長尺化が容易で、
しかも低価格な硝子エポキシ製の基板を用いている。硝
子エポキシ製、セラミック製、金属製の何れの基板を用
いても、現状では同一面上に１５０ＤＰＩ程度の微細配
線を形成するのが限界である。尚、配線２３としては、
基板２１の多層配線と金線等のワイヤボンド線との組み
合わせの他に、高密度のフレキシブル配線を異方性導電
接着剤を用いて接続する構造等を用いることもできる。
に、セラミック製、絶縁金属製の基板等を用いることが
できるが、この例では、多層配線化、長尺化が容易で、
しかも低価格な硝子エポキシ製の基板を用いている。硝
子エポキシ製、セラミック製、金属製の何れの基板を用
いても、現状では同一面上に１５０ＤＰＩ程度の微細配
線を形成するのが限界である。尚、配線２３としては、
基板２１の多層配線と金線等のワイヤボンド線との組み
合わせの他に、高密度のフレキシブル配線を異方性導電
接着剤を用いて接続する構造等を用いることもできる。
【００３７】基板２１の上には、前記配線２３とは別
に、信号用、電力供給用の複数本の配線パターン２４を
発光素子２２の配列方向に沿って延びるように形成して
いる。この配線の中には、隣接する駆動用ＩＣ１の端子
間でデータ信号等の授受を行なうためのカスケード接続
用配線を備えている。また、駆動用ＩＣ１と配線パター
ン２４の間には、金線で構成したワイヤボンド配線２５
を設けている。
に、信号用、電力供給用の複数本の配線パターン２４を
発光素子２２の配列方向に沿って延びるように形成して
いる。この配線の中には、隣接する駆動用ＩＣ１の端子
間でデータ信号等の授受を行なうためのカスケード接続
用配線を備えている。また、駆動用ＩＣ１と配線パター
ン２４の間には、金線で構成したワイヤボンド配線２５
を設けている。
【００３８】発光素子２２は、その上面に複数（ｐ×ｎ
＝３８４）個の発光部２６を、その長手方向に沿って１
２００ＤＰＩ程度の配列密度で配列している。そして、
この複数の発光部２６は、時分割駆動できるようにそれ
ぞれが独立して形成されており、ｎ個の発光部２６から
なる群を単位に駆動できるように、複数（ｐ）の群に区
分けしている。この例では、発光部２６の１，９，１７
番目を第1の群、２，１０，１８番目を第２の群という
ように、発光部２６の配置順序を示す番号を分割数ｐ
（８）で割った場合の余りの数に基づいて８つの群に区
分けした場合を例示している。
＝３８４）個の発光部２６を、その長手方向に沿って１
２００ＤＰＩ程度の配列密度で配列している。そして、
この複数の発光部２６は、時分割駆動できるようにそれ
ぞれが独立して形成されており、ｎ個の発光部２６から
なる群を単位に駆動できるように、複数（ｐ）の群に区
分けしている。この例では、発光部２６の１，９，１７
番目を第1の群、２，１０，１８番目を第２の群という
ように、発光部２６の配置順序を示す番号を分割数ｐ
（８）で割った場合の余りの数に基づいて８つの群に区
分けした場合を例示している。
【００３９】そして、発光素子２２は、図６に示すよう
に、第１の群に属する発光部２６に共通配線した共通電
極２７−１と、第２の群に属する発光部２６に共通配線
した共通電極２７−２、…、並びに共通電極２７−８の
８個の共通電極２７を設けるとともに、隣接する８つの
発光部２６に接続したｎ（４８）個の個別電極２８を設
けている。共通電極２７は、基板２１の最高配線密度
（１５０ＤＰＩ）よりも低密度である２５ＤＰＩ程度の
密度で配列しているが、個別電極２８は、基板２１の最
高配線密度（１５０ＤＰＩ）と同じ程度の配置密度を保
つように、１５０ＤＰＩ程度の密度で配列している。共
通電極２７と個別電極２８は、発光素子２２の表面に形
成する多層配線の層数を削減するために、発光部２６の
両側に区分けし、発光素子２２の長手方向に沿って配列
している。
に、第１の群に属する発光部２６に共通配線した共通電
極２７−１と、第２の群に属する発光部２６に共通配線
した共通電極２７−２、…、並びに共通電極２７−８の
８個の共通電極２７を設けるとともに、隣接する８つの
発光部２６に接続したｎ（４８）個の個別電極２８を設
けている。共通電極２７は、基板２１の最高配線密度
（１５０ＤＰＩ）よりも低密度である２５ＤＰＩ程度の
密度で配列しているが、個別電極２８は、基板２１の最
高配線密度（１５０ＤＰＩ）と同じ程度の配置密度を保
つように、１５０ＤＰＩ程度の密度で配列している。共
通電極２７と個別電極２８は、発光素子２２の表面に形
成する多層配線の層数を削減するために、発光部２６の
両側に区分けし、発光素子２２の長手方向に沿って配列
している。
【００４０】この発光素子２２は、ｐ（８）個の共通電
極２７とｎ（４８）個の個別電極２８に各々接続したマ
トリックス状配線の交点部分にＬＥＤからなる発光部２
６が位置する構造となっている。よって、ｎ個の個別電
極２８にデータ信号を与え、共通電極２７の１つを選択
することにより、ｎ個の発光部２６を同時に駆動するこ
とができ、これをｐ回繰り返すことにより、１つの発光
素子２２の駆動を行なうことができる。
極２７とｎ（４８）個の個別電極２８に各々接続したマ
トリックス状配線の交点部分にＬＥＤからなる発光部２
６が位置する構造となっている。よって、ｎ個の個別電
極２８にデータ信号を与え、共通電極２７の１つを選択
することにより、ｎ個の発光部２６を同時に駆動するこ
とができ、これをｐ回繰り返すことにより、１つの発光
素子２２の駆動を行なうことができる。
【００４１】個別電極２８は、第１配線２３−１を介し
て、それぞれ駆動用ＩＣ１の出力端子ＤＯ１〜ＤＯ４８
に接続され、共通電極２７は、出力端子ＣＤ１〜ＣＤ４
０の内、８個の端子に選択的に接続される。
て、それぞれ駆動用ＩＣ１の出力端子ＤＯ１〜ＤＯ４８
に接続され、共通電極２７は、出力端子ＣＤ１〜ＣＤ４
０の内、８個の端子に選択的に接続される。
【００４２】図７に示すように、１つのブロックを構成
する１つの駆動用ＩＣと、それに対応するｑ個（この例
では５個）の発光素子２２は、駆動用ＩＣ１の出力端子
ＤＯ１〜ＤＯ４８がｑ個の発光素子２２の個別電極２８
に共通に接続されるように第１配線２３−１を介して接
続されている。駆動用ＩＣ１の出力端子ＣＤ１〜ＣＤ４
０は、ｑ（５個）の発光素子２２の各共通電極２７に第
２の配線２３−２を介して個別に接続されている。
する１つの駆動用ＩＣと、それに対応するｑ個（この例
では５個）の発光素子２２は、駆動用ＩＣ１の出力端子
ＤＯ１〜ＤＯ４８がｑ個の発光素子２２の個別電極２８
に共通に接続されるように第１配線２３−１を介して接
続されている。駆動用ＩＣ１の出力端子ＣＤ１〜ＣＤ４
０は、ｑ（５個）の発光素子２２の各共通電極２７に第
２の配線２３−２を介して個別に接続されている。
【００４３】そして、駆動用ＩＣ１の群選択用端子ＣＤ
１〜４０の１つを選択し、端子Ｄ０１〜ＤＯ４８に所定
の信号を与えれば、ｑ個の発光素子２２の１つが選択さ
れ、その素子の発光部２６を８分の１ずつ時分割で発光
させることができる。したがって、これらを４０回繰り
返えして全ての群選択用端子を選択することにより、１
つのブロックの全ての発光部２６を選択的に発光させる
ことができる。
１〜４０の１つを選択し、端子Ｄ０１〜ＤＯ４８に所定
の信号を与えれば、ｑ個の発光素子２２の１つが選択さ
れ、その素子の発光部２６を８分の１ずつ時分割で発光
させることができる。したがって、これらを４０回繰り
返えして全ての群選択用端子を選択することにより、１
つのブロックの全ての発光部２６を選択的に発光させる
ことができる。
【００４４】尚、１つのブロック内の発光素子２２はｑ
個（５個）で、これが４ブロックあるので、ヘッド２０
全体の発光部２６の数は、ｂ×ｑ×ｐ×ｎ＝４×５×８
×４８＝７６８０個となる。
個（５個）で、これが４ブロックあるので、ヘッド２０
全体の発光部２６の数は、ｂ×ｑ×ｐ×ｎ＝４×５×８
×４８＝７６８０個となる。
【００４５】次に、上記駆動用ＩＣ１の動作を含めた上
記光プリントヘッド２０の動作について、図１、図２と
図３を中心に説明する。
記光プリントヘッド２０の動作について、図１、図２と
図３を中心に説明する。
【００４６】尚、記憶回路１０に記憶すべき補正データ
は、発光素子２２の各発光部２６の光量を均一にするた
めに、予め求めた光量補正データが用いられ、これらの
データは、既に記憶回路１０に記憶されているものとす
る。
は、発光素子２２の各発光部２６の光量を均一にするた
めに、予め求めた光量補正データが用いられ、これらの
データは、既に記憶回路１０に記憶されているものとす
る。
【００４７】まず初めにリセット信号ＲＥＳＥＴが供給
され、これによって各部が初期状態に設定される。続い
て、設定信号ＳＥＴがＬレベルからＨレベルに切り替え
られる。その結果、記憶回路１０への書き込みが禁止さ
れた状態となる。
され、これによって各部が初期状態に設定される。続い
て、設定信号ＳＥＴがＬレベルからＨレベルに切り替え
られる。その結果、記憶回路１０への書き込みが禁止さ
れた状態となる。
【００４８】端に位置する駆動用ＩＣ１のデータ入力端
子Ｓ１に１ライン分のデータ信号（７６８０個）が順次
与えられ、これがクロック信号ＣＬＫ１に同期して順次
駆動用ＩＣ１のシフトレジスタ８に取り込まれる。所定
数のデータ取り込みが終わると、データ出力端子ＳＯを
介して、カスケード接続された隣のＩＣのシフトレジス
タ８にデータ信号が順次与えられる。
子Ｓ１に１ライン分のデータ信号（７６８０個）が順次
与えられ、これがクロック信号ＣＬＫ１に同期して順次
駆動用ＩＣ１のシフトレジスタ８に取り込まれる。所定
数のデータ取り込みが終わると、データ出力端子ＳＯを
介して、カスケード接続された隣のＩＣのシフトレジス
タ８にデータ信号が順次与えられる。
【００４９】１ライン分のデータ信号の取り込みが終わ
り、全ての駆動用ＩＣのシフトレジスタ８にデータが蓄
えられると、次に、ロード信号ＬＯＡＤ１が、所定時間
Ｈレベルに保持され、各ＩＣ１のシフトレジスタ８に保
持されたｎ×ｍ個のデータ信号の入力が行われる。この
時、ロード信号ＬＯＡＤ１の立ち下がり時点でラッチ回
路９が選択（ラッチ）されるので、シフトレジスタ８に
取り込まれたｎ×ｍ個のデータ信号がラッチ回路９に入
力されて記憶される。
り、全ての駆動用ＩＣのシフトレジスタ８にデータが蓄
えられると、次に、ロード信号ＬＯＡＤ１が、所定時間
Ｈレベルに保持され、各ＩＣ１のシフトレジスタ８に保
持されたｎ×ｍ個のデータ信号の入力が行われる。この
時、ロード信号ＬＯＡＤ１の立ち下がり時点でラッチ回
路９が選択（ラッチ）されるので、シフトレジスタ８に
取り込まれたｎ×ｍ個のデータ信号がラッチ回路９に入
力されて記憶される。
【００５０】ロード信号ＬＯＡＤ１がＨレベルからＬレ
ベルに切り替わった直後に、外部から供給される分割タ
イミング用の信号ＤＩＶＳＥＬに基づいて、分割タイミ
ング信号発生回路１４が分割タイミングＤＩＶ１〜ＤＩ
Ｖ４０を選択的にＬレベルからＨレベルに切り替える。
このタイミング期間内に、ストローブ信号（反転ＳＴ
Ｂ）がＨレベルから所定期間Ｌレベルに保持される。
ベルに切り替わった直後に、外部から供給される分割タ
イミング用の信号ＤＩＶＳＥＬに基づいて、分割タイミ
ング信号発生回路１４が分割タイミングＤＩＶ１〜ＤＩ
Ｖ４０を選択的にＬレベルからＨレベルに切り替える。
このタイミング期間内に、ストローブ信号（反転ＳＴ
Ｂ）がＨレベルから所定期間Ｌレベルに保持される。
【００５１】この分割タイミングＤＩＶ１〜４０の切り
替わりによって、選択回路１１がラッチ回路９や記憶回
路１０から選択して出力するデータ信号の位置が順次切
り替わる。例えば分割タイミング信号ＤＩＶ１によっ
て、１番目、９番目、…のデータが選択され、分割タイ
ミング信号ＤＩＶ２によって、２番目、１０番目、…の
データが選択される。
替わりによって、選択回路１１がラッチ回路９や記憶回
路１０から選択して出力するデータ信号の位置が順次切
り替わる。例えば分割タイミング信号ＤＩＶ１によっ
て、１番目、９番目、…のデータが選択され、分割タイ
ミング信号ＤＩＶ２によって、２番目、１０番目、…の
データが選択される。
【００５２】これらのデータ（必要に応じて３ビットの
補正データが付加される）がドライブ回路１２に与えら
れる。ドライブ回路１２は、データ信号やそれに付加さ
れた補正データに基づいて、４つの電流増幅器１２ａ〜
１２ｄを選択的に作動させてその出力電流を出力端子Ｄ
Ｏを介して発光素子２２の各個別電極２８に供給する。
補正データが付加される）がドライブ回路１２に与えら
れる。ドライブ回路１２は、データ信号やそれに付加さ
れた補正データに基づいて、４つの電流増幅器１２ａ〜
１２ｄを選択的に作動させてその出力電流を出力端子Ｄ
Ｏを介して発光素子２２の各個別電極２８に供給する。
【００５３】全ての発光素子２２の個別電極２８にデー
タ信号や補正データに応じた電流が供給可能な状態とな
るが、群選択端子によって選択されたｎ個の発光部２６
のみが共通電極２７を介して接地されているので、この
例では各ブロックで１つの発光素子２２が選択され、そ
の内の８個置きの発光部２６のみが選択的に発光する。
タ信号や補正データに応じた電流が供給可能な状態とな
るが、群選択端子によって選択されたｎ個の発光部２６
のみが共通電極２７を介して接地されているので、この
例では各ブロックで１つの発光素子２２が選択され、そ
の内の８個置きの発光部２６のみが選択的に発光する。
【００５４】上記のような、同一ブロックに属する１つ
の発光素子２２を所定回数に分けて分割駆動し、それを
発光素子２２の数だけ繰り返す時分割駆動（ｐ×ｑ＝ｍ
分割）によって１つのブロック内での選択的な発光を行
い、これを複数のブロックで同時に行なうことにより、
１ラインの発光を行うことができる。これを順次繰り返
すことによって、静電写真型プリンタ一画面分の露光を
行なうことができる。
の発光素子２２を所定回数に分けて分割駆動し、それを
発光素子２２の数だけ繰り返す時分割駆動（ｐ×ｑ＝ｍ
分割）によって１つのブロック内での選択的な発光を行
い、これを複数のブロックで同時に行なうことにより、
１ラインの発光を行うことができる。これを順次繰り返
すことによって、静電写真型プリンタ一画面分の露光を
行なうことができる。
【００５５】上記のように、素子内時分割駆動に対応し
た発光素子２２を駆動するための各駆動用ＩＣ１が、群
を単位とするタイミングに同期して動作する第２駆動部
３を内蔵し、この駆動用ＩＣ１によって対応した発光素
子２２の時分割駆動を行う構成としているので、負荷の
分散を図ることができる。その結果、従来のダイナミッ
ク駆動方式のように時分割駆動用（共通電極選択用）の
専用ＩＣを用いて全ての発光素子を対象とした時分割駆
動を行う場合に比べて、時分割駆動用の回路に加わる負
荷を低減することができる。
た発光素子２２を駆動するための各駆動用ＩＣ１が、群
を単位とするタイミングに同期して動作する第２駆動部
３を内蔵し、この駆動用ＩＣ１によって対応した発光素
子２２の時分割駆動を行う構成としているので、負荷の
分散を図ることができる。その結果、従来のダイナミッ
ク駆動方式のように時分割駆動用（共通電極選択用）の
専用ＩＣを用いて全ての発光素子を対象とした時分割駆
動を行う場合に比べて、時分割駆動用の回路に加わる負
荷を低減することができる。
【００５６】そして、駆動用ＩＣ１は、複数の発光素子
２２を時分割駆動するので、発光素子２２と時分割用駆
動用ＩＣを１対１の割合で配置する場合に比べて、内部
回路数を削減することができる。特に、ＩＣの中で半数
以上の面積を占有するドライブ回路について、発光素子
と時分割駆動用ＩＣを１対１の割合で配置する場合はｑ
×ｎ必要であるが、上記構成ではｎ個に削減することが
でき、ｑ（５）分の１の削減率を達成することができ
た。また、発光素子とスタティック駆動用ＩＣを１対１
の割合で配置する場合はｐ×ｑ×ｎのドライブ回路が必
要であるが、上記構成ではｎ個に削減することができ、
ｐ×ｑ（４０）分の１の大幅削減率を達成することがで
きた。そして、駆動用ＩＣ１を従来のスタティック方式
用のＩＣと同等の形状で構成することができるので、全
体的な回路構成の小型化を達成することもできる。
２２を時分割駆動するので、発光素子２２と時分割用駆
動用ＩＣを１対１の割合で配置する場合に比べて、内部
回路数を削減することができる。特に、ＩＣの中で半数
以上の面積を占有するドライブ回路について、発光素子
と時分割駆動用ＩＣを１対１の割合で配置する場合はｑ
×ｎ必要であるが、上記構成ではｎ個に削減することが
でき、ｑ（５）分の１の削減率を達成することができ
た。また、発光素子とスタティック駆動用ＩＣを１対１
の割合で配置する場合はｐ×ｑ×ｎのドライブ回路が必
要であるが、上記構成ではｎ個に削減することができ、
ｐ×ｑ（４０）分の１の大幅削減率を達成することがで
きた。そして、駆動用ＩＣ１を従来のスタティック方式
用のＩＣと同等の形状で構成することができるので、全
体的な回路構成の小型化を達成することもできる。
【００５７】また、時分割駆動を行う構成でありなが
ら、スタティック方式と同じようにデータを順次入力す
ることができるので、従来の時分割駆動に必要とされた
データの並び替えのための回路が不要となる。また、時
分割数を増加させても、その分割数よりも少数の制御信
号の供給線を利用して時分割用のタイミングＤＩＶ１〜
ＤＩＶ４０を発生させるようにしているので、ＩＣの端
子数や組立て作業数の削減を図ることができる。
ら、スタティック方式と同じようにデータを順次入力す
ることができるので、従来の時分割駆動に必要とされた
データの並び替えのための回路が不要となる。また、時
分割数を増加させても、その分割数よりも少数の制御信
号の供給線を利用して時分割用のタイミングＤＩＶ１〜
ＤＩＶ４０を発生させるようにしているので、ＩＣの端
子数や組立て作業数の削減を図ることができる。
【００５８】また、駆動用ＩＣ１は、時分割駆動に対応
していながら、同じブロック内の発光素子全ての補正用
データを記憶し、それを選択して出力することができる
ので、補正用データを用いた時分割駆動を行う場合に、
記憶した補正データに基づくデータ信号の補正を容易に
行うことができる。
していながら、同じブロック内の発光素子全ての補正用
データを記憶し、それを選択して出力することができる
ので、補正用データを用いた時分割駆動を行う場合に、
記憶した補正データに基づくデータ信号の補正を容易に
行うことができる。
【００５９】尚、発光素子２２として、発光部２６を１
列に配列したもののほかに、千鳥配置したものや、２列
以上の複数列配置したものを用いることもできる。
列に配列したもののほかに、千鳥配置したものや、２列
以上の複数列配置したものを用いることもできる。
【００６０】また、本発明は、上記のように１つの駆動
用ＩＣとそれに接続した複数の発光素子を１つのブロッ
クとし、このブロックを発光素子の配列方向と同方向に
複数配置した光プリントヘッドに好適であるが、これ以
外にも適用可能であり、例えば、前記１つのブロックの
みを基本構造とする光プリントヘッドやそれに類する印
字装置に適用することもできる。
用ＩＣとそれに接続した複数の発光素子を１つのブロッ
クとし、このブロックを発光素子の配列方向と同方向に
複数配置した光プリントヘッドに好適であるが、これ以
外にも適用可能であり、例えば、前記１つのブロックの
みを基本構造とする光プリントヘッドやそれに類する印
字装置に適用することもできる。
【００６１】また、光プリントヘッドに要求される仕様
などに応じて、上記駆動用ＩＣに接続する発光素子の構
成を変更することもできる。すなわち、発光素子２２の
個別電極数（ｎ）は一定に保ち、発光素子２２内の群の
数（ｐ）と１ブロック内の発光素子２２の数（ｑ）を、
その積が駆動用ＩＣ１の群選択用端子の数（ｍ）と同じ
になるように、適宜変更することができる。例えば、分
割数（ｐ）を５とした発光素子を８個並べて１つのブロ
ックを構成することができる。また、分割数（ｐ）を４
とした発光素子を１０個並べて１つのブロックを構成す
ることもできる。このとき、発光部の配列密度が相違す
る発光素子２２を選択することもできるので、駆動用Ｉ
Ｃの汎用性を高めることができる。。
などに応じて、上記駆動用ＩＣに接続する発光素子の構
成を変更することもできる。すなわち、発光素子２２の
個別電極数（ｎ）は一定に保ち、発光素子２２内の群の
数（ｐ）と１ブロック内の発光素子２２の数（ｑ）を、
その積が駆動用ＩＣ１の群選択用端子の数（ｍ）と同じ
になるように、適宜変更することができる。例えば、分
割数（ｐ）を５とした発光素子を８個並べて１つのブロ
ックを構成することができる。また、分割数（ｐ）を４
とした発光素子を１０個並べて１つのブロックを構成す
ることもできる。このとき、発光部の配列密度が相違す
る発光素子２２を選択することもできるので、駆動用Ｉ
Ｃの汎用性を高めることができる。。
【００６２】また、上記駆動用ＩＣは、時分割数（ｍ）
が４０に設定されているが、データ入力の仕方に工夫を
することにより、光プリントヘッドに要求される印字速
度等に応じて、見かけ上の時分割数（実効的な時分割
数）を変更することができる。例えば、高速の印字速度
が要求され、それに応じて時分割数をｍよりも小さな値
ｋに変更する必要がある場合は、駆動用ＩＣ１に信号を
供給するデータ処理回路側において、分割タイミングＤ
ＩＶの数を実質的にｋに削減する処理を施せば良い。す
なわち、分割タイミング信号発生回路１４がアップカウ
ンタ方式の場合は、分割数ｋを超えると、制御信号ＤＩ
ＶＳＥＬのクロック周波数を大きくして残りのタイミン
グ信号ＤＩＶｋ＋１〜ＤＩＶ４０を極短期間に発生させ
るとともに、ストローブ信号（反転ＳＴＢ）をＨレベル
に保持してその短縮期間のデータ印字を禁止するように
することができる。また、分割タイミング信号発生回路
１４がデコーダ方式の場合は、データ処理回路から与え
る複数ビットの制御信号ＤＩＶＳＥＬに所望の分割数ｋ
に応じた変更を加えることによって、タイミング信号Ｄ
ＩＶ１〜ＤＩＶｋのみを選択的に発生させれば良い。こ
のようにして、駆動用ＩＣ１の時分割数（ｍ）に変更を
加えて実質的な時分割数（ｋ）を例えば１６に設定する
とともに、この駆動用ＩＣに図６に示す発光素子２２を
２個接続してそれを1ブロックとし、これを１０ブロッ
ク配置して７６８０個の発光部を備える光プリントヘッ
ドを構成すると、図３を参照して動作説明した時分割数
（ｍ）が４０の場合に比べて、印字速度を４０／１６＝
２．５倍に速めることができる。
が４０に設定されているが、データ入力の仕方に工夫を
することにより、光プリントヘッドに要求される印字速
度等に応じて、見かけ上の時分割数（実効的な時分割
数）を変更することができる。例えば、高速の印字速度
が要求され、それに応じて時分割数をｍよりも小さな値
ｋに変更する必要がある場合は、駆動用ＩＣ１に信号を
供給するデータ処理回路側において、分割タイミングＤ
ＩＶの数を実質的にｋに削減する処理を施せば良い。す
なわち、分割タイミング信号発生回路１４がアップカウ
ンタ方式の場合は、分割数ｋを超えると、制御信号ＤＩ
ＶＳＥＬのクロック周波数を大きくして残りのタイミン
グ信号ＤＩＶｋ＋１〜ＤＩＶ４０を極短期間に発生させ
るとともに、ストローブ信号（反転ＳＴＢ）をＨレベル
に保持してその短縮期間のデータ印字を禁止するように
することができる。また、分割タイミング信号発生回路
１４がデコーダ方式の場合は、データ処理回路から与え
る複数ビットの制御信号ＤＩＶＳＥＬに所望の分割数ｋ
に応じた変更を加えることによって、タイミング信号Ｄ
ＩＶ１〜ＤＩＶｋのみを選択的に発生させれば良い。こ
のようにして、駆動用ＩＣ１の時分割数（ｍ）に変更を
加えて実質的な時分割数（ｋ）を例えば１６に設定する
とともに、この駆動用ＩＣに図６に示す発光素子２２を
２個接続してそれを1ブロックとし、これを１０ブロッ
ク配置して７６８０個の発光部を備える光プリントヘッ
ドを構成すると、図３を参照して動作説明した時分割数
（ｍ）が４０の場合に比べて、印字速度を４０／１６＝
２．５倍に速めることができる。
【００６３】印字速度を速める他の方法として、各発光
部に流す電流値を大きくし発光出力を増加させる方式が
知られている。しかしながら、電流値を増加させること
ができない場合、例えば、変更前の電流値が発光部の許
容電流値に近い場合、発光部の通電寿命を延ばすために
電流値を低く設定している場合などにおいては、上記の
ように実質的な時分割数を少なくして印字速度を高める
方式を採用することが望ましい。
部に流す電流値を大きくし発光出力を増加させる方式が
知られている。しかしながら、電流値を増加させること
ができない場合、例えば、変更前の電流値が発光部の許
容電流値に近い場合、発光部の通電寿命を延ばすために
電流値を低く設定している場合などにおいては、上記の
ように実質的な時分割数を少なくして印字速度を高める
方式を採用することが望ましい。
【００６４】このようにすることによって、同一の駆動
用ＩＣを用いながらも、プリントヘッドに要求される印
字速度の変更に対して、実質的な分割数を変更すること
による対応ができ、プリントヘッドの機能変更に対処す
ることができる。
用ＩＣを用いながらも、プリントヘッドに要求される印
字速度の変更に対して、実質的な分割数を変更すること
による対応ができ、プリントヘッドの機能変更に対処す
ることができる。
【００６５】
【発明の効果】以上のように本発明によれば、従来のス
タティック駆動と同様のデータ処理手順を残しながら
も、時分割駆動に対応した駆動を行なうことができ、ス
タティック駆動と互換性を保つことができる。また、時
分割駆動に対応するので駆動用ＩＣ数の低減、ワイヤボ
ンド数や密度の低減を行なうことができる。また、駆動
用ＩＣとそれに接続する発光素子の組み合わせを種々設
定することができる。また、入力データの変更によって
実質的な時分割数の変更による印字速度の変更も容易で
ある。そしてまた、基板に配置した配線パターンの密度
（解像度）が低くても高解像度の光プリントヘッドを提
供することができる。そしてまた、光プリントヘッドの
小型化、低価格化を図ることができる。
タティック駆動と同様のデータ処理手順を残しながら
も、時分割駆動に対応した駆動を行なうことができ、ス
タティック駆動と互換性を保つことができる。また、時
分割駆動に対応するので駆動用ＩＣ数の低減、ワイヤボ
ンド数や密度の低減を行なうことができる。また、駆動
用ＩＣとそれに接続する発光素子の組み合わせを種々設
定することができる。また、入力データの変更によって
実質的な時分割数の変更による印字速度の変更も容易で
ある。そしてまた、基板に配置した配線パターンの密度
（解像度）が低くても高解像度の光プリントヘッドを提
供することができる。そしてまた、光プリントヘッドの
小型化、低価格化を図ることができる。
【図１】本発明の実施例に係る駆動用ＩＣの回路ブロッ
ク図である。
ク図である。
【図２】図１の要部を示す回路ブロック図である。
【図３】同実施例のタイミングチャートである。
【図４】本発明の実施例に係る光プリントヘッドの要部
平面図である。
平面図である。
【図５】図４の要部を示す回路図である。
【図６】本発明の実施例に係る発光素子の要部を示す概
略的な平面図である。
略的な平面図である。
【図７】光プリントヘッドの要部（１ブロック）の回路
ブロック図である。
ブロック図である。
１ 駆動用ＩＣ ２０ 光プリントヘッド ２１ 基板 ２２ 発光素子 ２３ 配線 ２６ 発光部 ２７ 共通電極 ２８ 個別電極
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 2C162 AF04 AF60 AH04 FA17 FA23 5C051 AA02 CA08 CA11 DA03 DB06 DB07 DB08 DB29 DB35 DC07 5F041 AA42 AA47 BB27 BB34 CB22 DA02 DA07 DA13 DA20 FF13
Claims (11)
- 【請求項１】ｎ個の個別電極とｐ個の共通電極とこれら
によって選択される複数（ｎ×ｐ）の発光部とを備える
発光素子と、前記個別電極並びに共通電極に接続される
ｎ個の素子駆動用出力端子並びにｍ個の群選択用端子を
備えた駆動用のＩＣとを備え、前記発光素子は、１つの
前記駆動用ＩＣに対して複数（ｑ）設けられ、その数
（ｑ）は、発光素子の共通電極の数（ｐ）と前記駆動用
ＩＣの群選択用端子の数（ｍ）で定められることを特徴
とする光プリントヘッド。 - 【請求項２】ｎ個の個別電極とｐ個の共通電極とこれら
によって選択される複数（ｎ×ｐ）の発光部とを備える
発光素子と、前記個別電極並びに共通電極に接続される
ｎ個の素子駆動用出力端子並びにｍ個の群選択用端子を
備えた駆動用のＩＣを備え、1つの前記駆動用ＩＣとこ
れに接続した複数（ｑ）の前記発光素子を1つの単位と
するブロックを基板上に複数配置したことを特徴とする
光プリントヘッド。 - 【請求項３】前記発光素子は、個別電極と共通電極を発
光部の両側に区分けして配置していることを特徴とする
請求項１あるいは2記載の光プリントヘッド。 - 【請求項４】前記駆動用ＩＣは、少なくともｎ×ｐ×ｑ
個の印字用データを記憶する回路を備えていることを特
徴とする請求項１あるいは２記載の光プリントヘッド。 - 【請求項５】前記駆動用ＩＣは印字用データを隣接駆動
用ＩＣ間で授受するように一部の端子がカスケード接続
されていることを特徴とする請求項2記載の光プリント
ヘッド。 - 【請求項６】基板と、この基板の長手方向に沿って配列
した複数の発光素子と、前記基板の上に配置した前記発
光素子数よりも少数の駆動用ＩＣと、前記駆動用ＩＣと
それに対応した所定数の発光素子間を共通接続する第1
の配線と、前記駆動用ＩＣとそれに対応した所定数の発
光素子間を個別接続する第２の配線とを備えたことを特
徴とする光プリントヘッド。 - 【請求項７】前記発光素子数よりも少数の駆動用ＩＣ
は、同一構造の駆動用ＩＣを複数配置したものであるこ
とを特徴とする請求項６記載の光プリントヘッド。 - 【請求項８】前記発光素子は、発光部が複数（ｎ個）単
位に複数（ｐ回）に分けて時分割駆動される発光素子で
あることを特徴とする請求項６記載の光プリントヘッ
ド。 - 【請求項９】前記駆動用ＩＣは、所定数（ｑ）の発光素
子の全ての発光部を複数（ｎ個）単位に複数（ｍ）回に
分けて時分割駆動するＩＣであることを特徴とする請求
項６記載の光プリントヘッド。 - 【請求項１０】前記第1の配線と第2の配線の前記発光素
子の配列長と同程度の長さを有する配線は、前記発光素
子の配列の両側に第1の配線と第2の配線とで区分けして
配置していることを特徴とする請求項６記載の光プリン
トヘッド。 - 【請求項１１】基板と、この基板の長手方向に沿って配
列した複数の発光素子と、前記基板の上に配置した前記
発光素子数よりも少数の駆動用ＩＣと、前記駆動用ＩＣ
とそれに対応した所定数の発光素子間を接続する第1の
配線と第２の配線を備え、第１の配線と第２の配線を前
記発光素子の列の両側に区分けして配置するとともに、
この区分けした配線の内の総幅の狭いの方の配線と同じ
側に前記駆動用ＩＣを配置したことを特徴とする光プリ
ントヘッド。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26590499A JP2001088345A (ja) | 1999-09-20 | 1999-09-20 | 光プリントヘッド |
| EP00961037A EP1215050A4 (en) | 1999-09-20 | 2000-09-14 | INTEGRATED PILOT CIRCUIT AND OPTICAL PRINTHEAD |
| CN00813100A CN1374906A (zh) | 1999-09-20 | 2000-09-14 | 驱动ic和光学打印头 |
| PCT/JP2000/006333 WO2001021411A1 (fr) | 1999-09-20 | 2000-09-14 | Circuit integre pilote et tete d'impression optique |
| US10/088,266 US6853396B1 (en) | 1999-09-20 | 2000-09-14 | Driving ic and optical print head |
| HK03101154.7A HK1048968A1 (zh) | 1999-09-20 | 2003-02-18 | 驅動ic和光學打印頭 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26590499A JP2001088345A (ja) | 1999-09-20 | 1999-09-20 | 光プリントヘッド |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001088345A true JP2001088345A (ja) | 2001-04-03 |
Family
ID=17423726
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26590499A Pending JP2001088345A (ja) | 1999-09-20 | 1999-09-20 | 光プリントヘッド |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6853396B1 (ja) |
| JP (1) | JP2001088345A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1215050A1 (en) * | 1999-09-20 | 2002-06-19 | Sanyo Electric Co., Ltd. | Driving ic and optical print head |
| US6853396B1 (en) | 1999-09-20 | 2005-02-08 | Sanyo Electric Co., Ltd. | Driving ic and optical print head |
| JP2007203601A (ja) * | 2006-02-02 | 2007-08-16 | Seiko Epson Corp | 発光装置、電子機器および画像処理装置 |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7287678B2 (en) * | 2001-11-16 | 2007-10-30 | Vamco International Inc. | Method and apparatus for determining and setting material release mechanism timing for a material feed mechanism |
| JP4960665B2 (ja) * | 2006-08-11 | 2012-06-27 | キヤノン株式会社 | 発光素子アレイ及び画像形成装置 |
| JP4292747B2 (ja) * | 2002-02-25 | 2009-07-08 | 富士ゼロックス株式会社 | 発光サイリスタおよび自己走査型発光素子アレイ |
| JP4345770B2 (ja) * | 2006-04-11 | 2009-10-14 | エルピーダメモリ株式会社 | ラッチ回路、及びこれを備えた半導体装置 |
| JP5348601B2 (ja) * | 2007-05-28 | 2013-11-20 | 株式会社リコー | 光源装置、光走査装置及び画像形成装置 |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61228973A (ja) | 1985-04-03 | 1986-10-13 | Alps Electric Co Ltd | Ｌｅｄプリンタの光書込みヘツド |
| JPS62152873A (ja) | 1985-12-27 | 1987-07-07 | Alps Electric Co Ltd | 発光ダイオ−ド・アレ−・ヘツド |
| US5307089A (en) | 1989-08-07 | 1994-04-26 | Sanyo Electric Co., Ltd. | Optical printing head |
| JPH04255368A (ja) | 1990-03-12 | 1992-09-10 | Sanyo Electric Co Ltd | 光プリントヘッド |
| JP2854469B2 (ja) | 1992-09-17 | 1999-02-03 | 株式会社テック | 端面発光型ラインヘッドの駆動装置 |
| JP3696276B2 (ja) | 1995-01-11 | 2005-09-14 | 沖電気工業株式会社 | 一次元配列有機ｅｌ発光素子アレイヘッド及びその製造方法 |
| JP3219263B2 (ja) | 1995-05-23 | 2001-10-15 | キヤノン株式会社 | 発光装置 |
| JP3703234B2 (ja) | 1996-12-24 | 2005-10-05 | キヤノン株式会社 | 画像記録装置 |
| JP3357810B2 (ja) | 1997-01-28 | 2002-12-16 | 三洋電機株式会社 | 光プリントヘッド |
| JP3357811B2 (ja) | 1997-02-13 | 2002-12-16 | 三洋電機株式会社 | 駆動用ｉｃ及び光プリントヘッド |
| JPH10235935A (ja) | 1997-02-27 | 1998-09-08 | Oki Data:Kk | ドライバｉｃとｌｅｄプリントヘッド |
| JP2001088345A (ja) | 1999-09-20 | 2001-04-03 | Sanyo Electric Co Ltd | 光プリントヘッド |
| EP1215050A4 (en) | 1999-09-20 | 2003-03-26 | Sanyo Electric Co | INTEGRATED PILOT CIRCUIT AND OPTICAL PRINTHEAD |
-
1999
- 1999-09-20 JP JP26590499A patent/JP2001088345A/ja active Pending
-
2000
- 2000-09-14 US US10/088,266 patent/US6853396B1/en not_active Expired - Fee Related
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1215050A1 (en) * | 1999-09-20 | 2002-06-19 | Sanyo Electric Co., Ltd. | Driving ic and optical print head |
| EP1215050A4 (en) * | 1999-09-20 | 2003-03-26 | Sanyo Electric Co | INTEGRATED PILOT CIRCUIT AND OPTICAL PRINTHEAD |
| US6853396B1 (en) | 1999-09-20 | 2005-02-08 | Sanyo Electric Co., Ltd. | Driving ic and optical print head |
| JP2007203601A (ja) * | 2006-02-02 | 2007-08-16 | Seiko Epson Corp | 発光装置、電子機器および画像処理装置 |
| JP4497098B2 (ja) * | 2006-02-02 | 2010-07-07 | セイコーエプソン株式会社 | 発光装置および電子機器 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6853396B1 (en) | 2005-02-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2001088345A (ja) | 光プリントヘッド | |
| EP1134084B1 (en) | Driver ic and optical print head | |
| JP2003069078A (ja) | 発光素子および光プリントヘッド | |
| JP3357811B2 (ja) | 駆動用ｉｃ及び光プリントヘッド | |
| JP2004184550A (ja) | 走査駆動用集積回路 | |
| JP3515454B2 (ja) | 駆動用ｉｃ及び光プリントヘッド | |
| JP3600086B2 (ja) | 駆動用ｉｃ、発光素子及び光プリントヘッド | |
| JP3600086B6 (ja) | 駆動用ｉｃ、発光素子及び光プリントヘッド | |
| JP2003063068A (ja) | 光プリントヘッド | |
| JP3584028B2 (ja) | 駆動用ｉｃ及び光プリントヘッド | |
| WO2001021411A1 (fr) | Circuit integre pilote et tete d'impression optique | |
| JP3600097B2 (ja) | 駆動用ｉｃ及び光プリントヘッド | |
| JP2001180035A (ja) | 駆動用ｉｃ及び光プリントヘッド | |
| JP2911965B2 (ja) | Ｌｅｄヘッド回路 | |
| JPH0834140A (ja) | プリントヘッド駆動回路及びプリントヘッド | |
| JP2003054041A (ja) | 光プリントヘッド及びそれに用いるドライバｉｃ | |
| JP2003063067A (ja) | 光プリントヘッド | |
| JP4688281B2 (ja) | サーマルヘッド | |
| JPH01232072A (ja) | ライン状並列負荷の駆動装置 | |
| JPH03153368A (ja) | サーマルヘッド | |
| JP2002337387A (ja) | 光プリントヘッド | |
| JPH04141462A (ja) | 印字ヘッド制御装置 | |
| JP2772170B2 (ja) | サーマルヘッド駆動回路及び印字装置 | |
| JP3091324B2 (ja) | 印字素子駆動装置の駆動方法 | |
| JPH03227266A (ja) | 光プリンタヘッド |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040831 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041029 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20051227 |