JPS62152873A - 発光ダイオ−ド・アレ−・ヘツド - Google Patents
発光ダイオ−ド・アレ−・ヘツドInfo
- Publication number
- JPS62152873A JPS62152873A JP60294761A JP29476185A JPS62152873A JP S62152873 A JPS62152873 A JP S62152873A JP 60294761 A JP60294761 A JP 60294761A JP 29476185 A JP29476185 A JP 29476185A JP S62152873 A JPS62152873 A JP S62152873A
- Authority
- JP
- Japan
- Prior art keywords
- light emitting
- emitting diode
- chip
- array
- array chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Dot-Matrix Printers And Others (AREA)
- Printers Or Recording Devices Using Electromagnetic And Radiation Means (AREA)
- Exposure Or Original Feeding In Electrophotography (AREA)
- Facsimile Heads (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は１発光ダイオード・アレー・ヘッド。
特にアレー状に配列された発光ダイオードによって感光
体上に静電潜像を形成せしめるプリンタにおいて、当該
発光ダイオードに対する駆動回路部の配線を大幅に減少
せしめ１例えばワイヤ・ボンディングによって行われる
配線接続数を大幅に減少した発光ダイオード・アレー・
ヘッドに関するものである。
体上に静電潜像を形成せしめるプリンタにおいて、当該
発光ダイオードに対する駆動回路部の配線を大幅に減少
せしめ１例えばワイヤ・ボンディングによって行われる
配線接続数を大幅に減少した発光ダイオード・アレー・
ヘッドに関するものである。
〔従来の技術と発明が解決しようとする問題点〕電子写
真プロセスを用いたプリンタが知られており、当該プリ
ンタにおける感光体ドラム上に形成せしめる静電潜像を
、アレー状に配列された発光ダイオードによって形成せ
しめる発光ダイオード・プリンタが開発されつつある。
真プロセスを用いたプリンタが知られており、当該プリ
ンタにおける感光体ドラム上に形成せしめる静電潜像を
、アレー状に配列された発光ダイオードによって形成せ
しめる発光ダイオード・プリンタが開発されつつある。
当該発光ダイオード・プリンタにおける各発光ダイオー
ドに対する配線の態様として、従来、第６図図示の如き
ものが考慮された。第６図において、１は配線基板、２
は実装基板、３は発光ダイオード・アレー・チップ、４
は駆動用ＩＣチップ。
ドに対する配線の態様として、従来、第６図図示の如き
ものが考慮された。第６図において、１は配線基板、２
は実装基板、３は発光ダイオード・アレー・チップ、４
は駆動用ＩＣチップ。
５はワイヤ・ポンドを表している。また６は発光ダイオ
ードであってアレー・チップ３上に配列されているもの
を表している。
ードであってアレー・チップ３上に配列されているもの
を表している。
１ライン上の各ドツトに対応する形で上記発光ダイオー
ドが用意されている。そして、当該１ライン上の各ドツ
トについて印字を与えるか否かに対応して、該当位置に
おける発光ダイオードが発光されるか発光されないかの
形で付勢される。第６図図示の場合には、アレー・チッ
プ３上の各発光ダイオード６に対して２図示上下の駆動
用ＩＣチップ４から付勢される。
ドが用意されている。そして、当該１ライン上の各ドツ
トについて印字を与えるか否かに対応して、該当位置に
おける発光ダイオードが発光されるか発光されないかの
形で付勢される。第６図図示の場合には、アレー・チッ
プ３上の各発光ダイオード６に対して２図示上下の駆動
用ＩＣチップ４から付勢される。
第６図図示構成の場合には、駆動用ＩＣチップ４の個数
が可成り大となり、またワイヤ・ボンドの個数がきわめ
て大となる。
が可成り大となり、またワイヤ・ボンドの個数がきわめ
て大となる。
この点を解決するために、第７図（Ｂ）図示の如く複数
個の発光ダイオード６を組に分けて１個別側入力端子７
と共通側選択端子８との間に、各発光ダイオードをマト
リクス状に接続するようにすることが考慮された。
個の発光ダイオード６を組に分けて１個別側入力端子７
と共通側選択端子８との間に、各発光ダイオードをマト
リクス状に接続するようにすることが考慮された。
第７図（Ａ）はこの場合の実装状態を示したものである
。図中の符号２．３．５は第６図に対応し、７．８は第
７図（Ｂ）に対応している。また９はマトリクス配線を
表している。第７図（Ａ）図示の場合には、第６図に示
す駆動用ＩＣチップ４に相当する駆動回路は、実装基板
２の外部に置かれている。
。図中の符号２．３．５は第６図に対応し、７．８は第
７図（Ｂ）に対応している。また９はマトリクス配線を
表している。第７図（Ａ）図示の場合には、第６図に示
す駆動用ＩＣチップ４に相当する駆動回路は、実装基板
２の外部に置かれている。
しかし、第７図（Ａ）図示の構成の場合においても２例
えば２０００ないし３０００個の発光ダイオードが１０
ないし１６個／１ｍの密度で配列されるもので、第７図
（Ａ）図示の如く図示上下からボンディングする場合で
もボンディング密度が５ないし８本／Ｗとなり、生産性
が低いものとなってしまう。特にアレー・チップ３の素
材としてＧａＡｓが用いられ、当該素材の機械的強度が
十分でなく歪に弱いために、ボンディング時の接触速度
を下げまた圧力を低くする必要があって、生産性が更に
低下する。またボンディング数が多くボンディング不良
が生じる危険性が高い。
えば２０００ないし３０００個の発光ダイオードが１０
ないし１６個／１ｍの密度で配列されるもので、第７図
（Ａ）図示の如く図示上下からボンディングする場合で
もボンディング密度が５ないし８本／Ｗとなり、生産性
が低いものとなってしまう。特にアレー・チップ３の素
材としてＧａＡｓが用いられ、当該素材の機械的強度が
十分でなく歪に弱いために、ボンディング時の接触速度
を下げまた圧力を低くする必要があって、生産性が更に
低下する。またボンディング数が多くボンディング不良
が生じる危険性が高い。
本発明は、上記の点を解決するものであり１発光ダイオ
ード・アレー・チップ上に配列された発光ダイオードを
マトリクス配線によって付勢するようにし１発光ダイオ
ード・アレー・チップに対するボンディング数を大幅に
減少せしめるようにしている。
ード・アレー・チップ上に配列された発光ダイオードを
マトリクス配線によって付勢するようにし１発光ダイオ
ード・アレー・チップに対するボンディング数を大幅に
減少せしめるようにしている。
第１図（Ａ）および（Ｂ）は本発明の原理構成図を示し
、第１図（Ａ）は実装状態の概念図、第１図（Ｂ）はそ
の回路図を示す。
、第１図（Ａ）は実装状態の概念図、第１図（Ｂ）はそ
の回路図を示す。
図中の符号、３は発光ダイオード・アレー・チップ、６
は発光ダイオード、１０は個別電極、１１は共通電極、
１２はマトリクス配線を表している。
は発光ダイオード、１０は個別電極、１１は共通電極、
１２はマトリクス配線を表している。
各発光ダイオード・アレー・チップ３上に配列されてい
る発光ダイオード６を複数個の組に分けてマトリクス配
線１２を上記アレー・チップ３上に形成している。
る発光ダイオード６を複数個の組に分けてマトリクス配
線１２を上記アレー・チップ３上に形成している。
図示を省略しているが、複数個のアレ＝・千ツブ３が配
列されている実装基板上に、各アレー・チップ３を選択
的に駆動する駆動用ＩＣチップがもうけられており、第
１図図示の個々のアレー・チップ３が選択されると共に
１個別電極１０の１つと共通電極１１の１つとによって
１つの発光ダイオード６が発光するよう制御される。
列されている実装基板上に、各アレー・チップ３を選択
的に駆動する駆動用ＩＣチップがもうけられており、第
１図図示の個々のアレー・チップ３が選択されると共に
１個別電極１０の１つと共通電極１１の１つとによって
１つの発光ダイオード６が発光するよう制御される。
第２図は本発明の発光ダイオード・アレー・ヘッドの一
実施例全体構成を示している。図中の符号２，３．４，
７，８．９は第７図（Ａ）に対応している。
実施例全体構成を示している。図中の符号２，３．４，
７，８．９は第７図（Ａ）に対応している。
図示の発光ダイオード・アレー・チップ３は第１図（Ａ
）図示のものに対応しており、第１図（Ａ）図示の個別
電極１０が駆動用ＩＣチップ４によって駆動され、かつ
第１図図示の共通電極１１が第２図図示の共通側選択端
子８に接続されている。
）図示のものに対応しており、第１図（Ａ）図示の個別
電極１０が駆動用ＩＣチップ４によって駆動され、かつ
第１図図示の共通電極１１が第２図図示の共通側選択端
子８に接続されている。
第１図（Ａ）図示の如く各アレー・チップ内にマトリク
ス配線を持込むことによって、アレー・チップ３に対す
るボンディング数が大幅に減少される。
ス配線を持込むことによって、アレー・チップ３に対す
るボンディング数が大幅に減少される。
第３図（Ａ）および（Ｂ）は本発明に用いる発光ダイオ
ード・アレー・チップの他の実施例を示している。第３
図（Ａ）は実装状態の概念図、第３図（Ｂ）はその回路
図を示す。
ード・アレー・チップの他の実施例を示している。第３
図（Ａ）は実装状態の概念図、第３図（Ｂ）はその回路
図を示す。
図中の符号３，６．１０，１１．１２は第１図に対応し
、１３は共通側駆動用トランジスタ、１４はベース電流
制限抵抗、１５はベース・プルダウン抵抗、１６はアレ
ー・チップ基板電極を表している。
、１３は共通側駆動用トランジスタ、１４はベース電流
制限抵抗、１５はベース・プルダウン抵抗、１６はアレ
ー・チップ基板電極を表している。
図示の場合には、共通電極１１に対して共通側駆動用ト
ランジスタ１３に対する制御信号が供給される形となる
。そして実際に駆動電流が流れる端子は１図示のアレー
・チップ基板電極１６であり、共通に１つもうければ足
りる。
ランジスタ１３に対する制御信号が供給される形となる
。そして実際に駆動電流が流れる端子は１図示のアレー
・チップ基板電極１６であり、共通に１つもうければ足
りる。
第４図は第１図（Ａ）図示の場合の断面図を示し、符号
３．６．１０，１１．１２は第１図（Ａ）に対応してい
る。そして３−１は［；ａＡｓ Ｐエピタキシャル成長
層、３−２はＧａＡｓ基板またはＳｉ基板を表している
。
３．６．１０，１１．１２は第１図（Ａ）に対応してい
る。そして３−１は［；ａＡｓ Ｐエピタキシャル成長
層、３−２はＧａＡｓ基板またはＳｉ基板を表している
。
また第５図は第３図（Ａ）図示の場合の構成を示し、第
５図（Ａ）は第５図（Ｂ）図示ｘ、 ｘ’線における断
面図を示している。図中の符号３−１．３−２．６，１
０，１１，１３．１４，１５゜１６は第３図、第４図に
対応している。
５図（Ａ）は第５図（Ｂ）図示ｘ、 ｘ’線における断
面図を示している。図中の符号３−１．３−２．６，１
０，１１，１３．１４，１５゜１６は第３図、第４図に
対応している。
第１図および第４図に示す構成の場合９発光ダイオード
６に対するダイナミック駆動のデュ：ティを１７８とし
２個別電極の個数を従来の６４個から８個に減少するこ
とができる。ただ共通電極側は従来チップの背面に１個
で足りたものが表面に８個もうけることとなる。言うま
でもなく、チップ３へのボンディング個数は１６個とな
る。このために、ボンディング用パッドの面積を大にと
ることができ、またワイヤの密度が減少し、生産性が向
上する。ワイヤの密度は、従来の場合、チップの両側に
引き出すとき２４０ＤＰＩで２１２μｍ、３００ＤＰＩ
で１７０μｍであり、チップの片側に引き出すとき２４
０ＤＰＩで１０６μｍ。
６に対するダイナミック駆動のデュ：ティを１７８とし
２個別電極の個数を従来の６４個から８個に減少するこ
とができる。ただ共通電極側は従来チップの背面に１個
で足りたものが表面に８個もうけることとなる。言うま
でもなく、チップ３へのボンディング個数は１６個とな
る。このために、ボンディング用パッドの面積を大にと
ることができ、またワイヤの密度が減少し、生産性が向
上する。ワイヤの密度は、従来の場合、チップの両側に
引き出すとき２４０ＤＰＩで２１２μｍ、３００ＤＰＩ
で１７０μｍであり、チップの片側に引き出すとき２４
０ＤＰＩで１０６μｍ。
３００ＤＰＩで８５μｍであったが、第１図図示の場合
には、２４０ＤＰＩで約１．６鰭、３００ＤＰＩで約１
．３ ｍとなり、ワイヤ・ボンド以外の例えばテープ・
オートマチック・ボンディング（ＴＡＢ）などの一括ボ
ンデイングが可能となる。
には、２４０ＤＰＩで約１．６鰭、３００ＤＰＩで約１
．３ ｍとなり、ワイヤ・ボンド以外の例えばテープ・
オートマチック・ボンディング（ＴＡＢ）などの一括ボ
ンデイングが可能となる。
第３図および第５図に示す構成の場合、電流のリターン
側となるアレー・チップ基板電極１６はチップ３の背面
にもうけることができる。そして。
側となるアレー・チップ基板電極１６はチップ３の背面
にもうけることができる。そして。
この構成の場合にも、第１図および第４図の場合と同様
にアレー・チップ３の背面は全体的に同じ電位にするこ
とができ、実装上の精度は従来の場合よりも低くて足り
る。またトランジスタのベースまたはゲートの制御電極
のみを外部へ取出すために、共通電極１１の電流容量を
少なくできる。
にアレー・チップ３の背面は全体的に同じ電位にするこ
とができ、実装上の精度は従来の場合よりも低くて足り
る。またトランジスタのベースまたはゲートの制御電極
のみを外部へ取出すために、共通電極１１の電流容量を
少なくできる。
更にトランジスタを実装するのみであるので、アレー・
チップ３に対して外部から電源電圧を加える必要がなく
、配線数が特別に増大することもない。
チップ３に対して外部から電源電圧を加える必要がなく
、配線数が特別に増大することもない。
以上説明した如く２本発明によれば３発光ダイオード・
アレー・チップに対するボンディング数を大幅に減少す
ることができ、生産性を高くすることが可能となる。
アレー・チップに対するボンディング数を大幅に減少す
ることができ、生産性を高くすることが可能となる。
第１図は本発明の原理構成図、第２図は本発明の一実施
例全体構成、第３図は第１図に対応する他の実施例、第
４図は第１図に対応する半導体ユ゛ニットの断面図、第
６図は第３図に対応する半導体ユニットの構成、第６図
および第７図は夫々従来の構成を示す。 図中、２は実装基板、３は発光ダイオード・アレー・チ
ップ、４は駆動用ＩＣチップ、６は発光ダイオード、１
０は個別電極、１１は共通電極。 １２はマトリクス配線を表す。 特許出願人 アルプス電気株式会社 代理人弁理士 森 １） 寛（外３名）Ｉ Ｙ’＋ Ｉ ｌｆｆ１ （Ｂ） ′ 乃２国 １（，１ 扇３０（Ａ） 第３図 （Ｂ）
例全体構成、第３図は第１図に対応する他の実施例、第
４図は第１図に対応する半導体ユ゛ニットの断面図、第
６図は第３図に対応する半導体ユニットの構成、第６図
および第７図は夫々従来の構成を示す。 図中、２は実装基板、３は発光ダイオード・アレー・チ
ップ、４は駆動用ＩＣチップ、６は発光ダイオード、１
０は個別電極、１１は共通電極。 １２はマトリクス配線を表す。 特許出願人 アルプス電気株式会社 代理人弁理士 森 １） 寛（外３名）Ｉ Ｙ’＋ Ｉ ｌｆｆ１ （Ｂ） ′ 乃２国 １（，１ 扇３０（Ａ） 第３図 （Ｂ）
Claims (1)
- 【特許請求の範囲】 複数個の発光ダイオードがアレー状に配列された発光ダ
イオード・アレー・チップが複数個分実装基板上に実装
され、当該アレー状に配列された発光ダイオードによっ
て感光体上に静電潜像を形成せしめた上で、現像が行わ
れるプリンタにおいて、 上記発光ダイオード・アレー・チップ上の複数個の発光
ダイオードを複数個の組に区分して、当該各組を選択す
る共通電極群と、上記複数個の各組における組内の個別
の発光ダイオードを選択する個別電極群と、上記各発光
ダイオードに対するプリント配線とを、当該発光ダイオ
ード・アレー・チップ上に形成すると共に、 上記実装基板側から上記複数個の発光ダイオード・アレ
ー・チップを選択的に駆動する手段をもうけた ことを特徴とする発光ダイオード・アレー・ヘッド。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60294761A JPS62152873A (ja) | 1985-12-27 | 1985-12-27 | 発光ダイオ−ド・アレ−・ヘツド |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60294761A JPS62152873A (ja) | 1985-12-27 | 1985-12-27 | 発光ダイオ−ド・アレ−・ヘツド |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62152873A true JPS62152873A (ja) | 1987-07-07 |
Family
ID=17811958
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60294761A Pending JPS62152873A (ja) | 1985-12-27 | 1985-12-27 | 発光ダイオ−ド・アレ−・ヘツド |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62152873A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01127845U (ja) * | 1988-02-23 | 1989-08-31 | ||
| EP0889435A3 (en) * | 1997-06-30 | 1999-09-01 | Oki Electric Industry Co., Ltd. | Light emitting element array chip, light emitting element array drive IC and print head |
| US5955747A (en) * | 1996-07-25 | 1999-09-21 | Oki Electric Industry Co., Ltd. | High-density light-emitting-diode array utilizing a plurality of isolation channels |
| EP0881686A3 (en) * | 1997-05-28 | 2000-04-19 | Oki Data Corporation | LED array and LED printer head |
| EP1215050A1 (en) * | 1999-09-20 | 2002-06-19 | Sanyo Electric Co., Ltd. | Driving ic and optical print head |
| US6853396B1 (en) | 1999-09-20 | 2005-02-08 | Sanyo Electric Co., Ltd. | Driving ic and optical print head |
-
1985
- 1985-12-27 JP JP60294761A patent/JPS62152873A/ja active Pending
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01127845U (ja) * | 1988-02-23 | 1989-08-31 | ||
| US5955747A (en) * | 1996-07-25 | 1999-09-21 | Oki Electric Industry Co., Ltd. | High-density light-emitting-diode array utilizing a plurality of isolation channels |
| US6190935B1 (en) | 1996-07-25 | 2001-02-20 | Oki Electric Industry Co., Ltd. | Low-cost, high-density light-emitting-diode array and fabrication method thereof |
| US6563138B2 (en) | 1996-07-25 | 2003-05-13 | Oki Electric Industry Co., Ltd. | Low-cost, high-density light-emitting-diode array and fabrication method thereof |
| EP0881686A3 (en) * | 1997-05-28 | 2000-04-19 | Oki Data Corporation | LED array and LED printer head |
| US6388696B1 (en) | 1997-05-28 | 2002-05-14 | Oki Electric Industry Co., Ltd | Led array, and led printer head |
| EP0889435A3 (en) * | 1997-06-30 | 1999-09-01 | Oki Electric Industry Co., Ltd. | Light emitting element array chip, light emitting element array drive IC and print head |
| US6172701B1 (en) | 1997-06-30 | 2001-01-09 | Oki Data Corporation | Light emitting element array chip, light emitting element array drive IC and print head |
| EP1215050A1 (en) * | 1999-09-20 | 2002-06-19 | Sanyo Electric Co., Ltd. | Driving ic and optical print head |
| EP1215050A4 (en) * | 1999-09-20 | 2003-03-26 | Sanyo Electric Co | INTEGRATED PILOT CIRCUIT AND OPTICAL PRINTHEAD |
| US6853396B1 (en) | 1999-09-20 | 2005-02-08 | Sanyo Electric Co., Ltd. | Driving ic and optical print head |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4445132A (en) | LED Module for a flat panel display unit | |
| US5258629A (en) | Light-emitting diode print head with staggered electrodes | |
| JP2006173556A (ja) | 発光モジュール | |
| US20010002139A1 (en) | Image exposure apparatus and image forming apparatus with it | |
| JPS62152873A (ja) | 発光ダイオ−ド・アレ−・ヘツド | |
| US6611280B1 (en) | Flexible cable, flexible cable mount method, semiconductor device with flexible cable, led array head with flexible cable, image forming apparatus with such led array head | |
| KR940009023B1 (ko) | 발광다이오드 프린트 헤드 | |
| JP2000289250A (ja) | Ｌｅｄアレイチップおよびｌｅｄアレイプリントヘッド | |
| JPS62152872A (ja) | 発光ダイオ−ド・アレ−・ヘツド | |
| US6300969B1 (en) | Recording head and image recording apparatus using the same | |
| JPH06250591A (ja) | Ｌｅｄディスプレイ装置 | |
| JP5932398B2 (ja) | Ｌｅｄ素子、ｌｅｄ素子アレイおよびその駆動方法 | |
| JP2001284653A (ja) | 発光素子アレイ | |
| JPS6299166A (ja) | 光書込みヘツド | |
| JPH0997926A (ja) | 自己走査型発光装置 | |
| KR930000704B1 (ko) | 고해상도 감열기록 소자를 위한 구동집적회로의 탑재방법 | |
| JPH0638685Y2 (ja) | 印字ヘッド | |
| KR920003079B1 (ko) | 프린터 헤드 | |
| JPH10329355A (ja) | 露光装置 | |
| JPS62242558A (ja) | Ｌｅｄアレイユニツト | |
| JPH0642849Y2 (ja) | 電子部品搭載基板及びそれを用いたプリントヘッド | |
| JPH10151795A (ja) | Ｌｅｄプリントヘッド | |
| JP3384696B2 (ja) | Ｌｅｄプリントヘッド | |
| JPH0255157A (ja) | Ｌｅｄアレイおよび駆動方法 | |
| JPH07228003A (ja) | 画像装置 |