JPH09141930A

JPH09141930A - 記録ヘッド

Info

Publication number: JPH09141930A
Application number: JP30757595A
Authority: JP
Inventors: Hiroshi Tanioka; 宏谷岡; Toshihiko Otsubo; 俊彦大坪; Mitsuru Amimoto; 満網本; Shigeo Hatake; 茂雄畠
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 1995-11-27
Filing date: 1995-11-27
Publication date: 1997-06-03

Abstract

(57)【要約】【課題】ワイヤボンディングで、高密度実装ができる
ようにするために、各駆動回路に対応する基板側の、独
立した配線パターンの金属メッキを容易に実現すること
ができる記録ヘッドを提供する。【解決手段】多数個の記録素子を有する記録素子アレ
イチップと、前記記録素子に対応して個々に接続される
駆動回路を搭載した駆動ＩＣチップとを具備する記録ヘ
ッドにおいて、前記駆動ＩＣチップに対応する基板に、
前記駆動ＩＣチップ上の縁に設けたボンディングパッド
に対応する各々、電気的に独立した配線パターンを設け
ると共に、その配線パターンの延長部を、前記駆動ＩＣ
チップの装着位置において、互いに電気的に接続するよ
うに、前記基板上に形成し、前記配線パターンのメッキ
後、前記延長部を除去してなり、前記ボンディングパッ
ドと前記配線パターンとをボンディングワイヤを介して
接続したことを特徴とする。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、複写機、ファクシ
ミリ装置、プリンターなどにおいて、発光素子などの記
録素子を多数、搭載した記録素子アレイを用いて、画像
記録を行う装置の記録ヘッドに関するものである。

【０００２】

【従来の技術】従来から、これら装置の記録ヘッドにお
いて採用されている、代表的なＬＥＤ記録素子アレイ
は、各記録素子に対応して、１駆動回路が装備されてお
り、通常、その駆動回路を多数、集積した駆動ＩＣチッ
プは、記録素子アレイのチップに対して、隣接した位置
に配置され、両チップ間では、それぞれに設けたボンデ
ィングパッドにボンディングワイヤを直接的に接続して
いる。

【０００３】また、装置の性格上、記録素子の使用効
率、例えば、発光素子の発光効率を高めるために、これ
を時分割で駆動するように駆動回路を構成し、駆動ＩＣ
チップと記録素子アレイチップとの間のボンディングワ
イヤの数（接続配線数）を減少させることも行われてい
る。また、記録素子の駆動を順次行う走査機能を持った
自己走査形記録素子を記録素子アレイチップ内に搭載し
たものも知られている。

【０００４】

【発明が解決しようとする課題】このように、自己走査
形記録素子、あるいは、時分割駆動が可能である記録素
子アレイを駆動する駆動ＩＣでは、従来の１対１に対応
する駆動回路を有する駆動回路に比べて、担当する記録
素子数が極めて多くなるために、駆動ＩＣチップと、対
応する記録素子アレイチップとの間の電気的接続は、先
ず、駆動ＩＣチップの入出力端子を、一旦、配線基板に
接続し、基板上の配線パターンを介して記録素子アレイ
チップの各記録素子に接続する結線方式が採用される
が、駆動ＩＣチップの入出力端子は、数１０本の数にの
ぼるので、通常のＱＦＰ（ＱｕａｄＦｌａｔＰａｃｋ
ａｇｅ）等の手段で半田付けすれば、実装面積が増大
し、安価に実現できなくなる。

【０００５】そこで、駆動ＩＣチップのボンディングパ
ッドと、基板上の配線パターンとの接続を、ワイヤボン
ディングで行なうことが考えられる。この場合、実装密
度は増大するが、ボンディングのための、各配線パター
ンへの金属メッキ、例えば、金メッキを実現しようとす
ると、そのままでは、各配線パターンが電気的に独立し
ているので、非常に困難な事態となる。また、駆動ＩＣ
チップに実装した駆動回路での発熱を緩和、除去する要
求もある。

【０００６】本発明は、上記事情に基づいてなされたも
ので、その目的とするところは、ワイヤボンディング
で、高密度実装ができるようにするために、各駆動回路
に対応する基板側の、独立した配線パターンの金属メッ
キを容易に実現することができる記録ヘッドを提供する
ことにある。

【０００７】また、本発明の他の目的とするところは、
要すれば、この記録ヘッドにおける駆動ＩＣの放熱効果
が得られるようにすることである。

【０００８】

【課題を解決するための手段】そこで、本発明において
は、これら従来の問題を解消するため、多数個の記録素
子を有する記録素子アレイチップと、前記記録素子に対
応して個々に接続される駆動回路を搭載した駆動ＩＣチ
ップとを具備する記録ヘッドにおいて、前記駆動ＩＣチ
ップに対応する基板に、前記駆動ＩＣチップ上の縁に設
けたボンディングパッドに対応する各々、電気的に独立
した配線パターンを設けると共に、その配線パターンの
延長部を、前記駆動ＩＣチップの装着位置において、互
いに電気的に接続するように、前記基板上に形成し、前
記配線パターンのメッキ後、前記延長部を除去してな
り、前記ボンディングパッドと前記配線パターンとをボ
ンディングワイヤを介して接続したことを特徴とする。

【０００９】なお、この場合、前記基板はフレキシブル
基板であり、その配線パターンの個々の端子を配列した
端部を、前記記録素子アレイチップの基板に接続すると
よい。また、前記基板は、前記ＩＣを装着する固定基板
と、前記配線パターンを設けたフレキシブル基板とで構
成され、前記フレキシブル基板は、その配線パターンの
個々の端子を配列した端部を、前記記録素子アレイチッ
プの基板に接続していてもよい。更に、駆動ＩＣの放熱
のために、前記固定基板はアルミ基材で構成され、ある
いは、アルミ基材に装着されているとよい。

【００１０】

【発明の実施の形態】以下に、本発明の実施の形態とし
て、６００ＤＰＩの密度で記録可能な電子写真方式の記
録ヘッドを例に挙げて、具体的に説明する。この記録ヘ
ッドは、発光サイリスタを各々１２８画素分、直線配列
し、それ自体に自己走査機能を有する発光素子（これ
は、特開平１ー２３８９６２号公報、特開平２ー２０８
０６７号公報等に所載の、Self-scanning-Light Emitti
ng Device として知られている）を、５５個、線状に実
装したものである。

【００１１】この記録ヘッドの概略の構成及び機能を、
図５ないし図７を参照して、説明する。図７は、各発光
サイリスタ１、２、３・・・１２８を直線状に配列した
発光素子アレイチップ１−１、１−２、１−３・・・１
−５５と、各発光サイリスタに対応した転送用サイリス
タ１’、２’、３’・・・１２８’を有する転送用素子
アレイチップ２−１、２−２、２−３・・・２−５５
と、ラッチ３−１、３−２、３−３・・・３−５５と、
シフトレジスタ４−１、４−２、４−３・・・４−５５
とよりなる自己走査機能を有する発光素子全体を模式的
に示したものである。

【００１２】また、図５は、各発光サイリスタ１〜１２
８、これに対応する転送用サイリスタ１’〜１２８’な
どの構成素子を有する自己走査機能を有する発光素子
（以下、１個の発光素子チップと称する）の一部の等価
回路を、また、図６は、その駆動タイミングチャート
を、それぞれ、示すものである。なお、図中、Ｒ１〜Ｒ
５およびＤ１〜Ｄ５は、それぞれ、各発光サイリスタ１
〜５および各転送用サイリスタ１’〜５’に対応した抵
抗およびダイオードである。

【００１３】なお、前記発光素子アレイチップは、各
々、自己走査し、発光するための制御信号φｓ、φ１、
φ２を前記転送用素子アレイチップの回路より与えられ
る。なお、駆動タイミング信号φ１は転送用サイリスタ
の内、奇数番目のカソード端子に、また、駆動タイミン
グ信号φ２は偶数番目のカソード端子に、それぞれ、供
給される。一方、記録画像信号は、シリアルに信号線１
０から与えられるが、この信号は、先ず、前記シフトレ
ジスタ４−１に入力され、順次、次のシフトレジスタ４
−２、４−３・・・４−５５へと転送される。

【００１４】即ち、スタートパルス信号φｓが、ローレ
ベルＬからハイレベルＨになると、発光素子の動作がス
タートする。スタートパルスがＨ状態で、駆動タイミン
グ信号φ１がハイレベルＨからローレベルＬになると、
最初の転送用サイリスタ１’がオン状態となる。この転
送サイリスタ１’のオン状態で、ゲート電圧がアノード
電位（約５Ｖ）となるので、次のタイミングで、記録信
号φＩがハイレベルＨからローレベルＬとなれば、発光
サイリスタ１がオンし、発光するが、他の発光サイリス
タは、そのゲート電圧が５Ｖでないため、オン状態にな
らず、発光しない。

【００１５】また、記録信号φＩがローレベルＬからハ
イレベルＨに戻ると、発光サイリスタ１はオフとなる。
そして、次のタイミングで、駆動タイミング信号φ２が
ハイレベルＨからローレベルＬになると、次の転送用サ
イリスタ２’がオンする。これは、転送用サイリスタ
１’のゲート電圧（約５Ｖ）が、そのゲートに接続され
ているダイオードを介して、転送用サイリスタ２’のゲ
ート（電圧は約３．６Ｖ）に接続されていて、この状態
で、駆動タイミング信号φ２をローレベルＬとすると、
転送用サイリスタ２’のオン条件が整うからである。

【００１６】次に、駆動タイミング信号φ１をローレベ
ルＬからハイレベルＨにすると、転送用サイリスタ１’
はオフするが、転送用サイリスタ２’はオン状態のまま
であり、記録信号φＩが入ると、２番目の発光サイリス
タ２がオンし、発光される。これを６４回繰り返すこと
で、１２８個の発光サイリスタが順次、走査され、画像
信号に応じた点灯が選択的に行えるのである。

【００１７】このようにして、１ライン分の７０４０個
の記録画像信号が転送された後、各発光素子チップの発
光素子１から１２８を駆動する１２８個の画像信号は、
それぞれ、ラッチ３−１〜３−５５で、並列に保持さ
れ、信号線５−１〜５−５５から、シリアル信号φＩに
変換して、発光素子チップ１−１ないし１−５５を駆動
することになる。

【００１８】上述の事例からも明らかなように、１２８
素子を１アレイチップとしていて、そのチップを駆動す
るために、制御信号φｓ、φ１、φ２および画像信号に
応じた駆動信号（記録信号）φＩの、全部で４本の信号
が必要で、例えば、１つの駆動ＩＣが１１個の発光素子
チップを担当するならば、４×１１＝４４の駆動信号
に、８ビットの入出力画像信号１０を１６、更に、数本
の基本クロック信号１１を加えると、この駆動ＩＣは、
約７０本近い入出力端子を必要とする。

【００１９】そこで、この駆動ＩＣを、通常の０．５μ
ＣＭＯＳプロセスで作成した場合、約４ｍｍ×４ｍｍの
シリコンチップに搭載することができ、これを通常のＱ
ＦＰに実装すれば、パッケージの端子密度が２本／ｍｍ
の場合で、そのサイズが、約１２ｍｍ×１２ｍｍとなる
が、もし、ここで、ワイヤーボンディングが可能なら
ば、ワイヤー長が約１ｍｍとして、そのサイズを約６ｍ
ｍ×６ｍｍとすることができ、ＱＦＰを用いた場合に比
べて、その実装面積を１／４にすることが可能である。
このような観点から、本発明は、以下の実施の形態に示
すように、小型化を達成している。（第１の実施の形態）図１は、本発明に係わる記録ヘッ
ドの構成を模式的に示しており、ここで、符号１００
は、発光サイリスタを搭載した発光素子チップ１０１を
多数、備えた基板であり、符号１１０は、多数の入出力
端子（この詳細を示す図２では、簡略化のために４８個
のボンディングパッド２０２としてあるが）を有する駆
動ＩＣチップであって、それぞれ、固定基板としての、
ブロック形のアルミの基材１１６の側面及び上面に、直
接、装着されている。

【００２０】前記のボンディングパッド２０２は、駆動
ＩＣチップ１１０の４辺の縁に当分に配列することで、
これを囲む領域で、フレキシブル基板１０５の上に対応
する４８本の配線パターン２００を、例えば、放射状に
形成する場合、小さく、高密度に構成できる。そして、
この基板１０５上の配線パターンには、ボンディングパ
ッド２０１が形成され、各ボンディングパッド２０２
と、これに対応するボンディングパッド２０１との間
は、金のボンディングワイヤで接続される。

【００２１】ここで問題となるのは、フレキシブル基板
１０５上の全てのボンディングパッド２０１を全て金メ
ッキするには、４８本、全ての配線パターン（これら
は、全て電気的に独立したものである）に通電する必要
があることである。

【００２２】そこで、本発明では、配線パターンの延長
部、この実施の形態では、放射状の中心部に延長した部
分を、駆動ＩＣチップ１１０の装着位置において、互い
に電気的に接続するように、予め、フレキシブル基板１
０５上に形成し（図２の（Ａ）を参照）、前記配線パタ
ーンの金メッキ処理の後、切り取り等の手段で、フレキ
シブル基板１０５を正方形に切除することにより、延長
部を除去して（図２の（Ｂ）の孔１０３を参照）、各配
線パターンを電気的に分離・独立させる。

【００２３】その後、駆動ＩＣチップ１１０が除去部分
の中央に配置され、基材１１６の上面に直接、銀ペース
トでダイボンされる。この状態で、上述のように、ワイ
ヤボンディングが実施される（図２の（Ｃ）を参照）。
なお、フレキシブル基板１０５には、孔１０４が形成さ
れており、ここには、基材１１６に、直接、実装される
限流抵抗チップ１１１が配置され、フレキシブル基板１
０５上の配線パターンと限流抵抗チップ１１１が、ワイ
ヤボンディング１１３で接続される。

【００２４】なお、この実施の形態では、フレキシブル
基板１０５は、約９０度の角度に湾曲され、その配線パ
ターンの個々の端子１０２を配列した端部を、例えば、
熱溶着を用いて、アレイチップ１０１の基板１００に接
続している。この接続線の数は、前述したように、約４
０本であるから、０．８ｍｍピッチで、約３０ｍｍの幅
が必要であるが、担当する発光素子チップの幅、約６０
ｍｍに比べて狭い。また、駆動ＩＣが１１個の発光素子
チップを担当するために、フレキシブル基板１０５と、
ほぼ同様な構成で、フレキシブル基板１０６ないし１０
９が、基板１００に対応して配列される。

【００２５】また、この実施の形態では、発熱する駆動
ＩＣおよび限流抵抗を、直接にアルミの基材１１６に実
装するので、放熱効果に優れ、結果として、発光強度に
対応する熱的影響を排除できる。なお、図３において、
符号１１５は、発光素子チップからの光を感光体に結像
する集束光ファイバーアレイである。また、図示してい
ないが、各基板１０５〜１０９に共通に加えられる画像
信号およびクロック信号のための信号線は、各基板間
で、上述同様に、ワイヤボンディングで接続される。（第２の実施の形態）図８は、本発明の別の実施の形態
を示すものであり、前述の実施の形態と相違する点は、
駆動ＩＣチップ１１０や限流抵抗チップ１１１を固定基
板１１８に装着し、この固定基板１１８をアルミの基材
１１６の上面に装着した点である。それ以外は、前述の
実施の形態と同様なので、その説明は省略する。なお、
この場合、両基板を共通のフレキシブル基板とするなら
ば、基板相互の電気的接続が省略できる上、基板に対す
るチップの装着、ボンディングの後で、アルミの基材に
対する実装を行うようにすれば、加工工程が容易にな
る。

【００２６】また、これらの実施の形態では、駆動ＩＣ
チップを基板としてのアルミの基材１１６や固定基板１
１８に装着し、ワイヤボンディングを、フレキシブル基
板との間で実施しているが、基板の厚みが、駆動ＩＣチ
ップや限流抵抗の高さに対して、十分安定なワイヤボン
ディングが可能な程度であれば、通常の基板に対して
も、本発明を適用できる。この場合、孔１０３に代わっ
て、配線パターンの延長部を切削するような厚さのエッ
チング（切除）が必要である。更に、発光素子チップ自
体の放熱性を向上するために、駆動ＩＣチップの代わり
に、アルミの基材１１６自体に直接、５５個の発光素子
チップを装着し、基板１００との間でワイヤボンディン
グを行っても良い。

【００２７】

【発明の効果】本発明は、以上説明したように、多数個
の記録素子を有する記録素子アレイチップと、前記記録
素子に対応して個々に接続される駆動回路を搭載した駆
動ＩＣチップとを具備する記録ヘッドにおいて、前記駆
動ＩＣチップに対応する基板に、前記駆動ＩＣチップ上
の縁に設けたボンディングパッドに対応する各々、電気
的に独立した配線パターンを設けると共に、その配線パ
ターンの延長部を、前記駆動ＩＣチップの装着位置にお
いて、互いに電気的に接続するように、前記基板上に形
成し、前記配線パターンのメッキ後、前記延長部を除去
してなり、前記ボンディングパッドと前記配線パターン
とをボンディングワイヤを介して接続しているので、ワ
イヤボンディングで、高密度実装を実現する上で、各駆
動回路に対応する基板側の、独立した配線パターンの、
金メッキなどの金属メッキを容易に実現することができ
る。

【００２８】また、駆動ＩＣチップを直接、アルミの基
材などの固定基板に装着することで、その放熱効果を高
めることも可能である。

【図面の簡単な説明】

【図１】本発明の照明装置の第１の実施の形態を示す概
略的な構成平面図である。

【図２】同じく、要部を構成するための手順を説明する
ための拡大平面図である。

【図３】同じく、概略的な構成側面図である。

【図４】同じく、駆動ＩＣチップと、これとワイヤボン
ディングされるフレキシブル基板を、拡大して示した展
開平面図である。

【図５】本発明に係わる駆動ＩＣの等価回路図である。

【図６】同じく、駆動信号のタイミングチャートであ
る。

【図７】同じく、その構成の模式図である。

【図８】本発明の別の実施の形態を示す概略的な構成側
面図である。

【符号の説明】

１００発光素子基板１０１発光サイリスタ（記録素子）アレイチップ１０２端子１０３、１０４孔１０５〜１０９フレキシブル基板１１０駆動ＩＣチップ１１１限流抵抗１１２、１１３ボンディングワイヤ１１５集束光ファイバーアレイ１１６アルミの基材１１８固定基板２００配線パターン２０１、２０２ボンディングパッド

───────────────────────────────────────────────────── フロントページの続き (72)発明者畠茂雄東京都大田区下丸子３丁目30番２号キヤノン株式会社内

Claims

【特許請求の範囲】

【請求項１】多数個の記録素子を有する記録素子アレ
イチップと、前記記録素子に対応して個々に接続される
駆動回路を搭載した駆動ＩＣチップとを具備する記録ヘ
ッドにおいて、前記駆動ＩＣチップに対応する基板に、
前記駆動ＩＣチップ上の縁に設けたボンディングパッド
に対応する各々、電気的に独立した配線パターンを設け
ると共に、その配線パターンの延長部を、前記駆動ＩＣ
チップの装着位置において、互いに電気的に接続するよ
うに、前記基板上に形成し、前記配線パターンのメッキ
後、前記延長部を除去してなり、前記ボンディングパッ
ドと前記配線パターンとをボンディングワイヤを介して
接続したことを特徴とする記録ヘッド。
【請求項２】前記基板はフレキシブル基板であり、そ
の配線パターンの個々の端子を配列した端部を、前記記
録素子アレイチップの基板に接続していることを特徴と
する請求項１に記載の記録ヘッド。
【請求項３】前記基板は、前記ＩＣを装着する固定基
板と、前記配線パターンを設けたフレキシブル基板とで
構成され、前記フレキシブル基板は、その配線パターン
の個々の端子を配列した端部を、前記記録素子アレイチ
ップの基板に接続していることを特徴とする請求項１に
記載の記録ヘッド。
【請求項４】前記固定基板はアルミ基材で構成され、
あるいは、アルミ基材に装着されていることを特徴とす
る請求項３に記載の記録ヘッド。
【請求項５】前記基板はフレキシブル基板であり、前
記記録素子アレイチップの基板と一体に構成されている
ことを特徴とする請求項１に記載の記録ヘッド。