JPH09187981A - 記録ヘッド - Google Patents

Abstract

(57)【要約】 【課題】 自己走査形記録素子、あるいは、時分割駆動
が可能である記録素子アレイと、この記録素子を駆動す
る駆動ＩＣ間の接続本数を削減し、より安価で信頼性の
高い記録ヘッドを提供する。 【解決手段】 多数個の記録素子を線状に配列・実装し
た第１基板と、前記記録素子を駆動する駆動部を有する
第２基板と、両基板間を電気的に接続する接続手段とを
具有する記録ヘッドにおいて、前記記録素子に共通する
駆動信号を供給する信号線を、前記接続手段を介して、
第２基板から第１基板に導通させると共に、前記第１基
板では、各記録素子に対して、前記信号線から並列に供
給する分岐信号線が設けられていることを特徴とする。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、複写機、ファクシ
ミリ装置、プリンターなどにおいて、発光素子などの記
録素子を多数、搭載した記録素子アレイを用いて、画像
記録を行う装置の記録ヘッドに関するものである。

【０００２】

【従来の技術】従来から、これら装置の記録ヘッドにお
いて採用されている、代表的なＬＥＤ記録素子アレイ
は、各記録素子に対応して、１駆動回路が装備されてお
り、通常、その駆動回路を多数、集積した駆動ＩＣチッ
プは、記録素子アレイのチップに対して、平行に隣接し
た位置に配置され、両チップ間では、それぞれに設けた
ボンディングパッドにボンディングワイヤを直接的に接
続している。

【０００３】また、装置を安価に実現する手段として、
記録素子の使用効率、例えば、発光素子の発光効率を高
めるために、これを時分割で駆動するように駆動回路を
構成し、駆動ＩＣチップと記録素子アレイチップとの間
のボンディングワイヤの数（接続配線数）を減少させる
ことも行われている。また、記録素子を線状に多数配列
した基板と、前記記録素子を駆動する駆動ＩＣが実装さ
れた基板とを分割し、両者間をフレキシブル配線基板で
接続することも提唱された。

【０００４】

【発明が解決しようとする課題】このように、自己走査
形記録素子、あるいは、時分割駆動が可能である記録素
子アレイを駆動する駆動ＩＣでは、従来の１対１に対応
する駆動回路を有する駆動回路に比べて、担当する記録
素子数が極めて多くなるために、駆動ＩＣチップと、対
応する記録素子アレイチップとの間は、先ず、駆動ＩＣ
チップの入出力端子を、一旦、配線基板に接続し、基板
上の配線パターンから、フレキシブル配線基板を介し
て、記録素子アレイを有する基板の配線パターンに接続
し、その配線パターンから各記録素子アレイチップに接
続するような電気的接続構造が採用される。

【０００５】本発明は、上記事情に基づいてなされたも
ので、その目的とするところは、自己走査形記録素子、
あるいは、時分割駆動が可能である記録素子アレイと、
この記録素子を駆動する駆動ＩＣ間の接続本数を削減
し、より安価で信頼性の高い記録ヘッドを提供すること
にある。

【０００６】

【課題を解決するための手段】そこで、本発明において
は、これら従来の問題を解消するため、多数個の記録素
子を線状に配列・実装した第１基板と、前記記録素子を
駆動する駆動部を有する第２基板と、両基板間を電気的
に接続する接続手段とを具有する記録ヘッドにおいて、
前記記録素子に共通する駆動信号を供給する信号線を、
前記接続手段を介して、第２基板から第１基板に導通さ
せると共に、前記第１基板では、各記録素子に対して、
前記信号線から並列に供給する分岐信号線が設けられて
いることを特徴とする。

【０００７】

【発明の実施の形態】以下に、本発明の実施の形態とし
て、６００ＤＰＩの密度で記録可能な電子写真方式の記
録ヘッドを例に挙げて、具体的に説明する。この記録ヘ
ッドは、発光サイリスタを各々１２８画素分、直線配列
し、それ自体に自己走査機能を有する発光素子（これ
は、特開平１ー２３８９６２号公報、特開平２ー２０８
０６７号公報等に所載の、Self-scanning-Light Emitti
ng Device として知られている）を、５５個、線状に実
装したものである。

【０００８】この記録ヘッドの概略の構成及び機能を、
図４ないし図６を参照して、説明する。図６は、各発光
サイリスタ１、２、３・・・１２８を直線状に配列した
発光素子アレイチップ１−１、１−２、１−３・・・１
−５５と、各発光サイリスタに対応した転送用サイリス
タ１’、２’、３’・・・１２８’を有する転送用素子
アレイチップ２−１、２−２、２−３・・・２−５５
と、ラッチ３−１、３−２、３−３・・・３−５５と、
シフトレジスタ４−１、４−２、４−３・・・４−５５
とよりなる自己走査機能を有する発光素子全体を模式的
に示したものである。

【０００９】また、図４は、各発光サイリスタ１〜１２
８、これに対応する転送用サイリスタ１’〜１２８’な
どの構成素子を有する自己走査機能を有する発光素子
（以下、１個の発光素子チップと称する）の一部の等価
回路を、また、図５は、その駆動タイミングチャート
を、それぞれ、示すものである。なお、図中、Ｒ１〜Ｒ
５およびＤ１〜Ｄ５は、それぞれ、各発光サイリスタ１
〜５および各転送用サイリスタ１’〜５’に対応した抵
抗およびダイオードである。

【００１０】なお、前記発光素子アレイチップは、各
々、自己走査し、発光するための制御信号φｓ、φ１、
φ２を前記転送用素子アレイチップの回路より与えられ
る。なお、駆動タイミング信号φ１は転送用サイリスタ
の内、奇数番目のカソード端子に、また、駆動タイミン
グ信号φ２は偶数番目のカソード端子に、それぞれ、供
給される。一方、記録画像信号は、シリアルに信号線１
０から与えられるが、この信号は、先ず、前記シフトレ
ジスタ４−１に入力され、順次、次のシフトレジスタ４
−２、４−３・・・４−５５へと転送される。

【００１１】即ち、スタートパルス信号φｓが、ローレ
ベルＬからハイレベルＨになると、発光素子の動作がス
タートする。スタートパルスがＨ状態で、駆動タイミン
グ信号φ１がハイレベルＨからローレベルＬになると、
最初の転送用サイリスタ１’がオン状態となる。この転
送サイリスタ１’のオン状態で、ゲート電圧がアノード
電位（約５Ｖ）となるので、次のタイミングで、記録信
号φＩがハイレベルＨからローレベルＬとなれば、発光
サイリスタ１がオンし、発光するが、他の発光サイリス
タは、そのゲート電圧が５Ｖでないため、オン状態にな
らず、発光しない。

【００１２】また、記録信号φＩがローレベルＬからハ
イレベルＨに戻ると、発光サイリスタ１はオフとなる。
そして、次のタイミングで、駆動タイミング信号φ２が
ハイレベルＨからローレベルＬになると、次の転送用サ
イリスタ２’がオンする。これは、転送用サイリスタ
１’のゲート電圧（約５Ｖ）が、そのゲートに接続され
ているダイオードを介して、転送用サイリスタ２’のゲ
ート（電圧は約３．６Ｖ）に接続されていて、この状態
で、駆動タイミング信号φ２をローレベルＬとすると、
転送用サイリスタ２’のオン条件が整うからである。

【００１３】次に、駆動タイミング信号φ１をローレベ
ルＬからハイレベルＨにすると、転送用サイリスタ１’
はオフするが、転送用サイリスタ２’はオン状態のまま
であり、記録信号φＩが入ると、２番目の発光サイリス
タ２がオンし、発光される。これを６４回繰り返すこと
で、１２８個の発光サイリスタが順次、走査され、画像
信号に応じた点灯が選択的に行えるのである。

【００１４】このようにして、１ライン分の７０４０個
の記録画像信号が転送された後、各発光素子チップの発
光素子１から１２８を駆動する１２８個の画像信号は、
それぞれ、ラッチ３−１〜３−５５で、並列に保持さ
れ、信号線５−１〜５−５５から、シリアル信号φＩに
変換して、発光素子チップ１−１ないし１−５５を駆動
することになる。

【００１５】上述の事例からも明らかなように、１２８
素子を１アレイチップとしていて、そのチップを駆動す
るために、制御信号φｓ、φ１、φ２および画像信号に
応じた駆動信号（記録信号）φＩの、全部で４本の信号
が必要で、例えば、５個の駆動ＩＣが１１×５＝５５個
の発光素子アレイチップを担当するとするならば、４×
５５＝２２０の駆動信号が必要となる。この配線を１ｍ
ｍピッチのフレキシブル配線基板を用いて、基板間を接
続するとするなら、その基板の端部の全幅は、少なくと
も２２０ｍｍ以上となるから、フレキシブル配線基板自
体のコストが上がり、また、実装精度の観点から、コス
ト高となる嫌いがある。

【００１６】そこで、１つの駆動ＩＣに、１１チップの
発光素子チップアレイを担当させ、１１チップの各発光
素子チップアレイ内の走査を全て並列動作とすれば、走
査のための駆動信号（制御信号）φｓ、φ１、φ２は、
全て共通信号として扱える。即ち、上述の構成では、各
発光素子チップに独立に供給していた走査のための信号
を供給するための信号線を１１チップに対して１組と
し、発光チップ近傍で並列接続すれば、全配線本数はφ
Ｉが５５本、走査信号φｓ、φ１、φ２が３×５＝１５
本、合計で７０本となり、従前の１／３以下とすること
ができる。この場合のフレキシブル配線基板の幅は約７
０ｍｍ（１ｍｍピッチで）となる。更に、５分割すれ
ば、１１チップの発光素子チップアレイ（幅が約６０ｍ
ｍ）毎に対応するフレキシブル配線基板の幅は約１４ｍ
ｍ有ればよいことになる。この状態が、以下で詳述する
ように、図１ないし図３の実施の形態で示されている。

【００１７】図１は、本発明に係わる記録ヘッドの構成
を模式的に示しており、ここで、符号１００は、発光サ
イリスタを搭載した発光素子チップ１０１を多数、備え
た第１基板であり、符号１１０は、多数の入出力端子を
有する駆動ＩＣチップであって、５個が、それぞれ、５
５個の限流抵抗１１１と共に、第２基板１０３に装備さ
れており、前記基板１００および１０３は、ブロック形
のアルミの基材１１６の側面及び上面に装着されてい
る。

【００１８】所要のグループ（１１個を１グループとす
る）に分けられた発光素子チップアレイに対応して、こ
れらの基板１００および１０３の間には、５個のフレキ
シブル配線基板１０２が、９０度に湾曲された状態で、
そこに形成した配線パターンの端末の端子部を各基板１
００および１０３の配線パターンの端子部に半田熱溶着
して、架設されており、これによって、各１４本の、１
１チップの発光素子チップを駆動するための制御信号
を、第２基板１０３から第１基板１００に供給してい
る。なお、図中、符号１１５は発光素子チップに対応す
る集束形光ファイバーアレイであって、これにより、感
光材面上に記録ドットを照射する。

【００１９】本発明の実施の形態では、図３に示すよう
に、特に、１１組の記録素子チップアレイに共通する駆
動信号を供給する信号線２０１、２０２、２０３を、接
続手段としてのフレキシブル配線基板、ここでは、転送
用素子アレイチップ２ー１から、前記５個のフレキシブ
ル配線基板の配線パターンの一部を介して、第２基板１
０３から第１基板１００に導通させると共に、第１基板
１００では、グループ分けされた各発光素子チップアレ
イ（１ー１）〜（１ー１１）、（１ー１２）〜（１ー２
２）、・・・（１ー４４）〜（１ー５５）の５グループ
（図３には、最初のグループのみが示されているが）に
対して、それぞれ、前記信号線から並列に供給する分岐
信号線が設けられている。

【００２０】なお、上述の接続手段としてのフレキシブ
ル配線基板では、走査信号φｓ、φ１、φ２のための信
号線が、そのフレキシブル配線基板の配線パターンの一
部に割り当てられているが、同じフレキシブル配線基板
の、残された配線パターンには、第１基板１００上でグ
ループ分けされた、所要個数の発光素子チップアレイ１
０１に対応する個数の制御信号φＩのための信号線を、
通常のように、組み込んであり、これに対応する第２基
板１０３上の駆動部の、駆動ＩＣチップ１１０に接続し
ている。

【００２１】なお、上述の実施の形態では、１個の駆動
ＩＣチップと１本のフレキシブル配線基板とが１１チッ
プの発光素子チップアレイを担当したが、更に担当数を
増やせば、全配線本数は減少し、最も効果的には、１組
の走査信号φｓ、φ１、φ２を、発光素子基板側で、全
てのチップに並列に供給する場合が考えられる。この際
の全配線本数は５５＋３＝５８本となる。

【００２２】このように、本発明によって、信号線の数
が大幅に削減できることから、フレキシブル配線基板
を、実施の形態のように５分割しないで、１本で賄う形
態にすることが可能であり、また、接続手段として、通
常のフラットケーブルを用いたコネクタ接続などの手段
を用いることもできる。また、信号線に共通に供給する
ための各発光素子チップの入力端の、φ１、φ２の抵抗
は、発光素子内部に設けてもよいし、チップ抵抗とし
て、発光素子基板に設けてもよい。前者のように発光素
子内部に設けたものは、基板に対する実装がしやすくな
り、後者のように基板側に設けたものは発光素子自体の
コストを低減できる。

【００２３】なお、上述の実施の形態は、記録素子とし
て発光素子について説明したが、同様の、共用する走査
手段を採用した構造は、そのチップ内部にある時分割駆
動可能なＬＥＤなど、他の記録素子に対しても容易に適
用できることは勿論である。

【００２４】

【発明の効果】本発明は、以上説明したように、多数個
の記録素子を線状に配列・実装した第１基板と、前記記
録素子を駆動する駆動部を有する第２基板と、両基板間
を電気的に接続する接続手段とを具有する記録ヘッドに
おいて、前記記録素子に共通する駆動信号を供給する信
号線を、前記接続手段を介して、第２基板から第１基板
に導通させると共に、前記第１基板では、各記録素子に
対して、前記信号線から並列に供給する分岐信号線が設
けられているので、記録素子チップを実装する基板と、
駆動部との間の配線本数を削減でき、結果として、接続
手段のコスト低減や接続点数の削減による実装コストの
低減、更には、接続部分の信頼性向上が図れる。

【図面の簡単な説明】

【図１】本発明の照明装置の第１の実施の形態を示す概
略的な構成平面図である。

【図２】同じく、概略的な構成側面図である。

【図３】同じく、要部を拡大して示す模式的な平面図で
ある。

【図４】本発明に係わる駆動ＩＣの等価回路図である。

【図５】同じく、駆動信号のタイミングチャートであ
る。

【図６】従前の構成の要部を示す模式的な平面図であ
る。

【符号の説明】

１００ 発光素子基板 １０１ 発光サイリスタ（記録素子）アレイチップ １０２ フレキシブル配線基板（接続手段） １０３ 駆動基板 １１０ 駆動ＩＣチップ １１１ 限流抵抗 １１５ 集束光ファイバーアレイ １１６ アルミの基材 ２０１、２０２、２０３ 信号線

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁶ 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０４Ｎ 1/036 (72)発明者 畠 茂雄 東京都大田区下丸子３丁目30番２号 キヤ ノン株式会社内

Claims (2)

【特許請求の範囲】
1. 【請求項１】 多数個の記録素子を線状に配列・実装し
   た第１基板と、前記記録素子を駆動する駆動部を有する
   第２基板と、両基板間を電気的に接続する接続手段とを
   具有する記録ヘッドにおいて、前記記録素子に共通する
   駆動信号を供給する信号線を、前記接続手段を介して、
   第２基板から第１基板に導通させると共に、前記第１基
   板では、各記録素子に対して、前記信号線から並列に供
   給する分岐信号線が設けられていることを特徴とする記
   録ヘッド。
2. 【請求項２】 前記接続手段はフレキシブル配線基板で
   あり、その配線パターンの一部に、前記共通の信号線が
   割り当てられていることを特徴とする請求項１に記載の
   記録ヘッド。