JPH11123844A

JPH11123844A - 記録ヘッド

Info

Publication number: JPH11123844A
Application number: JP28972297A
Authority: JP
Inventors: Toshihiko Otsubo; 俊彦大坪; Mitsuru Amimoto; 満網本; Mitsuo Shiraishi; 光生白石; Hiroshi Tanioka; 宏谷岡; Kaoru Shoji; 薫東海林; Seiji Kakimoto; 誠治柿本; Nobuhiko Watanabe; 信彦渡辺
Original assignee: Canon Inc; Canon Components Inc
Current assignee: Canon Inc; Canon Components Inc
Priority date: 1997-10-22
Filing date: 1997-10-22
Publication date: 1999-05-11

Abstract

(57)【要約】【課題】記録素子アレーをガラスエポキシ基板上に銀
ペーストによって接着すると、熱によって基板が変形
し、基板上記録素子アレーの直線状の配列も変形する。【解決手段】複数の記録素子からなる記録素子アレー
チップ１０１を、ガラス基板１００またはセラミック基
板上に形成されたパターン１０４上に導電性のペースト
によって実装する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、プリンタや複写
機、ファクシミリなどに使用される記録ヘッドに関する
ものである。

【０００２】

【従来の技術】従来、この種の記録ヘッドとしては、Ｌ
ＥＤ（発光ダイオード）に代表される個体記録素子アレ
ーを列状に配列し、個々の記録素子を記録信号に応じて
制御することで記録を行っている。また、このような記
録ヘッドでは、記録素子アレーの個々の記録素子に対応
して１つの駆動回路を備えており、これらの駆動回路を
集積化した駆動ＩＣを記録素子アレーチップに隣接配置
して、２つのチップ間をワイヤーボンディングで接続し
ている。

【０００３】一方、最近ではアレーチップ内の記録素子
を順次選択して駆動するいわゆる自己走査機能を有する
記録素子アレーも提案されている。このような自己走査
機能を有する記録素子アレーを用いると、記録素子アレ
ーと駆動ＩＣを接続する配線を著しく削減できるので、
記録素子アレーと駆動ＩＣを別基板に搭載し、両者をフ
レキシブルケーブルなどで接続することによって、記録
ヘッドを小型化でき、また、安価に作製することが可能
である。

【０００４】

【発明が解決しようとする課題】ところで、一般に、こ
のような記録素子アレーを搭載する基板としては、ガラ
スエポキシ基板が用いられ、ガラスエポキシ基板上に形
成された銅はくパターン上に記録素子アレーを導電性の
銀ペーストなどを用いて実装している。しかしながら、
記録素子アレーをガラスエポキシ基板上に導電性を有す
るペーストで接着する場合、ペーストを硬化するために
熱を付加する必要がある。

【０００５】ガラスエポキシ基板は棒状のガラス繊維を
縦横に並べ、これをエポキシ樹脂によって固定した構造
であるので、熱を加えると、基板が変形してしまう。そ
のため、ガラスエポキシ基板の熱変形に伴って基板上に
配列された記録素子アレーの直線状の配列も変形し、こ
の状態で記録を行うと、記録画像が劣化するという問題
があった。

【０００６】本発明は、上記従来の問題点に鑑みなされ
たもので、熱を加えても基板が変形することがなく、良
質の記録画像を得ることが可能な記録ヘッドを提供する
ことを目的とする。

【０００７】

【課題を解決するための手段】本発明の目的は、複数の
記録素子からなる記録素子アレーをガラス基板またはセ
ラミック基板上に形成されたパターン上に導電性のペー
ストによって実装したことを特徴とする記録ヘッドによ
って達成される。

【０００８】

【発明の実施の形態】以下、本発明の実施の形態を図面
を参照して説明する。図１は本発明による記録ヘッドの
第１の実施形態の構成を示している。なお、図１では記
録ヘッドの要部の構成のみを示している。図１におい
て、１００は記録素子アレーチップ１０１を搭載するた
めのガラス基板である。ガラス基板１００上には、銅は
くパターンを張り付けたり、あるい銅またはアルミニュ
ームを蒸着することによってパターン１０４が形成さ
れ、このパターン１０４上に記録素子アレーチップ１０
１が銀ペーストによって電気的、機械的に接続されてい
る。パターン１０４は電源パターンとして設けられてい
る。

【０００９】銀ペーストは熱で硬化し、記録素子アレー
チップ１０１の裏面をガラス基板１００のパターン１０
４上に固定するものである。記録素子アレーチップ１０
１としては自己走査型のものが用いられ、５５個の記録
素子アレーチップ１０１が直線状に配列されている。な
お、記録素子アレーチップ１０１の裏面に電源電極（図
示せず）が設けられ、銀ペーストによって記録素子アレ
ーチップ１０１の電源電極がパターン１０４上に電気的
に接続されている。本実施形態では、記録素子アレーチ
ップ１０１をガラス基板１００に搭載しているので、銀
ペーストを用いて接続する際に熱を加えてもガラス基板
は従来のガラスエポキシ基板のように熱変形することは
なく、記録素子アレーチップ１０１の直線状の配列が基
板の熱変形によって変形することはない。

【００１０】また、１０６は駆動ＩＣを搭載するための
駆動基板である。ここでは、１つの駆動ＩＣ１０７で１
１個の記録素子アレーチップ１０１を駆動するようにな
っていて、全部で５個の駆動ＩＣ１０７が搭載されてい
る。駆動基板１０６としてはガラスエポキシ基板が用い
られる。１０８は記録ヘッドと外部からの信号（記録信
号、制御信号、電源など）を接続するためのコネクタで
ある。ガラス基板１００と駆動基板１０６はフレキシブ
ルケーブル１０３によって電気的に接続されている。こ
れらの２つの基板をフレキシブルケーブル１０３で接続
するには、まず、図１（ｂ）に示すようにフレキシブル
ケーブル１０３の一方の端部の裏面をガラス基板１００
上に１１０の部分で接着剤を用いて接着する。このた
め、ガラス基板１００上の接着部の領域にはパターン１
０４を形成していない。但し、パターン１０４があって
も問題はない。

【００１１】次いで、ガラス基板１００とフレキシブル
ケーブル１０３とを電気的に接続する。この場合、各記
録素子アレーチップ１０１の信号線を５本、記録素子ア
レーチップ１０１の裏面電極用に２本の信号線を必要と
すると、図１（ｃ）にガラス基板１００とフレキシブル
ケーブル１０３の接続部を拡大して示すように、まず記
録素子アレーチップ１０１の２本の裏面電極を接続する
ために、フレキシブルケーブル１０３の２つの信号パタ
ーンとガラス基板１００上のパターン１０４をワイヤー
ボンディング１０２によって接続する。次いで、記録素
子アレーチップ１０１の５本の信号電極とフレキシブル
ケーブル１０３の５つの信号パターンを直接ワイヤーボ
ンディング１０２によって接続する。

【００１２】このようにガラス基板１００上に電源用パ
ターン１０４を形成して、パターン１０４とフレレキシ
ブルケーブル１０３の電源パターンをワイヤーボンディ
ングによって接続し、また、記録素子アレーチップ１０
１の信号電極とフレキシブルケーブル１０３の信号パタ
ーンを直接ワイヤーボンディングによって接続している
ので、ガラス基板１００上に信号用のパターンを形成す
る必要がなく、小型化を図ることが可能である。ガラス
基板１００とフレキシブルケーブル１０３の接続を終了
すると、フレキシブルケーブル１０３の他方の端部と駆
動基板１０６を接続する。この接続は、フレキシブルケ
ーブル１０３の裏面の信号電極と駆動基板１０６上に形
成された信号電極を半田１０９によって接続する。以上
でガラス基板１００と駆動基板１０６の接続を完了す
る。

【００１３】ここで、本実施形態では、記録素子アレー
チップ１０１として自己走査機能を有する記録素子アレ
ー（Self Scanning Light Emittinng Devise）を使用し
ている。図１の記録ヘッドにおいては、このような記録
素子アレーチップ１０１がガラス基板１００上に５５個
直線状に配列され、６００ＤＰＩの密度で記録できるよ
うに構成されている。この記録ヘッドは、例えば、電子
写真方式の複写機、プリンタなどに好適に使用すること
ができる。なお、自己走査型記録素子アレーについて
は、例えば、特開平２−２０８０６７号公報などに詳し
く記載されているので、詳しい説明は省略する。

【００１４】図２は図１の記録ヘッドの電気的な回路構
成を示している。図２において、１０１−１〜１０１−
５５は前述のようにガラス基板１００上に一列に配列さ
れた５５個の記録素子アレーチップである。各々の記録
素子アレーチップ１０１内には、記録素子である発光用
サイリスタが１，２，３…１２８として示すように１２
８画素分列状に配列され、記録ヘッド全体としては１ラ
イン７０４０（５５×１２８）ビットの画素が配列され
ている。

【００１５】２−１〜２−５５は各々の記録素子アレー
チップを駆動するのに必要な走査パルス信号φＳ、駆動
タイミング信号φ１，φ２を生成するタイミング信号生
成回路である。これらのタイミング信号生成回路は個々
の記録素子アレーチップに対応して設けられ、１１個を
１組みとして１つの駆動ＩＣ１０７に集積化されてい
る。また、各々のタイミング信号生成回路の駆動タイミ
ング信号φ１，φ２はそれぞれ対応する記録素子アレー
チップに供給され、走査パルス信号φＳだけは１つのタ
イミング信号生成回路から１１個の記録素子アレーチッ
プに共通に供給される。

【００１６】４−１〜４−５５は画像信号を取り込むた
めのシフトレジスタ、３−１〜３−５５は各シフトレジ
スタに取り込まれた画像信号を保持するためのラッチを
示している。これらのシフトレジスタ及びラッチも個々
の記録素子アレーチップに対応して設けられ、シフトレ
ジスタとラッチもそれぞれ１１個１組みとして１つの駆
動ＩＣ１０７に集積化されている。

【００１７】このようにタイミング信号生成回路、シフ
トレジスタ及びラッチで記録素子アレーチップの駆動回
路が構成され、それぞれ１１個づつの駆動ＩＣ１０７と
して集積化されている。なお、５−１〜５−５５は電流
制限抵抗であり、各ラッチと記録素子アレーチップの間
に接続されている。個々の記録素子アレーチップの画素
を駆動する駆動信号φＩは、各ラッチから対応する記録
素子アレーチップに電流制限抵抗を通して時分割に供給
される。

【００１８】ここで、画像信号は信号線１０からシフト
レジスタ４−１に入力され、順次信号線１１からの所定
のクロックに同期してシフトレジスタ４−２〜４−５５
に転送される。１ライン分の画像信号が転送されると、
各々のシフトレジスタ４の信号は対応するラッチ３に保
持され、各々のラッチ３の信号は対応する記録素子アレ
ーチップに発光用サイリスタ１，２，３…１２８という
ように時分割に供給される。この場合、ラッチ３の信号
は外部タイミング信号（図示せず）と論理積がとられ、
個々の発光用サイリスタを発光／消灯させる記録信号φ
Ｉとして記録素子アレーチップに供給される。このよう
にして５５個の発光素子アレーチップを同時に走査する
ことで１ライン分の記録が終了し、以下１ラインごとに
同様の動作を繰り返し行うことにより、所望の記録を行
うことができる。

【００１９】次に、自己走査機能を有する記録素子アレ
ーチップの構成及び動作について説明する。図３は記録
素子アレーチップ１０１の等価回路を示した回路図であ
り、１〜５は記録素子であるところの発光用サイリスタ
である。これは、図２に１〜１２８として示した画素に
対応している。また、１′〜５′は各々発光用サイリス
タ１〜５に対応して設けられた転送用サイリスタ、Ｄ₁
〜Ｄ₅ は直列に接続されたダイオード、Ｒ₁ 〜Ｒ₅ は抵
抗である。これらの転送用サイリスタ、ダイオード、抵
抗によって発光用サイリスタの自己走査回路が構成され
ている。なお、図３では発光用サイリスタを５画素分し
か示していないが、実際には１つの記録素子アレー内に
１２８画素分の発光用サイリスタが配列され、ほかの転
送用サイリスタ、ダイオード、抵抗もそれに応じて設け
られている。

【００２０】走査パルス信号φＳはダイオードＤ₁ のア
ノード端子に入力され、駆動タイミングφ１は奇数番目
の転送用サイリスタ１′，３′，５′…の共通に接続さ
れたカソード端子に、駆動タイミング信号φ２は偶数番
目の転送用サイリスタ２′，４′…の共通に接続された
カソード端子に入力される。また、駆動信号φＩは発光
用サイリスタの共通に接続されたカソード端子に入力さ
れる。

【００２１】次に、図４を参照しながら動作について説
明する。まず、図４（ａ）のように走査パルス信号φＳ
がローレベルからハイレベルになると、記録素子アレー
チップ１０１の動作がスタートする。続いて、走査パル
ス信号φＳがハイレベルの状態で、図４（ｂ）のように
駆動タイミング信号φ１がハイレベルからローレベルに
なると、先頭の転送用サイリスタ１′がオンとなる。転
送用サイリスタ１′がオンすると、そのゲート電圧はア
ノード電位（約５Ｖ）になるので、図４（ｄ）のように
記録信号φＩがハイレベルからローレベルになると、先
頭の発光用サイリスタ１がオンし、記録のために所定時
間だけを発光する。この発光用サイリスタ１の光はファ
イバーレンズアレー（図示せず）を介して感光ドラムに
照射される。他の発光用サイリスタはゲート電圧が５Ｖ
になっていないので発光しない状態である。

【００２２】次いで、図４（ｄ）のように記録信号φＩ
がローレベルからハイレベルに戻ると、先頭の発光用サ
イリスタ１がオフし、図４（ｃ）のように次のタイミン
グで駆動タイミング信号φ２がハイレベルからローレベ
ルになると、次の転送用サイリスタ２′がオンする。即
ち、転送用サイリスタ１′のゲート電圧（約５Ｖ）がそ
のゲートに接続されているダイオードＤ₁ を介して転送
用サイリスタ２′のゲートに接続されているので、転送
用サイリスタ２′のゲート電圧は約３．６Ｖとなる。従
って、この状態でタイミング信号φ２がローレベルにな
ると、転送用サイリスタ２′がオン状態となる。続い
て、図４（ｂ）のように駆動タイミング信号φ１がロー
レベルからハイレベルになると、転送用サイリスタ１′
はオフするが、転送用サイリスタ２′はオン状態を保持
し、この状態で図４（ｄ）のように記録信号φＩがロー
レベルになると、次の発光用サイリスタ２が所定時間だ
けオンする。この動作を６４回繰り返すことにより、発
光用サイリスタが順次時分割で駆動される。

【００２３】ここで、本実施形態では、１つの記録素子
アレーチップ１０１内に１２８画素分の発光用サイリス
タを備え、１つの記録素子アレーチップ１０１を駆動す
るには制御信号φＳ，φ１，φ２，記録信号φＩ，ＶＧ
Ｓ電圧の５つの信号線が必要である。また、記録素子ア
レーチップ１０１の長さを５．４ｍｍとし、この５．４
ｍｍの間に図１（ｃ）に示すようにフレキシブルケーブ
ル１０３に７本の信号パターンを形成している。よっ
て、信号電極のピッチは０．７ｍｍとなり、前述のよう
に記録素子アレーチップ１０１とフレキシブルケーブル
１０３を直接ワイヤーボンディングによって接続するこ
とが可能となる。

【００２４】図５は本実施形態による記録ヘッドの外観
を示している。図５において、１５０はアルミニューム
などの放熱板であり、放熱板１５０の側部に駆動基板１
０６が取り付けられている。また、放熱板１５０の上面
には記録素子アレーチップ１０１が搭載されたガラス基
板１００が取り付けられ、フレキシブルケーブル１０３
は９０度の角度折り曲がった状態でガラス基板１００と
駆動基板１０６との間に渡されている。このように２つ
の基板が取り付けられた放熱板１５０はカバー１５１内
に収納され、カバー１５１の上部には記録素子アレーチ
ップ１０１と対向してファイバーレンズアレー１５２が
取り付けられている。記録素子アレーチップ１０１の個
々の発光用サイリスタの光はファイバーレンズアレー１
５２を通って図示しない感光体上に照射される。

【００２５】次に、本発明の第２の実施形態を図６を参
照して説明する。第１の実施形態ではガラス基板１００
上に銅はくなどのパターン１０４を形成し、その上に記
録素子アレーチップ１０１を銀ペーストによって固着し
ているが、本実施形態ではパターン１０４の代わりに銀
ペーストを直接ガラス基板１００上に印刷している。図
６において、１０５はガラス基板１００上に印刷された
銀ペーストであり、この銀ペースト１０５を記録素子ア
レーチップ１０１の下面ばかりでなく、記録素子アレー
チップ１０１の裏面電極とフレキシブルケーブル１０３
の電極をワイヤーボンディングによって接続が可能なよ
うに、図１のパターン１０４と同様に形成している。

【００２６】記録素子アレーチップ１０１をガラス基板
１００上に実装する場合は、第１の実施形態と同様に熱
を加えることにより印刷された銀ペースト１０５を硬化
し、記録素子アレーチップ１０１をガラス基板１００上
に電気的、機械的に接続している。その他の構成は、第
１の実施形態の構成と全く同様である。本実施形態にお
いては、このようにガラス基板１００上に直接銀ペース
ト１０５を印刷しているので、記録素子アレーチップ１
０１を容易にガラス基板１００上に実装することができ
る。

【００２７】図７は本発明の第３の実施形態を示してい
る。本実施形態では、第１の実施形態のパターン１０４
の代わりに、Ａｇ−Ｐｔの薄膜３０１をガラス基板１０
０上にパターン１０４と同様に形成している。また、図
７（ｂ）に示すようにＡｇ−Ｐｔの薄膜３０１上に銀ペ
ースト１０５を印刷し、この銀ペースト１０５を用いて
記録素子アレーチップ１０１をガラス基板１００上に実
装している。その他の構成は、第１の実施形態と同様で
ある。本実施形態では、ガラス基板１００上にＡｇ−Ｐ
ｔ薄膜を形成（蒸着）しているので、銅はくパターンを
張り付けるような場合に比べて製造が容易である。

【００２８】図８は本発明の第４の実施形態を示してい
る。第１の実施形態では記録素子アレーチップ１０１の
裏面電極をガラス基板１００上のパターン１０４に銀ペ
ーストを用いて接続し、更にパターン１０４とフレキシ
ブルケーブル１０３の信号電極をワイヤーボンディング
によって接続しているが、本実施形態ではフレキシブル
ケーブル１０３の裏面に記録素子アレーチップ１０１の
裏面電極用のパターンを形成し、これをガラス基板１０
０上のパターン１０４と接続している。フレキシブルケ
ーブル１０３の裏面パターンとガラス基板１００上のパ
ターン１０４とは、図８（ｂ）に示すように導電性の接
着剤１１０を用いて接続することで、電気的接続を可能
としている。

【００２９】図８（ｃ）はガラス基板１００とフレキシ
ブルケーブル１０３の接続部を拡大して示している。１
０３ａはフレキシブルケーブル１０３の裏面に形成され
た接続用パターンを示し、これとパターン１０４が接着
剤１１０によって接続されている。従って、図８（ｃ）
に示すようにフレキシブルケーブル１０３に裏面パター
ンが形成された部分はワイヤーボンディングはなされて
いない。その他の構成は、第１の実施形態と同様であ
る。

【００３０】本実施形態では、フレキシブルケーブル１
０３の裏面に接続用パターン１０３ａを形成し、これと
パターン１０４を接着剤１１０を用いて接続しているの
で、記録素子アレーチップ１０１の裏面電極とフレキシ
ブルケーブル１０３を接続する場合、ワイヤーボンディ
ングによって接続する必要がなく、ワイヤーボンディン
グの数を減らすことができる。また、図８の実施形態に
よる接続方法は第２、第３の実施形態の記録ヘッドにも
使用することができる。

【００３１】なお、以上の実施形態では、自己走査型記
録素子アレーチップを用いた例を説明したが、本発明
は、これに限ることなく、自己走査型以外の発光ダイオ
ードを線状に配列した記録素子アレーを用いた場合など
にも使用することができる。また、以上の実施形態で
は、カラス基板を使用しているが、セラミック基板を使
用することも可能である。

【００３２】

【発明の効果】以上説明したように本発明によれば、記
録素子アレーを導電性ペーストによってガラス基板もし
くはセラミック基板上に実装しているので、熱を加えて
も、ガラス基板が熱変形を起こすことはなく、ガラス基
板上に線状に実装された記録素子アレーの直線性を損う
ことを防止でき、その結果、記録画像の劣化を防ぎ、良
質の記録画像を得ることができる。

【図面の簡単な説明】

【図１】本発明の記録ヘッドの第１の実施形態を示した
図である。

【図２】図１の実施形態による記録ヘッドの電気的な回
路構成を示したブロック図である。

【図３】図１の実施形態に用いる自己走査型記録素子ア
レーの等価回路図である。

【図４】図３の記録素子アレーの動作を説明するための
タイムチャートである。

【図５】図１の実施形態による記録ヘッドの外観を示し
た図である。

【図６】本発明の第２の実施形態を示した図である。

【図７】本発明の第３の実施形態を示した図である。

【図８】本発明の第４の実施形態を示した図である。

【符号の説明】

１〜１２８発光用サイリスタ２−１〜２−５５タイミング信号生成回路３−１〜３−５５ラッチ４−１〜４−５５シフトレジスタ１００ガラス基板１０１，１０１−１〜１０１−５５記録素子アレー
チップ１０２ワイヤーボンディング１０３フレキシブルケーブル１０４パターン１０５銀ペースト１０６駆動基板１０７駆動ＩＣ

───────────────────────────────────────────────────── フロントページの続き (72)発明者白石光生東京都大田区下丸子３丁目30番２号キヤノン株式会社内 (72)発明者谷岡宏東京都大田区下丸子３丁目30番２号キヤノン株式会社内 (72)発明者東海林薫東京都大田区下丸子３丁目30番２号キヤノン株式会社内 (72)発明者柿本誠治東京都大田区下丸子３丁目30番２号キヤノン株式会社内 (72)発明者渡辺信彦埼玉県児玉郡上里町大字七本木3461番地１キヤノン・コンポーネンツ株式会社内

Claims

【特許請求の範囲】

【請求項１】複数の記録素子からなる記録素子アレー
をガラス基板またはセラミック基板上に形成されたパタ
ーン上に導電性のペーストによって実装したことを特徴
とする記録ヘッド。
【請求項２】前記ガラス基板またはセラミック基板
は、フレキシブルケーブルによって前記記録素子アレー
を駆動する駆動ＩＣが搭載された駆動基板と電気的に接
続されていることを特徴とする請求項１に記載の記録ヘ
ッド。
【請求項３】前記記録素子アレーの裏面に電源電極が
設けられ、前記電源電極は、前記ガラス基板またはセラ
ミック基板上に形成されたパターンと前記フレキシブル
ケーブルの電源パターンをワイヤーボンディングするこ
とによって接続され、前記記録素子アレーの信号電極
は、前記フレキシブルケーブルの信号パターンと直接ワ
イヤーボンディングすることによって接続されているこ
とを特徴とする請求項２に記載の記録ヘッド。
【請求項４】前記電源電極は、前記ガラス基板または
セラミック基板上に形成されたパターンと前記フレキシ
ブルケーブルの裏面に形成された電源パターンとを導電
性の接着剤で接着することによって接続されていること
を特徴とする請求項３に記載の記録ヘッド。
【請求項５】前記パターンは導電性ペーストからな
り、前記記録素子アレーは前記導電性ペーストによって
直接ガラス基板またはセラミック基板上に実装されてい
ることを特徴とする請求項１に記載の記録ヘッド。
【請求項６】前記パターンは、Ａｇ−Ｐｔ薄膜からな
ることを特徴とする請求項１に記載の記録ヘッド。
【請求項７】前記記録素子アレーは、自己走査型の記
録素子アレーであることを特徴とする請求項１に記載の
記録ヘッド。