JP2655642B2

JP2655642B2 - 光プリンタヘツド

Info

Publication number: JP2655642B2
Application number: JP9001687A
Authority: JP
Inventors: 俊広安崎; 泰夫西口; 盛幸荒井
Original assignee: Kyocera Corp
Current assignee: Kyocera Corp
Priority date: 1987-04-13
Filing date: 1987-04-13
Publication date: 1997-09-24
Anticipated expiration: 2012-09-24
Also published as: JPS63254068A

Description

【発明の詳細な説明】技術分野本発明は、電子写真式プリンタなどの記録装置の光源
として使用される光プリンタヘッドの改良に関する。

背景技術典型的な先行技術は、第15図に示されており、第16図
は、その縦断面図である。電気絶縁性材料から成る基板
１の表面には、共通リード配線２が被着形成されてい
る。共通リード線２には、上部に発光ダイオード素子３
が接合され、発光ダイオード素子３に電力を印加して発
光させるための一方の電極として作用する。発光ダイオ
ード素子３の配列に対し平行となるように駆動用の集積
回路４が基板１上に設けられている。接続リード線５
は、基板１上に形成されている。接続リード線５は、発
光ダイオード素子３の個別電極3bおよび集積回路４の出
力端子4aにそれぞれボンディングワイヤ６を介して接続
され、集積回路４の入力端子4bは、ボンディングワイヤ
８によって基板１上の個別駆動リード線７に接続され
る。個別駆動リード線７は、可撓性回路配線基板９に設
けた多数のプリント配線10に接続される。１つの発光ダ
イオードアレイ3aはたとえば64個の発光ダイオード素子
３を有し、このようなアレイ3aは合計40個、基板１上に
設けられる。したがって発光ダイオード素子３の総数は
2560個である。

第17図は、集積回路４の具体的な電気的構成を示すブ
ロツク図である。集積回路４は各アレイ3a毎に設けられ
る。発光ダイオード素子３に個別的に対応したビットを
有する合計64ビットのシフトレジスタ12は縦続接続され
ており、これらのシフトレジスタ12にはライン13から第
18図（１）で示されるクロック信号が入力される。この
クロック信号と同期して、シフトレジスタ12には第18図
（２）で示されるような印字データがライン14から入力
される。シフトレジスタ12のストア内容は、第18図
（３）で示されるライン15からのラッチ信号に応答する
ラッチ回路16に転送されてストアされる。ライン17には
第18図（４）で示されるストローブ信号が与えられ、こ
れによってラッチ回路16のストア内容は、ANDゲート18
を介して、出力端子4aに導出されて発光ダイオード素子
３に個別的に与えられる。

第19図は第18図に示された波形の時間軸を短縮して、
動作を説明するための波形図であり、第19図（１）はラ
イン13のクロック信号を表し、第19図（２）はライン14
からの印字データを表し、第19図（３）はライン15のラ
ッチ信号を表し、第19図（４）はライン17のストローブ
信号を表す。ライン13に合計2560個のクロックパルスが
与えられて、それと同時にライン14から印字データが直
列に与えられ、こうして走査の１ライン分だけの印字デ
ータが合計40個のシフトレジスタ12にストアされた後
に、ラッチ信号がライン15に与えられて、それら合計25
60個の印字データがラッチ回路16に一斉に転送され、ス
トローブ信号の接続期間Ｔだけ１ライン分の2560個の発
光ダイオード素子３が印字データに基づいて選択的に発
光駆動される。

複数の発光ダイオードアレイ3aの発光出力にばらつき
があり、および／または、１つの発光ダイオードアレイ
3aに含まれる複数の発光ダイオード素子３に発光出力の
ばらつきがある場合には、１ライン分の露光印字を行な
うために、それらの発光出力のばらつきがある発光ダイ
オードアレイ3aまたは発光ダイオード素子３による発光
出力、したがって露光量を均一にするために、第20図に
示されるように、各ライン毎に複数回の発光駆動が行な
われる。すなわち第20図（１）にはライン13のクロック
信号を示し、第20図（２）にはライン14の印字データを
示し、第20図（３）にはライン15のラッチ信号を示し、
第20図（４）にはライン17のストローブ信号を示し、発
光出力の低いアレイ3aおよび／または発光出力の低い発
光ダイオード素子３を、選択的に、印字データに基づき
時間T1だけでなく、時間T2だけさらに発光させる。

上述の第20図に示す構成としたときには、各発光駆動
時間T1,T2において発光駆動を行なうために合計40個の
シフトレジスタ12に合計2560個の直列順次的な印字デー
タを入力してストアしなければならない。アレイ3aまた
は発光ダイオード素子３の発光出力のばらつきが大きい
ときにはさらに多数回、選択的に発光駆動を繰返さなけ
ればならず、これによって印字速度が低下する。

発明が解決すべき問題点上述の先行技術では、１つの走査ライン分の合計2560
個の発光ダイオード素子３を、印字データに基づいて選
択的に、一斉に、ストローブ信号の持続時間だけ発光駆
動させ、したがって一時に大電流が流れる結果になる。
そのため電力容量の大きな電源を必要とするという問題
がある。

また発光ダイオード素子３および共通リード線２、接
続リード線５およびボンディングワイヤ6,8などには大
きなジュール熱が発生し、発光ダイオード素子３の温度
が上昇する。これによって発光ダイオード素子３の発光
波長および輝度が温度に依存して変化し、また各発光ダ
イオード素子３毎の発光波長および輝度のばらつきを生
じる。そのため鮮明な印字が不可能になり、印字むらを
生じることになる。

発光ダイオード素子３の温度の上昇を防ぐためにヒー
トシンクを設けることが可能であるけれども、そのよう
にすれば構成が大形化し、最近の電子写真式プリンタな
どの記録装置において小形化が要求されている場合、実
装が困難になる。

上述の先行技術の他の問題は、ボンディングワイヤ6,
8の数が多く、そのボンディングワイヤ6,8の接続作業に
長時間を必要とし、その結果、接続の不良発生率が増大
するおそれがある。

上述の先行技術のさらに他の問題は、発光ダイオード
アレイ3a毎に集積回路４が個別的に設けられており、し
たがって多数の駆動回路４を必要とする。

本発明の目的は、発光ダイオード素子の駆動電流の増
大を抑制し、これによってジュール熱の発生を低減する
とともに、生産性に優れ、部品点数が低減された光プリ
ンタヘッドを提供することである。

問題点を解決するための手段本発明は、複数の発光ダイオード素子をそれぞれ有す
る複数の発光ダイオードアレイと、前記発光ダイオードアレイ毎に発光ダイオード素子に
共通に接続される複数の共通信号電極と、ジグザグないしはクランク状に配置されて１つの発光
ダイオードアレイの発光ダイオード素子と他の発光ダイ
オードアレイの発光ダイオード素子に順次、接続される
複数の個別信号ラインと、該個別信号ラインに対して選択的に通電して各発光ダ
イオード素子を駆動する集積回路とから成り、前記共通信号電極に順次、通電し、発光ダイオードア
レイ毎に発光駆動させるように構成したことを特徴とす
る光プリンタヘッドである。

作用本発明に従えば、複数の発光ダイオードアレイにそれ
ぞれ備えられている発光ダイオード素子は、ジグザグな
いしはクランク状の個別信号ラインによって接続され、
各発光ダイオードアレイ毎に共通信号電極が設けられ、
集積回路は個別信号ラインに対して選択的に通電して各
発光ダイオード素子を駆動し、共通信号電極に順次通電
して発光ダイオードアレイ毎に発光駆動させるようにし
たので、各アレイに含まれている比較的少数の発光ダイ
オードのみが印字データに基づいて一斉に発光駆動され
る。したがって複数のアレイの全ての発光ダイオード素
子が一斉に発光駆動されるものではないので、一時に大
電流を必要としない。そのため大電力の電源を必要とし
ないのは勿論、ジュール熱の発生を抑制することがで
き、これによって、発熱による発光ダイオード素子の発
光波長および輝度が温度に依存して変化することを抑制
することができるとともに、各発光ダイオード素子毎の
ばらつきを抑制することができる。そのため鮮明な印字
が可能になり、印字品質を向上することができる。

しかもまた発熱が小さく抑えられるのでヒートシンク
を必要とせず、あるいはヒートシンクを必要としも小形
化することができる。これによって近年、小形化が要求
されてきている記録装置における実装が容易になる。

さらにまた本発明に従えば、複数の発光ダイオードア
レイに共通に駆動回路が用いられるので、ボンディング
ワイヤなどの接続数を減少することができる。これによ
ってボンディングワイヤなどの接続作業に必要な時間を
短縮することができるとともに、そのような接続の不良
発生率を低減することが可能になる。

しかもまた本発明に従えば、複数の発光ダイオードア
レイに共通な集積回路を用いるので、前述の先行技術に
比べて集積回路の数を低減することができるのは明らか
である。特に本発明に従えば、各発光ダイオードアレイ
の発光ダイオード素子を駆動回路の接続端子に共通接続
する複数の個別信号ラインは、ジグザグないしはクラン
ク状に配置されるので、煩雑なスルーホール接続等が一
切不要となり、光プリンタヘッドを比較的簡単に、歩留
りよく製作することが可能になる。

実施例第１図は本発明の一実施例の光プリンタヘッドの基板
21に形成された個別信号ライン１〜l64を示す平面図
であり、第２図は共通信号電極VK1〜VK40を示す基板21
の平面図であり、第３図は第１図および第２図に示され
た実施例の光プリンタヘッドの一部を切欠いて示す斜視
図である。基板21は、セラミックおよびガラスなどの電
気絶縁性材料から成り、その表面に個別信号ライン１
〜l64がジグザグに、ないしはクランク状に被着形成さ
れている。

第４図は第１図の切断面線IV-IVから見た断面図であ
り、第５図は第１図の切断面線Ｖ−Ｖから見た断面図で
ある。これらの図面を参照して、基板21において個別信
号ライン１〜l64の第１図の上半分付近には、電気絶
縁層28が形成される。この電気絶縁層28の上には共通信
号電極VK1〜VK40が形成される。共通信号電極VK1〜VK40
上には、個別的に発光ダイオードアレイA1〜A40が接合
され、この共通信号電極VK1〜VK40は、各アレイA1〜A40
の各発光ダイオード素子1p1〜1p64,2p1〜2p64,…,40p1
〜40p64に電流を流して発光させるための一方の端子と
して働く。

この発光ダイオード素子1p1〜1p64,…,40p1〜40p64
は、GaAsP系、GaP系等の発光ダイオード素子が使用さ
れ、たとえばGaAsP系の発光ダイオード素子の場合は、
まずGaAsの基板を炉中にて高温に加熱するとともに、As
H₃（アルシン）とPH₃（ホストン）とGa（ガリウム）と
を適量に含むガスを接触させて基板表面にｎ型半導体の
GaAsP（ガリウム−砒素−リン）の単結晶を成長させ、
次にGaAsP単結晶表面にSi₃N₄（窒化シリコン）の窓付膜
を被着させるとともに、該窓部にZn（亜鉛）のガスをさ
らしｎ型半導体のGaAsP単結晶層の一部にZnを拡散させ
てｐ型半導体を形成し、pn接合をもたらすことによって
形成される。

発光ダイオード素子1p1〜1p64は、アレイA1上に直線
状に配列されており、アレイA1は64個の発光ダイオード
素子1p1〜1p64を有し、同様な構成を有するアレイが参
照符A1〜A40で示されるように合計40個、直線状に配置
され、これによって合計2560個の発光ダイオード素子が
印字のために用いられることが可能になる。

個別信号ライン１〜l64および共通信号電極VK1〜VK
40は、蒸着またはスパッタリングなどのような薄膜手法
によって、あるいはまたスクリーン印刷などの厚膜手法
によって形成することができる。個別信号ライン１〜
l64は、発光ダイオードアレイA1〜A40の一側方（第１図
の左側）に配置された集積回路22の出力端子q1〜q64に
個別的に、細線であるボンディングワイヤ31によって接
続される。この集積回路22は、発光ダイオード素子1p1
〜40p64を、印字データ信号に応答して選択的に発光駆
動するものであって、半導体技術によって作製される。

発光ダイオード素子1p1〜1p64には、個別的に端子32
が設けられる。この端子32は、個別信号ライン１〜l6
4の、電気絶縁被覆層28によっ覆われておらずに露出し
ている部分に、ボンディングワイヤ33によって個別的に
接続される。このような接続構造は、残余の発光ダイオ
ードアレイA2〜A40に関しても同様である。これによっ
てたとえば発光ダイオードアレイA1,A2における発光ダ
イオード素子1p1と2p64とが接続され、発光ダイオード
素子1p2と2p63とが接続され、以下同様にして発光ダイ
オード素子1p64と2p1とが、個別信号ライン１〜l64を
介して接続される。個別信号ライン１〜l64および共
通信号電極VK1〜VK40は、アルミニウムおよび銅などの
材料から成る。ボンディングワイヤ31,33は、アルミニ
ウムおよび金などの材料から成る。

共通信号電極VK1〜VK40は、可撓性フィルム33上に形
成された薄い導体34に個別的に接続される。こうしてフ
ィルム33と導体34とは可撓性配線基板35を構成する。

第６図を参照すると、基板21に関連する電気的構成が
示される。可撓性配線基板35は、コンピュータなどによ
って実現される処理回路23に接続され、また集積回路22
は、総括的に参照符36で示されるラインを介して処理回
路23に接続される。処理回路23は、可撓性配線基板35の
導体34に、後述のストローブ信号を導出するとともに、
集積回路22に印字データ信号を導出する印字データ信号
源として働く。

第７図は、集積回路22の具体的な電気的構成を示すブ
ロック図である。ライン37にはクロック信号が与えら
れ、このクロック信号は各発光ダイオードアレイA1〜A4
0の64個の発光ダイオード素子1p1〜1p64,〜,40p1〜40p6
4に個別的に対応した64個のビットを有するシフトレジ
スタ38に与えられる。このシフトレジスタ38は、ライン
37からのクロック信号に応答してライン39を介して与え
られる印字データを、１ビットずつ直列順次的にストア
する。64ビットのラッチ回路40は、ライン41からのラッ
チ信号に応答してシフトレジスタ38にストアされている
内容を並列に一斉に読取ってストアする。このラッチ回
路40からの出力は、各ビット毎に個別的に対応したAND
ゲートG1〜G64の一方の入力に与えられる。ANDゲートG1
〜G64の他方の入力には共通に、ライン42からストロー
ブ信号が与えられる。ANDゲートG1〜G64は、ライン42に
ストローブ信号が与えられているとき、ラッチ回路40か
らの１アレイ分のストア内容を出力端子q1〜q64に並列
に与える。

第８図は、処理回路23の一部の具体的な電気的構成を
示すブロック図である。各発光ダイオードアレイA1〜A4
0にそれぞれ含まれている64個の発光ダイオード素子1p1
〜1p64,〜,40p1〜40p64に個別的に対応して、合計64個
の印字データ信号は、レジスタ43にそれぞれストアされ
る。レジスタ43の各ビットの出力は、個別的に設けられ
たANDゲートb1〜b64の一方の入力に与えられる。ANDゲ
ートb1〜b64の他方の入力には、補正データ回路44から
の各アレイA1〜A40および各アレイにそれぞれ設けられ
ている各発光ダイオード素子1p1〜1p64,…,40p1〜40p64
のばらつきがある発光出力に対応する発光駆動時間を表
すデータがストアされる。たとえば第８図では、第１ア
レイA1の各発光ダイオード素子1p1〜1p64毎の発光時間
に関するデータがストアされており、第１アレイA1によ
って感光体上に希望する予め定める一定の露光量で露光
が行なわれるように、それらの各発光ダイオード素子1p
1〜1p64の発光出力のばらつきに拘わらず、複数回（こ
の実施例では３回）のストローブ信号に対応して駆動す
べき内容がストアされる。第１ストローブ信号は持続時
間W1だけ持続し、この時間中には全ての発光ダイオード
素子1p1〜1p64の発光駆動が可能である。持続時間W1
は、64個の発光ダイオード素子1p1〜1p64の発光出力の
平均値に対応した最適な露光が行なわれるように設定さ
れた時間である。平均的な発光出力よりも低い発光出力
を有する発光ダイオード素子1p1,1p2,1p4,1p63などは、
第２回目のストローブ信号が発生されている持続時間W1
aだけ発光駆動されることが可能である。さらに発光出
力が低い発光ダイオード素子1p2は、第３回目のストロ
ーブ信号が発生されている持続時間W1bだけさらに追加
的に発光駆動される。このようにして、発光ダイオード
素子1p1〜1p64に発光出力のばらつきがあっても、複数
回の選択的な発光駆動によって感光体上には最適な露光
量を得ることができる。

第１回目のストローブ信号の持続時間W1は、第１アレ
イA1の発光出力の平均値に対応しており、その平均発光
出力が低いとき持続時間W1が長くするように定められて
いる。またその平均発光出力よりも低い発光ダイオード
素子1p1,1p2,1p4,1p63などは、各発光ダイオード素子1p
1,1p2,1p4,1p63の発光出力が低いほど発光駆動回数が多
くなるように、発光回数に関する情報がストアされる。
残余の第２〜第40アレイA2〜A40に関しても同様な情報
が補正データ回路44にストアされる。印字データをスト
アするレジスタ43には、各アレイA1〜A40の発光駆動期
間中において、発光駆動されるべき各アレイA1〜A40の
データが順次的に転送されてきてストアされる。

第９図（１）は、集積回路22のライン37に与えられる
クロック信号を示す。処理回路23における直列／並列変
換回路45にはANDゲートb1〜b64の出力が与えられ、これ
らの並列ビット信号が直列に変換され、処理回路23から
ライン36を経て集積回路22のライン39に与えられる。こ
のライン39に与えられる印字データ信号は、第９図
（２）に示されている。64個の印字データ信号がライン
37のクロック信号に同期して直列順次的にストアされる
と、その後に第９図（３）で示されるラッチ信号がライ
ン41に与えられ、シフトレジスタ38の内容がラッチ回路
40に転送される。ストローブ信号は、処理回路23の補正
データ回路44からライン42に与えられ、このストローブ
信号の波形は第９図（４）に示されているとおりであ
り、参照符Ｗで示す時間だけラッチ回路40の信号は、並
列に出力端子q1〜q64から個別信号ライン１〜l64を経
て、各アレイA1〜A40の発光ダイオード素子1p1〜1p64,
…,40p1〜40p64に共通に与えられる。処理回路23は、ラ
イン34から共通信号電極VK1〜VK40に電位を与えて、ア
レイA1〜A40を１つずつ選択する。

第10図は、第９図に簡略化して示した時間軸を短縮し
て示す波形図であり、第１アレイA1の発光ダイオード素
子1p1〜1p64を発光駆動して感光体上に希望する露光量
を得るための動作を説明する。ライン37に第10図（１）
の参照符c11で示されるクロック信号が与えられ、これ
に応じてライン39には第10図（２）の参照符d11で示さ
れる印字データ信号が与えられる。こうしてシフトレジ
スタ38には第８図の第１ストローブ信号に対応するダイ
オード素子1p1〜1p64の印字データがストアされる。第1
0図（３）で示されるように、ラッチ信号がライン41に
与えられることによってシフトレジスタ38の内容がラッ
チ回路40に転送される。そこで第10図（４）で示される
ようにライン42に接続時間W1だけ持続するストローブ信
号が与えられる。このとき共通信号電極VK1には、第10
図（５）で示される信号が与えられる。こうして時間W1
だけ、レジスタ43にストアされているアレイA1のための
印字データに対応する発光ダイオード素子1p1〜1p64が
選択的に発光駆動される。

次にクロック信号c12によって第８図の第２ストロー
ブ信号に対応するデータとシフトレジスタ43にストアさ
れている印字データとによって選択された印字データ信
号d12が、シフトレジスタ38に与えられる。こうしてラ
ッチ回路40に転送され、持続時間W1aだけ低発光出力の
発光ダイオード素子1p1,1p2,1p4,1p63などのうち、レジ
スタ43にストアされている印字データに基づいて選択的
に発光駆動される。

そこで次にクロック信号c13によって第３ストローブ
信号d13がシフトレジスタ38にストアされ、その後、ラ
ッチ回路40に転送される。この印字データ信号d13は、
第８図の第３ストローブ信号に対応する低発光出力の発
光ダイオード素子1p2などのうちレジスタ43においてス
トアされている印字データに基づいて選択的に発光駆動
され、その時間はW1bで示されている。各アレイA1〜A40
の毎発光出力のばらつきを補正するために、時間W1だけ
個別信号ライン１〜l64に信号が与えられたけれど、
本発明の他の実施例として共通信号電極VK1〜VK40に時
間W1だけ信号が与えられるようにしてもよい。またこの
ようにして格調のある印字が行われてもよい。

第２アレイA2では、たとえば発光ダイオード素子2p1
〜2p64の発光出力のばらつきが比較的少なければ合計２
回のストローブ信号の発生による発光駆動回数でよく、
またたとえば第３アレイA3における64個の各発光ダイオ
ード素子3p1〜3p64の発光出力のばらつきが等しいかほ
ぼ等しいときには１回だけのストローブ信号による発光
駆動でよい。第10図（６）は共通信号電極VK2に与えら
れる信号を示し、第10図（７）は共通信号電極VK3に与
えられる信号を示す。

このようにして各アレイA1〜A40毎の発光出力のばらつ
きに応じて、第１回目のストローブ信号の持続時間（た
とえば第８図の参照符W1で示される持続時間）を、その
発光出力が低いとき長くするように定めることによっ
て、各アレイA1〜A40の発光出力のばらつきによる露光
量の不所望な変動を抑制することが可能である。

さらにまた各アレイ、たとえばA1において設けられて
いる64個の発光ダイオード素子1p1〜1p64の発光出力の
ばらつきがあるときには発光回数を複数回行ない、低発
光出力の発光素子ほど、多い回数だけ発光駆動させるよ
うにすることによって、それらの発光ダイオード素子1p
1〜1p64毎の発光出力のばらつきによる露光量の変動を
抑制することが可能になる。さらにまた、階調のある印
字を行なうことも可能である。

上述の実施例では各アレイA1〜A40の１つずつを順次
的に能動化して各アレイA1〜A40に含まれている最大64
個の発光ダイオード素子1p1〜1p64,…,40p1〜40p64が発
光駆動されるだけであるので、一斉に発光駆動される発
光ダイオード素子の数が少ない。したがって一時に流れ
る電流がわずかですむ。そのため容量の小さい電源を使
用することができる。しかも発光ダイオード素子1p1,〜
1p64,…,40p1〜40p64、個別信号ライン１〜l64、共通
信号電極VK1〜VK40およびボンディングワイヤ31,33など
で発生するジュール熱を低減することが可能になる。こ
れによって発光ダイオード素子の温度に依存する発光波
長および輝度の変化を抑制することができ、また各発光
ダイオード素子毎の発光波長および輝度のばらつきを抑
制することができる。これによって鮮明な印字が可能に
なり、印字むらの発生を防ぐことができる。しかもまた
放熱のためのヒートシンクが不要になり、または必要で
あってもそのヒートシンクが小形化される。そのため小
形化が要求される記録装置における実装が容易である。

さらにまたこの実施例では、ボンディングワイヤ31,3
3の数が前述の第15図〜第20図に関連して述べた先行技
術に比べてわずかである。したがってボンディングワイ
ヤの接続のための時間を短くして生産性を向上すること
ができるとともに、ボンディングワイヤの接続の不良発
生率を低減して信頼性の向上を図ることができる。

しかもこの実施例では、40個のアレイA1〜A40のため
に共通な単一の集積回路22が用いられているので、各ア
レイA1〜A40毎に個別的に駆動用の集積回路４を設けて
いる前述の先行技術に比べて部品点数の低減を図ること
ができるのは明らかである。

第11図は、本発明のさらに他の実施例の基板24の簡略
化した平面図である。この実施例では、合計40個のアレ
イA1〜A40を20個ずつの２つのグループに分け、一方の
グループのアレイA1〜A20は個別信号ライン1a〜l64a
を介して集積回路22aに接続される。もう１つのグルー
プに属するA21〜A40は、個別信号ライン1b〜l64bを介
して集積回路22bに接続される。こうして２つのグルー
プに分けられたアレイA1〜A20,A21〜A40を、２つの集積
回路22a,22bを用いて相互に独立して駆動することによ
って印字速度を一層向上することが可能である。たとえ
ば集積回路22aによって一方グループのアレイA1を駆動
している期間中において、もう１つの集積回路22bによ
ってアレイA21を駆動することができる。

本発明の他の考え方として、各グループに属するアレ
イA1〜A20,A21〜A40を、各グループ交互に、１つずつ順
次的に駆動してもよいのは勿論であり、また他の考え方
に従えば、複数のアレイA1〜A40を３以上のグループに
分けて各グループ毎に集積回路を用いて駆動してもよ
い。

上述の実施例では発光ダイオード素子1p1〜1p64に
は、集積回路22においてANDゲートG1〜G64が接続され、
こうして発光ダイオード素子1p1〜1p64に直列の電流経
路の開閉によって発光・休止が行なわれたけれども、本
発明の他の実施例として、第12図に示されるように、１
つのたとえばアレイA1における発光ダイオード素子1p1
〜1p64の一方には共通信号電極VK1を介して共通なスイ
ッチング素子U1が接続され、他方の端子にはそれらの発
光ダイオード素子1p1〜1p64に個別的に並列のスイッチ
ング素子1e1〜1e64が接続されるように構成されてもよ
い。共通のスイッチング素子U1が導通している状態にお
いて、個別的なスイッチング素子1e1〜1e64が選択的に
遮断することによって、発光ダイオード素子1p1〜1p64
が選択的に発光駆動される。このような集積回路22と処
理回路23の改変もまた可能である。

前述の第１図に明らかなように、個別信号ライン１
〜l64をジグザグ状に、ないしはクランク状に形成する
ことによって配線が極めて簡単に行なうことができるけ
れども、本発明の他の実施例として第13図および第14図
に示される構成によってもまたアレイA1〜A40の配線が
可能である。この第13図および第14図に示される実施例
は前述の実施例に類似し、対応する部分には同一の参照
符を付す。基板25上には、先ず、共通信号電極VK1,VK2
とともに第13図の上下に延びる第１個別信号ライン1t1
〜1t64,2t1〜2t64,…,40t1〜40t64を形成する。次に電
気絶縁被覆層50を、これらの第１個別信号ライン1t1〜1
t64,…,40t1〜40t64上に被覆する。この電気絶縁被覆層
50は、露出孔H1〜H2を有する。そこで第13図の左右に延
びる第２個別信号ラインS1〜S64を形成して露出孔H1,H2
において、たとえば信号ラインS1に1t1,2t1を共通に接
続する。その後、各発光ダイオード素子1p1〜1p64,…,4
0p1〜40p64に個別的に設けられた端子32と第１個別信号
ライン1t1〜1t64,…,40t1〜40t64とをボンディングワイ
ヤ33で接続するとともに、集積回路22の出力端子q1〜q6
4をボンディングワイヤ31で第２個別信号ラインS1〜S64
に接続する。

効果以上のように本発明によれば、一時に大電流を発光ダ
イオード素子に流すことがなく、そのため電源の容量を
小さくすることができるとともに、ジュール熱の発生に
よる発光ダイオード素子の発光波長および輝度の変化な
らびに各発光ダイオード素子毎の特性のばらつきを抑制
することができ、鮮明な印字が可能となり、印字むらを
防いで高品質の印字を行なうことができる。またヒート
シンクが不要となり、または小形化することができ、そ
のため小形化が要求されている記録装置への実装が容易
になる。また本発明によればボンディングワイヤの接続
数を低減して生産性を向上することができるとともに不
良発生率を低減して信頼性を向上することができる。

しかもまた本発明によれば駆動回路の使用数を低減す
ることが可能になり、部品点数を少なくすることができ
る。特に本発明によれば、各発光ダイオードアレイの発
光ダイオード素子を駆動回路の接続端子に共通接続する
複数の個別信号ラインは、ジグザグないしはクランク状
に配置されるので、煩雑なスルーホール接続等が一切不
要となり、光プリンタヘッドを比較的簡単に、歩留りよ
く製作することが可能になる。

【図面の簡単な説明】

第１図は本発明の一実施例の光プリンタヘッドの基板21
に形成された個別信号ライン１〜l64を示す平面図、
第２図は共通信号電極VK1〜VK40を示す基板21の平面
図、第３図は本件光プリンタヘッドの一部を切欠いて示
す斜視図、第４図は第１図の切断面線IV-IVから見た断
面図、第５図は第１図の切断面線Ｖ−Ｖから見た断面
図、第６図は本発明の実施例の電気回路図、第７図は集
積回路22の具体的な電気的構成を示すブロック図、第８
図は処理回路23の一部の具体的な電気的構成を示すブロ
ック図、第９図および第10図は動作を説明するための波
形図、第11図は本発明の他の実施例の基板24の平面図、
第12図は本発明のさらに他の実施例の電気回路図、第13
図は本発明の他の実施例の基板25の平面図、第14図は第
13図の切断面線XIV-XIVから見た断面図、第15図は先行
技術の平面図、第16図は第15図に示された先行技術の断
面図、第17図は第15図および第16図に示された先行技術
における集積回路４の具体的な電気的構成を示すブロッ
ク図、第18図〜第20図は第15図〜第17図の構成に関連す
る動作を説明するための波形図である。 21,24,25……基板、22,22a,22b……集積回路、23……処
理回路、28……電気絶縁層、31,33……ボンディングワ
イヤ、35……可撓性配線基板、38……シフトレジスタ、
40……ラッチ回路、43……レジスタ、44……補正データ
回路、45……直列／並列変換回路、50……電気絶縁被覆
層、A1〜A40……発光ダイオードアレイ、b1〜b64,G1〜G
64……ANDゲート、1e1〜1e64,U1〜U40……スイッチング
素子、1p1〜1p64,…,40p1〜40P64……発光ダイオード素
子、q1〜q64……出力端子、１〜l64,1a〜l64a,1b
〜l64b……個別信号ライン、1t1〜1t64,…,40t1〜40t64
……第１個別信号ライン、S1〜S64……第２個別信号ラ
イン、VK1〜VK40……共通信号電極

───────────────────────────────────────────────────── フロントページの続き (56)参考文献特開昭62−108073（ＪＰ，Ａ) 特開昭62−152872（ＪＰ，Ａ) 特開昭62−152873（ＪＰ，Ａ) 実開昭62−189135（ＪＰ，Ｕ)

Claims

(57)【特許請求の範囲】

【請求項１】複数の発光ダイオード素子をそれぞれ有す
る複数の発光ダイオードアレイと、前記発光ダイオードアレイ毎に発光ダイオード素子に共
通に接続される複数の共通信号電極と、ジグザグないしはクランク状に配置されて１つの発光ダ
イオードアレイの発光ダイオード素子と他の発光ダイオ
ードアレイの発光ダイオード素子に順次、接続される複
数の個別信号ラインと、該個別信号ラインに対して選択的に通電して各発光ダイ
オード素子を駆動する集積回路とから成り、前記共通信号電極に順次、通電し、発光ダイオードアレ
イ毎に発光駆動させるように構成したことを特徴とする
光プリンタヘッド。