JP2001077422A - Ｌｅｄアレイチップおよびｌｅｄアレイチップと併用したプリント基板 - Google Patents

Ｌｅｄアレイチップおよびｌｅｄアレイチップと併用したプリント基板

Info

Publication number
JP2001077422A
JP2001077422A JP25151399A JP25151399A JP2001077422A JP 2001077422 A JP2001077422 A JP 2001077422A JP 25151399 A JP25151399 A JP 25151399A JP 25151399 A JP25151399 A JP 25151399A JP 2001077422 A JP2001077422 A JP 2001077422A
Authority
JP
Japan
Prior art keywords
semiconductor layer
common
individual electrode
led array
array chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP25151399A
Other languages
English (en)
Inventor
Katsumi Obinata
勝美 小日向
Kimihiro Iritono
公浩 入戸野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Stanley Electric Co Ltd
Original Assignee
Stanley Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Stanley Electric Co Ltd filed Critical Stanley Electric Co Ltd
Priority to JP25151399A priority Critical patent/JP2001077422A/ja
Publication of JP2001077422A publication Critical patent/JP2001077422A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors

Landscapes

  • Printers Or Recording Devices Using Electromagnetic And Radiation Means (AREA)
  • Led Device Packages (AREA)
  • Led Devices (AREA)

Abstract

(57)【要約】 （修正有） 【課題】ＬＥＤアレイチップのコストダウンと併用する
ダイナミック駆動用プリント基板のファインパターン配
線をなくし、プリント基板の歩留まりを少なくしコスト
ダウンを図り、小型でダイナミック駆動型の階調制御可
能なＬＥＤプリントヘッド。 【解決手段】一導電型を呈する半導体基板上１に、逆導
電型を呈する第一半導体層２を島状に複数設け、この第
一の半導体層上に、逆導電型を呈する第二半導体層３と
一導電型を呈する第三半導体層４を積層して島状に複数
設け、隣接する第三半導体層毎に共通する第一の個別電
極６ａを形成し、この第一個別電極を形成した隣接する
第一半導体層毎に共通する第二個別電極６ｂを形成し、
第一半導体層毎に共通する第二個別電極が両端の第一半
導体層からなる共通する第二個別電極を含むか、第一半
導体層毎に共通する第二個別電極が両端の第一の半導体
層からなる夫々単独の共通しない第二個別電極を含むＬ
ＥＤアレイチップ８。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明はＬＥＤアレイチップ
に関し、特にページプリンタ用感光ドラムの露光源など
に用いられるＬＥＤアレイチップおよびプリント基板と
併用したＬＥＤアレイチップに関する。
【０００２】
【従来の技術】従来のＬＥＤアレイチップ９８は、特開
平９−４５９５５号のように、図９（ａ）、（ｂ）およ
び図１０（ａ）、（ｂ）に示される。図９（ｂ）は、図
９（ａ）のＤ−Ｄ断面図である。図１０（ｂ）は、図１
０（ａ）のＥ−Ｅ断面図である。図９（ａ）、（ｂ）お
よび図１０（ａ）、（ｂ）において、９１は半導体基
板、９２は第一の半導体層、９３は第二の半導体層、９
４は第三の半導体層、９５は個別電極、９６ａ、９６ｂ
は共通電極である。
【０００３】半導体基板９１は、例えばシリコン（Ｓ
ｉ）やガリウム砒素（ＧａＡｓ）などの単結晶半導体基
板から成り、一導電型不純物を含有する。
【０００４】第一の半導体層９２は、ガリウム砒素など
から成り、半導体基板９１と逆導電型不純物を含有す
る。この第一の半導体層９２は、例えばＭＯＣＶＤ法や
ＭＢＥ法などで形成される。すなわち、まず半導体基板
９１の自然酸化膜を８００〜１０００℃の高温で除去す
る。次に、４５０℃以下の低温で核となるアモルファス
シリコンガリウム砒素をＭＯＣＶＤ法やＭＢＥ法で０．
１〜２μｍ程度の厚みに成長させた後、５００〜７００
℃まで昇温し、前記アモルファスガリウム砒素を再結晶
化し、ガリウム砒素単結晶を成長する（二段階成長
法）。この場合、ガリウムの原料としてはトリメチルガ
リウム（（ＣＨ3 ）3 Ｇａ）などが用いられ、砒素の原
料としてはアルシン（ＡｌＨ3 ）などが用いられる。次
に、７５０〜１０００℃の高温でのアニールと６００℃
以下の低温への急冷を数回繰り返す（温度サイクル法）
等のポストアニールを行う。
【０００５】前記第一の半導体層９２上には、第二の半
導体層９３と第三の半導体層９４が形成される。第二の
半導体層９３は、アルミニウムガリウム砒素（ＡｌＧａ
Ａｓ）などの化合物半導体膜から成り、半導体基板９１
と逆導電型不純物を含有する。第三の半導体層９４は、
アルミニウムガリウム砒素などの化合物半導体膜から成
り、第二の半導体層９３と逆導電型の一導電型不純物を
含有する。半導体基板９１と逆導電型不純物を含有する
第二の半導体層９３と逆導電型の一導電型不純物を含有
する第三の半導体層９４の界面部分で半導体接合部が形
成される。この第二の半導体層９３と第三の半導体層９
４とは、第一の半導体層９２上の全面に形成したのち
に、島状に形成する。この場合、ガリウムの原料として
はトリメチルガリウム（（ＣＨ3）3 Ｇａ）などが用い
られ、砒素の原料としてはアルシン（ＡｌＨ3 ）などが
用いられ、アルミニウムの原料としてはトリメチルアル
ミニウム（（ＣＨ3 ）3 Ａｌ）などが用いられる。第二
の半導体層３は、例えばＺｎ、Ｃｄなどの半導体不純物
元素を１０16〜１０19ｃｍ-3程度含有し、第三の半導体
層９４は、Ｓ、Ｓｅ、Ｔｅ、Ｇｅ、Ｓｉなどの不純物元
素を１０16〜１０19ｃｍ -3程度含有する。
【０００６】半導体基板９１上の全面に、第一の半導体
層９２、第二の半導体層９３および第三の半導体層９４
を順次積層して形成した後に、第一の半導体層９２、第
二の半導体層９３および第三の半導体層９４を島状にエ
ッチングし、さらに第一の半導体層９２の一部が露出す
るように第二の半導体層９３と第三の半導体層９４をエ
ッチングする。なお、第二の半導体層９３または第三の
半導体層９４は、化合物の混晶比が異なる複数の層で形
成してもよい。
【０００７】島状に形成された第一、第二、第三の半導
体層９２、９３、９４は、例えば窒化シリコン膜などか
ら成る保護膜９７で被覆されており、第三の半導体層９
３の露出部分から半導体基板９１の端面近傍まで延在す
るように例えば金（Ａｕ）などから成る共通電極９６
ａ、９６ｂが形成されている。第一の半導体層９２、一
つおきに異なる共通電極９６ａ、９６ｂに交互に接続さ
れている。すなわち、第一の半導体層９２を二つの群に
分けて、この群ごとに異なる共通電極９６ａ、９６ｂに
接続している。
【０００８】また、第三の半導体層９４の表面から壁面
部を経由して半導体基板９１の反対側の端面近傍に延在
するように、個別電極９５が形成されている。この個別
電極９５は、隣接する第三の半導体層９４ごとに一つ形
成されている。すなわち、異なる群に属する隣接する半
導体発光素子ごとに個別電極９５を設けている。個別電
極９５の広幅部分が外部回路と接続するためのワイヤボ
ンディングを行う電極パッドとなる。個別電極９５と共
通電極９６ａ、９６ｂの組み合わせを選択することによ
り、個々の半導体発光素子を選択して発光させることが
できる。
【０００９】すなわち、図９および図１０に示すよう
に、半導体基板９１がｐ型、第一の半導体層９２がｎ
型、第二の半導体層９３がｎ型、第三の半導体層９４が
ｐ型であるとすれば、第三の半導体層９４と第一の半導
体層９２との間に電源を順方向に接続した場合、第一の
半導体層９２と半導体基板９１との間に逆バイアスの電
源を接続すると、第三の半導体層９４と第一の半導体層
９２との間には電流が流れず、もって発光素子は発光し
ない。これに対して、第一の半導体層９２と半導体基板
９１との間を開放若しくは短絡させた場合、或いは第一
の半導体層９２と半導体基板９１との間に順方向バイア
スの電源（不図示）を接続すると、第三の半導体層９４
と第一の半導体層９２との間に電流が流れ、もって発光
素子が発光することになる。したがって、隣接する第三
の半導体層９４毎に共通する個別電極９５を設けても、
共通電極９６ａ、９６ｂは、別々に形成されていること
から、この共通電極９６ａ、９６ｂと半導体基板９１と
の間の電圧印加状態を変えることで隣接する発光素子を
選択的に発光させることが可能になる。
【００１０】上記実施例では、複数の半導体発光素子を
二群に分けて二本の共通電極９６ａ、９６ｂに接続する
と共に、それぞれの群に属する半導体発光素子を２個１
組で個別電極９５に接続することについて述べたが、複
数の半導体発光素子を３群若しくはそれ以上に分けて、
３個１組若しくはそれ以上で個別電極９５に接続しても
よい。
【００１１】図１０は他の実施形態を示す図である。こ
の実施形態では、第一の半導体層９２を発光素子の上下
方向で交互に露出させて共通電極９６ａ、９６ｂを設け
ると共に、隣接する第三の半導体層９４を迂回して接続
している。このように、第一の半導体層９２を発光素子
の上下方向で交互に露出させて共通電極９６ａ、９６ｂ
を設けると、半導体基板９１上で配線が交差することが
ない。
【００１２】以上のように、従来のＬＥＤアレイチップ
９８では、一導電型を呈する半導体基板上に、逆導電型
を呈する第一の半導体層を島状に複数設け、この第一の
半導体層上に、逆導電型を呈する第二の半導体層と一導
電型を呈する第三の半導体層を積層して島状に複数設
け、前記隣接する第三の半導体層毎に共通する個別電極
を形成すると共に、この個別電極を形成した隣とは異な
る隣毎の第一の半導体層に共通電極を形成したことか
ら、発光素子に接続される個別電極の密度が下がると共
に、個別電極の個数も少なくなり、ワイヤボンディング
作業を短時間で行うことができるようになる。また、島
状半導体層を複数の群に分けて共通電極に接続できると
共に、個別電極を異なる群に属する複数の島状半導体層
ごとに設けることができるようになる。
【００１３】ところが、この従来のＬＥＤアレイチップ
９８では、例えば３００ｄｐｉ（dotper inch）の半導
体発光装置であると、島状半導体層８２の配列ピッチは
８４．６μｍとなり、６００ｄｐｉの半導体発光装置で
あると、島状半導体層９２の配列ピッチは４２．３μｍ
で、１２００ｄｐｉでは、２１．１５μｍとなり、高密
度のＬＥＤアレイチップ９８になると特に、共通電極９
６ａ、９６ｂを交差させる為に絶縁膜等の成膜など工程
が煩雑となるばかりではなくファインピッチ配線が要求
され、歩留まりが悪くなりＬＥＤアレイチップ９８のコ
ストアップの要因となる。また、図１０のように電極を
交差させないようにするには、島状半導体層９２間に配
線する必要があり非常にファインピッチの配線が要求さ
れ、歩留まりが悪くなる要因となる。この様に、ワイヤ
ボンディングの作業効率を良くし、ドライバーＩＣの数
を減らし、コストを下げる為に、ＬＥＤアレイチップ９
８内にファインピッチパターンの配線を行うことが、高
密度のＬＥＤアレイチップ９８の歩留まり悪化の要因と
なりいっそうコストアップの原因を引き起こしていた。
【００１４】更に、前記のＬＥＤアレイチップ９８にお
いて、ＬＥＤプリンタヘッドのダイナミック駆動用プリ
ント基板では、図１１〜１５に示すように、プリント基
板配線がファインパターンとなる為に、プリント基板の
歩留まりの悪化をまねきプリント基板のコストアップの
要因となり、ドライバーＩＣを少なくしてコストを下げ
る様にしているのが、逆にコストを上げることになり、
ダイナミック駆動の利点をいかすことが出来なかった。
図１１〜１４は、プリント基板９０上にＬＥＤアレイチ
ップ９８をダイボンドし、セグメントドライバ−（ＩＣ
１）をダイボンドし、夫々プリント基板９０上の電極パ
ットに金ワイヤ−９９でワイヤボンドしコモンドライバ
−（ＩＣ４）をダイボンドし、夫々対応する電極パット
（不図示）に金ワイヤ−９９によりワイヤボンドしたコ
モンドライバ−（ＩＣ４）によって、ＬＥＤアレイチッ
プ９８の各発光素子を制御している。図１１は、ＬＥＤ
アレイチップ９８の両出電極を使用した斜視図である。
図１２は、ＬＥＤアレイチップ９８の片出電極を使用し
セグメントドライバ−（ＩＣ１）を一つ設けた斜視図で
ある。図１３は、ＬＥＤアレイチップ９８の片出電極を
使用しセグメントドライバ−（ＩＣ１）を２つ設けた斜
視図である。図１４、１５は、ＬＥＤアレイチップ９８
を階調制御する為に夫々異なった出力電流を有するセグ
メントドライバ−（ＩＣ１，ＩＣ２，ＩＣ３）を並列に
接続した例である。図１４は、セグメントドライバ−Ｉ
Ｃを２つ、図１５は、３つ使用している。ここでは、図
１５について説明する。
【００１５】図１５ではダイナミック駆動型のＬＥＤプ
リンタヘッドにおいて、それぞれ異なった出力電流を有
する複数のＬＥＤ駆動用のセグメントドライバーＩＣ
１、ＩＣ２、ＩＣ３を設け、複数のＬＥＤ駆動用のセグ
メントドライバーの各出力電流の比を１：２：４とし、
複数のＬＥＤ駆動用のセグメントドライバー間の各対応
する出力をそれぞれ並列接続して、それらの各出力を複
数のＬＥＤアレイチップに対応する出力とそれぞれ並列
接続し、上記複数のＬＥＤ駆動用のセグメントドライバ
ーＩＣ１，ＩＣ２，ＩＣ３とコモンドライバーＩＣ４の
ＯＮ／ＯＦＦの組み合わせで０〜７まで８段階のＬＥＤ
を階調制御して、印字濃度を変化させている電流制御に
よるダイナミック駆動方式による光出力制御の方法であ
るが、プリント基板にファインパターンが要求されプリ
ント基板の幅が大きくなるばかりでなく、プリント基板
のコストが高くなり更には、プリント基板の歩留まり悪
化をまねき一層コストアップとなる。また、このプリン
ト基板では、小型なＬＥＤプリンタヘッドを作製するに
は不向きであった。
【００１６】
【発明が解決しようとする課題】本発明は、特に高解像
度のＬＥＤアレイチップに対するものであり、従来の技
術例では、１２００ｄｐｉ等の高解像度のＬＥＤアレイ
チップを製作するには、各ドット（発光部）間ピッチが
２１．１５μｍと狭く各ドット（発光部）間を引き回す
ファインピッチの配線が要求されＬＥＤアレイチップの
歩留まり悪化の要因となっていた。また、各ドット（発
光部）間を引き回さないで共通電極を設ける為には、共
通電極を交差させなければならず、工程が煩雑になるば
かりではなく歩留まりが悪くなる要因となっている。従
って、ドライバーＩＣを減らしコストアップの要因を減
らす為に行ったことが逆に、ＬＥＤアレイチップの歩留
まりが悪く、ＬＥＤアレイチップのコストが大幅にアッ
プしＬＥＤアレイチップを使用した装置全体のコストが
高くなってしまうという問題があった。ここで、厳密に
は、ドットとは、第一の半導体層をいい、発光部は、第
一の半導体層〜第三の半導体層までのことをいう（発光
するところはＰＮ接合界面である。）。
【００１７】また、ダイナミック駆動型のＬＥＤプリン
トヘッドでは、特にプリント基板内にファインパターン
配線が要求される為、プリント基板の歩留まり悪化によ
るコストアップが原因となっており、プリント基板の幅
が大きくなりＬＥＤプリントヘッドの小型化が不可能で
あった。本発明は、特にダイナミック駆動型のＬＥＤプ
リンタヘッドにおいて、このような従来技術の問題点を
なくし高解像度のＬＥＤアレイチップの歩留まりを良く
し、コストダウンを図る為に、工程の煩雑化を防ぎ工程
数を少なくし且つＬＥＤアレイチップ内の配線も簡単な
ＬＥＤアレイチップと問題となっていたダイナミック駆
動用のプリント基板のコストダウンを図り、プリント基
板と併用してＬＥＤアレイチップを使用することで、従
来のＬＥＤアレイチップ同様により一層簡単な構成で各
発光ドットを選択的に発光できるＬＥＤアレイチップと
そのプリント基板によるＬＥＤプリントヘッドを提供す
ることを目的としている。
【００１８】
【課題を解決するための手段】ＬＥＤアレイチップにお
いて、 一導電型を呈する半導体基板上に、逆導電型を
呈する第一の半導体層を島状に複数設け、この第一の半
導体層上に、逆導電型を呈する第二の半導体層と一導電
型を呈する第三の半導体層を積層して島状に複数設け、
前記隣接する第三の半導体層毎に共通する第一の個別電
極を形成すると共に、この第一の個別電極を形成した隣
接する第一の半導体層毎に共通する第二の個別電極を形
成したＬＥＤアレイチップであり、前記第一の半導体層
毎に共通する第二の個別電極が両端の第一の半導体層か
らなる共通する第二の個別電極を含むか、前記第一の半
導体層毎に共通する第二の個別電極が両端の第一の半導
体層からなる夫々単独の共通しない第二の個別電極を含
むことを特徴とするＬＥＤアレイチップである。また、
前記第二の個別電極が交互に千鳥状に配列されその外側
の第二の個別電極を第三の個別電極としたとき、前記第
三の個別電極を共通する一つの個別電極としたことを特
徴としている。
【００１９】また、ＬＥＤアレイと併用したプリント基
板において、 一導電型を呈する半導体基板上に、逆導
電型を呈する第一の半導体層を島状に複数設け、この第
一の半導体層上に、逆導電型を呈する第二の半導体層と
一導電型を呈する第三の半導体層を積層して島状に複数
設け、前記隣接する第三の半導体層毎に共通する第一の
個別電極を形成すると共に、この第一の個別電極を形成
した隣接する第一の半導体層毎に共通する第二の個別電
極を形成し、該半導体基板が実装されるプリント基板上
に第一及び第二のコモン電極を有し、該第二の個別電極
から交互に該第一及び第二のコモン電極に電気的に接続
されるＬＥＤアレイチップと併用したプリント基板であ
り、前記第一の半導体層毎に共通する第二の個別電極が
両端の第一の半導体層からなる共通する第二の個別電極
を含むか、前記第一の半導体層毎に共通する第二の個別
電極が両端の第一の半導体層からなる夫々単独の共通し
ない第二の個別電極を含むＬＥＤアレイチップと併用し
たプリント基板である。また、前記第二の個別電極が交
互に千鳥状に配列されその外側の第二の個別電極を第三
の個別電極としたとき、前記第三の個別電極を共通する
一つの個別電極としたことを特徴としているＬＥＤアレ
イチップアレイと併用したプリント基板である。
【００２０】更に、複数のＬＥＤアレイチップをＬＥＤ
アレイチップ毎に時分割駆動するダイナミック駆動型の
ＬＥＤチップと併用するプリント基板において、セグメ
ントドライバーは、それぞれ異なった出力電流駆動能力
を有するセグメントドライバ−であり、複数の各シフト
レジスタと対応する複数の各ラッチ回路からなり、該複
数の各シフトレジスタに夫々異なる比の各電流出力信号
が同時に入力され、該各シフトレジスタから該各電流出
力信号が複数の各ラッチ回路にラッチされ、イネーブル
信号により、複数のラッチ回路から出力された該異なる
比の各電流出力信号が、各ＬＥＤチップアレイの電極に
対応するセグメントドライバーと夫々並列接続されてお
り、該複数のラッチ回路から出力された各出力信号の和
又は、内部のトランジスタによるＯＮ／ＯＦＦの組み合
わせで数段階に対応する各ＬＥＤを階調制御すると共に
プリント基板上に設けたコモン電極により各ＬＥＤを選
択的に発光させることを特徴とするＬＥＤアレイチップ
と併用するプリント基板を提供する。
【００２１】
【発明の実施の形態】本発明の第一の実施形態を示す正
面図を図１（ａ）に図１（ｂ）にＡ−Ａ断面図を示す。
半導体基板１は、シリコン（Ｓｉ）若しくはガリウム砒
素（ＧａＡｓ）の単結晶半導体基板から成り、ｎ型不純
物を含有するｎ型基板である。
【００２２】第一の半導体層２は、ガリウム砒素（Ｇａ
Ａｓ）から成り、ｐ型不純物を含有する。この第一の半
導体層２は、ＭＯＣＶＤ法やＭＢＥ法で形成される。ま
ず半導体基板１の自然酸化膜を高温で除去する。次に、
ＧａＡｓをＭＯＣＶＤ法やＭＢＥ法で０．１〜２μｍ程
度の厚みに成長させたる。この場合、Ｇａの原料として
はトリメチルガリウム（（ＣＨ3 ）3 Ｇａ）などが用い
られ、Ａｓの原料としてはアルシン（ＡｓＨ3 ）などが
用いられる。次に、ポストアニールを行う。
【００２３】前記第一の半導体層２上には、第二の半導
体層３と第三の半導体層４が形成される。第二の半導体
層３は、ＡｌＧａＡｓなどの化合物半導体膜から成り、
ｐ型不純物を含有する。第三の半導体層４は、ＡｌＧａ
Ａｓなどの化合物半導体膜から成り、ｎ型不純物を含有
する。ｐ型不純物を含有する第二の半導体層３とｎ型不
純物を含有する第三の半導体層４の界面部分で半導体接
合部が形成される。この第二の半導体層３と第三の半導
体層４とは、第一の半導体層２上の全面に形成したのち
に、島状に形成する。この場合、Ｇａの原料としてはト
リメチルガリウム（（ＣＨ3）3 Ｇａ）などが用いら
れ、Ａｓの原料としてはアルシン（ＡｓＨ3）などが用
いられ、Ａｌの原料としてはトリメチルアルミニウム
（（ＣＨ3 ）3Ａｌ）などが用いられる。第二の半導体
層３は、例えばＺｎ、Ｃｄなどの半導体不純物元素を１
０16〜１０19ｃｍ-3程度含有し、第三の半導体層４は、
Ｓ、Ｓｅ、Ｔｅ、Ｇｅ、Ｓｉなどの不純物元素を１０16
〜１０19ｃｍ-3程度含有する。
【００２４】半導体基板１上の全面に、第一の半導体層
２、第二の半導体層３および第三の半導体層４を順次積
層して形成した後に、第一の半導体層２、第二の半導体
層３および第三の半導体層４を島状にエッチングし、さ
らに第一の半導体層２の一部が露出するように第二の半
導体層３と第三の半導体層４をエッチングする。なお、
第二の半導体層３または第三の半導体層４は、化合物の
混晶比が異なる複数の層で形成してもよい。
【００２５】島状に形成された第一、第二、第三の半導
体層２、３、４は、例えばＳｉ3Ｎ4又はＳｉＯ2などか
ら成る保護膜７で被覆されている。好ましくは、高温で
も耐えうる絶縁膜であるＳｉ3Ｎ4を保護膜７とするのが
良い。保護膜７は、オーミックコンタクトをとる為に第
三の半導体層４と第一の半導体層２に夫々、露出部を設
けており公知の技術でエッチングされている。露出部に
は、夫々の導電型のオーミック電極５が形成される。例
えば、ＡｕとＺｎの合金又はＡｕ−Ｐｂ−Ｎｉの合金等
のオーミック電極で形成されている。次に、第三の半導
体層４のオーミック電極５が形成された露出部分から半
導体基板１の端面近傍まで延在するように、金（Ａ
ｕ），アルミニウム（Ａｌ）などから成る第一の個別電
極６ａが形成され、第一の半導体層２のオーミック電極
５が形成された露出部分から半導体基板１の端面近傍ま
で延在するように、金（Ａｕ），アルミニウム（Ａｌ）
５などから成る第二の個別電極６ｂが形成されている。
また、この第二の個別電極６ｂは、ＬＥＤアレイチップ
８の両端ドット（発光部）を一つの第二の個別電極６ｂ
としている。オーミック電極５を露出部に形成しなくて
もオーミックがとれる場合は、この工程は必要としない
がいずれにせよアニールして合金することでオ−ミック
コンタクトをとる必要がある。
【００２６】この様にすることでＬＥＤアレイチップ８
上に共通電極を設けずまた、島状に形成されたドット
（発光部）間のピッチが１２００ｄｐｉの時２１．１５
μｍであるファインパターンの配線引き回しも必要なく
ＬＥＤアレイチップ８の歩留まりも良くなる。また、こ
のＬＥＤアレイチップ８は、この構成では、各ドット
（発光部）を選択的に発光できない。すなわち、選択的
に発光する為には、コモン電極が必要であり、ＬＥＤア
レイチップ８をダイボンドするプリント基板上に少なく
とも二本のコモン電極（不図示）を設けることが必要で
ある。このコモン電極は、第二の個別電極６ｂからコモ
ンドライバーに金等のワイヤーボンディングで電気的に
接続され、第一の個別電極６ａとセグメントドライバー
は金等のワイヤーボンディングで電気的に接続される。
従って第一の個別電極６ａをセグメントドライバーでド
ライブし第二の個別電極６ｂを二本のコモン電極に電気
的に接合したコモンドライバーによりドライブすること
で各ドット（発光部）を選択することにより、個々の半
導体発光素子を選択して発光させることができる。
【００２７】すなわち、図１（ｂ）および図２（ｂ）に
示すように、半導体基板１がｐ型、第一の半導体層２が
ｎ型、第二の半導体層３がｎ型、第三の半導体層４がｐ
型であるとすれば、第三の半導体層４と第一の半導体層
２との間にセグメントドライバーにより順方向にバイア
スしドライブした場合、第一の半導体層２にコモン電極
からコモンドライバーにより開放或いは逆方向にバイア
スをかけコモンとすれば、第三の半導体層４と第一の半
導体層２との間には電流が流れず、もって発光素子は発
光しない。これに対して、第一の半導体層２とコモン電
極とをコモンドライバーにより短絡させた場合、或いは
第一の半導体層２とコモン電極との間に順方向バイアス
をかけると、第三の半導体層４と第一の半導体層２との
間に電流が流れ、もって発光素子が発光することにな
る。したがって、隣接する第三の半導体層４毎に共通す
る第一の個別電極６ａを設けても、プリント基板上にコ
モン電極が別々に形成されていることから、コモンドラ
イバーとセグメントドライバーにより発光素子を選択的
に発光させることが可能となる。
【００２８】本発明の第二の実施形態を示す正面図を図
２（ａ）に図２（ｂ）にＢ−Ｂ断面図を示す。基本的な
構成は第一の実施形態で説明したので省略する。
【００２９】第二の実施形態では、第二の個別電極を交
互に千鳥状に６ｂ、６ｃと設け、両端の第二の個別電極
６ｃを両端同士で接続しないパターンとすることで、よ
り簡単な配線パターンとしており、歩留まりをより良く
している。
【００３０】この様にすることでＬＥＤアレイチップ８
上に共通電極を設けずまた、島状に形成されたドット間
のピッチが１２００ｄｐｉの時２１．１５μｍであるフ
ィンパターンの配線引き回しも必要なく歩留まりも良く
なる。また、このＬＥＤアレイチップ８は、この構成で
は、各ドット（発光部）を選択的に発光できない。選択
的に発光する為には、コモン電極が必要であり、ＬＥＤ
アレイチップ８をダイボンドするプリント基板上に少な
くとも二本のコモン電極（不図示）を設けることが必要
である。このコモン電極は、第二の個別電極６ｂからコ
モンドライバーに金等のワイヤーボンディングで電気的
に接続され、第一の個別電極６ａとセグメントドライバ
ーは金等のワイヤーボンディングで電気的に接続され
る。従って第一の個別電極６ａをセグメントドライバー
でドライブし第二の個別電極６ｂを二本のコモン電極に
電気的に接合したコモンドライバーによりドライブする
ことで各ドット（発光部）を選択することにより、個々
の半導体発光素子を選択して発光させることができる。
【００３１】上記実施形態では、複数の半導体発光素子
を二群に分けて２個１組で第一の個別電極６ａをセグメ
ントドライバーＩＣと第二の個別電極６ｂ、６ｃをプリ
ント基板上の二本のコモン電極に接続することについて
述べたが、それぞれの群に属する複数の半導体発光素子
を３群若しくはそれ以上に分けて、３個１組若しくはそ
れ以上で個別電極６ａとして接続してもよい。
【００３２】第三の実施形態を示す正面図を図３（ａ）
に図３（ｂ）にＣ−Ｃ断面図を示す。基本的な構成は第
一の実施形態で説明したので省略する。
【００３３】第二の実施形態では、第二の個別電極を交
互に千鳥状に６ｂ、６ｃと設け、両端の第一の半導体層
に設けられた電極を第二の個別電極６ｃとして両端同士
で接続しないパターンとすることで、より簡単な配線パ
ターンとしており、歩留まりをより良くしている。第三
の実施形態では、この千鳥状に設けた第二の個別電極６
ｃ（ＬＥＤアレイチップ８に交互に設けられた外側の第
二の個別電極を一つの個別電極６ｃとしている。）を個
別電極となるようにし、第二の個別電極６ｃをＬＥＤア
レイチップ８上に第二の個別電極６ｃとして一つだけ設
けている。
【００３４】この様にすることでＬＥＤアレイチップ８
上に共通電極を設けずまた、第二の個別電極６ｂが複数
あっても第二の個別電極６ｃが一つだけなので、島状に
形成されたドット間のピッチが１２００ｄｐｉの時２
１．１５μｍであるファインパターンの配線引き回しも
必要なくＬＥＤアレイチップ８の歩留まりも良くなる。
この時コモン電極は、ＬＥＤアレイチップ８をダイボン
ドするプリント基板上に少なくとも二本のコモン電極
（不図示）が必要である。このコモン電極には、第二の
個別電極６ｂから複数ワイヤボンディングされ、第二の
個別電極６ｃから一つだけ他方の共通電極にワイヤボン
ディングされている。第二の個別電極６ｂ、６ｃから
は、コモンドライバーに金等のワイヤーボンディングで
接続され、第一の個別電極６ａとセグメントドライバー
は金等でワイヤーボンディングされる。第一の個別電極
６ａと第二の個別電極６ｂ、６ｃとコモン電極との組み
合わせを選択することにより、個々の半導体発光素子を
選択して発光させることができる。
【００３５】図４、図５、図６にＬＥＤプリントヘッド
において、ダイナミック駆動型でファインパターンを設
けないプリント基板と併用したＬＥＤアレイチップの第
一の実施形態を示す。図４は、正面図であり図５は、斜
視図である。図６は、要部拡大斜視図である。ＬＥＤア
レイチップ８は、前記した第二の実施形態で示した図２
のＬＥＤアレイチップ８を使用している。第二の個別電
極６ｂ、６ｃからプリント基板上に配線されたコモン電
極ａ、ｂにワイヤボンディングで夫々電気的に接続され
る。第一の個別電極は、セグメントドライバー（ＩＣ
１）に夫々ワイヤボンディングにより電気的に接続され
ている。この時、第一の個別電極６ａが、３２個となっ
ており、セグメントドライバー（ＩＣ１）の出力電流ド
ットが６４個でセグメントドライバ−（ＩＣ１）1個に
付き２個のＬＥＤアレイチップ８が制御されている。こ
の様に、プリント基板にファインパターンを設けず小型
で安価なダイナミック駆動型ＬＥＤプリンタヘッドが、
作製可能である。
【００３６】図７は、プリント基板と併用したＬＥＤア
レイチップ８の第二の実施形態の要部拡大斜視図を示
す。ＬＥＤアレイチップ８は、第三の実施形態で示した
図３のＬＥＤアレイチップ８を使用している。第二の個
別電極６ｂ、６ｃからプリント基板上に配線された二本
のコモン電極ａ、ｂにワイヤボンディングで夫々電気的
に接続される。第一の個別電極６ａは、セグメントドラ
イバー（ＩＣ１）に夫々ワイヤボンディングにより電気
的に接続されている。この時、第一の個別電極６ａが、
３２個となっており、セグメントドライバー（ＩＣ１）
の出力電流ドットが６４個でセグメントドライバ−（Ｉ
Ｃ１）１個に付き２個のＬＥＤアレイチップ８が制御さ
れている。この様に、プリント基板にファインパターン
配線を設けず小型で安価なダイナミック駆動型ＬＥＤプ
リンタヘッドが、作製可能である。
【００３７】図８は、上記したＬＥＤアレイチップと併
用したプリント基板でダイナミック駆動型ＬＥＤプリン
トヘッドを階調制御する方法を簡単に示した図である。
セグメントドライバ−（ＩＣ１）は、６４ｂｉｔシフト
レジスタＳ１，Ｓ２，Ｓ３とそのラッチ回路Ｌ１，Ｌ
２，Ｌ３とからなり、夫々シフトレジタＳ１，Ｓ２，Ｓ
３に送られたデータＤ1Ｎ（Ｄ1１〜Ｄ1６４）、Ｄ 2Ｎ
（Ｄ2１〜Ｄ2６４）、Ｄ3Ｎ（Ｄ3１〜Ｄ3６４）が、ラ
ッチ回路Ｌ１，Ｌ２，Ｌ３にラッチされて各データＤ 1
Ｎ，Ｄ2Ｎ，Ｄ3Ｎが並列接続されておりデ−タＤ1Ｎ，
Ｄ2Ｎ，Ｄ3Ｎは、各出力電流信号となっている。また、
イネーブル信号Ｅは、ラッチ回路Ｌ１，Ｌ２，Ｌ３に同
時に入力される。６４ｂｉｔシフトレジスタＳ１，Ｓ
２，Ｓ３に入力されるデータも夫々同時である（不図
示）。ラッチ回路Ｌ１，Ｌ２，Ｌ３のデータ信号の電流
出力比を１：２：４としておくことで０〜７の８段階の
電流制御による８段階の階調制御が可能になる。
【００３８】この様に、、特に高解像度のＬＥＤアレイ
チップに対し、従来の技術例では、為し得なかった１２
００ｄｐｉ等の高解像度のＬＥＤアレイチップをファイ
ンピッチの配線を要求しないためＬＥＤアレイチップの
歩留まり悪化の要因を防ぐことができる。また、ドット
間を引き回さないで共通電極を設ける為には、共通電極
を交差させなければならず、工程が煩雑になり、歩留ま
りが悪くなる要因となっていたが、ＬＥＤアレイチップ
に共通電極を設ける煩わしい工程を省き、ＬＥＤアレイ
チップのコストダウンに貢献している。更に、従来の様
にプリント基板にファインパターン配線を設けずにすみ
プリント基板のコストダウンによるコスト低減につなが
る。更に、ＬＥＤアレイチップにコモン電極を設けずプ
リント基板上にコモン電極を設ける簡単な構成でセグメ
ントドライバーとコモンドライバーの組み合わせでＬＥ
ＤアレイチップのＬＥＤを選択的に発光させることがで
きる。
【００３９】また、ダイナミック駆動型のＬＥＤプリン
トヘッドでは、特にプリント基板内にファインパターン
配線が要求される為、プリント基板の歩留まり悪化によ
るコストアップが原因となっており、プリント基板の幅
が大きくなりＬＥＤプリントヘッドの小型化が不可能で
あったが、本発明では、特にダイナミック駆動型のＬＥ
Ｄプリンタヘッドにおいて、このような従来技術の問題
点をなくし高解像度のＬＥＤアレイチップの歩留まりを
良くし、コストダウンを図る為に、工程の煩雑化を防ぎ
工程数を少なくし且つＬＥＤアレイチップ内の配線も簡
単なＬＥＤアレイチップと問題となっていたダイナミッ
ク駆動用のプリント基板のコストダウンを図り、プリン
ト基板と併用してＬＥＤアレイチップを使用すること
で、従来のＬＥＤアレイチップ同様により一層簡単な構
成で各発光ドットを選択的に発光できるＬＥＤアレイチ
ップとそのプリント基板によるＬＥＤプリントヘッドを
提供している。従って、セグメントドライバーＩＣを減
らしコストアップの要因を減らす為に行ったことが逆
に、ＬＥＤアレイチップの歩留まりが悪く、ＬＥＤアレ
イチップのコストが大幅にアップしＬＥＤアレイチップ
を使用した装置全体のコストが高くなってしまうといっ
た問題も解消される。
【００４０】
【発明の効果】本発明では、従来のＬＥＤアレイチップ
で問題となっていた、ＬＥＤアレイチップ内部に共通電
極を設けず、ファインパターン配線をなくすばかりでな
く絶縁膜を必要以上に成膜する必要もないＬＥＤアレイ
チップを設けることで、ＬＥＤアレイチップの歩留まり
悪化の要因を少なくし、簡単な構成であるのでコストダ
ウンが図られる。また、ＬＥＤアレイチップと併用する
ダイナミック駆動用のプリント基板をファインパターン
配線を設ける必要がなくなるのでプリント基板の歩留ま
りを良くし、コストダウンを図ることも可能である。更
に、プリント基板にファインパターン配線を設けないた
めプリント基板の小型化が可能で小型なＬＥＤプリント
ヘッドを製作することが可能となった。このように、プ
リント基板にファインパターン配線を設けずセグメント
ドライバー内に複数の異なる比の出力電流信号が、シフ
トレジスタとそれと対応するラッチ回路を設けラッチさ
れ各電流出力信号が並列接続されることにより、一つの
セグメントドライバーで数段階の階調制御を行う電流制
御によって印字濃度を変化させることができる。セグメ
ントドライバーとコモンドライバーとの組み合わせでＬ
ＥＤアレイチップの各ドット（発光部）を選択的に容易
に発光させることが可能である。
【図面の簡単な説明】
【図１】・・・本発明のＬＥＤアレイチップの第一の実施
形態の図を示す。 （ａ）正面図を示す。 （ｂ）Ａ−Ａ断面図を示す。
【図２】・・・本発明のＬＥＤアレイチップの第二の実施
形態の図を示す。 （ａ）正面図を示す。 （ｂ）Ｂ−Ｂ断面図を示す。
【図３】・・・本発明のＬＥＤアレイチップの第三の実施
形態の図を示す。 （ａ）正面図を示す。 （ｂ）Ｃ−Ｃ断面図を示す。
【図４】・・・本発明のプリント基板と併用したＬＥＤア
レイチップの第一の実施形態の正面図を示す。
【図５】・・・本発明のプリント基板と併用したＬＥＤア
レイチップの第一の実施形態の斜視図を示す。
【図６】・・・本発明のプリント基板と併用したＬＥＤア
レイチップの第一の実施形態の要部拡大斜視図を示す。
【図７】・・・本発明のプリント基板と併用したＬＥＤア
レイチップの第二の実施形態の斜視図を示す。
【図８】・・・本発明のプリント基板と肺葉したＬＥＤア
レイチップの片出ダイナミック駆動で１個のセグメント
ドライバーにより階調制御する方法を簡単に示した図で
ある。
【図９】・・・従来のＬＥＤアレイチップの第一の実施例
を示す図である。 （ａ）正面図を示す。 （ｂ）Ｄ−Ｄ断面図を示す。
【図１０】・・・従来のＬＥＤアレイチップの第二の実施
例を示す図である。 （ａ）正面図を示す。 （ｂ）Ｅ−Ｅ断面図を示す。
【図１１】・・・従来のプリント基板と併用したＬＥＤア
レイチップの両出ダイナミック駆動を示す図である。
【図１２】・・・従来のプリント基板と併用したＬＥＤア
レイチップの片出ダイナミック駆動を示す図である。
【図１３】・・・従来のプリント基板と併用したＬＥＤア
レイチップの片出ダイナミック駆動を示す図である。
【図１４】・・・従来のプリント基板と併用したＬＥＤア
レイチップの片出ダイナミック駆動で２個のセグメント
ドライバ−により階調制御をしている斜視図を示す図で
ある。
【図１５】・・・従来のプリント基板と併用したＬＥＤア
レイチップの片出ダイナミック駆動で３個のセグメント
ドライバ−により階調制御をしている斜視図を示す図で
ある。
【符号の説明】
１、９１・・基板 ２、９２・・第一の半導体層 ３、９３・・第二の半導体層 ４、９４・・第三の半導体層 ５・・オーミック電極 ６ａ、９５・・第一の個別電極 ６ｂ、６ｃ・・第二の個別電極 ９６ａ、９６ｂ・・共通電極 ７、９７・・絶縁膜 ８、９８・・ＬＥＤアレイチップ ９、９９・・金ワイヤ １０、９０・・プリント基板 ａ、ｂ・・コモン電極 ＩＣ１、ＩＣ２、ＩＣ３・・セグメントドライバー ＩＣ４・・コモンドライバー Ｅ・・イネーブル信号 Ｄ1Ｎ・・電流出力信号（データ） Ｓ１，Ｓ２，Ｓ３・・シフトレジスタ Ｌ１，Ｌ２，Ｌ３・・ラッチ回路
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｂ４１Ｊ 2/455

Claims (11)

    【特許請求の範囲】
  1. 【請求項１】ＬＥＤアレイチップにおいて、 一導電型
    を呈する半導体基板上に、逆導電型を呈する第一の半導
    体層を島状に複数設け、この第一の半導体層上に、逆導
    電型を呈する第二の半導体層と一導電型を呈する第三の
    半導体層を積層して島状に複数設け、前記隣接する第三
    の半導体層毎に共通する第一の個別電極を形成すると共
    に、この第一の個別電極を形成した隣接する第一の半導
    体層毎に共通する第二の個別電極を形成したことを特徴
    とするＬＥＤアレイチップ。
  2. 【請求項２】前記第一の半導体層毎に共通する第二の個
    別電極が両端の第一の半導体層からなる共通する第二の
    個別電極を含むことを特徴とする請求項１記載のＬＥＤ
    アレイチップ。
  3. 【請求項３】前記第一の半導体層毎に共通する第二の個
    別電極が両端の第一の半導体層からなる夫々単独の共通
    しない第二の個別電極を含むことを特徴とする請求項１
    記載のＬＥＤアレイチップ
  4. 【請求項４】前記第二の個別電極が交互に千鳥状に配列
    されその外側の第二の個別電極を第三の個別電極とした
    ことを特徴とする請求項３記載のＬＥＤアレイチップ。
  5. 【請求項５】前記第三の個別電極を共通する一つの個別
    電極としたことを特徴とする請求項４記載のＬＥＤアレ
    イチップ。
  6. 【請求項６】ＬＥＤアレイと併用したプリント基板にお
    いて、 一導電型を呈する半導体基板上に、逆導電型を
    呈する第一の半導体層を島状に複数設け、この第一の半
    導体層上に、逆導電型を呈する第二の半導体層と一導電
    型を呈する第三の半導体層を積層して島状に複数設け、
    前記隣接する第三の半導体層毎に共通する第一の個別電
    極を形成すると共に、この第一の個別電極を形成した隣
    接する第一の半導体層毎に共通する第二の個別電極を形
    成し、該半導体基板が実装されるプリント基板上に第一
    及び第二のコモン電極を有し、該第二の個別電極から交
    互に該第一及び第二のコモン電極に電気的に接続される
    ことを特徴とするＬＥＤアレイチップと併用したプリン
    ト基板。
  7. 【請求項７】前記第一の半導体層毎に共通する第二の個
    別電極が両端の第一の半導体層からなる共通する第二の
    個別電極を含むことを特徴とする請求項６記載のＬＥＤ
    アレイチップと併用したプリント基板。
  8. 【請求項８】前記第一の半導体層毎に共通する第二の個
    別電極が両端の第一の半導体層からなる夫々単独の共通
    しない第二の個別電極を含むことを特徴とする請求項６
    記載のＬＥＤアレイチップと併用したプリント基板。
  9. 【請求項９】前記第二の個別電極が交互に千鳥状に配列
    されその外側の第二の個別電極を第三の個別電極とした
    ことを特徴とする請求項８記載のＬＥＤアレイチップと
    併用したプリント基板。
  10. 【請求項１０】前記第三の個別電極を共通する一つの個
    別電極としたことを特徴とする請求項９記載のＬＥＤア
    レイチップアレイと併用したプリント基板。
  11. 【請求項１１】複数のＬＥＤアレイチップをＬＥＤアレ
    イチップ毎に時分割駆動するダイナミック駆動型のＬＥ
    Ｄチップと併用するプリント基板において、セグメント
    ドライバーは、それぞれ異なった出力電流駆動能力を有
    するセグメントドライバ−であり、複数の各シフトレジ
    スタと対応する複数の各ラッチ回路からなり、該複数の
    各シフトレジスタに夫々異なる比の各電流出力信号が同
    時に入力され、該各シフトレジスタから該各電流出力信
    号が複数の各ラッチ回路にラッチされ、イネーブル信号
    により、複数のラッチ回路から出力された該異なる比の
    各電流出力信号が、各ＬＥＤチップアレイの電極に対応
    するセグメントドライバーと夫々並列接続されており、
    該複数のラッチ回路から出力された各出力信号の和又
    は、内部のトランジスタ−によるＯＮ／ＯＦＦの組み合
    わせで数段階に対応する各ＬＥＤを階調制御すると共に
    プリント基板上に設けたコモン電極により各ＬＥＤを選
    択的に発光させることを特徴とするＬＥＤアレイチップ
    と併用するプリント基板。
JP25151399A 1999-09-06 1999-09-06 Ｌｅｄアレイチップおよびｌｅｄアレイチップと併用したプリント基板 Pending JP2001077422A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP25151399A JP2001077422A (ja) 1999-09-06 1999-09-06 Ｌｅｄアレイチップおよびｌｅｄアレイチップと併用したプリント基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP25151399A JP2001077422A (ja) 1999-09-06 1999-09-06 Ｌｅｄアレイチップおよびｌｅｄアレイチップと併用したプリント基板

Publications (1)

Publication Number Publication Date
JP2001077422A true JP2001077422A (ja) 2001-03-23

Family

ID=17223941

Family Applications (1)

Application Number Title Priority Date Filing Date
JP25151399A Pending JP2001077422A (ja) 1999-09-06 1999-09-06 Ｌｅｄアレイチップおよびｌｅｄアレイチップと併用したプリント基板

Country Status (1)

Country Link
JP (1) JP2001077422A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100494021B1 (ko) * 2001-11-30 2005-06-10 다이닛뽕스크린 세이조오 가부시키가이샤 광원장치 및 화상기록장치
US8026530B2 (en) 2004-11-11 2011-09-27 Panasonic Corporation Semiconductor light-emitting device, lighting module and lighting apparatus
KR101609866B1 (ko) * 2008-10-29 2016-04-08 서울바이오시스 주식회사 발광 다이오드

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100494021B1 (ko) * 2001-11-30 2005-06-10 다이닛뽕스크린 세이조오 가부시키가이샤 광원장치 및 화상기록장치
US8026530B2 (en) 2004-11-11 2011-09-27 Panasonic Corporation Semiconductor light-emitting device, lighting module and lighting apparatus
KR101609866B1 (ko) * 2008-10-29 2016-04-08 서울바이오시스 주식회사 발광 다이오드

Similar Documents

Publication Publication Date Title
US6633322B2 (en) Light emitting element array, optical printer head using the same, and method for driving optical printer head
US4734714A (en) Optical print head with LED diode array
US6717183B2 (en) Light-emitting thyristor matrix array and driver circuit
US20010002139A1 (en) Image exposure apparatus and image forming apparatus with it
JPH0730149A (ja) 発光ダイオードアレイチップ
US6583446B1 (en) Array of light-emitting elements and emission-altering elements
JP2001077422A (ja) Ｌｅｄアレイチップおよびｌｅｄアレイチップと併用したプリント基板
JPH01259580A (ja) 発光ダイオードアレイ
JPH10144955A (ja) 発光素子アレイ及びその製造方法
JP4627923B2 (ja) 発光素子アレイ、その発光素子アレイを用いた光プリンタヘッド及び光プリンタヘッドの駆動方法
JP2655642B2 (ja) 光プリンタヘツド
EP1182711A1 (en) Light-emitting thyristor matrix array
JP2001284653A (ja) 発光素子アレイ
JP2001180037A (ja) 発光素子アレイとその製造方法
JP2002036630A (ja) 半導体発光装置及びそれを用いた光プリンタヘッド
JP3357810B2 (ja) 光プリントヘッド
JP3270799B2 (ja) 半導体発光装置
JP3500310B2 (ja) 発光ダイオードアレイ
JP2001353902A (ja) 自己走査型２次元発光素子アレイ
JP3359503B2 (ja) 半導体発光装置
JP3609799B2 (ja) 光プリントヘッド
JP3609799B6 (ja) 光プリントヘッド
JP3609798B2 (ja) 光プリントヘッド
JP3609798B6 (ja) 光プリントヘッド
JP3717807B2 (ja) 光プリントヘッド