JP3609799B2 - 光プリントヘッド - Google Patents
光プリントヘッド Download PDFInfo
- Publication number
- JP3609799B2 JP3609799B2 JP2002116884A JP2002116884A JP3609799B2 JP 3609799 B2 JP3609799 B2 JP 3609799B2 JP 2002116884 A JP2002116884 A JP 2002116884A JP 2002116884 A JP2002116884 A JP 2002116884A JP 3609799 B2 JP3609799 B2 JP 3609799B2
- Authority
- JP
- Japan
- Prior art keywords
- light emitting
- driving
- emitting elements
- emitting element
- common electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Printers Or Recording Devices Using Electromagnetic And Radiation Means (AREA)
- Facsimile Heads (AREA)
- Led Device Packages (AREA)
- Led Devices (AREA)
Description
【発明の属する技術分野】
本発明は、光プリンタなどの光源として有用な光プリントヘッドに関する。
【0002】
【従来の技術】
従来の光プリントヘッドにおいて用いられる発光素子(アレイ)は、実公平6−48887号公報に示すように、複数の発光部に1対1で対応させて個別電極を素子表面側に設け、各発光部に共通の電極を素子裏側に設けて構成しているので、1つの素子内で時分割駆動することができなかった。時分割駆動することができないので、個別電極を発光部と同数設ける必要があり、発光部の高密度化が進むと、それに対応して個別電極も高密度配置になる結果、駆動用ICとの接続が困難になるという問題があった。
【0003】
このような問題を解決するため、特開平6−163980号公報において、時分割駆動可能な発光素子が提案されている。すなわち、発光素子上の複数の発光部をM(2〜3)の群に分け、群毎の発光部に接続するようにM本の共通電極を設け、異なる群に属するM個の発光部に接続した個別電極をN個設けることによってM×N個の発光部を備える発光素子が提案されている。この発光素子によれば、M本の共通電極を時分割的に選択することによって個別電極の数を従来の1/Mに削減することができるので、駆動用ICとの接続を容易にすることができる。
【0004】
図7は、前記公報にて提案されているような時分割駆動対応型の発光素子を用いる場合に、従来のダイナミック駆動方式に基づいて想定される回路構成例を示している。ここで、各発光素子100は、その表面に設けた複数の発光部を2つの群に分け、各群に属する複数の発光部に2本の共通電極を各々接続するとともに、別々の群に属する1組の発光部に対して各々個別電極を接続し、各個別電極を発光素子の片側に配置した構造を前提としている。そして、この発光素子100には、個別電極の数と同じ端子を備える駆動用のIC200が1対1でワイヤボンド接続されるとともに、前記共通電極の選択を行うための選択用IC300が2本のグランドライン400を介して接続される。
【0005】
同図に示すような回路構成によれば、L個の発光素子100の各共通電極に接続した2本のグランドライン400に流れる大電流を1つの共通電極選択用IC300によって各々制御するため、このICは非常に大きな電流に耐え得る比較的大きな構造のものとする必要があり、構造の大型化につながるという問題がある。また、発光素子100の数を変更すれば、グランドライン400に流れる電流も変化するので、発光素子100の数に応じて共通電極選択用IC300の構造も変更する必要が生じるため、共通電極選択用ICの汎用性が欠ける等の問題が生じる。
【0006】
【発明が解決しようとする課題】
本発明は、高解像度の光プリンタヘッドを提供することを課題の1つとする。また、個別電極の低密度配置を可能とし、個別電極の配線作業性を高めることができる光プリンタヘッドを提供することを課題の1つとする。また、構造の大型化を防止することを課題の1つとする。また、駆動用ICの汎用性を高めることを課題の1つとする。また、従来のスタティック方式の光プリンタヘッドの製造プロセスを利用して製造可能な光プリンタヘッドを提供することを課題の1つとする。
【0008】
【課題を解決するための手段】
本発明の光プリントヘッドは、複数の発光部を複数の群に分けるとともに、群毎の発光部に接続した複数の共通電極と、異なる群に属する発光部に接続した複数の個別電極と、を設けて構成した複数の発光素子と、該発光素子を駆動する駆動回路を備え、前記発光素子を一方向に複数配列した光プリントヘッドにおいて、前記駆動回路は、前記複数の個別電極を選択する第1の駆動部と、前記複数の共通電極を選択する第2の駆動部を一体に設けた複数の駆動用ICを前記各発光素子に対応させて前記発光素子の配列方向と同方向に配列し、前記発光素子と前記駆動用IC間には、前記個別電極と前記第1の駆動部間並びに前記共通電極と前記第2の駆動部間を接続するための配線が施され、該配線はワイヤボンド線による直接接続構造が用いられていることを特徴とする。
【0009】
本発明の上記光プリントヘッドにおいては、前記駆動用ICは、前記複数の個別電極を選択するための端子と、前記複数の共通電極を選択するための端子を一方の側部に配置したことを特徴とする。
【0010】
【発明の実施の形態】
以下本発明の実施例を図面を参照して説明する。まず図1(a),(b)を参照して同実施例の光プリントヘッド1の構造について説明する。光プリントヘッド1は、絶縁性基板2の上に複数、例えばL=38個の発光素子3を一列に配列し、この発光素子3の片側に隣接させて発光素子3を駆動するための駆動用IC4を発光素子3と1対1で対応させて一列に配列している。この例では、駆動用IC4を発光素子3の片側に配列しているが、駆動用IC4を発光素子3の両側に配列する場合は、発光素子3と駆動用IC4を1対2の対応関係で配列すれば良い。発光素子3と駆動用IC4間には、両者を接続するための配線5が施される。配線5としては、金線等のワイヤボンド線による直接接続構造、中継用のパターンを介在したワイヤボンド線による間接的接続構造を用いることができるが、高密度のフレキシブル配線を異方性導電接着剤を用いて接続する構造を用いることもできる。
【0011】
基板2の上には、信号用、電力供給用の複数本の配線パターン6を発光素子3の配列方向に沿って延びるように形成している。駆動用IC4と配線パターン6の間には、前記配線5と同様の配線7を設けている。これら駆動用IC4、配線5,7、配線パターン6等は、発光素子3を駆動するための駆動回路を構成し、これらを含む光プリントヘッド1の回路構成は、例えば図2に示すような回路ブロック図で表される。
【0012】
次に、発光素子3の構造を図3(a),(b)を参照して説明する。同図(a)は発光素子3の要部平面図、同図(b)は同図(a)の矢印に沿った断面図である。尚、以下の説明や図面において、図番に付したa,b,c,dの符号は、群を区別するものである。同図において、30は全長約10mm、幅約2mm程度のp型もしくは絶縁性の基板であり、Si,GaAsオンSi,GaAs等から選択された半導体材料等で構成するのが好ましい。この基板30の上には、基板30の幅方向に長いn型GaAs等のコンタクト層31(31a,31b)を基板30の長さ方向に複数形成している。基板30の一側部に位置する各コンタクト層31の上には、n型GaAlAs等のn型半導体層32(32a,32b)とp型GaAlAs等のp型半導体層33(33a,33b)とを積層して配置し、さらにその上にp型GaAs等のコンタクト層34(34a,34b)を積層配置している。このn型半導体層32とp型半導体層33とのPN接合により複数、例えば192個の発光部35(35a,35b)を形成している。この発光部35は、基板30の長さ方向に1列に配列しているが、後述するように千鳥配置にしたり、あるいは、前記公報に記載のように2列以上の複数列に配置することもできる。そして、コンタクト層34の上と基板30の他側部寄りに位置するコンタクト層31の一部を除いた表面には、Si3N4,SiO2などの絶縁層36を形成し、その上に複数の共通電極37(37a,37b)と複数の個別電極38を形成している。
【0013】
共通電極37の数は、複数の発光部35を複数の群(M群)に区分けする場合の群の数に応じて設定され、ここでは192個の発光部35を交互に第1の群に属する発光部35aと第2の群に属する発光部35bのように2群に区分けする場合を例示しているので、M=2に対応して2本の共通電極37aと37bを設けている。そして、共通電極37aと37bによって各群の選択を行えるように、第1の群に属する発光部35aに接続したコンタクト層31aを第1の共通電極37aに接続し、第2の群に属する発光部35bに接続したコンタクト層31bを第2の共通電極37bに接続している。共通電極37とコンタクト層31の接続は、絶縁層36に設けた選択用の孔39を介して行われる。
【0014】
個別電極38は、異なる群に属する発光部35aと35bを接続するように、この例では、隣接する2つの発光部35のコンタクト層34を接続するように設けている。個別電極38の幅広部分は、ワイヤボンド用のパッド領域として機能する。個別電極38は、基板30の長さ方向に沿って一列にN個、この例では96個設けられる。発光素子3上の発光部35の総数は、M×Nで表されるので、この例では192個となる。ここで、個別電極38の配列ピッチは、発光部35の配列ピッチのM倍、この例では2倍に設定することができるので、個別電極38へワイヤボンド接続を行う場合などの配線作業性を高めることができる。尚、発光素子3はL個(38個)であるので、ヘッド1全体の発光部35の数は、L×M×N=38×2×96=7296個となる。
【0015】
上記のように構成された発光素子3は、共通電極37aと37bのいずれかを選択することによって、複数の群の内のいずれかの群に属する発光部35を選択することができ、選択された群に属する複数の発光部35の点灯状態は、個別電極38への通電状態によって選択することができる。例えば、一方の共通電極37aを選択すると、電流は、個別電極38、コンタクト層34a、p型半導体層33a、n型半導体層32a、コンタクト層31a、一方の共通電極37aを経て流れ、その時の電流によって発光部35aが発光する。他方の共通電極37bを選択すると、電流は、個別電極38、コンタクト層34b、p型半導体層33b、n型半導体層32b、コンタクト層31b、他方の共通電極37bを経て流れ、その時の電流によって発光部35bが発光する。
【0016】
次に、上記駆動用IC4について、図4を参照して説明する。図4は、1つの駆動用IC4の内部回路構成を示している。従来のスタテック方式用のICと基本的に相違する部分は、個別電極選択用の第1駆動部41に加えて、発光素子3の共通電極37を選択するための第2駆動部42を内蔵し、素子内時分割駆動を行うことができる構成としたことである。以下詳細に説明する。駆動用IC4は、従来のスタテック方式用ICと同様に、複数の個別電極選択用端子DO1〜DO96と、これらに対応した個別電極選択用の第1駆動部41を備えている。この第1の駆動部41は、点灯用信号の入力端子SIからのシリアル信号をクロック信号CLOCK1に従って取り込むシフトレジスタ(96ビット)43と、選択信号SELとロード信号LOAD1の排他論理和出力に基づいてこのシフトレジスタ43の並列出力信号を取り込むラッチ回路44と、ストロ−ブ信号STBによってラッチ回路44の各出力を選択的に出力するアンドゲート回路45と、定電流回路46からの電力供給を受け、前記アンドゲート回路45からの信号に基づいて複数の個別電極選択用端子DO1〜DO96の各々に所望の電力を供給する電流駆動回路47とを備えている。
【0017】
これに加えて、素子内時分割駆動を行うため、共通電極選択用の第2の駆動部42と、共通電極を選択するための共通電極用端子CDO1,CDO2を備えている。第2の駆動部42は、第1の駆動部41の作動タイミング、例えばラッチ回路44へ信号をラッチするタイミングに同期して動作するように設定された選択回路48と、この選択回路48の出力によって作動する共通駆動回路49からなり、ラッチ回路44へ信号がラッチされるタイミングに同期して共通電極用端子CDO1,CDO2を交互に一方の電源電位、例えば接地電位(Vss)に接続するように構成している。
【0018】
前記各駆動用IC4は、上記のような回路構成を備えた同一のICで構成され、図1に示すように、上面の一方の側部に、前記複数の個別電極選択用端子DO1〜DO96と共通電極選択用端子CDO1,CDO2を配置し、上面の他側寄りに各種の信号端 子や電源端子を配列している。そして、各駆動用IC4は同図に示すように、対応する発光素子3と所定の間隔をもって発光素子3の配列方向と同方向に一列に配列される。
【0019】
この図に示すように、発光素子3の個別電極38と駆動用IC4の個別電極用端子DO間の配線は、従来のスタティック方式の場合と同様に、発光素子3の配列方向と直交する方向に行われるが、従来のスタティック方式の場合と大きく相違するのは、駆動用IC4が共通電極選択用端子CDO1,CDO2を備え、これに接続する共通電極用の配線5CDOも個別電極用の配線5DOと同方向に配置したことである。ここで、一方の群に属する全ての発光部35を点灯状態とし、1つの発光部に4mAの電流を流す場合を考えると、その群に接続した共通電極37を介して流れる電流は、4mA×96=384mA程度となり、許容電流が1A程度の一般的なワイヤボンド線を共通電極37への配線として利用することができる。尚、この例では、余裕をもたせるため、共通電極選択用端子CDO1,CDO2に対する配線5CDOとして各々2本のワイヤボンド線を用いている。
【0020】
このようにすることにより、従来のスタティック方式に対応した配線装置を用いた配線が可能となり、組立て装置の効率的な運用を行うことができる。
【0021】
尚、共通電極37のいずれかが、発光部35に対して個別電極38の反対側に位置するように発光素子3を構成した場合は、駆動用IC4から共通電極37への配線5を発光部35の上を通過するように配置すると、発光部35の遮光が発生する恐れがある。このような場合は、これを防ぐために、基板2の表面に発光素子3の下を通過する補助配線パターンを形成し、この補助配線パターンの一端に駆動用IC4からの共通電極用の配線を接続し、補助配線パターンの他端に発光素子3への共通電極用の配線を接続することによる補助配線パターンを経由したワイヤボンド等の配線を行うことによって、駆動用IC4から共通電極37への配線5が発光部35の光を遮らないように構成することもできる。
【0022】
図2は、光プリントヘッド1の回路ブロック図を示している。各駆動用IC4は、各種の信号線や電力供給線を有する配線パターン6に対して並列的に接続されるとともに、点灯用のシリアル信号を次の駆動用IC4に供給するように、駆動用IC4の信号出力端子SOが隣接する次の駆動用IC4の信号入力端子SIに接続されている。そして、各駆動用IC4は、クロック信号に同期して送られてくるシリアル入力信号を順次受け取るとともに、他のタイミング信号によって制御され、対応する発光素子3に対して、第1の共通電極37aを選択して第1の群に属する複数の発光部35aの点灯制御を行い、続いて、第2の共通電極37bを選択して第2の群に属する複数の発光部35bの点灯制御を行うことにより、発光素子3内時分割駆動を行う。このような発光素子3内の時分割駆動が全ての発光素子3で一斉に行われる結果、光プリントヘッド1の全発光部35の内、第1の群に属する発光部35aが一斉に点灯制御され、続いて第2の群に属する発光部35bが一斉に点灯制御される。
【0023】
上記のように、各発光素子3が素子内時分割駆動に対応して構成され、各駆動用IC4が時分割駆動するための第2駆動部42を内蔵し、駆動用IC4毎に対応した発光素子3の時分割駆動を行う構成としているので、駆動部42に加わる最大負荷は、対応する発光素子3の1つの群に属する発光部35の数に基づき決定される。その結果、従来のダイナミック駆動方式のように時分割駆動用(共通電極選択用)の専用ICを用いて全ての発光素子を対象とした時分割駆動を行う場合に比べて、時分割駆動用の回路に加わる負荷を大幅に低減することができる。そして、駆動用IC4の第2駆動部42は、小電流を制御することができる小型回路で構成することができ、駆動用IC4を従来のスタテックタイプ用のICと同等の形状で構成することができるので、全体的な回路構成の小型化を達成することができる。
【0024】
さらにまた、駆動用IC4毎にそれに対応した発光素子3の時分割駆動を行う構成としているので、光プリントヘッド1の長さ変更に対応して発光素子3の数を増減させる場合に、発光素子3の数の増減に対応して駆動用IC4の数も容易に増減させることができ、回路設計の容易化に寄与することができる。すなわち、従来のダイナミック駆動方式と同様の方式により、共通端子選択用の専用ICを用いる場合に予想される専用ICの大型化や、素子数増減に対応した専用ICの設計変更の問題を回避することができる。
【0025】
尚、上記実施例は、複数の発光部35を1列に配置した発光素子3を時分割駆動するので、第1群と第2群の発光部間の点灯タイミングのズレに起因して印字ラインに若干の段差が生じるが、これを防ぐために、図5に示すように、第1群に属する発光部35aと第2群に属する発光部35bを、発光部35の配列方向(印字ライン方向)と直交する方向に対して所定距離d隔てて配置してもよい。この距離dは、全発光部を点灯させて1ラインの印字を行った場合に、前記段差が解消されて1ランイが直線となるように、ヘッドの構造や、感光ドラムの回転数等を考慮してあらかじめ計算して決定される。
【0026】
また、上記実施例は、発光素子3の片側に駆動用IC4を配列する場合を示したが、発光素子3の両側に駆動用IC4を配置することもできる。この場合、駆動用IC4の両側配置に対応して、図1に示す発光素子3と基本構造を同じにする素子の一部を変更し、例えば図6に示すような発光素子3に構成することができる。すなわち、発光部35を4つの群(図の左の発光部から第1群35a、第2群35b、第3群35c、第4群35d、第1群35a・・の順)に区分けし、第1と第2の群に属する発光部35aと35bを選択するための2つの共通電極37aと37bを発光素子3の一方の側に配置するとともに、第1と第2の群に属する発光部35aと35bに接続した個別電極38Aをその共通電極37aと37bと同じ側に配置し、第3と第4の群に属する発光部35cと35dを選択するための2つの共通電極37cと37dを発光素子3の他方の側に配置するとともに、第3と第4の群に属する発光部35cと35dに接続した個別電極38Bをその共通電極と同じ側に配置して構成することもできる。このように構成することによって、個別電極38A,38Bの各ピッチを図1に示す場合と同じに設定した場合は、発光素子3の発光部35の配置密度を図1に示す場合に比べて2倍に設定することができ、光プリンタヘッドの高解像度化を図ることができる。
【0027】
尚、本発明は、上記のように1つの発光素子とその駆動用の1つ以上のICの組合わせ構造を1つの単位とし、この構造単位を発光部の配列方向と同方向に複数配置した光プリントヘッドに好適であるが、これ以外にも適用可能であり、例えば、前記1つの構造単位を基本構造とする光プリントヘッドやそれに類する光学装置に適用することもできる。
【0028】
【発明の効果】
以上のように本発明によれば、素子内時分割駆動に対応した発光素子を用いることにより、発光素子の個別電極の低密度配置、すなわち個別電極の長ピッチ配置を可能とし、個別電極への配線作業性を高めることができる。その結果、発光部を高密度配置した場合でも配線が容易になり、高解像度の光プリンタヘッドの提供が可能となる。
【0029】
また、発光素子に対応した駆動用ICによって発光素子内の時分割駆動を行うので、時分割駆動用の専用の大型のICを設ける場合に比べて、駆動回路の小型化を行うことができるとともに、駆動用ICに汎用性を持たせることができたので、発光素子数の増減に対応した駆動回路の変更も容易に行うことができる。
【図面の簡単な説明】
【図1】本発明の一実施例に係わる光プリントヘッドの要部平面図(a)と、側面図(b)である。
【図2】同実施例の回路ブロック図である。
【図3】同実施例の発光素子の要部平面図(a)と、断面図(b)である。
【図4】同実施例の駆動用ICの回路ブロック図である。
【図5】同実施例の発光素子の他の構成例を示す要部平面図である。
【図6】同実施例の発光素子の他の構成例を示す要部平面図である。
【図7】従来例を示す回路ブロック図である。
【符号の説明】
1 光プリントヘッド
3 発光素子
30 基板
31 コンタクト層
32 n型半導体層
33 p型半導体層
34 コンタクト層
35 発光部
37 共通電極
38 個別電極
4 駆動用IC
41 第1駆動部
42 第2駆動部
43 シフトレジスタ
44 ラッチ回路
47 電流駆動回路
48 選択回路
49 共通駆動回路
5 配線
6 配線パターン
7 配線
DO1 個別電極選択用端子
DO96 個別電極選択用端子
CDO1 共通電極用端子
CDO2 共通電極用端子
Claims (2)
- 複数の発光部を複数の群に分けるとともに、群毎の発光部に接続した複数の共通電極と、異なる群に属する発光部に接続した複数の個別電極と、を設けて構成した複数の発光素子と、該発光素子を駆動する駆動回路を備え、前記発光素子を一方向に複数配列した光プリントヘッドにおいて、前記駆動回路は、前記複数の個別電極を選択する第1の駆動部と、前記複数の共通電極を選択する第2の駆動部を一体に設けた複数の駆動用ICを前記各発光素子に対応させて前記発光素子の配列方向と同方向に配列し、前記発光素子と前記駆動用IC間には、前記個別電極と前記第1の駆動部間並びに前記共通電極と前記第2の駆動部間を接続するための配線が施され、該配線はワイヤボンド線による直接接続構造が用いられていることを特徴とする光プリントヘッド。
- 前記駆動用ICは、前記複数の個別電極を選択するための端子と、前記複数の共通電極を選択するための端子を一方の側部に配置したことを特徴とする請求項1に記載の光プリントヘッド。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002116884A JP3609799B6 (ja) | 2002-04-19 | 光プリントヘッド |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002116884A JP3609799B6 (ja) | 2002-04-19 | 光プリントヘッド |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1420197A Division JP3357810B2 (ja) | 1997-01-28 | 1997-01-28 | 光プリントヘッド |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004199312A Division JP2004276621A (ja) | 2004-07-06 | 2004-07-06 | 光学装置 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2003025634A JP2003025634A (ja) | 2003-01-29 |
JP3609799B2 true JP3609799B2 (ja) | 2005-01-12 |
JP3609799B6 JP3609799B6 (ja) | 2008-09-10 |
Family
ID=
Also Published As
Publication number | Publication date |
---|---|
JP2003025634A (ja) | 2003-01-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR20230098350A (ko) | 로컬 수동 매트릭스 디스플레이 | |
JP2807910B2 (ja) | 発光素子アレイ | |
JP4345173B2 (ja) | 発光サイリスタアレイの駆動回路 | |
JP3357810B2 (ja) | 光プリントヘッド | |
JP3609799B2 (ja) | 光プリントヘッド | |
JP3609799B6 (ja) | 光プリントヘッド | |
JP3609798B6 (ja) | 光プリントヘッド | |
JP3609798B2 (ja) | 光プリントヘッド | |
JP3717807B2 (ja) | 光プリントヘッド | |
EP1134084B1 (en) | Driver ic and optical print head | |
JP2001353903A (ja) | 光プリントヘッド | |
JP2004276621A (ja) | 光学装置 | |
JP2004322655A (ja) | 駆動用ic及び光学装置 | |
JP2001284653A (ja) | 発光素子アレイ | |
JP2003069078A (ja) | 発光素子および光プリントヘッド | |
JP2001353902A (ja) | 自己走査型2次元発光素子アレイ | |
JPH0694216B2 (ja) | 光プリントヘツド | |
JPH0443434B2 (ja) | ||
JP3600086B6 (ja) | 駆動用ic、発光素子及び光プリントヘッド | |
JP4688281B2 (ja) | サーマルヘッド | |
JP3515454B2 (ja) | 駆動用ic及び光プリントヘッド | |
JP3600097B6 (ja) | 駆動用ic及び光プリントヘッド | |
JP3600097B2 (ja) | 駆動用ic及び光プリントヘッド | |
JP2001077422A (ja) | Ledアレイチップおよびledアレイチップと併用したプリント基板 | |
KR940010877B1 (ko) | 발광다이오드 프린트 헤드 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040518 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040706 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041005 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041014 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071022 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081022 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081022 Year of fee payment: 4 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081022 Year of fee payment: 4 |
|
R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081022 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081022 Year of fee payment: 4 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |