JP3600097B6 - 駆動用ｉｃ及び光プリントヘッド - Google Patents

Description

【０００１】
【発明の属する技術分野】
本発明は、プリンタ等の記録ヘッドに用いられる光プリントヘッドに係わり、特に、素子内で時分割駆動を行うことができるように構成された発光素子を駆動するための新規な駆動用ＩＣとそれを用いた光プリントヘッドに関する。
【０００２】
【従来の技術】
従来の光プリントヘッドにおいて用いられる発光素子（アレイ）は、実公平６−４８８８７号公報に示すように、複数の発光部に１対１で対応させて個別電極を素子表面側に設け、各発光部に共通の電極を素子裏側に設けて構成しているので、１つの素子内で時分割駆動することができなかった。時分割駆動することができないので、個別電極を発光部と同数設ける必要があり、発光部の高密度化が進むと、それに対応して個別電極も高密度配置になる結果、駆動用ＩＣとの接続が困難になるという問題があった。
【０００３】
このような問題を解決するため、特開平６−１６３９８０号公報において、素子内での時分割駆動が可能な発光素子が提案されている。すなわち、発光素子上の複数の発光部をｍ個の群に分け、群毎の発光部に接続するようにｍ本の共通電極を設け、異なる群に属するｍ個の発光部に接続した個別電極をｎ個設けることによってｍ×ｎ個の発光部を備える発光素子が提案されている。この発光素子によれば、ｍ本の共通電極を時分割的に選択することによって個別電極の数を従来の１／ｍに削減することができるので、駆動用ＩＣとの接続を容易にすることができる。
【０００４】
このような発光素子を従来と同様の駆動用ＩＣを用いて時分割駆動することも可能であるが、この場合、共通電極を時分割的に選択するための駆動回路を別途必要とするので、時分割駆動に適した汎用性のある駆動用ＩＣの開発が望まれている。
【０００５】
そこで本願出願人は、上記の点を考慮した駆動用ＩＣについて、特開平１０−２２６１０２号公報にて提案しているが、この公報に示された構成では、時分割駆動のためにデータの入力順序を変更する処理を必要とするので、データ処理が複雑化するという問題が有った。
【０００６】
【発明が解決しようとする課題】
そこで本発明は、上記のような時分割駆動に対応した発光素子を駆動するに適した汎用性のある駆動用ＩＣを提供することを課題の１つとする。また、時分割駆動に対応した発光素子の出力変動を低減することができ、また、駆動時間の調整が容易な駆動用ＩＣを提供することを課題の１つとする。そして、このような発光素子と駆動用ＩＣを用いることによって高解像度の光プリントヘッドを提供することを課題の１つとする。そしてまた、光プリントヘッドの小型化（細幅化）を図ることを課題の１つとする。そしてまた、時分割駆動でありながら、スタティック駆動のような高速印字が可能な光プリントヘッドを提供することを課題の１つとする。そしてまた、ワイヤボンド線などの接続手段を削減して組立作業性を高めるとともに、信頼性を高めることを課題の１つとする。
【０００７】
【課題を解決するための手段】
本発明の駆動用ＩＣは、請求項１に記載のように、順次送られてくる複数個のデータ信号を記憶するデータ信号記憶回路と、このデータ信号記憶回路に記憶しているデータ信号を複数回に分割して取り出すデータ選択回路と、このデータ選択回路によって取り出されたデータ信号に基づいて所定数の出力端子に駆動信号を出力するドライブ回路を備え、前記データ選択回路は、前記ドライブ回路の動作時間制御用の信号を供給する信号線とは別の、かつ前記分割数よりも少ない数の信号線を介して外部より供給されるタイミング信号に基づいて前記データ信号の分割を行う構成としたことを特徴とする。
【０００８】
本発明の駆動用ＩＣは、請求項２に記載のように、順次送られてくる複数個のデータ信号を記憶するデータ信号記憶回路と、このデータ信号記憶回路に記憶しているデータ信号を複数回に分割して取り出すデータ選択回路と、このデータ選択回路によって取り出されたデータ信号に基づいて所定数の出力端子に駆動信号を出力するドライブ回路を備え、前記データ選択回路は、前記データ信号記憶回路の記憶タイミングを示すタイミング信号に重畳して外部より供給されるタイミング信号に基づいて前記データ信号の分割を行う構成としたことを特徴とする。
【０００９】
本発明の駆動用ＩＣは、請求項３に記載のように、素子駆動用のｎ個の出力端子と、該各出力端子と接続した第１駆動部と、ｍ個の群選択用端子と、該各群選択用端子と接続した第２駆動部を備え、前記第１駆動部は、順次送られてくる少なくともｎ×ｍ個のデータ信号を記憶するデータ信号記憶回路と、該データ信号記憶回路に記憶しているデータ信号を複数回に分割して取り出すデータ選択回路と、この取り出されたデータ信号に基づき前記各駆動用出力端子に駆動信号を出力するドライブ回路を備え、前記データ選択回路は、前記データ信号記憶回路の記憶タイミングを示すタイミング信号に重畳して外部より供給される分割タイミング信号に基づいて前記データ信号の分割を行う構成とし、前記第２駆動部は、前記ｍ個の群選択用端子を前記分割タイミング信号に基づいて切り替える構成としたことを特徴とする。
【００１０】
本発明の駆動用ＩＣは、請求項４に記載のように、請求項２あるいは請求項３記載の駆動用ＩＣにおいて、前記タイミング信号に重畳して外部より供給される分割タイミング信号と記憶タイミングを示す信号とを分離する回路を備えることを特徴とする。
【００１１】
本発明の駆動用ＩＣは、請求項５に記載のように、請求項１〜３記載の駆動用ＩＣにおいて、前記複数のデータ信号に個々に対応して補正を行なうための補正データを記憶する補正データ記憶回路を備えることを特徴とする。
【００１２】
本発明の駆動用ＩＣは、請求項６に記載のように、請求項１〜３記載の駆動用ＩＣにおいて、前記駆動用ＩＣは、複数の発光部で構成される群を複数備える発光素子を群単位で時分割駆動するための駆動用ＩＣであることを特徴とする。
【００１３】
本発明の駆動用ＩＣは、請求項７に記載のように、請求項１、２，４記載の駆動用ＩＣにおいて、前記駆動用ＩＣは、自己走査型の発光素子を駆動するための駆動用ＩＣであるとともに、前記複数のデータ信号に個々に対応して補正を行なうための補正データを記憶する補正データ記憶回路を備えることを特徴とする。
【００１４】
本発明の光プリントヘッドは、請求項８に記載のように、請求項１ないし請求項７のいずれかに記載された駆動用ＩＣを備えることを特徴とする。
【００１５】
本発明の光プリントヘッドは、請求項９に記載のように、基板上に一列に配列した自己走査型の発光素子と、前記基板上に一列に配列した前記発光素子駆動用のＩＣと、前記発光素子と前記駆動用ＩＣ間の配線手段を備え、前記配線手段は、前記発光素子と前記駆動用ＩＣ間を直接接続する接続手段を備えた光プリントヘッドにおいて、前記駆動用のＩＣとして、請求項１あるいは請求項２に記載された駆動用ＩＣを備えることを特徴とする。
【００１６】
本発明の光プリントヘッドは、請求項１０に記載のように、請求項９記載の光プリントヘッドにおいて、前記自己走査型の発光素子は、複数の発光サイリスタからなるグループを複数備えた構成であるとともに、前記駆動用ＩＣと１対１の対応関係をもって配列されていることを特徴とする。
【００１７】
本発明の光プリントヘッドは、請求項１１に記載のように、請求項９記載の光プリントヘッドにおいて、前記駆動用ＩＣは複数の前記発光素子を駆動するとともに、この駆動用ＩＣによって駆動される複数の発光素子を前記駆動用ＩＣの長さ範囲内に配列したことを特徴とする。
【００１８】
本発明の光プリントヘッドは、請求項１２に記載のように、請求項９記載の光プリントヘッドにおいて、前記自己走査型の発光素子へ供給する全ての信号を、前記駆動用ＩＣに形成した端子とこの端子に接続したワイヤボンド線等の接続手段を介して供給することを特徴とする。
【００１９】
本発明の光プリントヘッドは、請求項１３に記載のように、請求項９記載の光プリントヘッドにおいて、前記自己走査型の発光素子へ供給する信号の一部を、前記基板上の前記駆動用ＩＣと前記発光素子の間に位置する配線パターンとこのパターンに接続したワイヤボンド線を介して供給することを特徴とする。
【００２０】
本発明光プリントヘッドは、請求項１４に記載のように、時分割駆動される複数の発光部を上面に配列した複数の発光素子と、この発光素子を駆動するための複数の駆動用ＩＣと、基板とを備え、前記発光素子の列と駆動用ＩＣの列とを前記基板の長手方向に配列した光プリントヘッドにおいて、駆動用ＩＣとして請求項１あるいは請求項２に記載された駆動用ＩＣを用いるとともに、前記発光素子は上面に配置する全ての端子を前記発光部列を境として駆動用ＩＣ側に配置し、前記基板は前記発光素子の列と前記駆動用ＩＣの列の間に接続端子用のパターンを配置し、前記発光素子と前記駆動用ＩＣの上面に設けた端子間の接続をワイヤボンド線などの接続手段で直接行なうとともに、前記発光素子と前記基板の上面に設けた端子間の接続をワイヤボンド線などの接続手段で直接行なったことを特徴とする。
【００２１】
【発明の実施の形態】
以下本発明の実施例を図面を参照して説明する。図１は、駆動用ＩＣの回路ブロック図を示し、図２は、図１に示す回路ブロック図のうち、複数ある出力端子ＤＯ１〜ＤＯ９６の１つの出力端子ＤＯ１に関係する部分を中心に抽出した要部回路ブロック図である。まず、これらの図を中心に説明する。
【００２２】
駆動用ＩＣ１は、図１に示すように、素子駆動用（後述する個別電極２８用）の複数（ｎ）個の出力端子ＤＯで構成された個別端子部と、各出力端子ＤＯと接続され、これらに対して駆動信号としての所定の電流出力を与える第１駆動部２と、群選択用（後述する共通電極２７用）の複数（ｍ）個の出力端子ＣＤで構成された共通端子部と、各出力端子ＣＤと接続され、これらを選択的に一方の電源電位、例えば接地電位ＶＳＳに切り替える第２駆動部３を備えている。以下、ｎ＝９６，ｍ＝４の場合を例にとって説明するが、本発明はこれに限定されるものではない。
【００２３】
第１駆動部２は、データ入力端子ＳＩから順次送られてくるシリアル入力データ信号を一時的に記憶するデータ信号記憶回路４と、このデータ信号記憶回路４から複数回に分割して出力されるデータ信号に基づき上記各出力端子ＤＯ１〜ＤＯ９６に駆動信号を出力する駆動回路５と、この駆動回路５に定電流を供給する電流供給回路６と、この第１駆動部２並びに第２駆動部３の各部に所定のタイミング信号を供給するタイミング制御回路７とを備えている。
【００２４】
データ信号記憶回路４は、データ入力端子ＳＩからシリアルに入力されるデータ信号をクロック信号ＣＬＫ１に同期して取り込み、データ出力端子ＳＯからシリアル出力するｎ×ｍ（３８４）ビット構成のシフトレジスタ８と、このシフトレジスタ８に取り込まれたデータ信号を、記憶タイミングを示す制御信号としてのロード信号ＬＯＡＤｔに基づいて並列に取り込むｎ×ｍ（３８４）ビット構成のラッチ回路９とを備えている。シフトレジスタ８から並列に出力されるｎ×ｍ（３８４）個のデータ信号はラッチ回路９を介さないで記憶回路１０に供給することもできるようにしている。
【００２５】
尚、データ信号を複数ビットで構成する場合などにおいては、それに応じてシフトレジスタ８やラッチ回路９等の構成を変更することもでき、例えば、シフトレジスタ８をアドレス指定方式のメモリで構成することもできる。
【００２６】
駆動回路５は、ラッチ回路９が出力するｎ×ｍ（３８４）個のデータ信号を、複数回に分割してｎ個単位に順次選択的に取り出して出力する第１の選択回路１１Ａと、この第１の選択回路１１Ａの出力に基づいて前記出力端子ＤＯ１〜ＤＯ９６を介して一定の電流を出力するｎ（９６）ビット構成の第１のドライブ回路１２Ａを基本的な構成として備えている。駆動回路５は、この基本構成に加えて、必要に応じて、データ補正に対応するための補正データをｎ×ｍ（３８４）個記憶するための補正データ記憶回路１０と、この補正データ記憶回路１０から出力されるｎ×ｍ（３８４）個の補正データ信号から、 ｎ個単位に補正データ信号を順次選択して出力する補正データ用の第２の選択回路１１Ｂと、この補正データ用の選択回路１１Ｂの出力に基づいて増加減した電流値の出力を前記出力端子ＤＯ１〜ＤＯ９６を介して駆動信号として出力するｎ（９６）ビット構成の補正用の第２のドライブ回路１２Ｂを備えることができる。
【００２７】
記憶回路１０は、 Ｓビット（例えば３ビット構成）で構成される補正データをｎ×ｍ（３８４）個記憶することができるように、例えばＳ×ｎ×ｍビット構成のラッチ回路で構成することができる。そして、各補正データ記憶回路１０に対する補正データの書き込みは、シフトレジスタ８から並列に供給されるｎ×ｍ個単位の信号に基づいて行われるようになっている。
【００２８】
補正データ記憶回路１０の書き込みは、前もって行うことができる。すなわち、記憶回路１０のみを書き込み状態としてシフトレジスタ８を介して補正データの各ビットを記憶する作業を３回繰り返すことによって行うことができる。
【００２９】
ドライブ回路１２は、図２に示すように、１つの出力端子ＤＯに対してそれぞれ電流出力が異なる４つの電流増幅器１２ａ〜１２ｄを１組として、それを出力端子ＤＯと同数備えて構成されている。電流供給回路６から電流が供給される４つ電流増幅器１２ａ〜１２ｄは、個々にその作動状態を制御することによって、合計出力電流を４ｍＡをベースとして３〜５ｍＡ程度の範囲で変更できるようにしている。
【００３０】
選択回路１１は、時分割駆動を行うために前記ラッチ回路９や補正データ記憶回路１０に記憶されたｎ×ｍ個分のデータや補正データを、ｎ個単位に選択して複数（ｍ）回に分割して取り出すための回路で、複数の論理ゲート回路によって構成されている。この選択回路１１は、タイミング制御回路７の一部を構成する選択制御信号発生回路１４によってゲートの開閉が制御される。
【００３１】
この選択制御信号発生回路１４は、図３に波形を示すように、記憶タイミングを示すロード信号ＬＯＡＤｔによって規定される期間を複数の期間に分割するための分割タイミング信号（ＤＩＶ１〜ＤＩＶ４）を生成するための回路で、例えば図４に示すように、２つのフリップフロップＦＦ１，ＦＦ２と、複数（４つの）論理ゲート回路Ｇ１〜Ｇ４を組み合わせたカウンタと、１つの論理ゲート回路Ｇ５によって構成することができる。論理ゲート回路Ｇ５は、ロード信号ＬＯＡＤｔの分離に用いられる。ここで、制御信号ＬＯＡＤ１は、データ信号記憶回路４の記憶タイミング（ラッチ回路９のラッチタイミング）を規定するためのロード信号ＬＯＡＤｔに、分割タイミング信号（ＤＩＶ１〜ＤＩＶ４）が重畳された信号で、点灯時間を規定するための制御信号（ストローブ信号）を供給する信号線とは別の信号線を介して外部より供給される。このように、選択制御信号発生回路１４は１つの制御信号（ＬＯＡＤ１）に基づいて４つの分割タイミング信号（ＤＩＶ１〜４）を生成するので、点灯時間を規定するための制御信号（ストローブ信号ＳＴＢ）を利用して分割タイミング信号を生成する場合に比べて、ストローブ信号ＳＴＢによる制御（発光時間調整）の自由度を高めることができる。また、分割タイミング信号の数よりも少数の信号線を用いて制御信号（ＬＯＡＤ１）を供給することができるので、外部と接続する制御信号の端子の数を削減してＩＣの小型化を図ることができるとともに、ワイヤボンド配線などの外部配線数を削減することができる。
【００３２】
尚、選択制御信号発生回路１４は、１ライン分のデータ信号の入力に同期してリセットすることができ、たとえば、前記ロード信号ＬＯＡＤｔに同期した信号によって前記フリップフロップＦＦ１，ＦＦ２をリセットする構成としても良い。
【００３３】
次に、図２を参照して１つの出力端子ＤＯ１を中心にデータの流れについて説明する。ラッチ回路９に記憶された１つのＩＣ１分のデータ（３８４個のオン／オフデータ）は、分割タイミング信号ＤＩＶ１〜４が順次Ｈレベルに切り替わることによって、その分割タイミング信号ＤＩＶ１〜４と接続されたアンドゲート回路のみが選択状態となるとともに、そのゲート回路が内部ストローブ信号ＳＴＢによって開くことにより、内部ストローブ信号ＳＴＢがＨレベルの間に選択的に出力される。図２に示す例では、分割タイミング信号ＤＩＶ１〜４が順次Ｈレベルに切り替わることによって、１つのＩＣ内部の１から４番目のデータが順次ドライブ回路１２の駆動に用いられる。また、補正データ記憶回路１０に記憶された３ビット構成の補正データも同様に、分割タイミング信号ＤＩＶ１〜４が順次Ｈレベルに切り替わることによって３個一組のアンドゲート回路が開く結果、その間に選択状態となり、内部ストローブ信号ＳＴＢがＨレベルの間に選択的に出力される。補正データ記憶回路１０の出力は、ドライブ回路１２に供給され、３つの電流増幅器１２ｂ〜１２ｄを選択的に動作させる。
【００３４】
次に、第２駆動部３について説明する。第２駆動部３は、出力端子ＣＤ１〜ＣＤ４の１つを選択的に接地電位ＶＳＳに切り替えるための回路で、前記分割タイミング信号ＤＩＶ１〜４に同期したタイミングによって切り替える構成としているが、前記選択回路１１の選択タイミングに同期した他の信号を用いて切り変える構成とすることもできる。尚、この第２の駆動部３は、後述するように、自己走査型の発光素子の駆動の際などには必要とされない場合が有るので、そのような場合には、駆動用ＩＣ１の構成から削除することもできる。
【００３５】
図６は、上記の駆動用ＩＣ１を備えて構成した光プリントヘッド２０の一例を示す要部平面図である。この光プリントヘッド２０は、絶縁性基板２１の上に複数、例えばＬ＝１９個の発光素子２２を一列に配列し、この発光素子２２の片側に隣接させて駆動用ＩＣ１を発光素子２２と１対１で対応させて一列に配列している。この例では、駆動用ＩＣ１を発光素子２２の片側に配列しているが、駆動用ＩＣ１を発光素子２２の両側に配列する場合は、発光素子２２と駆動用ＩＣ１を１対２の対応関係で配列すれば良い。発光素子２２と駆動用ＩＣ１間には、両者を接続するための接続手段２３が施される。接続手段２３としては、金線等のワイヤボンド線による直接接続構造、中継用のパターンを介在したワイヤボンド線による間接的接続構造を用いることができるが、高密度のフレキシブル配線を異方性導電接着剤を用いて接続する構造を用いることもできる。
【００３６】
基板２１の上には、信号用、電力供給用の複数本の配線パターン２４を発光素子２２の配列方向に沿って延びるように形成している。駆動用ＩＣ１と配線パターン２４の間には、前記接続手段２３と同様の接続手段２５を設けている。
【００３７】
発光素子２２は、その上面に複数（ｍ×ｎ＝３８４）個の発光部２６をその長手方向に沿って配列している。そして、この複数の発光部２６は、時分割駆動できるようにそれぞれが独立して形成されており、群単位に時分割駆動できるように、複数ｍの群に区分けしている。この例では、発光部２６の１，５，９番目を第１の群、２，６，１０番目を第２の群というように、発光部２６の配置順序を示す番号を４で割った場合の余りの数に基づいて４つの群に区分けした場合を例示している。
【００３８】
そして、発光素子２２は、第１の群に属する発光部２６に共通に接続した共通電極２７−１と、第２の群に属する発光部２６に共通に接続した共通電極２７−２、共通電極２７−３、並びに共通電極２７−４の４本の共通電極２７を設けるとともに、隣接する４つの発光部２６に接続したｎ（９６）個の個別電極２８を設けている。発光素子２２の上面に配置する全ての端子（これらの共通電極２７、個別電極２８）は前記発光部２６の列を境として駆動用ＩＣ１側に配置している。この様な端子配列とすることにより、発光素子２２の細幅化を図ることができる。前記個別電極２８は、それぞれ駆動用ＩＣ１の出力端子ＤＯ１〜ＤＯ９６に接続され、共通電極２７は、出力端子ＣＤ１、ＣＤ２、ＣＤ３、ＣＤ４に接続される。そして、共通電極２７を選択し、任意の個別電極ＤＯに通電させれば、発光部の４分の１ずつが時分割で発光する。
【００３９】
図６に示す例では、駆動用ＩＣの一方の側に出力端子ＤＯ１〜ＤＯ９６と、出力端子ＣＤ１〜ＣＤ４を配列し、駆動用ＩＣ１と発光素子２２間を直接ワイヤボンド線を用いて接続する例を示したが、本発明は、図７に示すように、駆動用ＩＣ１と発光素子２２間を中継用パターンＣＤ−ＤＯとワイヤボンド線を介して間接的に接続する場合にも適用することができる。
【００４０】
すなわち、本発明は、図７に示すように、駆動用ＩＣとして、その出力端子ＣＤ１〜ＣＤ４を出力端子ＤＯ１〜ＤＯ９６が配列された側と反対の側に配置して構成したものを用いる場合にも適用することができる。中継用のパターンＣＤ−ＤＯは、駆動用ＩＣ１の下を横断するように、基板２１の裏面や基板２１の中間層部分に配置したパターンとスルーホールを組み合わせて形成することができる。そして、この中継用パターンＣＤ−ＤＯの一端と駆動用ＩＣ１の出力端子ＣＤ１〜ＣＤ４にワイヤボンドが施され、この中継用パターンＣＤ−ＤＯの他端と発光素子２２の共通電極２７−１〜２７−４にワイヤボンドが施される。このようにすることによって、出力端子ＣＤ１〜ＣＤ４に接続した第２駆動部３と出力端子ＤＯ１〜ＤＯ９６に接続したドライブ回路１２を駆動用ＩＣ１の一方の側と他方の側に区分けして配置することができ、発熱量が大きな第２の駆動部３がドライブ回路１２に与える熱的な影響を最小限に抑制することができる。尚、中継用パターンＣＤ−ＤＯを経由した配線は、出力端子ＤＯ１〜ＤＯ９６と個別端子２８の間にも適用することができる。
【００４１】
尚、発光素子２２はＬ個（１９個）であるので、ヘッド２０全体の発光部２６の数は、Ｌ×ｍ×ｎ＝１９×４×９６＝７２９６個となる。図８の＃を付した番号がヘッド２０全体の発光部２６の通し番号である。
【００４２】
次に、上記駆動用ＩＣ１の動作を含めた上記光プリントヘッド２０の動作について、図１、図２に加えて、図８に示す光プリントヘッドの回路構成例、図５に示すタイミングチャートを参照して説明する。
【００４３】
尚、記憶回路１０に記憶すべき補正データは、発光素子２２の各発光部２６の光量を均一にするために、予め求めた光量補正データが用いられ、これらのデータは、既に記憶回路１０に記憶されているものとする。
【００４４】
まず初めにリセット信号ＲＥＳＥＴが供給され、これによって各部が初期状態に設定される。続いて、設定信号ＳＥＴがＬレベルからＨレベルに切り替えられる。その結果、記憶回路１０への書き込みが禁止された状態となる。
【００４５】
１９番目の駆動用ＩＣ１のデータ入力端子Ｓ１にデータ信号（７２９６個）が順次与えられ、これがクロック信号ＣＬＫ１に同期して順次各駆動用ＩＣ１のシフトレジスタ８に取り込まれる。
【００４６】
次に、制御信号ＬＯＡＤ１に基づき生成されたロード信号ＬＯＡＤｔが、所定時間Ｈレベルに保持され、各ＩＣ１のシフトレジスタ８に保持されたｎ×ｍ個のデータ信号の入力が行われる。この時、ロード信号ＬＯＡＤｔの立ち下がり時点でラッチ回路９が選択（ラッチ）されるので、シフトレジスタ８に取り込まれたｎ×ｍ個のデータ信号がラッチ回路９に入力されて記憶される。
【００４７】
一方、制御信号ＬＯＡＤ１がＬレベルからＨレベルに切り替わった直後に、分割タイミング信号ＤＩＶ１がＬレベルからＨレベルに切り替わり制御信号ＬＯＡＤ１が次にＬレベルからＨレベルに立ち上がるまで保持される。制御信号ＬＯＡＤ１が次にＨレベルに立ち上がると、分割タイミング信号ＤＩＶ２のみがＨレベルに切り替わり、同様に順次分割タイミング信号ＤＩＶ３、ＤＩＶ４のみがＨレベルに切り替わる。
【００４８】
この分割タイミング信号ＤＩＶ１〜４の切り替わりによって、選択回路１１がラッチ回路９や記憶回路１０から選択して出力するデータ信号の位置が順次切り替わる。例えば分割タイミング信号ＤＩＶ１によって、１番目、５番目、…７２９３番目のデータが選択され、分割タイミング信号ＤＩＶ２によって、２番目、６番目、…７２９４番目のデータが選択される。
【００４９】
分割タイミング信号ＤＩＶ１〜４が各々Ｈレベルに保持されている間に、発光の期間を示す内部ストローブ信号ＳＴＢがＨレベルに所定期間保持される。内部ストローブ信号ＳＴＢがＨレベルに保持されている間に前記データ（必要に応じて３ビットの補正データが付加される）がドライブ回路１２に与えられる。ドライブ回路１２は、データ信号やそれに付加された補正データに基づいて、４つの電流増幅器１２ａ〜１２ｄを選択的に作動させてその出力電流を出力端子ＤＯを介して発光素子２２の各個別電極２８に供給する。ここで、外部ストローブ信号（反転ＳＴＢ）としては、図５に示すように有効期間に一方のレベル（この例ではＬレベル）を保持するもののほかに、レベルがＬとＨに交互に短い期間に変化する１つ以上の交番制のパルス信号によって有効期間を示すものを用いることもできる。
【００５０】
全ての発光素子２２の個別電極２８にデータ信号や補正データに応じた電流が供給可能な状態となるが、４分の１の発光部２６のみが共通電極２７を介して接地されているので、この例では４個置きの発光部２６のみが選択的に発光する。
【００５１】
上記のような、４分の１ずつの切り替えによる時分割駆動によって１ライン分の選択的な発光を行い、これを順次繰り返すことによって、１画面分の露光を行うことができる。
【００５２】
上記のように、素子内時分割駆動に対応した発光素子２２を駆動するための各駆動用ＩＣ１が、群を単位とするタイミングに同期して動作する第２駆動部３を内蔵し、この駆動用ＩＣ１によって対応した発光素子２２の時分割駆動を行う構成としているので、負荷の分散を図ることができる。よって、時分割駆動を行うための第２駆動部３に加わる最大負荷は、対応する発光素子２２の１つの群に属する発光部２６の数に基づき決定できる。その結果、従来のダイナミック駆動方式のように時分割駆動用（共通電極選択用）の専用ＩＣを用いて時分割駆動を行う場合に比べて、時分割駆動用の回路に加わる負荷を大幅に低減することができる。そして、駆動用ＩＣ１の第２駆動部３は、小電流を制御することができる小型回路で構成することができ、駆動用ＩＣ１を従来のスタテック方式用のＩＣと同等の形状で構成して全体的な回路構成の小型化を達成することができる。
【００５３】
また、時分割駆動を行う構成でありながら、スタテック方式と同じようにデータを順次入力することができるので、従来のダイナミック駆動に必要とされたデータの並び替えのための回路が不要となる。また、時分割数を増加させても、その分割数よりも少数の制御信号用の信号線を利用して時分割用のタイミング信号（分割タイミング信号）を供給するようにしているので、ＩＣの端子数や組立て作業数の削減を図ることができる。
【００５４】
このように、データ記憶のタイミングを制御するための信号ＬＯＡＤｔに重畳して分割タイミング用の信号ＤＩＶ１〜４を供給することにより、ドライブ回路１２の動作時間制御用のストローブ信号（反転ＳＴＢ）を供給する信号線とは別の信号線を利用して時分割用のタイミング信号を供給することができ、ストローブ信号を利用した制御の簡素化を図ることができる。すなわち、ストローブ信号供給用の信号線をそれ専用に使用することによって、ストローブ信号の期間を調整して印字画面の濃度調整を行う場合のデータ処理を簡素化することができる。また、印字時間による階調制御を行うために、ストローブ信号の期間を変更したり、ストローブ信号として時間が異なる複数種類のパルスの組み合わせを用いる場合などにおいて、ストローブ信号の独自性を確保しておくことは有用である。
【００５５】
上記実施例は、ロード信号ＬＯＡＤｔに重畳して分割タイミング信号ＤＩＶ１〜４を供給することにより、外部ストローブ（反転ＳＴＢ）供給用信号線とは別の信号線を介して外部より分割タイミング信号ＤＩＶ１〜４を供給するようにしているが、他の実施例として、外部ストローブ（反転ＳＴＢ）供給用信号線及びロード信号ＬＯＡＤｔ供給用信号線とは別の信号線を介して分割タイミング信号ＤＩＶ１〜４を供給する構成とすることができる。
【００５６】
図９〜図１２は、他の実施例を示すための図面で、先の図２〜図５に対応した図面である。先の実施例と基本的に相違する点は、選択制御信号発生回路１４の出力切り替え用信号として専用の信号（制御信号ＤＩＶＳＥＬ： 前記制御信号ＬＯＡＤ１とほぼ同タイミング）を用いる構成とした点である。
【００５７】
この実施例に記載のように、分割タイミング信号ＤＩＶ１〜４を発生させるために専用の信号を用いることにより、この信号入力用の専用の端子や信号線数は増加するが、従前の制御信号（ストローブ信号：ドライブ回路１２の駆動時間調節用、ロード信号：記憶回路４の記憶タイミング用）を利用して分割タイミング信号ＤＩＶ１〜４を送る場合に比べて、これらの制御信号の受ける制約を低減若しくは撤廃することができるので、本来の基本的な制御をより確実に実行することができる。
【００５８】
尚、上記の各実施例において、駆動用ＩＣ１は、全ての補正用データを記憶し、それを選択して出力することができるので、補正用データを用いた時分割駆動を行う場合に、記憶した補正データに基づくデータ信号の補正を容易に行うことができる。
【００５９】
また、発光素子２２として、発光部を１列に配列したもののほかに、千鳥配置したものや、２列以上の複数列配置したものを用いることもできる。そして、発光素子２２の片側に駆動用ＩＣ１を配列する場合のほかに、発光素子３の両側に駆動用ＩＣ１を配置することもできる。
【００６０】
また、本発明は、上記のように１つの発光素子とその駆動用の１つ以上のＩＣの組合わせ構造を１つの単位とし、この構造単位を発光部の配列方向と同方向に複数配置した光プリントヘッドに好適であるが、これ以外にも適用可能であり、例えば、前記１つの構造単位を基本構造とする光プリントヘッドやそれに類する印字装置に適用することもできる。
【００６１】
また、上記駆動用ＩＣ１は、自己走査型の発光素子の駆動に利用することもできるので、以下、その実施形態について説明する。
【００６２】
駆動対象となる自己走査型の発光素子（以下、ＳＬＥＤという）は、特開平５−８４９７１号公報や、特開平１１−１９２７４４号公報等に開示されているように、発光サイリスタを多段接続し、これに多相クロック信号を与えることによって、発光サイリスタの点灯位置を順次転送することができる構成の素子であり、例えば図１３（Ａ）（Ｂ）に等価回路図を示すような構造のものを用いることができる。
【００６３】
ＳＬＥＤは、転送用クロック端子（Ｖφ１、Ｖφ２）の他に、スタートクロック端子ＶφＳ、データ（発光部クロック）端子ＶφＤ、バイアス電圧端子ＶＧを備えてこれらを上面に配置し、裏面にコモン電極を配置している。ＳＬＥＤは、通常１００個前後の発光サイリスタを一列に配置して構成されるが、発光サイリスタ数が多い場合は、図２０（Ｂ）に示すように、感光ドラム上の露光位置が最初と最後とでずれて隣接ＳＬＥＤ間で、段差状のズレが生じる。そこで、このような露光位置の段差状ズレを少なくするために、１つのスタートクロックＶφＳによって走査される発光サイリスタ数を削減することが望ましい。例えば、図１４に示すように、複数、例えば４つの発光サイリスタで構成したグループＧｒを１つのＳＬＥＤ内に複数、例えば９６グループ備えてＳＬＥＤを構成することにより、各グループＧｒに個別にデータＶφＤを与え、各グループに共通にその他の信号を与えての駆動を行なうことができる。この場合は、１つのＳＬＥＤに複数のデータ（発光部クロック）端子ＶφＤ（通常はグループ数と同数）を配置する必要が有る。尚、少数の発光サイリスタで１つのＳＬＥＤを構成し、図１４に括弧書きして示すように、上記各グループＧｒに相当する発光サイリスタを個別のＳＬＥＤ１〜９６で構成するとともに、これら複数のＳＬＥＤを回路パターン上に配列すること（ＳＬＥＤ集合体とすること）もできる。
【００６４】
上記のように１つのスタートクロックによって走査される複数（ｍ個）の発光サイリスタを１つにグループ化し、このグループを複数（ｎ個）備える複数グループ内蔵型のＳＬＥＤの駆動や、１つのスタートクロックによって走査される複数（ｍ個）の発光サイリスタで１つのＳＬＥＤを構成し、このＳＬＥＤを複数（ｎ個）配列したＳＬＥＤ集合体型の駆動のために、上記駆動用ＩＣ１を用いることができる。すなわち、駆動用ＩＣ１の第１駆動部２をＳＬＥＤへのデータＶφＤ供給に利用することができる。ここで、第２の駆動部３は不要であるので、駆動用ＩＣ１に設けないことが望ましいが、既存の駆動用ＩＣ１を利用する場合は、第２の駆動部３の出力は無効化して利用はしない。
【００６５】
図１５は、ＳＬＥＤの駆動用に用いる信号のタイミングチャートの一例を示している。また、図１６は発光素子２２として上記のような複数グループ内臓型のＳＬＥＤを用いたＬＥＤプリントヘッド２０の一例を示す要部平面図、図１７はその断面図である。
【００６６】
図１６，１７に示すように、ＳＬＥＤ２２を発光素子として用いたプリントヘッド２０は、基板２１上に駆動用ＩＣ１とそれによって駆動されるＳＬＥＤ２２を１対１の対応関係を保って基板２１の長手方向にそって各々一列に配列した構成としている。基板２１上には、駆動用ＩＣ１への配線パターン２４とＳＬＥＤ２２への配線パターン２９を基板２１の長手方向に沿って形成している。ＳＬＥＤ２２への配線パターン２９は、駆動用ＩＣ１の列とＳＬＥＤ２２の列の間に配置しており、このパターン２９によってＳＬＥＤに転送用クロック（Ｖφ１、Ｖφ２）、スタートクロックＶφＳ、バイアス電圧ＶＧ等の制御系信号の供給を行なう。また、駆動用ＩＣ１とそれによって駆動されるＳＬＥＤ２２との間の接続は、金線等のワイヤボンド線からなる接続手段による直接接続で行なっている。この直接接続は、駆動用ＩＣ１の出力端子ＤＯ１〜９６とＳＬＥＤ２２のデータ端子ＶφＤ１〜９６間に行われている。通常、駆動用ＩＣ１とＳＬＥＤ２２は１対複数の対応関係を保ち、その間にワイヤボンド線による直接接続が困難な距離を持つて配置されるが、上記のようにＳＬＥＤ２２内部に複数のグループを配置した上で両者を１対１の対応関係を保って配置しているので、両者間にワイヤーボンド線等による直接接続を施すことができる。このようにすることによって、駆動用ＩＣ１とＳＬＥＤ２２間の不要な配線パターンを排除することができ、プリントヘッド２０の細幅化に寄与することができる。特に、駆動用ＩＣ１とＳＬＥＤ２２を共通の基板２１に配置する場合に、基板２１の細幅化を図ることができる。
【００６７】
図１６，１７に示す実施例は、ＳＬＥＤ２２への信号の一部を駆動用ＩＣ１とＳＬＥＤ２２間に配置した配線パターン２９を介して供給する場合であったが、図１８，１９に示す実施例のように、ＳＬＥＤ２２への全ての信号を駆動用ＩＣ１を介して供給するようにすることもできる。
【００６８】
この実施例においては、駆動用ＩＣ１の各々の上面に、ＳＬＥＤ２２の転送用クロック端子（Ｖφ１、Ｖφ２）、スタートクロック端子ＶφＳ、データ（発光部クロック）端子ＶφＤ、バイアス電圧端子ＶＧ等の制御系端子に対応した出力端子を設けておく必要が有る。そして、これらの端子間を含めて駆動用ＩＣとＳＬＥＤ間の全ての端子間にワイヤボンド線等による直接接続を施す。このように駆動用ＩＣ１とそれに対応したＳＬＥＤ２２を共通の基板２１上に隣接して配置し、両者の間の配線をワイヤボンド線等で直接接続して行なうので、両者の間の不要な配線パターンを排除することができ、基板２１やヘッド２０の細幅化を図ることができる。
【００６９】
尚、駆動用ＩＣ１とＳＬＥＤ２２間の直接ワイヤボンド接続は、図１６〜１９に示すように駆動用ＩＣ１とＳＬＥＤ２２が１対１の関係を保って配列されている場合以外にも適用することができ、例えば図１４に括弧書して示すように、駆動用ＩＣの長さ範囲内にこのＩＣによって駆動される複数のＳＬＥＤを配置したＳＬＥＤ集合体構造においても適用することができる。
【００７０】
また、図１、図２、図４、図８、図９、図１１などに示す回路を用いて説明した実施例において、駆動用ＩＣをＳＬＥＤの駆動に用いる場合は、第１駆動部２に接続したｎ個の出力端子ＤＯ１〜ＤＯ９６の出力切替をＳＬＥＤの転送タイミングに同期して切り替える必要が有る。そこで、図２や図９に示す選択制御信号発生回路１４に与える信号に変更を加えることが必要である。ここで、選択制御信号発生回路１４に与える信号としては、本来なら、発光サイリスタの点灯時間を制御するために用いられる信号であるストローブ信号ＳＴＢ（データＶφＤ）に同期した信号を用いるのが好ましいが、発光サイリスタの点灯時間を制御する際の制約条件が増加するので、これ以外の信号を用いるのが好ましい。そこで、選択制御信号発生回路１４に与える信号としては、ＳＬＥＤの転送用多相クロックＶφ１、Ｖφ２の１つに基づいて作成した信号、好ましくは両者の合成波形に基づいて作成した信号Ｖφ１２に同期した信号（図３のＬＯＡＤ１，図１０のＤＩＶＳＥＬに相当する信号）を用いるのが好ましく、特に多相クロックＶφ１、Ｖφ２の合成波形Ｖφ１２に同期して作成するのが、発光サイリスタのシフトタイミングとのマッチングを容易に図ることができる点で好ましい。
【００７１】
発光素子２２として自己走査型のＬＥＤを用いるこの光プリントヘッド２０を駆動して１ラインの全点灯を行なった場合の感光ドラム上の光プロファイルは、図２０（Ａ）に示すとおりであり、図２０（Ｂ）に示す従来例と比べて、光学的な最大の段差を小さくすることができる。
【００７２】
また、上記実施例は、自己走査型発光素子の走査数を少なくすることができるので、従来の自己走査型発光素子のように、１００以上の発光サイリスタを備えてこれを順次走査する場合に比べて、１ライン当たりの走査時間を大幅に短縮することができ、スタティック駆動と同様な高速印字に対応することもできる。
【００７３】
また、図１〜１２に示す実施例と同様に、駆動用ＩＣがｍ×ｎ個のデータ信号に個々に対応して補正データを記憶し、ＳＬＥＤの発光部２６単位に個々に光量補正を行なうことができるので、製造時に発生する特性バラツキを補正によって抑制し、発光特性の均一化を図ることができる。
【００７４】
また、スタティック駆動に比べてワイヤボンド線等の接続手段の数を削減することができ、組立て作業性を高めることができるとともに、接続部分の信頼性を高めることもできる。
【００７５】
【発明の効果】
以上のように本発明によれば、時分割駆動に対応した発光素子を駆動するに適した汎用性のある駆動用ＩＣを提供することができる。また、時分割駆動を行うに際して、データ信号の入力順序に変更を加える必要がないので、駆動時の信号処理を簡素化することができる。また、分割タイミング用信号の供給を、供給データ記憶のタイミングを制御するための信号に重畳して行うことにより、あるいは、ドライブ回路の動作時間（点灯期間）制御用の信号（ストローブ信号）を供給する信号線とは別の信号線を利用して行うことにより、点灯期間の調節を行うための制御を他の影響を受けることなく行ってその動作の簡素化を図ることができる。そしてまた、発光素子とこのような駆動用ＩＣを用いることによって高解像度の光プリントヘッドを提供することができる。そしてまた、光プリントヘッドの小型化、細幅化を図ることができる。
【図面の簡単な説明】
【図１】本発明の一実施例に係る駆動用ＩＣの回路ブロック図である。
【図２】図１の要部を示す回路ブロック図である。
【図３】同実施例の要部の波形図である。
【図４】図２の要部を示す回路図である。
【図５】本発明の一実施例に係る光プリントヘッドの動作を示すタイミングチャートである。
【図６】本発明の一実施例に係る光プリントヘッドの要部平面図である。
【図７】本発明の別の実施例に係る光プリントヘッドの要部平面図である。
【図８】同実施例の光プリントヘッドの回路ブロック図である。
【図９】本発明の他の実施例に係る駆動用ＩＣの要部を示す回路ブロック図である。
【図１０】同実施例の要部の波形図である。
【図１１】図９の要部を示す回路図である。
【図１２】本発明の他の実施例に係る光プリントヘッドの動作を示すタイミングチャートである。
【図１３】（Ａ）（Ｂ）は自己走査型発光素子（ＳＬＥＤ）の等価回路図である。
【図１４】本発明の他の実施例に係る光プリントヘッドの要部ブロック図である
【図１５】自己走査型発光素子（ＳＬＥＤ）の駆動波形例を示す波形図である。
【図１６】本発明の別の実施例に係る光プリントヘッドの要部平面図である。
【図１７】図１６に示す光プリントヘッドの断面図である。
【図１８】本発明の別の実施例に係る光プリントヘッドの要部平面図である。
【図１９】図１８に示す光プリントヘッドの断面図である。
【図２０】光プリントヘッドの感光ドラムにおける光プロファイルを示す図で、（Ａ）は本発明実施例、（Ｂ）は従来例の光プロファイルを示す図である。
【符号の説明】
１ 駆動用ＩＣ
２ 第１駆動部
３ 第２駆動部
４ データ信号記憶回路
５ 駆動回路
１１ 選択回路

Claims (14)

1. 順次送られてくる複数個のデータ信号を記憶するデータ信号記憶回路と、このデータ信号記憶回路に記憶しているデータ信号を複数回に分割して取り出すデータ選択回路と、このデータ選択回路によって取り出されたデータ信号に基づいて所定数の出力端子に駆動信号を出力するドライブ回路を備え、前記データ選択回路は、前記ドライブ回路の動作時間制御用の信号を供給する信号線とは別の、かつ前記分割数よりも少ない数の信号線を介して外部より供給されるタイミング信号に基づいて前記データ信号の分割を行う構成としたことを特徴とする駆動用ＩＣ。
2. 順次送られてくる複数個のデータ信号を記憶するデータ信号記憶回路と、このデータ信号記憶回路に記憶しているデータ信号を複数回に分割して取り出すデータ選択回路と、このデータ選択回路によって取り出されたデータ信号に基づいて所定数の出力端子に駆動信号を出力するドライブ回路を備え、前記データ選択回路は、前記データ信号記憶回路の記憶タイミングを示すタイミング信号に重畳して外部より供給されるタイミング信号に基づいて前記データ信号の分割を行う構成としたことを特徴とする駆動用ＩＣ。
3. 素子駆動用のｎ個の出力端子と、該各出力端子と接続した第１駆動部と、ｍ個の群選択用端子と、該各群選択用端子と接続した第２駆動部を備え、前記第１駆動部は、順次送られてくる少なくともｎ×ｍ個のデータ信号を記憶するデータ信号記憶回路と、該データ信号記憶回路に記憶しているデータ信号を複数回に分割して取り出すデータ選択回路と、この取り出されたデータ信号に基づき前記各駆動用出力端子に駆動信号を出力するドライブ回路を備え、前記データ選択回路は、前記データ信号記憶回路の記憶タイミングを示すタイミング信号に重畳して外部より供給される分割タイミング信号に基づいて前記データ信号の分割を行う構成とし、前記第２駆動部は、前記ｍ個の群選択用端子を前記分割タイミング信号に基づいて切り替える構成としたことを特徴とする駆動用ＩＣ。
4. 前記タイミング信号に重畳して外部より供給される分割タイミング信号と記憶タイミングを示す信号とを分離する回路を備えることを特徴とする請求項２あるいは請求項３記載の駆動用ＩＣ。
5. 前記複数のデータ信号に個々に対応して補正を行なうための補正データを記憶する補正データ記憶回路を備えることを特徴とする請求項１ないし請求項３のいずれかに記載の駆動用ＩＣ。
6. 前記駆動用ＩＣは、複数の発光部で構成される群を複数備える発光素子を群単位で時分割駆動するための駆動用ＩＣであることを特徴とする請求項１ないし請求項３のいずれかに記載された駆動用ＩＣ。
7. 前記駆動用ＩＣは、自己走査型の発光素子を駆動するための駆動用ＩＣであるとともに、前記複数のデータ信号に個々に対応して補正を行なうための補正データを記憶する補正データ記憶回路を備えることを特徴とする請求項１、請求項２、請求項４のいずれかに記載された駆動用ＩＣ。
8. 請求項１ないし請求項７のいずれかに記載された駆動用ＩＣを備えることを特徴とする光プリントヘッド。
9. 基板上に一列に配列した自己走査型の発光素子と、前記基板上に一列に配列した前記発光素子駆動用のＩＣと、前記発光素子と前記駆動用ＩＣ間の配線手段を備え、前記配線手段は、前記発光素子と前記駆動用ＩＣ間を直接接続する接続手段を備えた光プリントヘッドにおいて、前記駆動用のＩＣとして、請求項１あるいは請求項２に記載された駆動用ＩＣを備えることを特徴とする光プリントヘッド。
10. 前記自己走査型の発光素子は、複数の発光サイリスタからなるグループを複数備えた構成であるとともに、前記駆動用ＩＣと１対１の対応関係をもって配列されていることを特徴とする請求項９に記載された光プリントヘッド。
11. 前記駆動用ＩＣは複数の前記発光素子を駆動するとともに、この駆動用ＩＣによって駆動される複数の発光素子を前記駆動用ＩＣの長さ範囲内に配列したことを特徴とする請求項９に記載された光プリントヘッド。
12. 前記自己走査型の発光素子へ供給する全ての信号を、前記駆動用ＩＣに形成した端子とこの端子に接続したワイヤボンド線等の接続手段を介して供給することを特徴とする請求項９に記載された光プリントヘッド。
13. 前記自己走査型の発光素子へ供給する信号の一部を、前記基板上の前記駆動用ＩＣと前記発光素子の間に位置する配線パターンとこのパターンに接続したワイヤボンド線を介して供給することを特徴とする請求項９に記載された光プリントヘッド。
14. 時分割駆動される複数の発光部を上面に配列した複数の発光素子と、この発光素子を駆動するための複数の駆動用ＩＣと、基板とを備え、前記発光素子の列と駆動用ＩＣの列とを前記基板の長手方向に配列した光プリントヘッドにおいて、駆動用ＩＣとして請求項１あるいは請求項２に記載された駆動用ＩＣを用いるとともに、前記発光素子は上面に配置する全ての端子を前記発光部列を境として駆動用ＩＣ側に配置し、前記基板は前記発光素子の列と前記駆動用ＩＣの列の間に接続端子用のパターンを配置し、前記発光素子と前記駆動用ＩＣの上面に設けた端子間の接続をワイヤボンド線などの接続手段で直接行なうとともに、前記発光素子と前記基板の上面に設けた端子間の接続をワイヤボンド線などの接続手段で直接行なったことを特徴とする光プリントヘッド。

Images