JP3600086B6

JP3600086B6 - 駆動用ｉｃ、発光素子及び光プリントヘッド

Info

Publication number: JP3600086B6
Application number: JP1999300768A
Authority: JP
Inventors: 充弘尾前
Original assignee: Tottori Sanyo Electric Co Ltd; Sanyo Electric Co Ltd
Current assignee: Sanyo Electric Co Ltd
Filing date: 1999-10-22
Publication date: 2008-09-10
Anticipated expiration: 2019-10-22

Description

【０００１】
【発明の属する技術分野】
本発明は、プリンタ等の記録ヘッドに用いられる光プリントヘッドに係わり、特に、素子内で時分割駆動を行うことができるように構成された発光素子を駆動するための新規な駆動用ＩＣとそれを用いた光プリントヘッドに関する。
【０００２】
【従来の技術】
従来の光プリントヘッドにおいて用いられる発光素子（アレイ）は、実公平６−４８８８７号公報に示すように、複数の発光部に１対１で対応させて個別電極を素子表面側に設け、各発光部に共通の電極を素子裏側に設けて構成しているので、１つの素子内で時分割駆動することができなかった。時分割駆動することができないので、個別電極を発光部と同数設ける必要があり、発光部の高密度化が進むと、それに対応して個別電極も高密度配置になる結果、駆動用ＩＣとの接続が困難になるという問題があった。
【０００３】
このような問題を解決するため、特開平６−１６３９８０号公報において、素子内での時分割駆動が可能な発光素子が提案されている。すなわち、発光素子上の複数の発光部を複数ｍの群に分け、群毎の発光部に接続するようにｍ本の共通電極を設け、異なる群に属するｍ個の発光部に接続した個別電極をｎ個設けることによってｍ×ｎ個の発光部を備える発光素子が提案されている。この発光素子によれば、ｍ本の共通電極を時分割的に選択することによって個別電極の数を従来の１／ｍに削減することができるので、駆動用ＩＣとの接続を容易にすることができる。
【０００４】
このような発光素子を従来と同様の駆動用ＩＣを用いて時分割駆動することも可能であるが、この場合、共通電極を時分割的に選択するための駆動回路を別途必要とするので、時分割駆動に適した汎用性のある駆動用ＩＣの開発が望まれている。
【０００５】
そこで本願出願人は、上記の点を考慮し、共通電極を時分割的に選択するための駆動回路を内蔵した駆動用ＩＣについて、特開平１０−２２６１０２号公報にて提案しているが、この公報に示された構成は、群選択用の複数の端子を集合させた端子部をＩＣの中央部に配置しているので、以下の課題が有った。
【０００６】
【発明が解決しようとする課題】
すなわち、１つの群選択用端子には、複数（ｎ＝９６）の発光素子が接続されているが、これらを同時に点灯させた場合と１つのみを点灯させた場合とで発光部の輝度に相違が生じるという第１の問題、１つの群選択用端子に接続された同一の群に属する発光部を同時に点灯させた際に発光部の位置に応じて輝度に相違が生じるという第２の問題が有ることが分かった。その第１の問題は、群選択用端子周辺に存在する内部抵抗に起因する電圧降下量が発光部の点灯数によって変動し、それによって発光部の駆動電圧が変動することが要因であると分かった。また、第２の問題は、群選択用端子と発光部の間の配線抵抗が発光部の位置に応じて相違することが要因であると分かった。
【０００７】
そこで本発明は上記の点を考慮し、同一の群に属する発光部の間に生じる輝度差を少なくして、印字ムラを抑制することができる光プリントヘッドを提供することを主な課題とする。また、このような光プリントヘッドに好適な駆動用ＩＣを提供することを課題の１つとする。
【０００８】
【課題を解決するための手段】
本発明の駆動用ＩＣは請求項１に記載のように、素子駆動用の複数の出力端子と、該各出力端子と接続した第１駆動部と、複数（ｍ）の群を選択するための複数（ｍ）の群選択用端子と、該各群選択用端子と接続した第２駆動部とを備えた駆動用ＩＣにおいて、前記複数（ｍ）の群選択用端子で構成した端子部を複数組設け、前記第２駆動部を構成する回路と前記端子部を複数箇所に分散して配置したことを特徴とする。
【０００９】
本発明の駆動用ＩＣは請求項２に記載のように、請求項１記載の駆動用ＩＣにおいて、前記出力端子と前記群選択用端子を駆動用ＩＣの同一の辺に配置するとともに、群選択用端子の端子部を分散して配置したことを特徴とする。
【００１０】
本発明の駆動用ＩＣは請求項３に記載のように、前記第２の駆動部を構成する回路の間に前記第1の駆動部を構成する回路を配置したことを特徴とする。
【００１１】
本発明の発光素子は請求項４に記載のように、素子駆動用の複数の出力端子と、該各出力端子と接続した第１駆動部と、複数（ｍ）の群を選択するための複数（ｍ）の群選択用端子と、該各群選択用端子と接続した第２駆動部とを備え、前記複数（ｍ）の群を選択するための端子で構成した端子部を複数組設けた駆動用ＩＣと1対１の対応関係を持って配置される発光素子であって、前記駆動用ＩＣの前記群選択用端子とワイヤボンド接続される複数（ｍ）のパッド電極からなるパッド電極部を複数組設け、これらのパッド電極部を前記群選択用の端子部と対応して分散して配置したことを特徴とする。
【００１２】
本発明の光プリントヘッドは請求項５に記載のように、素子駆動用の複数の出力端子と、該各出力端子と接続した第１駆動部と、複数（ｍ）の群を選択するための複数の群選択用端子と、該各群選択用端子と接続した第２駆動部とを備えた駆動用ＩＣと、この駆動用ＩＣと1対１の対応関係を持って配置される発光素子を備えた光プリントヘッドであって、前記駆動用ＩＣは、前記複数（ｍ）の群選択用端子で構成した端子部を複数組設け、前記発光素子は、前記駆動用ＩＣの前記複数組の端子部と対応する複数組のパッド電極部を設け、前記端子部と前記パッド電極部の対応する端子と電極間をワイヤボンド接続したことを特徴とする。
【００１４】
【発明の実施の形態】
以下本発明の実施形態を図面を参照して説明する。図１は、駆動用ＩＣの回路ブロック図を示し、図２は、図１に示す回路ブロック図のうち、複数ある出力端子ＤＯ１〜ＤＯ９６の１つの出力端子ＤＯ１に関係する部分を中心に抽出した要部回路ブロック図である。まず、これらの図を中心に説明する。
【００１５】
駆動用ＩＣ１は、図１に示すように、素子駆動用（後述する個別電極２８用）の複数個（ｎ）の出力端子ＤＯで構成された個別端子部と、各出力端子ＤＯと接続され、これらに対して駆動信号としての所定の電流出力を与える第１駆動部２と、複数の群（ｍ）を選択するための複数（ｍ）の群選択用端子ＣＤを１組とした端子部３１を複数（ｇ）組備える共通端子部と、各出力端子ＣＤと接続され、これらを選択的に所定の電源電位、例えば接地電位ＶＳＳに切り替える第２駆動部３を備えている。以下、ｎ＝９６，ｍ＝４、ｇ＝３の場合を例にとって説明するが、本発明はこれに限定されるものではない。
【００１６】
第１駆動部２は、複数（ｒ）のデータ入力端子ＳＩ１〜ＳＩ４を介して順次与えられるシリアル入力データ信号を一時的に記憶するデータ信号記憶回路４と、このデータ信号記憶回路４から出力されたデータ信号に基づき上記各出力端子ＤＯ１〜ＤＯ９６に駆動信号を出力する駆動回路５と、この駆動回路５に定電流を供給する電流供給回路６と、この第１駆動部２並びに第２駆動部３の各部に所定のタイミング信号を供給するタイミング制御回路７とを備えている。
【００１７】
データ信号記憶回路４は、データ入力端子ＳＩ１〜ＳＩ４からシリアルに入力されるデータ信号をクロック信号ＣＬＫ１に同期して取り込み、データ出力端子ＳＯ１〜ＳＯ４からシリアル出力するｎ×ｍ（３８４）ビット構成の多入力シフトレジスタ８と、このシフトレジスタ８に取り込まれたデータ信号を、ロード信号ＬＯＡＤ１に基づいてｎ×ｍ（３８４）ビット単位に並列に取り込むｎ×ｍ（３８４）ビット構成のラッチ回路９とを備えている。シフトレジスタ８から並列に出力されるｎ×ｍ（３８４）個のデータ信号はラッチ回路９を介さないで記憶回路１０に供給することもできるようにしている。
【００１８】
尚、データ信号を複数ビットで構成する場合などにおいては、それに応じてシフトレジスタ８やラッチ回路９等の構成を変更することもでき、例えば、シフトレジスタ８をアドレス指定方式のメモリで構成することもできる。
【００１９】
駆動回路５は、ラッチ回路９が出力するｎ×ｍ（３８４）個のデータ信号から、ｎ個単位にデータ信号を順次選択して出力する第１の選択回路１１Ａと、この第１の選択回路１１Ａの出力に基づいて前記出力端子ＤＯ１〜ＤＯ９６を介して一定の電流を出力するｎ（９６）ビット構成の第１のドライブ回路１２Ａを基本的な構成として備えている。駆動回路５は、この基本構成に加えて、必要に応じて、データ補正に対応するための補正データをｎ×ｍ（３８４）個記憶するための補正データ記憶回路１０と、この補正データ記憶回路１０から出力されるｎ×ｍ（３８４）個の補正データ信号から、ｎ個単位に補正データ信号を順次選択して出力する補正データ用の第２の選択回路１１Ｂと、この補正データ用の選択回路１１Ｂの出力に基づいて増加減した電流値の出力を前記出力端子ＤＯ１〜ＤＯ９６を介して駆動信号として出力するｎ（９６）ビット構成の補正用の第２のドライブ回路１２Ｂを備えることができる。
【００２０】
記憶回路１０は、複数（Ｓ）ビット（例えば３ビット構成）で構成される補正データを、データ信号に対応してｎ×ｍ（３８４）個記憶することができるように、例えばＳ×ｎ×ｍビット構成のラッチ回路で構成することができる。そして、各補正データ記憶回路１０に対する補正データの書き込みは、シフトレジスタ８から並列に供給されるｎ×ｍ個単位の信号に基づいて行われるようになっている。
【００２１】
補正データ記憶回路１０の書き込みは、前もって行うことができる。すなわち、記憶回路１０のみを書き込み状態としてシフトレジスタ８を介して補正データの各ビットを記憶する作業を複数（Ｓ＝３）回繰り返すことによって行うことができる。
【００２２】
ドライブ回路１２は、図２に示すように、１つの出力端子ＤＯに対してそれぞれ電流出力が異なる４つの電流増幅器１２ａ〜１２ｄを１組として、それを出力端子ＤＯと同数備えて構成されている。電流供給回路６から電流が供給される４つの電流増幅器１２ａ〜１２ｄは、個々にその作動状態を制御することによって、合計出力電流を４ｍＡをベースとして３〜５ｍＡ程度の範囲で変更できるようにしている。
【００２３】
選択回路１１は、時分割駆動を行うために前記ラッチ回路９や補正データ記憶回路１０に記憶されたｎ×ｍ個分のデータや補正データを、ｎ個単位に選択してｍ回取り出すための回路で、複数の論理ゲート回路によって構成されている。この選択回路１１は、タイミング制御回路７の一部を構成する分割タイミング信号発生回路１４によってゲートの開閉が制御される。
【００２４】
この分割タイミング信号発生回路１４は、時分割のタイミング（前記選択回路の選択タイミング）を規定するように外部から供給される制御信号の１つである外部信号ＤＩＶＳＥＬ１，２に基づいて、分割タイミング信号（ＤＩＶ１〜４）を生成するための回路で、論理ゲート回路を組み合わせて構成することができる。このように、分割タイミング発生回路１４は、少数の外部信号ＤＩＶＳＥＬ１，２に基づいて４つの分割タイミング信号（ＤＩＶ１〜４）を生成するので、外部と接続する制御信号の端子の数を削減してＩＣの小型化を図ることができるとともに、ワイヤボンド配線などの外部配線数を削減することができる。
【００２５】
次に、図２を参照して１つの出力端子ＤＯ１を中心にデータの流れについて説明する。ラッチ回路９に記憶された１つのＩＣ分のデータ（３８４個のオン／オフデータ）は、分割タイミング信号ＤＩＶ１〜４が順次Ｈレベルに切り替わることによって、その分割タイミング信号ＤＩＶ１〜４と接続されたアンドゲート回路のみが開く結果、その間に選択的に出力される。図２に示す例では、１つのＩＣ内部の１から４番目のデータが順次ドライブ回路１２の駆動に用いられる。また、補正データ記憶回路１０に記憶された３ビット構成の補正データも同様に、分割タイミング信号ＤＩＶ１〜４が順次Ｈレベルに切り替わることによって３個一組のアンドゲート回路が開く結果、その間に選択的に出力される。補正データ記憶回路１０の出力は、ドライブ回路１２に供給され、３つの電流増幅器１２ｂ〜１２ｄを選択的に動作させる。
【００２６】
次に、第２駆動部３について説明する。第２駆動部３は、端子部３１を構成する１組の出力端子ＣＤ１〜ＣＤ４の内の１つを選択的に所定電位、この例では接地電位ＶＳＳに切り替えるための回路で、前記分割タイミング信号ＤＩＶ１〜４に同期したタイミングをコモンドライブ回路３２に与えることによって、出力端子ＣＤ１〜ＣＤ４の出力状態を切り替える構成としている。各コモンドライブ回路３２は、端子部３１と１対１の対応関係で設けられており、各端子部３１の同一の出力端子ＣＤを同時に選択する構成としている。尚、各コモンドライブ回路３２は分割タイミング信号ＤＩＶ１〜４以外にも、前記選択回路１１の選択タイミングに同期した他の信号を用いて出力端子ＣＤ１〜ＣＤ４を切り変える構成とすることもできる。
【００２７】
図３は、上記の駆動用ＩＣ１を備えて構成した光プリントヘッド２０の一例を示す要部平面図である。この光プリントヘッド２０は、絶縁性の長尺基板２１の上に複数、例えばＬ＝２０個の発光素子２２を一列に配列し、この発光素子２２の片側に隣接させて駆動用ＩＣ１を発光素子２２と１対１で対応させて一列に配列している。この例では、駆動用ＩＣ１を発光素子２２の片側に配列しているが、駆動用ＩＣ１を発光素子２２の両側に配列する場合は、発光素子２２と駆動用ＩＣ１を１対２の対応関係で配列すれば良い。発光素子２２と駆動用ＩＣ１間には、両者を接続するための配線２３が施される。配線２３としては、金線等のワイヤボンド線による直接接続構造、中継用のパターンを介在したワイヤボンド線による間接的接続構造を用いることができるが、高密度のフレキシブル配線を異方性導電接着剤を用いて接続する構造を用いることもできる。
【００２８】
基板２１の上には、信号用、電力供給用の複数本の配線パターン２４を発光素子２２の配列方向に沿って延びるように形成している。駆動用ＩＣ１と配線パターン２４の間には、前記配線２３と同様の配線２５を設けている。
【００２９】
発光素子２２は、その上面に複数（ｍ×ｎ＝３８４）個の発光部２６をその長手方向に沿って一列に例えば１２００ＤＰＩ（Ｄｏｔ／Ｉｎｃｈ）の密度（解像度）で配列している。そして、この複数の発光部２６は、時分割駆動できるようにそれぞれが独立して形成されており、群単位に時分割駆動できるように、複数ｍの群に区分けしている。この例では、発光部２６の１，５，９番目を第１の群、２，６，１０番目を第２の群というように、発光部２６の配置順序を示す番号を４で割った場合の余りの数に基づいて４つの群に区分けした場合を例示している。
【００３０】
そして、発光素子２２は、第１の群に属する発光部２６に共通に接続した共通電極２７−１と、第２の群に属する発光部２６に共通に接続した共通電極２７−２、共通電極２７−３、並びに共通電極２７−４の４本（Ｍ＝４）の共通電極２７を発光素子の長手方向に沿って設けるとともに、異なる群に属する発光部２６、この例では隣接する４つの発光部２６に接続した９６個（Ｎ＝９６）の個別電極２８を同方向に配列して設けている。
【００３１】
駆動用ＩＣ１は、図３に示すように、発光素子２２と対向する辺に複数の出力端子ＤＯと、複数の出力端子ＣＤを配置している。出力端子ＣＤは、出力端子ＣＤ１〜ＣＤ４を１組とする端子部３１を両端と中央部の３個所に分散して配置している。出力端子ＤＯは、端子部３１の間に出力端子ＤＯを半数ずつに区分けして配置している。各端子部３１は、その出力端子ＣＤ１〜ＣＤ４を、発光素子２２の共通電極２７−１〜２７−４にワイヤボンド線を用いて接続している。
【００３２】
このように、駆動用ＩＣ１の出力端子ＣＤ１〜ＣＤ４と発光素子２２の共通電極２７−１〜２７−４間の接続を複数（ｇ）個所、この例では３個所で行なうので、共通電極を介して駆動用ＩＣ１に流れる電流を分散、この例では３個所に分散することができる。このように電流を分散してその電流値を約１／３に低減するため、駆動用ＩＣの内部抵抗、特にコモンドライブ回路３２の内部抵抗に起因する電圧降下量の削減を図ることができ、発光部に加わる電圧が発光数の変動とともに変動する率を抑制して発光量の変動を抑制することができる。また、発光素子２２内部の共通電極２７の配線距離を短縮して配線抵抗を低減することにより、共通電極２７へのワイヤボンド点からの距離に応じた光量低下を抑制することができる。よって、光量変動を抑制した光プリントヘッドを提供することができる。
【００３３】
この実施形態に係る光プリントヘッドの回路構成例は、図４に示す通りであるが、これ以外の回路構成とすることもできる。
【００３４】
次に、上記した基本実施形態に若干の変更を加えた場合の実施形態を、図５〜図８を参照して説明する。図５〜図７は、図３に示す基本実施形態との相違点を説明するために必要な要部（駆動用ＩＣ１と発光素子２２）の平面図である。
【００３５】
まず図５は、図３に示す実施形態と発光素子２２の構造が一部相違する点を除いて実質的に同一の実施形態を示している。この図に示すように、発光素子２２として、共通電極２７（図示せず）へのワイヤボンド用パッド電極２７ＷＢと個別電極２８を一列に配列したものを用いている。ここで、共通電極は、発光素子２２の表面にパッド電極２７ＷＢと離間して配置しても良いし、多層配線化することによって素子内部に配置しても良い。そして、４つの共通電極に各々接続した４つのパッド電極２７ＷＢを１組としてパッド電極部を構成し、このパッド電極部を駆動用ＩＣ１の端子部３１と対向して配置している。このように、パッド電極２７ＷＢを駆動用ＩＣ１の出力端子ＣＤ１〜ＣＤ４と１対１に対応させて配置しているので、個別電極２８へのワイヤボンド作業と共通電極へのワイヤボンド作業を同じ装置を用いて同時作業で行なうことができ、組立て作業性を高めることができる。
【００３６】
尚、図３には示していなかったが、駆動用ＩＣのコモンドライブ回路３２は、図５に示すように、端子部３１の配列に対応して駆動用ＩＣの両端と中央部に分散して配置している。また、駆動用ＩＣ１のドライブ回路１２は、コモンドライブ回路３２の間に分散して配置している。このように、駆動用ＩＣ１の主たる発熱源となるコモンドライブ回路３２を分散して配置しているので、その発熱がドライブ回路１２に与える影響を低減することができる。ドライブ回路１２が受ける影響としては、熱ムラによる動作バラツキ（駆動電流のバラツキ）や、熱膨張によって基板２１と駆動用ＩＣ間に発生する応力による動作バラツキ（駆動電流のバラツキ）などあり、これらが上記構成によって抑制される。
【００３７】
駆動用ＩＣ１は、図５に示す構成以外にも図６に示すように、端子部３１とコモンドライブ回路３２をＩＣの両端に配置する構成とすることもできる。この場合、ＩＣの端子部３２の配列変更に対応して発光素子２２のパッド電極２７ＷＢの配置も変更している。このようにすることによって、図５に示す実施形態と同様の効果を得ることができる。
【００３８】
図７は、端子部３１のみを分散した実施形態を示している。この実施形態に係る駆動用ＩＣ１のブロック図は図８に示す通りである。これらの図に示すように、この実施形態は、コモンドライブ回路３２を複数の端子部３１に共通に接続した例を示している。ここで、駆動用ＩＣ１は、コモンドライブ回路３２を駆動用ＩＣ１の長手方向の中央部に配置しているので、駆動用ＩＣ１の一方の端に配置する場合に比べて、内部配線長を半分程度に短縮することができ、内部配線抵抗に起因する光量バラツキを低減することができる。
【００３９】
尚、発光素子２２はＬ個（２０個）であるので、ヘッド２０全体の発光部２６の数は、Ｌ×Ｍ×Ｎ＝２０×４×９６＝７６８０個となる。
【００４０】
次に、上記駆動用ＩＣ１の動作を含めた上記光プリントヘッド２０の動作について、以下簡単に説明する。尚、記憶回路１０に記憶すべき補正データは、発光素子２２の各発光部２６の光量を均一にするために、各発光部２６に対応して予め求めた光量補正データが用いられ、これらのデータは、既に記憶回路１０に記憶されているものとする。
【００４１】
２０番目の駆動用ＩＣ１のデータ入力端子ＳＩ１〜ＳＩ４にデータ信号（７６８０個）がｒ個単位に順次与えられ、これがクロック信号ＣＬＫ１に同期して順次各駆動用ＩＣ１の多入力シフトレジスタ８に取り込まれる。ここで、各データ入力端子ＳＩ１〜ＳＩ４に与えられるデータ信号は、入力端子ＳＩ１に１，５，９番目のデータ、入力端子ＳＩ２に２，６，１０番目のデータというように、予め発光素子の４つの群に対応した形態に振り分けられて入力される。１つの駆動用ＩＣ１のシフトレジスタ８への入力が終わると、その出力端子ＳＯ１〜４を介して、隣に位置する駆動用ＩＣ１のシフトレジスタ８にデータ信号が与えられる。このように、データ信号を多入力するので、１入力の場合に比べてデータ入力の時間を大幅に短縮することができる。
【００４２】
１ライン分のデータ入力が終了すると、ロード信号ＬＯＡＤ１が、所定時間Ｈレベルに保持され、各ＩＣ１のシフトレジスタ８に保持されたｎ×ｍ個のデータ信号の取り込みが行われる。この時、ロード信号ＬＯＡＤ１の立ち下がり時点でラッチ回路９が選択（ラッチ）されるので、シフトレジスタ８に取り込まれたｎ×ｍ個のデータ信号がラッチ回路９に一斉に入力されて記憶される。
【００４３】
ロード信号ＬＯＡＤ１がＨレベルからＬレベルに切り替わった直後に、外部信号ＤＩＶＳＥＬ１，２が共にＬレベルに保持され、分割タイミング発生回路１４が出力する分割タイミング信号のＤＩＶ１のみがＬレベルからＨレベルに切り替わる。その直後に発光のタイミングを示す外部ストローブ信号（反転ＳＴＢ）がＨレベルから所定期間Ｌレベルに保持され、その関に発光素子の選択的な発光が行われる。
【００４４】
外部信号ＤＩＶＳＥＬ１，２の組み合わせを変更することにより、分割タイミング信号のＤＩＶ２のみをＨレベルに切り替えることができ、同様に順次ＤＩＶ３、ＤＩＶ４のみをＨレベルに切り替えることができる。
【００４５】
この分割タイミングＤＩＶ１〜４の切り替わりによって、選択回路１１がラッチ回路９や記憶回路１０から選択して出力するデータ信号の位置が順次切り替わる。例えば分割タイミングＤＩＶ１によって、１番目、５番目、…７６７７番目のデータが選択され、分割タイミングＤＩＶ２によって、２番目、６番目、…７６７８番目のデータが選択される。
【００４６】
これらのデータ（必要に応じて３ビットの補正データが付加される）がドライブ回路１２に与えられる。ドライブ回路１２は、データ信号やそれに付加された補正データに基づいて、４つの電流増幅器１２ａ〜１２ｄを選択的に作動させてその出力電流を出力端子ＤＯを介して発光素子２２の各個別電極２８に供給する。
【００４７】
全ての発光素子２２の個別電極２８にデータ信号や補正データに応じた電流が供給可能な状態となるが、４分の１の発光部２６のみが共通電極２７を介して接地されているので、この例では４個置きの発光部２６のみがストローブ信号（反転ＳＴＢ）のＬレベル期間に選択的に発光する。ここで、第２の駆動部３が、図１に示すように、複数の端子部３１に対応してコモンドライブ回路３２を備えることにより、コモンドライブ回路３２に流れる電流値を低減し、内部抵抗に起因する不必要な電圧降下を低減するすることができる。また、第２駆動部３が、複数組の端子部３１を備え、それを分散して配置しているので、ＩＣ内部の配線抵抗を低減することができる。同様に、発光素子２２もパッド電極部を複数箇所に分散して配置しているので、発光素子内部の配線経路及び抵抗を低減することができる。
【００４８】
上記のような、４分の１ずつの切り替えによる時分割駆動によって１ライン分の選択的な発光を行い、これを順次繰り返すことによって、１画面分の露光を行うことができる。
【００４９】
上記のように、素子内時分割駆動に対応した発光素子２２を駆動するための各駆動用ＩＣ１が、群を単位とするタイミングに同期して動作する第２駆動部３を内蔵し、この駆動用ＩＣ１によって対応した発光素子２２の時分割駆動を行う構成としているので、負荷の分散を図ることができる。よって、時分割駆動を行うための第２駆動部３に加わる最大負荷は、対応する発光素子２２の１つの群に属する発光部２６の数に基づき決定できる。その結果、従来のダイナミック駆動方式のように時分割駆動用（共通電極選択用）の専用ＩＣを用いて全ての発光素子を対象とした時分割駆動を行う場合に比べて、時分割駆動用の回路に加わる負荷を大幅に低減することができる。
【００５０】
そして、駆動用ＩＣ１の第２駆動部３は、小電流を制御することができる小型回路で構成することができ、駆動用ＩＣ１を従来のスタテック方式用のＩＣと同等の形状で構成することができるので、全体的な回路構成の小型化を達成することができる。
【００５１】
また、時分割駆動を行う構成でありながら、１ライン分のデータ信号を一度の処理作業で入力することができるので、従来の回路で行なっていたような分割数と同じ回数にわたって繰り返しデータ信号を入力する処理が不要となる。特に、群の数（ｍ）とデータ入力端子数（ｒ）を同じに設定しているので、群単位に予めデータを振り分けてデータ入力を行なうことができ、データ入力処理等を容易に実行することができる。また、時分割数を増加させても、その分割数よりも少数の制御信号の供給線を利用して時分割用のタイミング（分割タイミング信号）を発生させるようにしているので、ＩＣの端子数や組立て作業数の削減を図ることができる。
【００５２】
【発明の効果】
以上のように本発明によれば、発光部の間に生じる輝度差を少なくすることができる。よって、印字ムラを抑制する光プリントヘッドを提供することができる。また、このような光プリントヘッドに好適な駆動用ＩＣや発光素子を提供することができる。また、時分割駆動に対応した発光素子を駆動するに適した汎用性のある駆動用ＩＣを提供することができる。また、光プリントヘッドの組立て作業性を高めることができる。
【図面の簡単な説明】
【図１】本発明の基本実施形態に係る駆動用ＩＣの回路ブロック図である。
【図２】図１の要部を示す回路ブロック図である。
【図３】本発明の基本実施形態に係る光プリントヘッドの要部平面図である。
【図４】同実施形態の光プリントヘッドの回路ブロック図である。
【図５】他の実施形態の要部平面図である。
【図６】他の実施形態の要部平面図である。
【図７】他の実施形態の要部平面図である。
【図８】他の実施形態に係る駆動用ＩＣの回路ブロック図である。
【符号の説明】
１駆動用ＩＣ
２第１駆動部
３第２駆動部
４データ信号記憶回路
５駆動回路
１１選択回路

Claims

素子駆動用の複数の出力端子と、該各出力端子と接続した第１駆動部と、複数（ｍ）の群を選択するための複数（ｍ）の群選択用端子と、該各群選択用端子と接続した第２駆動部とを備えた駆動用ＩＣにおいて、前記複数（ｍ）の群選択用端子で構成した端子部を複数組設け、前記第２駆動部を構成する回路と前記端子部を複数箇所に分散して配置したことを特徴とする駆動用ＩＣ。
前記出力端子と前記群選択用端子を駆動用ＩＣの同一の辺に配置するとともに、群選択用端子の端子部を分散して配置したことを特徴とする請求項１記載の駆動用ＩＣ。
前記第２の駆動部を構成する回路の間に前記第 1 の駆動部を構成する回路を配置したことを特徴とする請求項１あるいは２記載の駆動用ＩＣ。
素子駆動用の複数の出力端子と、該各出力端子と接続した第１駆動部と、複数（ｍ）の群を選択するための複数（ｍ）の群選択用端子と、該各群選択用端子と接続した第２駆動部とを備え、前記複数（ｍ）の群を選択するための端子で構成した端子部を複数組設けた駆動用ＩＣと 1 対１の対応関係を持って配置される発光素子であって、前記駆動用ＩＣの前記群選択用端子とワイヤボンド接続される複数（ｍ）のパッド電極からなるパッド電極部を複数組設け、これらのパッド電極部を前記群選択用の端子部と対応して分散して配置したことを特徴とする発光素子。
素子駆動用の複数の出力端子と、該各出力端子と接続した第１駆動部と、複数（ｍ）の群を選択するための複数の群選択用端子と、該各群選択用端子と接続した第２駆動部とを備えた駆動用ＩＣと、この駆動用ＩＣと 1 対１の対応関係を持って配置される発光素子を備えた光プリントヘッドであって、前記駆動用ＩＣは、前記複数（ｍ）の群選択用端子で構成した端子部を複数組設け、前記発光素子は、前記駆動用ＩＣの前記複数組の端子部と対応する複数組のパッド電極部を設け、前記端子部と前記パッド電極部の対応する端子と電極間をワイヤボンド接続したことを特徴とする光プリントヘッド。