JP2003063067A - 光プリントヘッド - Google Patents

Abstract

(57)【要約】 【課題】 本発明は、時分割駆動型の発光素子を備える
光プリントヘッドの構造を改善することを課題とする。 【解決手段】 複数の発光部２６に共通接続した共通電
極２７を上面に有する発光素子２２と、この発光素子２
２を駆動するように前記発光素子２２と対向配置したド
ライバＩＣ１と、前記発光素子２２と前記ドライバＩＣ
１を配置する回路基板２１とを備え、前記発光素子２２
と前記ドライバＩＣ１の間に位置する前記回路基板２１
上に、前記発光素子２２の共通電極２７に接続するため
の共通電極用の配線パターン２４ｂを配置したことを特
徴とする。前記発光素子２２は、共通接続した複数の発
光部２６の1つを選択すための複数の個別電極２８を備
え、前記複数の個別電極２８と前記共通電極２７を前記
発光部２６に対して一方の側に配置している。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、光プリントヘッド
に関する。

【０００２】

【従来の技術】時分割駆動（ダイナミックタイプ）の光
プリントヘッドは、スタテックタイプに比べてワイヤボ
ンド密度が小さくなり、ワイヤボンド数を低減すること
が出来る。最近ではＬＥＤアレイによって構成される発
光素子の内部構造を時分割駆動に対応した構造とするこ
とが提案されている。すなわち、発光素子内の複数のＬ
ＥＤを時分割数に応じて複数のグループに区分けし、こ
のグループを選択するための複数の共通電極とグループ
内のＬＥＤを選択するための個別電極を発光素子の上面
に形成している。そして、この時分割駆動対応の発光素
子と対応して、その駆動を行なうためのドライバ用のＩ
Ｃを発光素子に1対１の対応関係で配置している（例え
ば、特開平１０−２０２９４７号公報等）。

【０００３】ドライバＩＣは、発光素子内の複数の共通
電極を選択するための共通電極用ドライバ（駆動部）を
内蔵しており、1つのＩＣで1つの発光素子を駆動するこ
とが出来るようにしている。

【０００４】このように、各ドライバＩＣに共通電極を
選択駆動するためのドライバを内蔵させると、専用の1
つのドライバを設ける場合に比べて、共通電極を選択す
る回路に流れる電流を分散させることが出来る。しかし
その反面、１つのＬＥＤ当たりの電流量が大きい場合等
において、発光素子の点灯パターンによっては、発光素
子間で発光状態にバラツキが大きくなり、それによって
各ドライバでの発熱状態にバラツキが生じ易く、それが
ドライバの特性に悪影響を与え、発光素子の光強度の不
均化の要因になる。これを解決するためには、ドライバ
ＩＣの放熱を良くする必要が有り、放熱フィンの形状を
大きくする必要が有るなど、形状の大型化を招きやす
い。

【０００５】そこで、共通電極を選択するための専用の
ドライバを用いるとともに、図７に示すように、この共
通電極選択用のドライバに接続した共通配線１００を、
発光素子１０１の一方の側に配置することを検討した。

【０００６】ところが、図７に示す配置では、共通配線
１００にワイヤボンド接続するための端子部１０２を、
発光部１０３を基準にドライバＩＣ１０４とのワイヤボ
ンド用端子部１０５と反対側に配置する必要が有り、こ
の端子部１０２を配置するために要する幅だけ発光素子
１０１の幅が広くなる。その結果、半導体ウエハから取
り出すことが出来る発光素子の数が少なくて歩留まりが
悪くなり、コストアップの要因となる。

【０００７】また、共通配線が細い場合は、ドライバに
接続した一方の端とそこから遠ざかる他方の端とでは、
電圧降下によって電位差が生じ易い。この電位差によっ
て発光素子の出力にムラが出やすい。

【０００８】

【発明が解決しようとする課題】本発明は、上記のよう
に別途共通電極選択用のドライバを設ける場合の各種の
問題を解決することを主な課題とする。すなわち、発光
素子の幅が増加することを防ぎ、歩留まりを良好とし、
安価なヘッドを提供することを課題の1つとする。ま
た、共通配線と発光素子間の配線を良好に行なうことを
課題の1つとする。また、発光素子の発光状態を安定な
ものとすることを課題の１つとする。また、この光プリ
ンタヘッドを組み込んだ光学式プリンタの印字品質を良
好にすることを課題の1つとする。また、ドライバの発
熱による熱問題を改善することを課題の1つとする。ま
た、発光素子や光プリントヘッドの幅の増加を防止する
ことを課題の１つとする。

【０００９】

【課題を解決するための手段】本発明の光プリントヘッ
ドは請求項１に記載のように、複数の発光部に共通接続
した共通電極の端子部を上面に有する発光素子と、この
発光素子を駆動するように前記発光素子と対向配置した
ドライバＩＣと、前記発光素子と前記ドライバＩＣを配
置する回路基板とを備え、前記発光素子と前記ドライバ
ＩＣの間に位置する前記回路基板上に、前記共通電極の
端子部に接続するための共通電極用の配線パターンを配
置したことを特徴とする。

【００１０】本発明の光プリントヘッドは請求項２に記
載のように、前記発光素子は、共通接続した複数の発光
部の1つを選択すための複数の個別電極を備え、前記複
数の個別電極と前記共通電極の端子部を前記発光部に対
して一方の側に配置することが出来る。

【００１１】本発明の光プリントヘッドは請求項３に記
載のように、前記発光素子の個別電極と前記ドライバＩ
Ｃの間、並びに前記共通電極の端子部と前記共通電極用
の配線パターンの間は、ワイヤボンド接続された構成と
することが出来る。

【００１２】本発明の光プリントヘッドは請求項４に記
載のように、時分割数に対応した複数の共通電極と複数
の個別電極を有する時分割駆動型の発光素子と、前記発
光素子を配置するとともに前記複数の共通電極に接続す
るための共通電極用の配線パターンを有する回路基板
と、前記複数の個別電極に接続するように前記発光素子
と対向して前記回路基板上に配置した個別電極用のドラ
イバとを備え、前記共通電極用の配線パターンを前記発
光素子と前記ドライバＩＣの間に配置したことを特徴と
する。

【００１３】本発明の光プリントヘッドは請求項５に記
載のように、前記発光素子は、前記複数の共通電極の端
子部と前記複数の個別電極を前記発光部に対して一方の
側に配置することが出来る。

【００１４】本発明の光プリントヘッドは請求項６に記
載のように、前記回路基板上に形成された共通電極用の
配線パターンは、スルーホールを介して前記回路基板の
裏面もしくは内部に配置した配線パターンと接続するこ
とが出来る。

【００１５】

【発明の実施の形態】以下本発明の実施形態を図面を参
照して説明する。図１は、本発明が適用された光プリン
トヘッド２０の一例を示す要部平面図、図2はその回路
ブロック図である。この光プリントヘッド２０は、絶縁
性で長尺の回路基板２１の上に複数、例えばＬ＝２０個
の発光素子２２を一列に配列し、この発光素子２２の片
側に隣接させてドライバ用のＩＣ１を発光素子２２と１
対１で対応させて一列に配列している。この例では、ド
ライバＩＣ１と発光素子２２を１対１の関係で配列して
いるが、１対複数の関係で配列することも出来る。ま
た、この例では、ドライバＩＣ１を発光素子２２の片側
に配列しているが、ドライバＩＣ１を発光素子２２の両
側に配列する場合は、発光素子２２とドライバＩＣ１を
１対２の対応関係で配列すれば良い。

【００１６】発光素子２２とドライバＩＣ１間には、両
者の端子部間を接続するための配線２３が施される。配
線２３としては、金線等のワイヤボンド線による直接接
続構造を採用しているが、これ以外に、中継用のパター
ンを介在したワイヤボンド線による間接的接続構造や、
高密度のフレキシブル配線を異方性導電接着剤を用いて
接続する構造を用いることも出来る。

【００１７】基板２１の上には、複数種類の配線パター
ン２４ａ、２４ｂを形成している。配線パターンの大部
分は、発光素子２２の配列方向に沿って延びる長尺形状
に形成している。ドライバＩＣ１を基準として、発光素
子２２と反対側には、信号用、電力供給用等の配線パタ
ーン２４ａを配置し、発光素子２２と同じ側には、発光
素子２２の共通電極選択用の配線パターン２４ｂを配置
している。

【００１８】共通電極選択用の配線パターン２４ｂは、
ドライバＩＣと発光素子２２の間に配置されている。ド
ライバＩＣ１と配線パターン２４ａ、２４ｂの間には、
前記配線２３と同様の配線２５を設けている。

【００１９】発光素子２２はモノリシックタイプの半導
体発光素子で構成され、その上面に複数（例えばｍ×ｎ
＝３８４）個のＬＥＤからなる発光部２６をその長手方
向に沿って一列に、例えば１２００ＤＰＩ（Ｄｏｔ／Ｉ
ｎｃｈ）の密度（解像度）で配列している。そして、こ
の複数の発光部２６は、時分割駆動出来るようにそれぞ
れが独立して形成されており、群単位に時分割駆動出来
るように、複数ｍの群に区分けしている。この例では、
発光部２６の１，５，９番目を第1の群、２，６，１０
番目を第２の群というように、発光部２６の配置順序を
示す番号を４で割った場合の余りの数に基づいて４つの
群に区分けした場合を例示している。群の数ｍは、１つ
の群を構成する発光部２６の数ｎよりも少ない数２〜８
に設定するのが、前記共通電極用の配線２４ｂが基板２
１の上面を占有する面積を少なくする上で好ましい。

【００２０】そして、発光素子２２は、第１〜第4の群
に属する発光部２６をそれぞれ共通に接続した複数個
（ｍ＝４）の共通電極２７を発光素子２２の長手方向に
沿って設けている。各共通電極２７は、発光部２６の一
方の電極（カソード側）に接続している、発光素子２２
は、１つの群に属する複数の発光部２６を選択するため
の個別電極２８を設けている。個別電極２８は、異なる
群に属する発光部２６、この例では隣接する４つの発光
部２６に接続して構成され、１つの発光素子２２当たり
９６個（ｎ＝９６）の個別電極（個別電極の端子部）２
８を発光部２６の配列方向と同方向に配列して設けてい
る。個別電極２８は、発光部２６の他方の電極（アノー
ド側）に接続している。

【００２１】各共通電極２７には、それぞれ外部取出し
用の端子部としての端子２７−１〜２７−４が設けら
れ、発光素子２２上面の個別電極２８（その端子部）が
配列される側と同じ側に配列されている。この例では、
端子２７−１〜２７−４を個別電極２８の列に沿って配
列しているが、それ以外の配列にしても良い。端子２７
−１〜２７-４の組合わせが２組用意され、それらを発
光素子２２の個別電極２８の列の両側に配置している。
端子２７−１〜２７-４は、配線２４ｂの対応する部分
に金線等を用いてワイヤボンド接続される。端子２７−
１〜２７-４に対するワイヤボンド配線と個別電極２８
に対するワイヤボンド配線は、同一方向に行われる。

【００２２】共通配線２４ｂには図２に示すように、配
線２４ｂの１つを選択的に所定電位この例ではグランド
レベルに接続するためのドライバＤＲが接続される。ド
ライバＤＲは、基板２１の表あるいは裏面のいずれか放
熱に優れる個所に配置するのが好ましいが、基板２１の
外に配置しても良い。ドライバＤＲは、複数個のＭＯＳ
型あるいはバイポーラ型のトランジスタなどを組み合わ
せた回路あるいはＩＣによって構成され、与えられる制
御信号ＣＤ１〜ＣＤ４によってその動作が制御される。

【００２３】ドライバＩＣ１は、図１，２に示すよう
に、発光素子２２と対向する側の辺に複数の出力端子Ｄ
Ｏを整列して配置している。この端子ＤＯが発光素子２
２の個別端子２６に金線等を用いてワイヤボンド接続さ
れる。

【００２４】図３は、ドライバＩＣ１の回路ブロック図
を示している。

【００２５】ドライバＩＣ１は、図３に示すように、発
光素子駆動用（個別電極２８用）の複数個（ｎ）の出力
端子ＤＯで構成された個別端子部と、各出力端子ＤＯと
接続され、これらに対して駆動信号としての所定の電流
出力を与える駆動部２を備えている。

【００２６】駆動部２は、複数（ｒ）のデータ入力端子
ＳＩ１〜ＳＩ４を介して順次与えられるシリアル入力デ
ータ信号を一時的に記憶するデータ信号記憶回路４と、
このデータ信号記憶回路４から出力されたデータ信号に
基づき上記各出力端子ＤＯ１〜ＤＯ９６に駆動信号を出
力する駆動回路５と、この駆動回路５に定電流を供給す
る電流供給回路６と、駆動部２の各部並びに後述する端
子ＣＳ１〜４に所定のタイミング信号を供給するタイミ
ング制御回路７とを備えている。

【００２７】データ信号記憶回路４は、データ入力端子
ＳＩ１〜ＳＩ４からシリアルに入力されるデータ信号を
クロック信号ＣＬＫ１に同期して取り込み、データ出力
端子ＳＯ１〜ＳＯ４からシリアル出力するｎ×ｍ（３８
４）ビット構成の多入力シフトレジスタ８と、このシフ
トレジスタ８に取り込まれたデータ信号を、ロード信号
ＬＯＡＤ１に基づいてｎ×ｍ（３８４）ビット単位に並
列に取り込むｎ×ｍ（３８４）ビット構成のラッチ回路
９とを備えている。シフトレジスタ８から並列に出力さ
れるｎ×ｍ（３８４）個のデータ信号はラッチ回路９を
介さないで記憶回路１０に供給することも出来るように
している。

【００２８】尚、データ信号を複数ビットで構成する場
合などにおいては、それに応じてシフトレジスタ８やラ
ッチ回路９等の構成を変更することも出来、例えば、シ
フトレジスタ８をアドレス指定方式のメモリで構成する
ことも出来る。

【００２９】駆動回路５は、ラッチ回路９が出力するｎ
×ｍ（３８４）個のデータ信号から、ｎ個単位にデータ
信号を順次選択して出力する第1の選択回路１１Ａと、
この第1の選択回路１１Ａの出力に基づいて前記出力端
子ＤＯ１〜ＤＯ９６を介して一定の電流を出力するｎ
（９６）ビット構成の第1のドライブ回路１２Ａを基本
的な構成として備えている。駆動回路５は、この基本構
成に加えて、必要に応じて、出力電流補正に対応するた
めの補正データをｎ×ｍ（３８４）個記憶するための補
正データ記憶回路１０と、この補正データ記憶回路１０
から出力されるｎ×ｍ（３８４）個の補正データ信号か
ら、 ｎ個単位に補正データ信号を順次選択して出力す
る補正データ用の第2の選択回路１１Ｂと、この補正デ
ータ用の選択回路１１Ｂの出力に基づいて増加減した電
流値の出力を前記出力端子ＤＯ１〜ＤＯ９６を介して駆
動信号として出力するｎ（９６）ビット構成の補正用の
第2のドライブ回路１２Ｂを備えることが出来る。

【００３０】記憶回路１０は、 複数（Ｓ）ビット（例
えば３ビット構成）で構成される補正データを、データ
信号に対応してｎ×ｍ（３８４）個記憶することが出来
るように、例えばＳ×ｎ×ｍビット構成のラッチ回路で
構成することが出来る。そして、各補正データ記憶回路
１０に対する補正データの書き込みは、シフトレジスタ
８から並列に供給されるｎ×ｍ個単位の信号に基づいて
行われるようになっている。

【００３１】補正データ記憶回路１０の書き込みは、前
もって行うことが出来る。すなわち、記憶回路１０のみ
を書き込み状態としてシフトレジスタ８を介して補正デ
ータの各ビットを記憶する作業を複数（Ｓ＝3）回繰り
返すことによって行うことが出来る。

【００３２】ドライブ回路１２は、１つの出力端子ＤＯ
に対してそれぞれ電流出力が異なる複数の電流増幅器を
１組として、それを出力端子ＤＯと同数備えて構成され
ている。電流供給回路６から電流が供給される電流増幅
器は、個々にその作動状態を制御することによって、点
灯状態における合計出力電流を４ｍＡをベースとして３
〜５ｍＡ程度の範囲で変更出来るようにしている。

【００３３】選択回路１１は、時分割駆動を行うために
前記ラッチ回路９や補正データ記憶回路１０に記憶され
たｎ×ｍ個分のデータや補正データを、ｎ個単位に選択
してｍ回取り出すための回路で、複数の論理ゲート回路
によって構成されている。この選択回路１１は、タイミ
ング制御回路７の一部を構成する分割タイミング信号発
生回路１４によってゲートの開閉が制御される。

【００３４】この分割タイミング信号発生回路１４は、
時分割のタイミング（前記選択回路の選択タイミング）
を規定するように外部から供給される制御信号の１つで
ある外部信号ＤＩＶＳＥＬ１，２に基づいて、分割タイ
ミング信号（ＤＩＶ１〜４）を生成するための回路で、
論理ゲート回路を組み合わせて構成することが出来る。
このように、分割タイミング発生回路１４は、少数の外
部信号ＤＩＶＳＥＬ１，２に基づいて４つの分割タイミ
ング信号（ＤＩＶ１〜４）を生成するので、外部と接続
する制御信号の端子の数を削減してＩＣの小型化を図る
ことが出来るとともに、ワイヤボンド配線などの外部配
線数を削減することが出来る。

【００３５】ラッチ回路９に記憶された１つのＩＣ１分
のデータ（３８４個のオン／オフデータ）は、分割タイ
ミング信号ＤＩＶ１〜４が順次Ｈレベルに切り替わるこ
とによって、その分割タイミング信号ＤＩＶ１〜４と接
続されたアンドゲート回路のみが開く結果、その間に選
択的に出力される。また、補正データ記憶回路１０に記
憶された３ビット構成の補正データも同様に、分割タイ
ミング信号ＤＩＶ１〜４が順次Ｈレベルに切り替わるこ
とによって３個一組のアンドゲート回路が開く結果、そ
の間に選択的に出力される。補正データ記憶回路１０の
出力は、ドライブ回路１２に供給され、電流増幅器を選
択的に動作させる。

【００３６】尚、発光素子２２はＬ個（２０個）である
ので、ヘッド２０全体の発光部２６の数は、Ｌ×ｍ×ｎ
＝２０×４×９６＝７６８０個となる。

【００３７】次に、上記ドライバＩＣ１の動作を含めた
上記光プリントヘッド２０の動作について、以下簡単に
説明する。尚、記憶回路１０に記憶すべき補正データ
は、発光素子２２の各発光部２６の光量を均一にするた
めに、各発光部２６に対応して予め求めた光量補正デー
タが用いられ、これらのデータは、既に記憶回路１０に
記憶されているものとする。

【００３８】２０番目のドライバＩＣ１のデータ入力端
子ＳＩ１〜ＳＩ４にデータ信号（７６８０個）がｒ個単
位に順次与えられ、これがクロック信号ＣＬＫ１に同期
して順次各ドライバＩＣ１の多入力シフトレジスタ８に
取り込まれる。ここで、各データ入力端子ＳＩ１〜ＳＩ
４に与えられるデータ信号は、入力端子ＳＩ１に１，
５，９番目のデータ、入力端子ＳＩ２に２，６，１０番
目のデータというように、予め発光素子の４つの群に対
応した形態に振り分けられて入力される。１つのドライ
バＩＣ１のシフトレジスタ８への入力が終わると、その
出力端子ＳＯ１〜４を介して、隣に位置するドライバＩ
Ｃ１のシフトレジスタ８にデータ信号が与えられる。こ
のように、データ信号を多入力するので、１入力の場合
に比べてデータ入力の時間を大幅に短縮することが出来
る。

【００３９】１ライン分のデータ入力が終了すると、ロ
ード信号ＬＯＡＤ１が、所定時間Ｈレベルに保持され、
各ＩＣ１のシフトレジスタ８に保持されたｎ×ｍ個のデ
ータ信号の取り込みが行われる。この時、ロード信号Ｌ
ＯＡＤ１の立ち下がり時点でラッチ回路９が選択（ラッ
チ）されるので、シフトレジスタ８に取り込まれたｎ×
ｍ個のデータ信号がラッチ回路９に一斉に入力されて記
憶される。

【００４０】ロード信号ＬＯＡＤ１がＨレベルからＬレ
ベルに切り替わった直後に、外部信号ＤＩＶＳＥＬ１，
２が共にＬレベルに保持され、分割タイミング発生回路
１４が出力する分割タイミング信号のＤＩＶ１のみがＬ
レベルからＨレベルに切り替わる。その直後に発光のタ
イミングを示す外部ストローブ信号（反転ＳＴＢ）がＨ
レベルから所定期間Ｌレベルに保持され、その関に発光
素子の選択的な発光が行われる。

【００４１】外部信号ＤＩＶＳＥＬ１，２の組み合わせ
を変更することにより、分割タイミング信号のＤＩＶ２
のみをＨレベルに切り替えることが出来、同様に順次Ｄ
ＩＶ３、ＤＩＶ４のみをＨレベルに切り替えることが出
来る。

【００４２】この分割タイミングＤＩＶ１〜４の切り替
わりによって、選択回路１１がラッチ回路９や記憶回路
１０から選択して出力するデータ信号の位置が順次切り
替わる。例えば分割タイミングＤＩＶ１によって、１番
目、５番目、…７６７７番目のデータが選択され、分割
タイミングＤＩＶ２によって、２番目、６番目、…７６
７８番目のデータが選択される。

【００４３】これらのデータ（必要に応じて３ビットの
補正データが付加される）がドライブ回路１２に与えら
れる。ドライブ回路１２は、データ信号やそれに付加さ
れた補正データに基づいて、複数の電流増幅器を選択的
に作動させてその出力電流を出力端子ＤＯを介して発光
素子２２の各個別電極２８に供給する。

【００４４】全ての発光素子２２の個別電極２８にデー
タ信号や補正データに応じた電流が供給可能な状態とな
るが、ドライバＩＣ１と同期して動作するドライバＤＲ
の動作によって、４分の１の発光部２６のみが共通電極
２７を介してグランド電位レベルに接続されているの
で、この例では４個置きの発光部２６のみがストローブ
信号（反転ＳＴＢ）のＬレベル期間に選択的に発光す
る。

【００４５】ここで、タイミング制御回路７が出力する
信号ＤＩＶ１〜４がドライバＤＲの制御信号端子ＣＤ１
〜４に与えられることにより、ドライバＤＲが動作し、
共通電極２７（端子２７−１〜２７−４）の何れかを選
択的にグランド電位のレベルに保持する。

【００４６】この光プリントヘッド２０を露光用光源と
して用いる光学式プリンタは、上記のような、４分の１
ずつの切り替えによる時分割駆動によって１ライン分の
選択的な発光を行い、これを順次繰り返すことによっ
て、１画面分の露光を行うことが出来る。

【００４７】上記の実施形態は、ドライバＤＲの出力を
発光素子２２に与えるための配線２４ｂを、基板２１の
上面に配置し、全ての発光素子２６の配列長さ範囲に亘
る長さにしたが、図４、６に示すように、基板２１の裏
面に配置したパターンとスルーホールを介して接続した
実施形態とすることが出来る。

【００４８】すなわち、ドライバＩＣ１と発光素子２２
の間は、ワイヤボンド配線の短絡防止等のためにその間
隔を広くすることが困難であるので、配線２４ｂの幅が
狭くなり、ドライバＤＲが接続された側から遠ざかるに
従い電圧降下が大きくなりやすい。そこで、回路基板の
裏側にドライバＤＲに接続した主たる配線パターン２４
ｃを配置し、スルーホール２４ｄを介して裏側のパター
ン２４ｃと表側のパターン２４ｂを電気的に接続するこ
とによって配線抵抗値を小さくし、電圧降下を抑制して
いる。裏側の配線パターン２４ｃは、その配置において
受ける規制が少ないので、表側の配線２４ｂよりも幅を
広くすることが出来る。配線パターン２４ｃは、回路基
板２１が多層構造の場合に基板の内部に配置することが
出来る。

【００４９】スルーホール２４ｄは、ドライバＩＣ１と
発光素子２２の間に配置しているが、ドライバＩＣ１の
下や、発光素子２２の下に配置することも出来る。スル
ーホール２４ｄと同様に、配線２４ｂの一部をドライバ
ＩＣ１の下や、発光素子２２の下に配置することも出来
る。スルーホール２４ｄは、配線２４ｂの１つ１つに１
個ではなく、複数個形成すること出来き、例えば１つの
発光素子に付き１つあるいはそれ以上のスルーホールを
配置することも出来る。この場合、配線２４ｄのそれぞ
れは、スルーホールとスルーホールの間で分断されて島
状に形成されていても良い。

【００５０】上記のように、各ドライバＩＣ１を、この
ＩＣの外に配置した共通電極選択駆動用のドライバＤＲ
とともに用いるようにしたので、このドライバＤＲを各
ＩＣ１に内蔵した際の熱問題を解消することが出来る。

【００５１】また、光プリントヘッド２０は、時分割駆
動を行う構成でありながら、１ライン分のデータ信号を
一度の処理作業で入力することが出来るので、従来の回
路で行なっていたような分割数と同じ回数にわたって繰
り返しデータ信号を入力する処理が不要となる。特に、
群の数（ｍ）とデータ入力端子数（ｒ）を同じに設定し
ているので、群単位に予めデータを振り分けてデータ入
力を行なうことが出来、データ入力処理等を容易に実行
することが出来る。

【００５２】また、時分割数を増加させても、その分割
数よりも少数の制御信号の供給線を利用して時分割用の
タイミング（分割タイミング信号）を発生させるように
しているので、ＩＣの端子数や組立て作業数の削減を図
ることが出来る。

【００５３】また、発光素子２２の共通電極２７に設け
た端子２７−１〜２７−４を発光部２６の列に対して、
個別電極２８と同じ側に配置したので、個別電極２８と
反対側に配置する場合に比べて、端子２７−１〜２７−
４の配置スペース分だけ発光素子２２の幅を狭くするこ
とが出来、光プリントヘッド２０の幅も狭くすることが
出来る。

【００５４】本発明は、上記実施形態に限定されるもの
ではなく、その趣旨を逸脱しない範囲で、種々の変更が
可能であり、上記実施形態以外の形態にも適用すること
が出来る。

【００５５】

【発明の効果】本発明によれば、共通電極用の配線をド
ライバＩＣと発光素子の間に配置したので、発光素子の
端子を発光部に対して一方の側に揃えることが出来、発
光素子の形状の大型化を抑制することが出来る。その結
果、発光素子の歩留まりを向上させるととともに、プリ
ントヘッドの細幅化を図ることが出来る。共通電極用の
配線を基板の裏側や内部に配置したパターンとスルーホ
ールを介して接続することにより、基板の表側の配線幅
が狭くてもその電圧降下を抑制することが出来る。ま
た、個別電極用と共通電極用のワイヤボンド配線を同じ
ように行なうことが出来るので、ワイヤボンドを均一に
行なうことが出来る。その結果、ワイヤによる反射光が
印字品質に与える悪影響を低減し、プリンタの印字品質
を良好にすることが出来る。また、ドライバの発熱によ
る熱問題を改善することが出来る。その結果、放熱のた
めの機構が簡素化出来、形状の小型化を図ることが出来
る。

【図面の簡単な説明】

【図１】本発明の実施形態を示す光プリントヘッドの要
部平面図である。

【図２】同光プリントヘッドの要部回路ブロックであ
る。

【図３】本発明の実施形態を示すドライバＩＣのブロッ
ク図である。

【図４】本発明の別の実施形態を示す光プリントヘッド
の要部平面図である。

【図５】図１に示す光プリントヘッドの要部断面であ
る。

【図６】図４に示す光プリントヘッドの要部断面であ
る。

【図７】従来例の要部断面図である。

【符号の説明】

１ ドライバＩＣ ２０ 光プリントヘッド ２２ 発光素子

Claims (6)

【特許請求の範囲】
1. 【請求項１】 複数の発光部に共通接続した共通電極の
   端子部を上面に有する発光素子と、この発光素子を駆動
   するように前記発光素子と対向配置したドライバＩＣ
   と、前記発光素子と前記ドライバＩＣを配置する回路基
   板とを備え、前記発光素子と前記ドライバＩＣの間に位
   置する前記回路基板上に、前記共通電極の端子部に接続
   するための共通電極用の配線パターンを配置したことを
   特徴とする光プリントヘッド。
2. 【請求項２】 前記発光素子は、共通接続した複数の発
   光部の1つを選択すための複数の個別電極を備え、前記
   複数の個別電極と前記共通電極の端子部を前記発光部に
   対して一方の側に配置したことを特徴とする請求項1記
   載の光プリントヘッド。
3. 【請求項３】 前記発光素子の個別電極と前記ドライバ
   ＩＣの間、並びに前記共通電極の端子部と前記共通電極
   用の配線パターンの間は、ワイヤボンド接続されている
   ことを特徴とする請求項２記載の光プリントヘッド。
4. 【請求項４】 時分割数に対応した複数の共通電極と複
   数の個別電極を有する時分割駆動型の発光素子と、前記
   発光素子を配置するとともに前記複数の共通電極に接続
   するための共通電極用の配線パターンを有する回路基板
   と、前記複数の個別電極に接続するように前記発光素子
   と対向して前記回路基板上に配置した個別電極用のドラ
   イバとを備え、前記共通電極用の配線パターンを前記発
   光素子と前記ドライバＩＣの間に配置したことを特徴と
   する光プリントヘッド。
5. 【請求項５】 前記発光素子は、前記複数の共通電極の
   端子部と前記複数の個別電極を前記発光部に対して一方
   の側に配置したことを特徴とする請求項４記載の光プリ
   ントヘッド。
6. 【請求項６】 前記回路基板上に形成された共通電極用
   の配線パターンは、スルーホールを介して前記回路基板
   の裏面もしくは内部に配置した配線パターンと接続した
   ことを特徴とする請求項１から請求項５のいずれかに記
   載の光プリントヘッド。