JP3515454B2 - 駆動用ｉｃ及び光プリントヘッド - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、プリンタ等の記録
ヘッドに用いられる光プリントヘッドに係わり、特に、
素子内で時分割駆動を行うことができるように構成され
た発光素子を駆動するための新規な駆動用ＩＣとそれを
用いた光プリントヘッドに関する。

【０００２】

【従来の技術】従来の光プリントヘッドにおいて用いら
れる発光素子（アレイ）は、実公平６−４８８８７号公
報に示すように、複数の発光部に１対１で対応させて個
別電極を素子表面側に設け、各発光部に共通の電極を素
子裏側に設けて構成しているので、１つの素子内で時分
割駆動することができなかった。時分割駆動することが
できないので、個別電極を発光部と同数設ける必要があ
り、発光部の高密度化が進むと、それに対応して個別電
極も高密度配置になる結果、駆動用ＩＣとの接続が困難
になるという問題があった。

【０００３】このような問題を解決するため、特開平６
−１６３９８０号公報において、素子内での時分割駆動
が可能な発光素子が提案されている。すなわち、発光素
子上の複数の発光部をｍの群に分け、群毎の発光部に接
続するようにｍ本の共通電極を設け、異なる群に属する
ｍ個の発光部に接続した個別電極をｎ個設けることによ
ってｍ×ｎ個の発光部を備える発光素子が提案されてい
る。この発光素子によれば、ｍ本の共通電極を時分割的
に選択することによって個別電極の数を従来の１／ｍに
削減することができるので、駆動用ＩＣとの接続を容易
にすることができる。

【０００４】このような発光素子を従来と同様の駆動用
ＩＣを用いて時分割駆動することも可能であるが、この
場合、共通電極を時分割的に選択するための駆動回路を
別途必要とするので、時分割駆動に適した汎用性のある
駆動用ＩＣの開発が望まれている。

【０００５】そこで本願出願人は、上記の点を考慮した
駆動用ＩＣについて、特開平１０−２２６１０２号公報
にて提案しているが、この公報に示された構成では、時
分割駆動のためにデータの入力順序を変更する処理を必
要とするので、データ処理が複雑化するという問題が有
った。

【０００６】

【発明が解決しようとする課題】そこで本発明は、上記
のような時分割駆動に対応した発光素子を駆動するに適
した汎用性のある駆動用ＩＣを提供することを課題の１
つとする。また、時分割駆動に対応した発光素子の出力
変動を低減することができる駆動用ＩＣを提供すること
を課題の１つとする。そして、このような発光素子と駆
動用ＩＣを用いることによって高解像度の光プリントヘ
ッドを提供することを課題の１つとする。そしてまた、
光プリントヘッドの小型化を図ることを課題の１つとす
る。

【０００７】

【０００８】

【０００９】

【課題を解決するための手段】本発明の駆動用ＩＣは、
素子駆動用のｎ個の出力端子と、該各出力端子と接続し
た第１駆動部と、ｍ個の群選択用端子と、該各群選択用
端子と接続した第２駆動部と、タイミング制御回路を備
えた駆動用ＩＣであって、前記第１駆動部は、順次送ら
れてくる少なくともｎ×ｍ個のデータ信号を記憶するデ
ータ信号記憶回路と、該データ信号記憶回路に記憶して
いるデータ信号を前記タイミング制御回路からのｍ種類
の内部ストローブ信号に基づいてｎ個単位に選択して取
り出すデータ選択回路と、この選択されたデータ信号に
基づき前記各駆動用出力端子に駆動信号を出力する駆動
回路を備え、前記第２駆動部は、前記ｍ個の群選択用端
子を前記ｍ種類の内部ストローブ信号に基づいて順次切
り替える構成としたことを特徴とする。

【００１０】また、本発明の駆動用ＩＣは、前記タイミ
ング制御回路が前記内部ストローブ信号の数よりも少数
の信号線を介して外部より供給される外部ストローブ信
号に基づいて前記内部ストローブ信号を生成する回路を
備えることを特徴とする。

【００１１】また、本発明の駆動用ＩＣは、前記第1の
駆動部が前記ｎ×ｍ個のデータ信号に個々に対応した補
正データを記憶する補正データ記憶回路を備えることを
特徴とする。

【００１２】また、本発明の駆動用ＩＣは、ｎ個の発光
部で構成される群をｍ個備える発光素子を群単位で時分
割駆動するための駆動用ＩＣであることを特徴とする。

【００１３】また、本発明の光プリントヘッドは、上記
いずれかに記載の駆動用ＩＣを備えることを特徴とす
る。

【００１４】

【００１５】

【００１６】

【００１７】

【発明の実施の形態】以下本発明の実施例を図面を参照
して説明する。図１は、駆動用ＩＣの回路ブロック図を
示し、図２は、図１に示す回路ブロック図のうち、複数
ある出力端子ＤＯ１〜ＤＯ９６の１つの出力端子ＤＯ１
に関係する部分を中心に抽出した要部回路ブロック図で
ある。まず、これらの図を中心に説明する。

【００１８】駆動用ＩＣ１は、図１に示すように、素子
駆動用（後述する個別電極２８用）の複数個（ｎ）の出
力端子ＤＯで構成された個別端子部と、各出力端子ＤＯ
と接続され、これらに対して駆動信号としての所定の電
流出力を与える第１駆動部２と、群選択用（後述する共
通電極２７用）の複数（ｍ）個の出力端子ＣＤで構成さ
れた共通端子部と、各出力端子ＣＤと接続され、これら
を選択的に一方の電源電位、例えば接地電位ＶＳＳに切
り替える第２駆動部３を備えている。以下、ｎ＝９６，
ｍ＝４の場合を例にとって説明するが、本発明はこれに
限定されるものではない。

【００１９】第１駆動部２は、データ入力端子ＳＩから
順次与えられるシリアル入力データ信号を一時的に記憶
するデータ信号記憶回路４と、このデータ信号記憶回路
４から出力されたデータ信号に基づき上記各出力端子Ｄ
Ｏ１〜ＤＯ９６に駆動信号を出力する駆動回路５と、こ
の駆動回路５に定電流を供給する電流供給回路６と、こ
の第１駆動部２並びに第２駆動部３の各部に所定のタイ
ミング信号を供給するタイミング制御回路７とを備えて
いる。

【００２０】データ信号記憶回路４は、データ入力端子
ＳＩからシリアルに入力されるデータ信号をクロック信
号ＣＬＫ１に同期して取り込み、データ出力端子ＳＯか
らシリアル出力するｎ×ｍ（３８４）ビット構成のシフ
トレジスタ８と、このシフトレジスタ８に取り込まれた
データ信号を、ロード信号ＬＯＡＤ１に基づいて並列に
取り込むｎ×ｍ（３８４）ビット構成のラッチ回路９と
を備えている。シフトレジスタ８から並列に出力される
ｎ×ｍ（３８４）個のデータ信号はラッチ回路９を介さ
ないで記憶回路１０に供給することもできるようにして
いる。

【００２１】尚、データ信号を複数ビットで構成する場
合などにおいては、それに応じてシフトレジスタ８やラ
ッチ回路９等の構成を変更することもでき、例えば、シ
フトレジスタ８をアドレス指定方式のメモリで構成する
こともできる。

【００２２】駆動回路５は、ラッチ回路９が出力するｎ
×ｍ（３８４）個のデータ信号から、ｎ個単位にデータ
信号を順次選択して出力する第1の選択回路１１Ａと、
この第1の選択回路１１Ａの出力に基づいて前記出力端
子ＤＯ１〜ＤＯ９６を介して一定の電流を出力するｎ
（９６）ビット構成の第1のドライブ回路１２Ａを基本
的な構成として備えている。駆動回路５は、この基本構
成に加えて、必要に応じて、データ補正に対応するため
の補正データをｎ×ｍ（３８４）個記憶するための補正
データ記憶回路１０と、この補正データ記憶回路１０か
ら出力されるｎ×ｍ（３８４）個の補正データ信号か
ら、 ｎ個単位に補正データ信号を順次選択して出力す
る補正データ用の第2の選択回路１１Ｂと、この補正デ
ータ用の選択回路１１Ｂの出力に基づいて増加減した電
流値の出力を前記出力端子ＤＯ１〜ＤＯ９６を介して駆
動信号として出力するｎ（９６）ビット構成の補正用の
第2のドライブ回路１２Ｂを備えることができる。

【００２３】記憶回路１０は、 Ｓビット（例えば３ビ
ット構成）で構成される補正データをｎ×ｍ（３８４）
個記憶することができるように、例えばＳ×ｎ×ｍビッ
ト構成のラッチ回路で構成することができる。そして、
各補正データ記憶回路１０に対する補正データの書き込
みは、シフトレジスタ８から並列に供給されるｎ×ｍ個
単位の信号に基づいて行われるようになっている。

【００２４】補正データ記憶回路１０の書き込みは、前
もって行うことができる。すなわち、記憶回路１０のみ
を書き込み状態としてシフトレジスタ８を介して補正デ
ータの各ビットを記憶する作業を3回繰り返すことによ
って行うことができる。

【００２５】ドライブ回路１２は、図２に示すように、
１つの出力端子ＤＯに対してそれぞれ電流出力が異なる
４つの電流増幅器１２ａ〜１２ｄを１組として、それを
出力端子ＤＯと同数備えて構成されている。電流供給回
路６から電流が供給される４つ電流増幅器１２ａ〜１２
ｄは、個々にその作動状態を制御することによって、合
計出力電流を４ｍＡをベースとして３〜５ｍＡ程度の範
囲で変更できるようにしている。

【００２６】選択回路１１は、時分割駆動を行うために
前記ラッチ回路９や補正データ記憶回路１０に記憶され
たｎ×ｍ個分のデータや補正データを、ｎ個単位に選択
してｍ回取り出すための回路で、複数の論理ゲート回路
によって構成されている。この選択回路１１は、タイミ
ング制御回路７の一部を構成するストローブ制御信号発
生回路１４によってゲートの開閉が制御される。

【００２７】このストローブ制御信号発生回路１４は、
図３に波形を示すように、時分割のタイミング（前記選
択回路の選択タイミング）を規定するように外部から供
給される制御信号の１つであるストローブ信号（反転Ｓ
ＴＢ）に基づいて、内部ストローブ信号（ＳＴＢ１〜Ｓ
ＴＢ４）を生成するための回路で、例えば図４に示すよ
うに、２つのフリップフロップＦＦ１，ＦＦ２と、複数
（４つの）論理ゲート回路を組み合わせたカウンタによ
って構成することができる。このように、ストローブ制
御信号発生回路１４は１つの外部ストローブ信号（反転
ＳＴＢ）に基づいて４つの内部ストローブ信号（ＳＴＢ
１〜４）を生成する。すなわち、内部ストローブ信号の
数よりも少数の信号線を用いて制御信号（外部ストロー
ブ信号）を供給するので、外部と接続する制御信号の端
子の数を削減してＩＣの小型化を図ることができるとと
もに、ワイヤボンド配線などの外部配線数を削減するこ
とができる。

【００２８】尚、ストローブ制御信号発生回路１４は、
リセット信号ＲＥＳＥＴによってリセットする以外に
も、１ライン分のデータ信号の入力に同期してリセット
することができ、たとえば、前記ロード信号ＬＯＡＤ１
によって前記フリップフロップＦＦ１，ＦＦ２をリセッ
トする構成としても良い。

【００２９】次に、図２を参照して１つの出力端子ＤＯ
１を中心にデータの流れについて説明する。ラッチ回路
９に記憶された１つのＩＣ分のデータ（３８４個のオン
／オフデータ）は、内部ストローブ信号ＳＴＢ１〜４が
順次Ｈレベルに切り替わることによって、その内部スト
ローブ信号ＳＴＢ１〜４と接続されたアンドゲート回路
のみが開く結果、その間に選択的に出力される。図２に
示す例では、１つのＩＣ内部の１から４番目のデータが
順次ドライブ回路１２の駆動に用いられる。また、補正
データ記憶回路１０に記憶された３ビット構成の補正デ
ータも同様に、内部ストローブ信号ＳＴＢ１〜４が順次
Ｈレベルに切り替わることによって３個一組のアンドゲ
ート回路が開く結果、その間に選択的に出力される。補
正データ記憶回路１０の出力は、ドライブ回路１２に供
給され、３つの電流増幅器１２ｂ〜１２ｄを選択的に動
作させる。

【００３０】次に、第２駆動部３について説明する。第
２駆動部３は、出力端子ＣＤ１〜ＣＤ４の１つを選択的
に接地電位ＶＳＳに切り替えるための回路で、前記内部
ストローブ信号ＳＴＢ１〜４に同期したタイミングによ
って切り替える構成としているが、前記選択回路１１の
選択タイミングに同期した他の信号を用いて切り変える
構成とすることもできる。

【００３１】図６は、上記の駆動用ＩＣ１を備えて構成
した光プリントヘッド２０の一例を示す要部平面図であ
る。この光プリントヘッド２０は、絶縁性基板２１の上
に複数、例えばＬ＝１９個の発光素子２２を一列に配列
し、この発光素子２２の片側に隣接させて駆動用ＩＣ１
を発光素子２２と１対１で対応させて一列に配列してい
る。この例では、駆動用ＩＣ１を発光素子２２の片側に
配列しているが、駆動用ＩＣ１を発光素子２２の両側に
配列する場合は、発光素子２２と駆動用ＩＣ１を１対２
の対応関係で配列すれば良い。発光素子２２と駆動用Ｉ
Ｃ１間には、両者を接続するための配線２３が施され
る。配線２３としては、金線等のワイヤボンド線による
直接接続構造、中継用のパターンを介在したワイヤボン
ド線による間接的接続構造を用いることができるが、高
密度のフレキシブル配線を異方性導電接着剤を用いて接
続する構造を用いることもできる。

【００３２】基板２１の上には、信号用、電力供給用の
複数本の配線パターン２４を発光素子２２の配列方向に
沿って延びるように形成している。駆動用ＩＣ１と配線
パターン２４の間には、前記配線２３と同様の配線２５
を設けている。

【００３３】発光素子２２は、その上面に複数（ｍ×ｎ
＝３８４）個の発光部２６をその長手方向に沿って配列
している。そして、この複数の発光部２６は、時分割駆
動できるようにそれぞれが独立して形成されており、群
単位に時分割駆動できるように、複数ｍの群に区分けし
ている。この例では、発光部２６の１，５，９番目を第
1の群、２，６，１０番目を第２の群というように、発
光部２６の配置順序を示す番号を４で割った場合の余り
の数に基づいて４つの群に区分けした場合を例示してい
る。

【００３４】そして、発光素子２２は、第１の群に属す
る発光部２６に共通に接続した共通電極２７−１と、第
２の群に属する発光部２６に共通に接続した共通電極２
７−２、共通電極２７−３、並びに共通電極２７−４の
４本の共通電極２７を設けるとともに、隣接する４つの
発光部２６に接続したｎ（９６）個の個別電極２８を設
けている。これらの個別電極２８は、それぞれ駆動用Ｉ
Ｃ１の出力端子ＤＯ１〜ＤＯ９６に接続され、共通電極
２７は、出力端子ＣＤ１、ＣＤ２、ＣＤ３、ＣＤ４に接
続される。そして、共通電極２７を選択し、任意の個別
電極ＤＯに通電させれば、発光部の４分の１ずつが時分
割で発光する。

【００３５】尚、発光素子２２はＬ個（１９個）である
ので、ヘッド２０全体の発光部２６の数は、Ｌ×ｍ×ｎ
＝１９×４×９６＝７２９６個となる。図７の＃を付し
た番号がヘッド２０全体の発光部２６の通し番号であ
る。

【００３６】次に、上記駆動用ＩＣ１の動作を含めた上
記光プリントヘッド２０の動作について、図１、図２に
加えて、図７に示す光プリントヘッドの回路構成例、図
５に示すタイミングチャートを参照して説明する。

【００３７】尚、記憶回路１０に記憶すべき補正データ
は、発光素子２２の各発光部２６の光量を均一にするた
めに、予め求めた光量補正データが用いられ、これらの
データは、既に記憶回路１０に記憶されているものとす
る。

【００３８】まず初めにリセット信号ＲＥＳＥＴが供給
され、これによって各部が初期状態に設定される。続い
て、設定信号ＳＥＴがＬレベルからＨレベルに切り替え
られる。その結果、記憶回路１０への書き込みが禁止さ
れた状態となる。

【００３９】１９番目の駆動用ＩＣ１のデータ入力端子
Ｓ１にデータ信号（７２９６個）が順次与えられ、これ
がクロック信号ＣＬＫ１（信号Ｔ１）に同期して順次各
駆動用ＩＣ１のシフトレジスタ８に取り込まれる。

【００４０】次に、ロード信号ＬＯＡＤ１が、所定時間
Ｈレベルに保持され、各ＩＣ１のシフトレジスタ８に保
持されたｎ×ｍ個のデータ信号の入力が行われる。この
時、ロード信号ＬＯＡＤ１の立ち下がり時点でラッチ回
路９が選択（ラッチ）されるので、シフトレジスタ８に
取り込まれたｎ×ｍ個のデータ信号がラッチ回路９に入
力されて記憶される。

【００４１】ロード信号ＬＯＡＤ１がＨレベルからＬレ
ベルに切り替わった直後に、発光のタイミングを示す外
部ストローブ信号（反転ＳＴＢ）がＨレベルから所定期
間Ｌレベルに保持され、これに伴ってストローブ制御信
号発生回路１４が出力する内部ストローブ信号のＳＴＢ
１のみがＬレベルからＨレベルに切り替わる。外部スト
ローブ信号（反転ＳＴＢ）が次にＨレベルからＬレベル
に切り替わると、内部ストローブ信号のＳＴＢ２のみが
Ｈレベルに切り替わり、同様に順次ＳＴＢ３、ＳＴＢ４
のみがＨレベルに切り替わる。

【００４２】この内部ストローブＳＴＢ１〜４の切り替
わりによって、選択回路１１がラッチ回路９や記憶回路
１０から選択して出力するデータ信号の位置が順次切り
替わる。例えば内部ストローブＳＴＢ１によって、１番
目、５番目、…７２９３番目のデータが選択され、内部
ストローブＳＴＢ２によって、２番目、６番目、…７２
９４番目のデータが選択される。

【００４３】これらのデータ（必要に応じて３ビットの
補正データが付加される）がドライブ回路１２に与えら
れる。ドライブ回路１２は、データ信号やそれに付加さ
れた補正データに基づいて、４つの電流増幅器１２ａ〜
１２ｄを選択的に作動させてその出力電流を出力端子Ｄ
Ｏを介して発光素子２２の各個別電極２８に供給する。

【００４４】全ての発光素子２２の個別電極２８にデー
タ信号や補正データに応じた電流が供給可能な状態とな
るが、４分の１の発光部２６のみが共通電極２７を介し
て接地されているので、この例では４個置きの発光部２
６のみが選択的に発光する。

【００４５】上記のような、４分の１ずつの切り替えに
よる時分割駆動によって１ライン分の選択的な発光を行
い、これを順次繰り返すことによって、１画面分の露光
を行うことができる。

【００４６】上記のように、素子内時分割駆動に対応し
た発光素子２２を駆動するための各駆動用ＩＣ１が、群
を単位とするタイミングに同期して動作する第２駆動部
３を内蔵し、この駆動用ＩＣ１によって対応した発光素
子２２の時分割駆動を行う構成としているので、負荷の
分散を図ることができる。よって、時分割駆動を行うた
めの第２駆動部３に加わる最大負荷は、対応する発光素
子２２の１つの群に属する発光部２６の数に基づき決定
できる。その結果、従来のダイナミック駆動方式のよう
に時分割駆動用（共通電極選択用）の専用ＩＣを用いて
全ての発光素子を対象とした時分割駆動を行う場合に比
べて、時分割駆動用の回路に加わる負荷を大幅に低減す
ることができる。そして、駆動用ＩＣ１の第２駆動部３
は、小電流を制御することができる小型回路で構成する
ことができ、駆動用ＩＣ１を従来のスタテック方式用の
ＩＣと同等の形状で構成することができるので、全体的
な回路構成の小型化を達成することができる。

【００４７】また、時分割駆動を行う構成でありなが
ら、スタテック方式と同じようにデータを順次入力する
ことができるので、従来のダイナミック駆動に必要とさ
れたデータの並び替えのための回路が不要となる。ま
た、時分割数を増加させても、その分割数よりも少数の
制御信号の供給線を利用して時分割用のタイミング（内
部ストローブ信号）を発生させるようにしているので、
ＩＣの端子数や組立て作業数の削減を図ることができ
る。

【００４８】また、駆動用ＩＣ１は、全ての補正用デー
タを記憶し、それを選択して出力することができるの
で、補正用データを用いた時分割駆動を行う場合に、記
憶した補正データに基づくデータ信号の補正を容易に行
うことができる。

【００４９】尚、発光素子２２として、発光部を１列に
配列したもののほかに、千鳥配置したものや、２列以上
の複数列配置したものを用いることもできる。そして、
発光素子２２の片側に駆動用ＩＣ１を配列する場合のほ
かに、発光素子３の両側に駆動用ＩＣ１を配置すること
もできる。

【００５０】尚、本発明は、上記のように１つの発光素
子とその駆動用の１つ以上のＩＣの組合わせ構造を１つ
の単位とし、この構造単位を発光部の配列方向と同方向
に複数配置した光プリントヘッドに好適であるが、これ
以外にも適用可能であり、例えば、前記１つの構造単位
を基本構造とする光プリントヘッドやそれに類する印字
装置に適用することもできる。

【００５１】また、上記駆動用ＩＣは、自己走査型の発
光素子の駆動に利用することもできるので、以下、その
実施形態について説明する。

【００５２】駆動対象となる自己走査型の発光素子（以
下、ＳＬＥＤという）は、特開平５−８４９７１号公報
や、特開平１１−１９２７４４号公報等に開示されてい
るように、発光サイリスタを多段接続し、これに多相ク
ロック信号を与えることによって、発光サイリスタの点
灯位置を順次転送することができる構成の素子であり、
例えば図８（Ａ）（Ｂ）に等価回路図を示すような構造
のものを用いることができる。

【００５３】ＳＬＥＤは、転送用クロック端子（Ｖφ
１、Ｖφ２）の他に、スタートクロック端子ＶφＳ、デ
ータ（発光部クロック）端子ＶφＤ、バイアス電圧端子
ＶＧを備えてこれらを上面に配置し、裏面にコモン電極
を配置している。ＳＬＥＤは、通常１００個前後の発光
サイリスタを一列に配置して構成されるが、発光サイリ
スタ数が多い場合は、感光ドラム上の露光位置が最初と
最後とでずれて隣接ＳＬＥＤ間で、段差状のズレが生じ
る。そこで、このような露光位置の段差状ズレを少なく
するために、１つのスタートクロックφＳによって走査
される発光サイリスタ数を削減することが望ましい。例
えば、図9に示すように、複数、例えば４つの発光サイ
リスタで構成したグループＧｒを１つのＳＬＥＤ内に複
数、例えば９６グループ備えてＳＬＥＤを構成すること
により、各グループＧｒに個別にデータＤを与え、各グ
ループに共通にその他の信号を与えての駆動を行なうこ
とができる。この場合は、１つのＳＬＥＤに複数のスタ
ートクロックパルス端子ＶφＳ（通常はグループ数と同
数）を配置する必要が有る。また、少数の発光サイリス
タで１つのＳＬＥＤを構成し、図9に括弧書きして示す
ように、上記各グループＧｒに相当する発光サイリスタ
を個別のＳＬＥＤ１〜９６で構成するとともに、これら
複数のＳＬＥＤを回路パターン上に配列すること（ＳＬ
ＥＤ集合体とすること）もできる。

【００５４】上記のように１つのスタートクロックによ
って走査される複数（ｍ個）の発光サイリスタを１つに
グループ化し、このグループを複数（ｎ個）備えるＳＬ
ＥＤの駆動や、１つのスタートクロックによって走査さ
れる複数（ｍ個）の発光サイリスタで１つのＳＬＥＤを
構成し、このＳＬＥＤを複数（ｎ個）配列した場合の駆
動のために、上記駆動用ＩＣを用いることができる。す
なわち、駆動用ＩＣの第１駆動部をＳＬＥＤへのデータ
供給に利用することができる。ここで、第２の駆動部は
不要であるので、駆動用ＩＣに設けないことが望ましい
が、既存の駆動用ＩＣを利用する場合は、第２の駆動部
の出力は無効化して利用はしない。

【００５５】また、図1、図2に示す回路において、駆動
用ICをSLEDの駆動に用いる場合は、第1駆動部2に接続し
たn個の出力端子Ｄ０１〜Ｄ０９６の出力切替をＳＬＥ
Ｄの転送タイミングに同期して切り替える必要が有る。
そこで、図2に示すストロープ制御回路１４に与える信
号に変更を加えることも必要である。ここで、ストロー
ブ制御回路１４に与える信号としては、発光サイリスク
の点灯時間を制御するために用いられる信号（VφD）、
または、この信号に同期した他の信号を用いるのが好ま
しいが、ＳＬＥＤの転送用多相クロックφ1、φ２の1つ
を用いたり、これらの多相転送クロックに同期した他の
信号を用いることもできる。

【００５６】図9に示すような駆動用ＩＣとそれに接続
した１つあるいは複数のＳＬＥＤを組み合わせた構成
（ＳＬＥＤ集合体）を1つのブロックとし、このブロッ
クを長尺基板上に１あるいは複数配列することにより光
プリントヘッドを構成することができる。

【００５７】この光プリントヘッドを駆動して１ライン
の全点灯を行なった場合の感光ドラム上の光プロファイ
ルは図１０（Ａ）に示すとおりであり、図１０（Ｂ）に
示す従来例と比べて、光学的な最大の段差を小さくする
ことができる。

【００５８】尚、図１０に示すように、各ＳＬＥＤやそ
の中の各グループの発光転送方向は、同一方向に設定さ
れているが、以下の例は、１つの光プリントヘッド内、
１つのブロック内、あるいは１つのＳＬＥＤ内における
転送方向に互いに向きの異なる転送方向を混在させる場
合を例示している。

【００５９】図１１、図１２は、順転送と逆転送方向を
混在させた例を示すものである。これらの図は、光プリ
ントヘッドの発光素子（ＳＬＥＤ）部分の配列状態、並
びに図１０に示す光プロファイルと同様の光プロファイ
ルを併記したものである。図１１は、ＳＬＥＤ単位に転
送方向を変更した例を示し、図１２は、ＳＬＥＤ内部の
所定グループ単位に転送方向を変更した例を示してい
る。このように、ＳＬＥＤ単位あるいは、その内部の所
定グループ単位に交互に転送方向を変更することによっ
て、隣接ＳＬＥＤ間、隣接グループ間などに生じる光学
的な段差を解消することができる。また、一度に点灯さ
せる素子数が増大するので、段差解消と同時に、印字速
度のスピードアップも図ることができる。

【００６０】尚、逆方向の転送を混在させるためには、
駆動用ＩＣからＳＬＥＤへ出力するデータの順序に若干
の変更を加える必要が有る。

【００６１】このように、ＳＬＥＤのデータ信号供給用
に駆動用ＩＣの第1駆動部を利用することにより、自己
走査型ＬＥＤアレイの光量補正を、自己走査機能を有さ
ないＬＥＤアレイの場合と同様に行なうことができるの
で、自己走査機能を有さないＬＥＤアレイを用いる場合
と同様の作用効果を奏することができる。

【００６２】また、上記のように、転送方向を混在させ
ることにより光学的な段差の発生を防止する点は、図1
〜図7に示すような自己走査機能を有しないＬＥＤアレ
イを発光素子として用いる場合にも適用することができ
る。例えば、図6、図7に示す発光素子２２の場合は、各
個別電極２８に接続した複数（ｍ＝４）の発光部の点灯
順序を、隣接する個別電極２８毎に一方向と他方向とい
うように、交互に反対の向きに設定することにより、図
１２に示す光プロファイルと同様、1つの発光素子内で
ジグザグの光プロファイルを形成することができる。

【００６３】

【発明の効果】以上のように本発明によれば、時分割駆
動に対応した発光素子を駆動するに適した汎用性のある
駆動用ＩＣを提供することができる。また、時分割駆動
に対応した発光素子の出力変動を低減することができ
る。そしてまた、発光素子とこのような駆動用ＩＣを用
いることによって高解像度の光プリントヘッドを提供す
ることができる。そしてまた、光プリントヘッドの小型
化を図ることができる。

【図面の簡単な説明】

【図１】本発明の一実施例に係る駆動用ＩＣの回路ブロ
ック図である。

【図２】図１の要部を示す回路ブロック図である。

【図３】同実施例の要部の波形図である。

【図４】図２の要部を示す回路図である。

【図５】同実施例のタイミングチャートである。

【図６】本発明の一実施例に係る光プリントヘッドの要
部平面図である。

【図７】同実施例の光プリントヘッドの回路ブロック図
である。

【図８】（Ａ）（Ｂ）は自己走査型発光素子（ＳＬＥ
Ｄ）の等価回路図である。

【図９】本発明の他の実施例の光プリントヘッドの要部
ブロック図である。

【図１０】光プリントヘッドの感光ドラムにおける光プ
ロファイルを示す図で、（Ａ）は本発明実施例、（Ｂ）
は従来例のプロファイルを示す図である。

【図１１】本発明の他の実施例のＳＬＥＤ配置例と光プ
ロファイルを示す図である。

【図１２】本発明の他の実施例のＳＬＥＤ配置例と光プ
ロファイルを示す図である。

【符号の説明】 １ 駆動用ＩＣ ２ 第１駆動部 ３ 第２駆動部 ４ データ信号記憶回路 ５ 駆動回路 １１ 選択回路

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平10−235935（ＪＰ，Ａ) 特開 平４−301467（ＪＰ，Ａ) 特開 平３−226102（ＪＰ，Ａ) 特開 平７−329352（ＪＰ，Ａ) 特開 平９−150543（ＪＰ，Ａ) 特開 平６−312532（ＪＰ，Ａ) 特開 平10−6554（ＪＰ，Ａ) 特開 昭61−234653（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) B41J 2/44 B41J 2/355 B41J 2/45 B41J 2/455 H01L 33/00

Claims (5)

(57)【特許請求の範囲】
1. 【請求項１】素子駆動用のｎ個の出力端子と、該各出力
   端子と接続した第１駆動部と、ｍ個の群選択用端子と、
   該各群選択用端子と接続した第２駆動部と、タイミング
   制御回路を備えた駆動用ＩＣであって、前記第１駆動部
   は、順次送られてくる少なくともｎ×ｍ個のデータ信号
   を記憶するデータ信号記憶回路と、該データ信号記憶回
   路に記憶しているデータ信号を前記タイミング制御回路
   からのｍ種類の内部ストローブ信号に基づいてｎ個単位
   に選択して取り出すデータ選択回路と、この選択された
   データ信号に基づき前記各駆動用出力端子に駆動信号を
   出力する駆動回路を備え、前記第２駆動部は、前記ｍ個
   の群選択用端子を前記ｍ種類の内部ストローブ信号に基
   づいて順次切り替える構成としたことを特徴とする駆動
   用ＩＣ。
2. 【請求項２】前記タイミング制御回路は、前記内部スト
   ローブ信号の数よりも少数の信号線を介して外部より供
   給される外部ストローブ信号に基づいて前記内部ストロ
   ーブ信号を生成する回路を備えることを特徴とする請求
   項１記載の駆動用ＩＣ。
3. 【請求項３】前記第1の駆動部は、前記ｎ×ｍ個のデー
   タ信号に個々に対応した補正データを記憶する補正デー
   タ記憶回路を備えることを特徴とする請求項１〜２記載
   の駆動用ＩＣ。
4. 【請求項４】前記駆動用ＩＣは、ｎ個の発光部で構成さ
   れる群をｍ個備える発光素子を群単位で時分割駆動する
   ための駆動用ＩＣであることを特徴とする請求項１〜３
   のいずれかに記載された駆動用ＩＣ。
5. 【請求項５】請求項１〜４のいずれかに記載の駆動用Ｉ
   Ｃを備えることを特徴とする光プリントヘッド。