JPS60201772A - 記録制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［技術分野］ 本発明は記録制御方式に係り、さらに詳細にはインクジ
ェットプリンタや感熱プリンタなどの複数の記録素子を
ライン状に配列して成る記録部を用いる記録制御方式に
関する。

（従来技術］ 従来、この種の装置としてフルマルチアレイの感熱プリ
ンタや、インクジェットプリンタなどが知られている。

この種の装置で、用いられる記録媒体の輻をＡ４とし、
１２画素／ＩＩ＋１の記録密度で記録を行なおうとする
と、素子数は２０４８個になる。これらの全部を同時に
駆動すると、ＨＩＩＪＩ的に膨大な電力が必要になる（
ｌ素子あたり２００ｍＡ消費するとすれば上記の素子数
では瞬間電流は約４１ＯＡとなり、このような大容量の
電源部はプリンタ自体より大きくなってしまう、）の！
、従来では素子をいくつかのブロックに分けて時分割に
より駆動する方法がとられている０時分割による駆動で
は、駆動回路一つあたりの駆動電流は大きくなるが、必
要な瞬間電流を小さくすることができ、また回路の配線
本数を少なくできる、という利点がある。

第１図にマルチアレイの記録素子の一例としてインクジ
ェットヘッドの一部の分解斜視図を示す。

第１図において、符号１で示されるものは組み立て後に
インク噴射ノズルとして機能する隔壁３を有する上板で
、ガラスやセラミックなどから構成される。各隔壁３の
後部には組み立て時にインクタンクとして機能する凹部
７が設けられている。四部７の上部にはインク供給口２
が穿設されており、このインク供給口２を介して外部の
メインインクタンクからインクが供給される。

一方、下板４には各隔壁３の位置に対応して、発熱抵抗
素子ないしは圧電素子などの駆動素子６が形成されてお
り、これらの駆動は同じく下板４上に形成された電極５
を介して行なわれる。この一つ一つの発熱素子の記録周
期をＴとして、駆動信号のパルス幅をｔとすればＴ／ｌ
が最大の時分割数ということになる。すなわち、記録周
波数を２．５ＫＨｚとすれば、上記（７）Ｔは４００Ｉ
ＬＳとなり、上記のｔをｌＯｇ、ｓとして２０４８個の
駆動素子を４０ブロツクに分けて時分割駆動すれば、電
源容量は理論上的１、／４０になる。

第２図に第１図のような記録素子を駆動するための回路
の一例を示す。

第２図において符号２７で全体を示されているものは、
回路数を２４に減らし、簡略化して示された前記の記録
素子である。各駆動素子はＡ−Ｄの４つのブロックに分
割されており、各ブロックの素子数は６個づつである（
たとえばＡブロックはＡ１〜Ａ６）。これらの各ブロッ
クの素子の一端はダイオードＤｉを介して、まとめてト
ランジスタなどのドライバ素子Ａ−Ｄにより電源電圧Ｖ
Ｈの印加を選択される。また各ブロックの同一番号の素
子の他端は並列に接続されており、これらの接続点の電
圧は上記と同様のドライバ素子２１〜２６により制御さ
れる。したがって、ドライバ素子２１〜２６に記録デー
タを与え、ドライバ素子Ａ−Ｄのいずれかをオンとする
ことにより各ブロックごとに記録を行なわせることがで
きる。この記録データ信号とセレクト信号を印加する素
子は上記と逆の場合もありうる。

駆動時にはドライバ素子Ａ−Ｄに順次第３図に示すよう
な駆動パルスが印加される。このとき素子２１〜２６の
すべてに記録を指定する信号が印加されているとすると
、記録紙Ｐには第４図に符号ｌＯで示すような直線記録
が行なわれる。このとき、記録紙Ｐは連続移動するもの
とする。ここで符号８で示されているものは印加された
記録データにより行なわれるべき理想的な直線記録であ
る。この記録８の上方には各記録素子の位置を示す番号
を付しである。

また、上記と逆にドライバ素子Ａ−Ｄに同様の記録デー
タを与え、ドライバ素子２１〜２６に第３図に示したの
と同様なスキャン信号を与えれば各ブロックの同一番号
を付した素子が順次駆動されるので、記録は第４図に符
号１１で示されるような鋸刃状の記録になる。

上記のようないわゆるダイナミックドライブ法では配線
数の減少がそれほど見込めないので、最近では第５図に
示すような回路が多用されている。ここでは上記と同様
の記録素子２７のそれぞれの一端にはドライバ素子１６
が接続され、他端は全て電源電圧ＶＨに接続される。

ドライバ素子は入力の２木の信号の論理積により作動さ
れるもので、これらの入力線の一方は各ブロックごとに
並列に接続され、信号５１〜５４により制御される。ま
た、他方の入力線は各ブロックごとに４個のシフトレジ
スタ５ＲＬＩ〜５ＲＬ４の出力に接続されており、これ
らのシフトレジスタは同一のクロックＣＬＫにより歩進
される。

以上のような回路は第１図の下板５上に半導体技術によ
り一体に構成することができ、接続すべき回路数を減ら
せる、という利点がある。このような回路における駆動
方法の一例を第６図（Ａ）に示す。

記録位置を示す信号ＴＰの１周期中で４回に分けて信号
線５１〜５４に駆動信号を与え各ブロックを選択する。

このとき同時にクロックＣＬＫにより各シフトレジスタ
５ＲＬＩ−３ＲＬ４の入力信号線Ａ−Ｄに与えられる記
録データ信号をシフトし、第６図最下段のラッチ信号Ｌ
ＡＨによりデータを固定し、次の信号ＴＰのサイクルで
ラッチされたデータに基づく時分割記録を行なう。

この方法ではさらにシフトレジスタ５ＲＬＩ〜４の入力
信号線Ａ−Ｄｐ連結してしまい、記録データを直列デー
タとして与えることが一般にょく行なわれている。また
、さらに信号線５１〜５４のスキャン信号も４１固のシ
フトレジスタにより制御するようにすれば、記録素子か
ら出る信号線は電０：（を別にすれば４木で済むことに
なる。この方法によれば画素数が増えても（通常用いら
れる２０４８画素であっても）理論上はこの４木の信号
線のみで記録制御が行なえる。記録は第４図に符号１０
で示すようになる。

上記の方法の欠点はデータの直列転送を行なうため、ク
ロック速度が高くなることである。たとえば、記録周期
４００　ｐ−ｓに２０４８個のデータを送るためにはク
ロックは５．１２Ｍ）Ｉｚ以−りとなってしまう。

この点に鑑みて、第６図（１３）に示されるような方法
も知られている。

すなわち、第５図の各シフトレジスタの入力信号線Ａ−
Ｄを連結し、ここに信号５６を入力し、クロックＣＬＫ
でシフトし、スキャン信号とする。そして各ブロックご
との制御線５１〜５４に記録データを人力する。この方
法によればスキャンのクロックは記録周期４００　川Ｓ
をブロック数で割った周期となるのでせいぜい１００Ｋ
Ｈｚ程度で済む。この方法によればラッチは必要なくな
るので、回路がより簡略になる、という利点がある。

しかし、この方法による直線記録は第４図に符号１１で
示されるような鋸刃状の記録となってしまう欠点がある
。この記録を拡大すると第７図に示すようになる。

ここではＡブロックとＢブロックの各記録素子によるド
ツト記録が示されており、また各ブロックの素子数は９
個として示しである。すなわち、上記の方法では各ブロ
ックの同一番号の素子が順次駆動されるので、９番の素
子と１番の素子による記録ドツトが、その間に記録紙が
移動する距離ｄだけ離れてしまう０画像などを記録する
場合にはこのずれにより画像の記録品質が劣化してしま
う。

［目　的］ 本発明は以上の点に鑑みてなされたもので、ドツト記録
のずれを極力押えることができるこ記録制御方式を提供
することを目的とする。

［￥施例］ 以下、図面に示す実施例に基づいて本発明の詳細な説明
する。

第８図に本発明による駆動回路の一例を示す。

ここではｆｔ５５図の従来例と同一部材には同一符号を
付し、その詳細な説明は省略する。

第５図と異なっている部分はシフトレジスタＳＲ１〜４
の信号をシフトする順番が隣り合ったレジスタどうしで
逆にしである点である。

このような構成により、隣り合ったブロックどうしでド
ツトの記録順が逆になるので、直線記録を行なった場合
には第４図に符号１２で示すような記録を得ることがで
き名、これを拡大して示すと、第９図のようなドツト記
録となる。直線記録の場合には図示するように記録素子
のブロックの切れ目での段差がなくなり１．記録が連続
するので略ゆるやかな波形の記録となり、従来よりも直
線に近づけることができる。

画像記録などの場合にも、各ブロックごとの記録ズレが
交互に現われるようにできるので、視覚１問題のない良
好な記録品質を得ることができる。このとき、各シフト
レジスタＳＲＩ　Ｎ５Ｒ４の入力端子を連結し、この接
続点Ｑに記録データを入力するようにして、第５図およ
び第６図（Ｂ）に関連して示した駆動方法を用いれば、
比較的低速なりロックにより記録動作を行なえ、また装
置をより少ない配線数で構成することができる。

以上の構成は、第２図に示したような構成であっても、
結線順を変更するだけで容易に実施でき、同様の効果を
得ることができる。

〔効　果１ 以上の説明から明らかなように、本発明によれば、ライ
ン状に配列さ゛れた複数の記録素子を複数の素子群に分
割し、各群内のいずれかの記録素子を順次同時に駆動す
る記録制御方式において、隣り合った素子群の駆動順を
互いに逆の順番にした構成を採用しているため、簡単安
価に記録品質の低下が少なく、装置の製造コストを低減
できる優れた記録制御方式を提供することができる。ま
た本発明によれば、時分割駆動による記録品質低下を最
小限に押えることができるので、採用される装置の電源
部や、記録速度あるいは見込める配線のための製造コス
トなどに応じて適当な時分割数を自由に設定できるよう
になる。

【図面の簡単な説明】

第１図から第７図は従来の記録制御方式の欠点を説明す
るもので、第１図は記録素子の分解斜視図、第２図は第
１図の素子の駆動制御回路の構成を示す回路図、第３図
は第２図の回路の駆動タイミングを説明するタイミング
チャート図、第４図は種々の記録状態を示す説明図、第
５図は従来の異なった制御回路例を示す回路図、第６図
（Ａ）、ＣＢ）はそれぞれ第５図の回路の異なる制御タ
イミングを説明するタイミングチャート図、第７図は第
４図の一部を拡大して示した説明図、第８図以下は本発
明方式を説明するもので、第８図は本発明方式による記
録素子駆動制御回路の回路図、第９図は本発明方式によ
る記録動作を示した説明図である。 １６・・・ドライバ素子　２７・・・記録素子５１〜５
４・・・信号線

Claims (1)

【特許請求の範囲】
1. ライン状に配列された複数の記録素子を複数の素子群に
   分割し、各群内のいずれかの記録素子を選択的に駆動す
   る記録制御方式において、隣り合った素子群の駆動順を
   互いに逆の順番にしたことを特徴とする記録制御方式。