JP2911965B2 - Ｌｅｄヘッド回路 - Google Patents
Ｌｅｄヘッド回路Info
- Publication number
- JP2911965B2 JP2911965B2 JP15546190A JP15546190A JP2911965B2 JP 2911965 B2 JP2911965 B2 JP 2911965B2 JP 15546190 A JP15546190 A JP 15546190A JP 15546190 A JP15546190 A JP 15546190A JP 2911965 B2 JP2911965 B2 JP 2911965B2
- Authority
- JP
- Japan
- Prior art keywords
- led
- switch
- circuit
- elements
- block
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Dot-Matrix Printers And Others (AREA)
- Printers Or Recording Devices Using Electromagnetic And Radiation Means (AREA)
- Exposure Or Original Feeding In Electrophotography (AREA)
Description
【発明の詳細な説明】 「産業上の利用分野」 本発明は主として電子写真装置の潜像書込み系に用い
るLEDヘッド回路に係り、特に前記LEDヘッドをｎビット
づつ複数ブロックに分割し、該ブロック単位でLED素子
を順次点灯制御を行う、いわゆる時分割駆動方式のLED
ヘッド回路に関する。
るLEDヘッド回路に係り、特に前記LEDヘッドをｎビット
づつ複数ブロックに分割し、該ブロック単位でLED素子
を順次点灯制御を行う、いわゆる時分割駆動方式のLED
ヘッド回路に関する。
「従来の技術」 近年、電子写真方式を用いたプリンタとして、画像情
報に対応して変調したレーザビームを、ポリゴンミラー
により主走査方向にスキャンしながら潜像書込みを行う
レーザプリンタと、LED素子群を主走査方向に列状に配
したLEDヘッドを画像情報に対応して点灯制御しながら
潜像書込みを行うLEDプリンタが存在するが、後者は前
者のポリゴンミラーのように機械的ビームスキャン装置
が不要の為に装置小型化の面で有利である。
報に対応して変調したレーザビームを、ポリゴンミラー
により主走査方向にスキャンしながら潜像書込みを行う
レーザプリンタと、LED素子群を主走査方向に列状に配
したLEDヘッドを画像情報に対応して点灯制御しながら
潜像書込みを行うLEDプリンタが存在するが、後者は前
者のポリゴンミラーのように機械的ビームスキャン装置
が不要の為に装置小型化の面で有利である。
そして、かかるLEDプリンタには１走査ライン分のLED
素子群を同時に点灯制御する一ライン型駆動回路と、前
記一走査ライン分のLED素子群をｎビットづつ複数ブロ
ック（ｍ）に分割し、該分割したブロック単位で前記LE
Dを順次点灯制御するようにした、時分割方式の駆動回
路が存在するが、前者は１走査ラインに対応する数のメ
モリ容量を有するシフトレジスタやラッチ回路を用意し
なければならず、回路構成の煩雑化とコストアップにつ
ながる為に、近年は時分割方式の駆動回路を採用する場
合が多い。
素子群を同時に点灯制御する一ライン型駆動回路と、前
記一走査ライン分のLED素子群をｎビットづつ複数ブロ
ック（ｍ）に分割し、該分割したブロック単位で前記LE
Dを順次点灯制御するようにした、時分割方式の駆動回
路が存在するが、前者は１走査ラインに対応する数のメ
モリ容量を有するシフトレジスタやラッチ回路を用意し
なければならず、回路構成の煩雑化とコストアップにつ
ながる為に、近年は時分割方式の駆動回路を採用する場
合が多い。
かかる時分割駆動回路は第２図に示すように、前記各
ブロック毎のLED素子数ｎに対応する数のメモリ容量を
有するシフトレジスタ11、ラッチ回路12、LED素子数ｎ
に対応する数のスイッチ素子群からなるマトリックス状
の配線パターンを介して各ブロックのLED素子と前記ス
イッチ素子間を接続させたスイッチ回路13、及び該スイ
ッチ回路13とLEDブロック1A…との接続を順次選択的に
切換える切換回路４よりなり、先ずクロックに基づいて
ｎビットのデータ信号をシフトレジスタ11にシリアルに
格納した後、制御回路５よりのラッチ信号に基づいて該
ｎビットデータをパラレルにラッチ回路12にラッチさせ
ると共に、該ラッチデータに基づくスイッチ信号をTRか
らなるスイッチ素子のベース側に印加する事により対応
する各LED素子を点灯制御する事が出来る。
ブロック毎のLED素子数ｎに対応する数のメモリ容量を
有するシフトレジスタ11、ラッチ回路12、LED素子数ｎ
に対応する数のスイッチ素子群からなるマトリックス状
の配線パターンを介して各ブロックのLED素子と前記ス
イッチ素子間を接続させたスイッチ回路13、及び該スイ
ッチ回路13とLEDブロック1A…との接続を順次選択的に
切換える切換回路４よりなり、先ずクロックに基づいて
ｎビットのデータ信号をシフトレジスタ11にシリアルに
格納した後、制御回路５よりのラッチ信号に基づいて該
ｎビットデータをパラレルにラッチ回路12にラッチさせ
ると共に、該ラッチデータに基づくスイッチ信号をTRか
らなるスイッチ素子のベース側に印加する事により対応
する各LED素子を点灯制御する事が出来る。
そして前記シフトレジスタ11には前記ラッチ回路12に
データ転送後、引続いて次位のｎビットデータをシリア
ルに格納し続け、該ｎビットデータ格納後にラッチ信号
に基づいてラッチ回路12側に該データをラッチさせると
ともに、該ラッチ信号と同期して切換回路４より送信さ
れる切換え信号に基づいて前記スイッチ回路13の接続を
次位のLEDブロック1A…に切換、以下前記動作を繰り返
すものである。
データ転送後、引続いて次位のｎビットデータをシリア
ルに格納し続け、該ｎビットデータ格納後にラッチ信号
に基づいてラッチ回路12側に該データをラッチさせると
ともに、該ラッチ信号と同期して切換回路４より送信さ
れる切換え信号に基づいて前記スイッチ回路13の接続を
次位のLEDブロック1A…に切換、以下前記動作を繰り返
すものである。
「発明が解決しようとする課題」 従ってかかる回路によれば、前記切換え信号に基づい
てLEDブロック1A…とスイッチ回路13との接続を順次切
換え可能に構成したために、前記スイッチ回路13のスイ
ッチ素子数はライン型駆動回路の様にｎ×ｍ個設ける事
なく単位ブロック1A…のLED素子数であるｎ個で足り、
その分ICの節減につながるが、スイッチ回路13はマトリ
クス状の配線パターンを介して各ブロック1A…の対応す
るLED素子と接続されているために、前記スイッチ回路1
3に最も近い始位のLEDブロック1A…との配線長L1と最も
遠い終位のLEDブロック1A…との配線長Lmが大幅に異な
ってしまい、而も該ブロック1A…を形成するLED素子に
流れる電流はミリアンペア単位の微弱電流であるため
に、前記配線長の相違が即LED素子の消費電力の変動と
なって表われ、主走査方向に沿ってLED素子の発光強度
が順次強←→弱方向に変化してしまう。
てLEDブロック1A…とスイッチ回路13との接続を順次切
換え可能に構成したために、前記スイッチ回路13のスイ
ッチ素子数はライン型駆動回路の様にｎ×ｍ個設ける事
なく単位ブロック1A…のLED素子数であるｎ個で足り、
その分ICの節減につながるが、スイッチ回路13はマトリ
クス状の配線パターンを介して各ブロック1A…の対応す
るLED素子と接続されているために、前記スイッチ回路1
3に最も近い始位のLEDブロック1A…との配線長L1と最も
遠い終位のLEDブロック1A…との配線長Lmが大幅に異な
ってしまい、而も該ブロック1A…を形成するLED素子に
流れる電流はミリアンペア単位の微弱電流であるため
に、前記配線長の相違が即LED素子の消費電力の変動と
なって表われ、主走査方向に沿ってLED素子の発光強度
が順次強←→弱方向に変化してしまう。
又前記スイッチ回路13のスイッチ素子数は単位ブロッ
ク1A…のLED素子数であるｎ個で他の単位ブロック1A…
の発光を制御しているので、言い換えれば、１ドットを
１スイッチ素子を用いているために中間調の画像形成を
することができない。
ク1A…のLED素子数であるｎ個で他の単位ブロック1A…
の発光を制御しているので、言い換えれば、１ドットを
１スイッチ素子を用いているために中間調の画像形成を
することができない。
又前記スイッチ回路13は一般にシフトレジスタ11やラ
ッチ回路12を含めて駆動ICとしてチップ化しているが、
ICチップは許容電力損失がチップ単位で定められている
ために、駆動されるスイッチ素子の数が多いほどそのLE
D素子に流れる駆動電流も小になり、結果として発光強
度が小さくなり、分解能の高い画像形成が困難になる。
ッチ回路12を含めて駆動ICとしてチップ化しているが、
ICチップは許容電力損失がチップ単位で定められている
ために、駆動されるスイッチ素子の数が多いほどそのLE
D素子に流れる駆動電流も小になり、結果として発光強
度が小さくなり、分解能の高い画像形成が困難になる。
本発明はかかる従来技術の欠点に鑑み、個々のLED素
子の発光強度の増加によりドット分解能の増大と、主走
査方向におけるLED素子の発光強度の均等化を図るとと
もに、中間調の画像形成を可能とするLED駆動回路を提
供する事を目的とする。
子の発光強度の増加によりドット分解能の増大と、主走
査方向におけるLED素子の発光強度の均等化を図るとと
もに、中間調の画像形成を可能とするLED駆動回路を提
供する事を目的とする。
「課題を解決するための手段」 本発明はいわゆる時分割方式の駆動回路において、 第１図に示すように、ｎビットづつ分割した前記ブロ
ック1A…内の各LED素子1aの点灯制御を行う為に、ｎ個
のスイッチ素子13a（第３図）を組込んだスイッチ回路1
3A,13Bを複数個設け、前記各ブロック1A〜1M内の同位置
に配置されLED素子1a全てに接続されるスイッチ素子13a
を前記ブロック内のLED素子と同数有し、前記複数のス
イッチ回路13A,13Bの同じLED素子1Aに接続されるスイッ
チ素子13a、13a′を並列接続させ、該複数のスイッチ回
路13A,13Bをマトリックス状の配線手段３を介して前記
各ブロック1A…夫々に接続配置させた点、即ちより具体
的には各LEDブロック1A…内の個々のLED素子1aを、夫々
のスイッチ回路13A,13Bの対応する各スイッチ素子13a、
13a′を並列接続させて、前記複数のブロック内の同位
置のLED素子1aに接続した事を第１の特徴とするもので
ある。
ック1A…内の各LED素子1aの点灯制御を行う為に、ｎ個
のスイッチ素子13a（第３図）を組込んだスイッチ回路1
3A,13Bを複数個設け、前記各ブロック1A〜1M内の同位置
に配置されLED素子1a全てに接続されるスイッチ素子13a
を前記ブロック内のLED素子と同数有し、前記複数のス
イッチ回路13A,13Bの同じLED素子1Aに接続されるスイッ
チ素子13a、13a′を並列接続させ、該複数のスイッチ回
路13A,13Bをマトリックス状の配線手段３を介して前記
各ブロック1A…夫々に接続配置させた点、即ちより具体
的には各LEDブロック1A…内の個々のLED素子1aを、夫々
のスイッチ回路13A,13Bの対応する各スイッチ素子13a、
13a′を並列接続させて、前記複数のブロック内の同位
置のLED素子1aに接続した事を第１の特徴とするもので
ある。
尚、本発明は前記スイッチ回路13A,13Bのみを複数設
けてもよく、又後記実施例に示すように、ｎビットシフ
トレジスタ11とｎビットラッチ回路12及びｎビットスイ
ッチ回路13A,13Bが組込まれた駆動IC10A,10Bを複数個設
けてもよく、何れにしても前記スイッチ回路13A,13Bが
複数有する事が前提となる。
けてもよく、又後記実施例に示すように、ｎビットシフ
トレジスタ11とｎビットラッチ回路12及びｎビットスイ
ッチ回路13A,13Bが組込まれた駆動IC10A,10Bを複数個設
けてもよく、何れにしても前記スイッチ回路13A,13Bが
複数有する事が前提となる。
また、前記複数のスイッチ回路を並列駆動若しくは選
択駆動する為の切換え手段を設けたことを第２の特徴と
する。かかる技術により、中間調画像を得ようとする場
合は制御回路５よりOFF信号を出力させることにより、
例えば、一の駆動IC10Aのｎビットシフトレジスタ11の
みにデータ信号が入力される事になり、前記に比較して
1/mの駆動電流で前記LED素子1aが点灯する事になる。よ
って、ｋ（整数）＝2,3,・・・ｍとすると、（1/m）〜
ｋ（1/m）の駆動電流の調整が可能である。
択駆動する為の切換え手段を設けたことを第２の特徴と
する。かかる技術により、中間調画像を得ようとする場
合は制御回路５よりOFF信号を出力させることにより、
例えば、一の駆動IC10Aのｎビットシフトレジスタ11の
みにデータ信号が入力される事になり、前記に比較して
1/mの駆動電流で前記LED素子1aが点灯する事になる。よ
って、ｋ（整数）＝2,3,・・・ｍとすると、（1/m）〜
ｋ（1/m）の駆動電流の調整が可能である。
「作用」 かかる技術手段によれば各LEDブロック1A…内の個々
のLED素子1aが、対応する複数のスイッチ素子13aと接続
されているために、該スイッチ素子13aの数に対応させ
て各LED素子1aの駆動電流が整数倍となり、その分LED素
子1aの発光強度が増加しドット分解能が向上する。
のLED素子1aが、対応する複数のスイッチ素子13aと接続
されているために、該スイッチ素子13aの数に対応させ
て各LED素子1aの駆動電流が整数倍となり、その分LED素
子1aの発光強度が増加しドット分解能が向上する。
特に前記スイッチ回路13A,13Bをシフトレジスタ11や
ラッチ回路12を含めて駆動IC10A,10Bとしてチップ化し
た場合においても発光強度を小さくする事なく、容易に
分解能の高い画像形成が可能となる。
ラッチ回路12を含めて駆動IC10A,10Bとしてチップ化し
た場合においても発光強度を小さくする事なく、容易に
分解能の高い画像形成が可能となる。
又本技術手段によれば、スイッチ回路13A,13Bを複数
設けたために、例えば該一のスイッチ回路13Aに最も終
位のLEDブロック1Mが、他のスイッチ回路13Bに最も近い
始位のLEDブロック1Mになるように、夫々マトリックス
配線手段３を介してLEDブロック1A…と各スイッチ回路1
3A,13Bを接続し、前記各ブロック（1A〜1M）の延設方向
と平行に配置して、前記マトリックス状の配線手段３を
形成する事により、結果として前記各スイッチ回路13A,
13B中のスイッチ素子13aと対応するLED素子1a間の各ス
イッチ回路からの配線長の総和をほぼ等しくさせる事が
出来、この結果、各ブロック1A…全てのLED素子1aに流
れる電流が一定化し、均等なドットパターンの形成が可
能となる。
設けたために、例えば該一のスイッチ回路13Aに最も終
位のLEDブロック1Mが、他のスイッチ回路13Bに最も近い
始位のLEDブロック1Mになるように、夫々マトリックス
配線手段３を介してLEDブロック1A…と各スイッチ回路1
3A,13Bを接続し、前記各ブロック（1A〜1M）の延設方向
と平行に配置して、前記マトリックス状の配線手段３を
形成する事により、結果として前記各スイッチ回路13A,
13B中のスイッチ素子13aと対応するLED素子1a間の各ス
イッチ回路からの配線長の総和をほぼ等しくさせる事が
出来、この結果、各ブロック1A…全てのLED素子1aに流
れる電流が一定化し、均等なドットパターンの形成が可
能となる。
更に前記複数のスイッチ回路13A,13Bは常に両者を並
列駆動させる事なく、切換え手段により一のスイッチ回
路13Aのみを駆動させるように構成しているので、これ
によりLED素子1aの発光強度をｎビット単位で強弱の切
換え制御を行う事が出来、これにより中間調の画像形成
も可能となる。
列駆動させる事なく、切換え手段により一のスイッチ回
路13Aのみを駆動させるように構成しているので、これ
によりLED素子1aの発光強度をｎビット単位で強弱の切
換え制御を行う事が出来、これにより中間調の画像形成
も可能となる。
「実施例」 以下、図面に基づいて本発明の実施例を例示的に詳し
く説明する。但しこの実施例に記載されている構成部品
の寸法、材質、形状、その相対配置などは特に特定的な
記載がない限りは、この発明の範囲をそれのみに限定す
る趣旨ではなく単なる説明例に過ぎない。
く説明する。但しこの実施例に記載されている構成部品
の寸法、材質、形状、その相対配置などは特に特定的な
記載がない限りは、この発明の範囲をそれのみに限定す
る趣旨ではなく単なる説明例に過ぎない。
第１図は本発明の実施例に係るLEDヘッド回路の回路
構成を示すブロック図で、１はｎビットのLED素子1aを
組込んだ複数のLEDチップ1A…を列状に配列してなるLED
アレイ、10A,10Bはｎビットシフトレジスタ11とｎビッ
トラッチ回路12及びｎビットスイッチ回路13が組込まれ
た一対の駆動ICで、前記LEDアレイの左右両側のほぼ対
称位置に配設されている。
構成を示すブロック図で、１はｎビットのLED素子1aを
組込んだ複数のLEDチップ1A…を列状に配列してなるLED
アレイ、10A,10Bはｎビットシフトレジスタ11とｎビッ
トラッチ回路12及びｎビットスイッチ回路13が組込まれ
た一対の駆動ICで、前記LEDアレイの左右両側のほぼ対
称位置に配設されている。
３はマトリックス状の配線パターンで、前記一対の駆
動IC10A,10Bのｎビットからなる出力端と、各LEDチップ
1A…夫々の入力端間をマトリックス状に接続させると共
に、前記一対の駆動IC10A,10B同士においては並列接続
になるように結線している。
動IC10A,10Bのｎビットからなる出力端と、各LEDチップ
1A…夫々の入力端間をマトリックス状に接続させると共
に、前記一対の駆動IC10A,10B同士においては並列接続
になるように結線している。
そして該配線パターン３は前記駆動IC10A,10BをLEDア
レイの左右両側に配設したために、任意のLED素子1aと
一の駆動IC10Aのスイッチ回路13A中のスイッチ素子13a
を結ぶ配線長と、該LED素子1aと他の駆動IC10Bのスイッ
チ回路13B中のスイッチ素子13aを結ぶ配線長の和がほぼ
等しくなるように形成する事が出来る。
レイの左右両側に配設したために、任意のLED素子1aと
一の駆動IC10Aのスイッチ回路13A中のスイッチ素子13a
を結ぶ配線長と、該LED素子1aと他の駆動IC10Bのスイッ
チ回路13B中のスイッチ素子13aを結ぶ配線長の和がほぼ
等しくなるように形成する事が出来る。
６はアンドゲートで、制御回路５よりのON/OFF信号に
基づいて一の駆動IC10Bのシフトレジスタ11へのデータ
信号の転送／停止切換えを行う事が出来る。
基づいて一の駆動IC10Bのシフトレジスタ11へのデータ
信号の転送／停止切換えを行う事が出来る。
40はｎビットカウント毎に切換え信号を出力するスキ
ャンロジック、42は該切換え信号と制御回路５よりのイ
ネーブル信号とのアンド−を取って駆動IC10A,10BとLED
チップ1A…との接続を順次切換えるｍ個のコモンドライ
バである。
ャンロジック、42は該切換え信号と制御回路５よりのイ
ネーブル信号とのアンド−を取って駆動IC10A,10BとLED
チップ1A…との接続を順次切換えるｍ個のコモンドライ
バである。
かかる実施例によれば、常態のドットパターンを得た
い場合は、制御回路５よりON信号が出力する事により各
駆動IC10A,10Bの夫々のｎビットシフトLED11にデータ信
号がシリアルに入力され、制御回路５よりのラッチ信号
に基づいて該ｎビットデータをパラレルに各ラッチ回路
12にラッチさせると共に、第３図に示すように、該ラッ
チデータに基づくスイッチ信号SWを各スイッチ回路13A,
13B内の対応するスイッチ素子13aのベース側に印加する
事により、ブロック内の各LED素子1aにはスイッチ素子1
3aが１つの場合に比較して２倍の駆動電流が流れ、これ
により分解能の高いドットを得る事が出来る。
い場合は、制御回路５よりON信号が出力する事により各
駆動IC10A,10Bの夫々のｎビットシフトLED11にデータ信
号がシリアルに入力され、制御回路５よりのラッチ信号
に基づいて該ｎビットデータをパラレルに各ラッチ回路
12にラッチさせると共に、第３図に示すように、該ラッ
チデータに基づくスイッチ信号SWを各スイッチ回路13A,
13B内の対応するスイッチ素子13aのベース側に印加する
事により、ブロック内の各LED素子1aにはスイッチ素子1
3aが１つの場合に比較して２倍の駆動電流が流れ、これ
により分解能の高いドットを得る事が出来る。
一方中間調若しくは小さいドット系の画素を得ようと
する場合は制御回路５よりOFF信号を出力させることに
より、一の駆動IC10Aのｎビットシフトレジスタ11のみ
にデータ信号が入力される事になり、前記に比較して1/
2の駆動電流で前記LED素子1aが点灯する事になる。
する場合は制御回路５よりOFF信号を出力させることに
より、一の駆動IC10Aのｎビットシフトレジスタ11のみ
にデータ信号が入力される事になり、前記に比較して1/
2の駆動電流で前記LED素子1aが点灯する事になる。
「発明の効果」 以上記載した如く本発明によれば、単にスイッチ回路
13若しくは駆動ICを従来の回路に適宜個数追加するのみ
で個々のLED素子の発光強度を増加させる事が出来、ド
ット分解能の増大と画素鮮明度が向上し、LEDアレイの
発光強度の均等化を図る事が出来るとともに、前記スイ
ッチ回路等を選択的に駆動制御する事により、LED素子1
aの発光強度をｎビット単位で強弱の切換え制御する事
が出来、これにより中間調の画像形成も可能となる。
13若しくは駆動ICを従来の回路に適宜個数追加するのみ
で個々のLED素子の発光強度を増加させる事が出来、ド
ット分解能の増大と画素鮮明度が向上し、LEDアレイの
発光強度の均等化を図る事が出来るとともに、前記スイ
ッチ回路等を選択的に駆動制御する事により、LED素子1
aの発光強度をｎビット単位で強弱の切換え制御する事
が出来、これにより中間調の画像形成も可能となる。
第１図は本発明の実施例に係るLEDヘッド回路の回路構
成を示すブロック図、第３図はLED素子の点灯状態を示
す要部回路図、第２図は従来技術に係るLEDヘッド回路
の回路構成を示すブロック図である。 1a……LED素子、３……配線手段、13A,13B……スイッチ
回路、13a,13a′……スイッチ素子
成を示すブロック図、第３図はLED素子の点灯状態を示
す要部回路図、第２図は従来技術に係るLEDヘッド回路
の回路構成を示すブロック図である。 1a……LED素子、３……配線手段、13A,13B……スイッチ
回路、13a,13a′……スイッチ素子
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) B41J 2/44 B41J 2/45 B41J 2/455
Claims (1)
- 【請求項１】ライン状に配したLED素子群をｎビットづ
つ複数ブロック（ｍ）に分割し、該ブロック単位で前記
LED素子を順次点灯制御するようにしたLEDヘッド回路に
おいて、 各ブロック内の同位置に配置されたLED素子全てに接続
されるスイッチ素子を前記ブロック内のLED素子と同数
有し、前記ブロック単位で前記LED素子の点灯制御を行
うスイッチ回路を複数個設け、 前記複数のスイッチ回路の同じLED素子に接続される各
スイッチ素子を並列接続させるとともに、前記複数のス
イッチ回路を並列駆動若しくは選択駆動する為の切換え
手段を設け、 前記複数のスイッチ回路をマトリックス状の配線手段を
介して前記各ブロック夫々に接続配置させた事を特徴と
するLEDヘッド回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15546190A JP2911965B2 (ja) | 1990-06-15 | 1990-06-15 | Ｌｅｄヘッド回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15546190A JP2911965B2 (ja) | 1990-06-15 | 1990-06-15 | Ｌｅｄヘッド回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0447959A JPH0447959A (ja) | 1992-02-18 |
| JP2911965B2 true JP2911965B2 (ja) | 1999-06-28 |
Family
ID=15606561
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15546190A Expired - Fee Related JP2911965B2 (ja) | 1990-06-15 | 1990-06-15 | Ｌｅｄヘッド回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2911965B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5169381B2 (ja) * | 2008-03-31 | 2013-03-27 | コニカミノルタホールディングス株式会社 | 液滴吐出システム |
-
1990
- 1990-06-15 JP JP15546190A patent/JP2911965B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0447959A (ja) | 1992-02-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5138310A (en) | Light-emitting element array driver circuit | |
| JP2755406B2 (ja) | データ・ラッチの選択用トークン・ビットを有するドットプリンタおよびそのプリンタに使用するドライバ回路 | |
| CN101734021A (zh) | 发光元件头、图像形成装置以及信号供给方法 | |
| JP2911965B2 (ja) | Ｌｅｄヘッド回路 | |
| JP3802352B2 (ja) | 駆動用ｉｃ及び光プリントヘッド | |
| EP1422067A1 (en) | Drive ic and optical print head | |
| JP2001088345A (ja) | 光プリントヘッド | |
| EP0433087A2 (en) | Multiplexed light emitting diode printhead | |
| EP1134084A1 (en) | Driver ic and optical print head | |
| JP2839810B2 (ja) | Ｌｅｄプリンタにおける高密度画像形成方法 | |
| JP3058726B2 (ja) | プリントヘツドおよびその駆動方法 | |
| JP2000164932A (ja) | 自己走査型発光装置および画像形成装置 | |
| JPH09150542A (ja) | 記録素子アレー | |
| JPH10235935A (ja) | ドライバｉｃとｌｅｄプリントヘッド | |
| JPH01232072A (ja) | ライン状並列負荷の駆動装置 | |
| JP3091324B2 (ja) | 印字素子駆動装置の駆動方法 | |
| EP0663759A1 (en) | Digital LED printer with multiple print imaging modes | |
| EP1422066A1 (en) | Optical print head | |
| JP2003080763A (ja) | 発光素子アレイ及びそれを用いた画像形成装置 | |
| JPS6231893A (ja) | 発光素子及び光量制御素子の駆動回路 | |
| JPH05338261A (ja) | Ｌｅｄアレイチップ及びｌｅｄアレイ駆動装置 | |
| JP3117771B2 (ja) | カラー画像形成方法 | |
| JP2000218854A (ja) | 駆動用ｉｃ及び光プリントヘッド | |
| JPH11170598A (ja) | 画像形成装置 | |
| JPH1128835A (ja) | 記録チップ、記録ヘッド、および、画像記録装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |