JP2505511B2 - 光プリンタの発光素子駆動回路 - Google Patents
光プリンタの発光素子駆動回路Info
- Publication number
- JP2505511B2 JP2505511B2 JP266788A JP266788A JP2505511B2 JP 2505511 B2 JP2505511 B2 JP 2505511B2 JP 266788 A JP266788 A JP 266788A JP 266788 A JP266788 A JP 266788A JP 2505511 B2 JP2505511 B2 JP 2505511B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- light emitting
- block
- emitting element
- drive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K15/00—Arrangements for producing a permanent visual presentation of the output data, e.g. computer output printers
- G06K15/02—Arrangements for producing a permanent visual presentation of the output data, e.g. computer output printers using printers
- G06K15/12—Arrangements for producing a permanent visual presentation of the output data, e.g. computer output printers using printers by photographic printing, e.g. by laser printers
- G06K15/1238—Arrangements for producing a permanent visual presentation of the output data, e.g. computer output printers using printers by photographic printing, e.g. by laser printers simultaneously exposing more than one point
- G06K15/1242—Arrangements for producing a permanent visual presentation of the output data, e.g. computer output printers using printers by photographic printing, e.g. by laser printers simultaneously exposing more than one point on one main scanning line
- G06K15/1247—Arrangements for producing a permanent visual presentation of the output data, e.g. computer output printers using printers by photographic printing, e.g. by laser printers simultaneously exposing more than one point on one main scanning line using an array of light sources, e.g. a linear array
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
- B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
- B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
- B41J2/435—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of radiation to a printing material or impression-transfer material
- B41J2/447—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of radiation to a printing material or impression-transfer material using arrays of radiation sources
- B41J2/45—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of radiation to a printing material or impression-transfer material using arrays of radiation sources using light-emitting diode [LED] or laser arrays
Landscapes
- Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Health & Medical Sciences (AREA)
- General Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Dot-Matrix Printers And Others (AREA)
- Led Devices (AREA)
Description
【発明の詳細な説明】 （イ）産業上の利用分野 この発明は、LED（発光ダイオード）等の発光素子を
用いた光プリンタの発光素子駆動回路に関する。
用いた光プリンタの発光素子駆動回路に関する。
（ロ）従来の技術 従来、LEDヘッドを用いた光プリンタの駆動回路とし
て、第５図に示す回路が知られている。同図において、
印字発光部として、例えば64個のLEDL1、…、L64が列状
に配置されてなるLEDブロックが、さらに直列にｎ個配
列されている。各LEDブロックB1、…、BnのLEDは、ブロ
ック毎にカソードが共通接続され、ブロック信号Vk1、V
k2、…、Vknで時分割的にブロック選択されるようにな
っている。また、入力データに応じた、各LEDブロック
のLED点灯駆動は、１個の駆動IC1で行われる。そのた
め、LEDブロックB1、…、Bnの各LEDL1、…、L64のアノ
ードは、他のブロックの対応するLEDのアノードと共通
接続されている。もっとも、LEDブロックB1、…、Bnが
載置され、各カソード間が接続されるパターンが形成さ
れる基板において、多層配線を避け、容易にパターンの
引廻しを行うため、アノードの接続は、互いに隣接する
ブロック間で、正逆正逆…と交互に対応するようになっ
ている。例えば、ブロックB1のLEDL1のアノードは、ブ
ロックB2のLEDL64、ブロックB3のLEDL1、…のアノード
に接続され、ブロックB1のLEDL64のアノードは、ブロッ
クB2のLEDL1のアノード、ブロックB3のLED64のアノー
ド、…にそれぞれ接続されている。
て、第５図に示す回路が知られている。同図において、
印字発光部として、例えば64個のLEDL1、…、L64が列状
に配置されてなるLEDブロックが、さらに直列にｎ個配
列されている。各LEDブロックB1、…、BnのLEDは、ブロ
ック毎にカソードが共通接続され、ブロック信号Vk1、V
k2、…、Vknで時分割的にブロック選択されるようにな
っている。また、入力データに応じた、各LEDブロック
のLED点灯駆動は、１個の駆動IC1で行われる。そのた
め、LEDブロックB1、…、Bnの各LEDL1、…、L64のアノ
ードは、他のブロックの対応するLEDのアノードと共通
接続されている。もっとも、LEDブロックB1、…、Bnが
載置され、各カソード間が接続されるパターンが形成さ
れる基板において、多層配線を避け、容易にパターンの
引廻しを行うため、アノードの接続は、互いに隣接する
ブロック間で、正逆正逆…と交互に対応するようになっ
ている。例えば、ブロックB1のLEDL1のアノードは、ブ
ロックB2のLEDL64、ブロックB3のLEDL1、…のアノード
に接続され、ブロックB1のLEDL64のアノードは、ブロッ
クB2のLEDL1のアノード、ブロックB3のLED64のアノー
ド、…にそれぞれ接続されている。
駆動IC1は、１ブロックのLEDの個数に対応する64ビッ
トのシフトレジスタ２、ラッチ回路３及びドライブ回路
４を備えている。
トのシフトレジスタ２、ラッチ回路３及びドライブ回路
４を備えている。
この駆動回路では、第６図（Ａ）に示すクロック信号
CLKがシフトレジスタ２に加えられる度に、シリアルデ
ータDIがシフト入力され、64個のビットデータが入力さ
れると、これらのビットデータがラッチ信号LAで、パラ
レル的にラッチ回路３にラッチされ、さらにストローブ
信号STRがドライブ回路４に入力されると、ラッチ回路
３のラッチデータが、LEDL1、…、L64に出力される。そ
して、第６図（Ｂ）に示すようにストローブ信号“L"
（ロー）の（ローアクティブの）タイミングで、ブロッ
ク信号Vkが“L"となるブロックのデータに対応したLED
が点灯する。
CLKがシフトレジスタ２に加えられる度に、シリアルデ
ータDIがシフト入力され、64個のビットデータが入力さ
れると、これらのビットデータがラッチ信号LAで、パラ
レル的にラッチ回路３にラッチされ、さらにストローブ
信号STRがドライブ回路４に入力されると、ラッチ回路
３のラッチデータが、LEDL1、…、L64に出力される。そ
して、第６図（Ｂ）に示すようにストローブ信号“L"
（ロー）の（ローアクティブの）タイミングで、ブロッ
ク信号Vkが“L"となるブロックのデータに対応したLED
が点灯する。
（ハ）発明が解決しようとする問題点 上記従来の発光素子駆動回路では、LEDブロックの各
アノード間の接続が、互いに隣接するブロック間で、逆
接続となっているため、駆動IC1から、LEDに入力するデ
ータは、ブロックの時間順次の選択に同期して、配列を
正逆交互にする必要がある。しかし、駆動IC1は、単に
１ブロック分のデータを、シフトレジスタ２に取込み、
これをラッチ回路３にラッチし、ストローブ信号STRに
より、ドライブ回路４を経て、パラレル出力するもので
あるから、シフトレジスタ２以前の制御回路で、印字デ
ータを64ビット毎に、つまり１ブロック分毎に、正方向
出力、逆方向出力と交互に繰返す制御をなさねばなら
ず、そのため、回路が複雑になり、１チップの駆動IC採
用LEDヘッドの、各LEDのアノード間を同一位置に対応し
て接続しようとすれば、基板における多層配線をよぎな
くされ、隣接リードパターンのショートのおそれやLED
ヘッドのコストアップを免れ得ないという問題があっ
た。
アノード間の接続が、互いに隣接するブロック間で、逆
接続となっているため、駆動IC1から、LEDに入力するデ
ータは、ブロックの時間順次の選択に同期して、配列を
正逆交互にする必要がある。しかし、駆動IC1は、単に
１ブロック分のデータを、シフトレジスタ２に取込み、
これをラッチ回路３にラッチし、ストローブ信号STRに
より、ドライブ回路４を経て、パラレル出力するもので
あるから、シフトレジスタ２以前の制御回路で、印字デ
ータを64ビット毎に、つまり１ブロック分毎に、正方向
出力、逆方向出力と交互に繰返す制御をなさねばなら
ず、そのため、回路が複雑になり、１チップの駆動IC採
用LEDヘッドの、各LEDのアノード間を同一位置に対応し
て接続しようとすれば、基板における多層配線をよぎな
くされ、隣接リードパターンのショートのおそれやLED
ヘッドのコストアップを免れ得ないという問題があっ
た。
この発明は、上記問題点に着目してなされたものであ
って、LEDヘッドの接続線の多層化を採用せずして、し
かも、プリンタの制御部側の負担を軽減し得る発光素子
駆動回路を提供することを目的としている。
って、LEDヘッドの接続線の多層化を採用せずして、し
かも、プリンタの制御部側の負担を軽減し得る発光素子
駆動回路を提供することを目的としている。
（ニ）問題点を解決するための手段 この発明の光プリンタの発光素子駆動回路は、Ｎ個の
発光素子が列設される発光素子ブロックが、複数個直列
に配置され、各発光素子の一方の電極が、相隣接する発
光素子ブロック毎に、一方の発光素子ブロックの配列順
第１番目、第２番目、…、第Ｎ番目の各発光素子に対
し、他方の発光素子ブロックの配列順第Ｎ番目、第Ｎ−
１番目、…、第１番目の各発光素子が、それぞれ個別に
接続されるヘッドと、前記発光素子ブロックを時分割的
に選択するブロック選択回路と、このブロック選択回路
のブロック選択に同期して、前記各発光素子の入力デー
タに応じた信号を供給する発光素子選択回路とからなる
ものにおいて、前記発光素子選択回路が、それぞれに、
Ｎビットの記憶セルからなるシフトレジスタと、このＮ
ビットのパラレル出力をラッチするラッチ回路と、Ｎビ
ットのドライブセルからなる出力回路を備える２個のIC
回路から構成されている。そして、第１のIC回路の出力
回路のドライブセルが奇数ブロックのいずれか１つのＮ
個の発光素子の前記一方の電極に対応して接続されると
ともに、奇数ブロックのデータを第１のシフトレジスタ
に入力し、第２のIC回路の出力回路のドライブセルが偶
数ブロックのいずれか１つのＮ個の発光素子の前記一方
の電極に対応して接続されるとともに、偶数ブロックの
データを第２のシフトレジスタに入力するようにしてい
る。
発光素子が列設される発光素子ブロックが、複数個直列
に配置され、各発光素子の一方の電極が、相隣接する発
光素子ブロック毎に、一方の発光素子ブロックの配列順
第１番目、第２番目、…、第Ｎ番目の各発光素子に対
し、他方の発光素子ブロックの配列順第Ｎ番目、第Ｎ−
１番目、…、第１番目の各発光素子が、それぞれ個別に
接続されるヘッドと、前記発光素子ブロックを時分割的
に選択するブロック選択回路と、このブロック選択回路
のブロック選択に同期して、前記各発光素子の入力デー
タに応じた信号を供給する発光素子選択回路とからなる
ものにおいて、前記発光素子選択回路が、それぞれに、
Ｎビットの記憶セルからなるシフトレジスタと、このＮ
ビットのパラレル出力をラッチするラッチ回路と、Ｎビ
ットのドライブセルからなる出力回路を備える２個のIC
回路から構成されている。そして、第１のIC回路の出力
回路のドライブセルが奇数ブロックのいずれか１つのＮ
個の発光素子の前記一方の電極に対応して接続されると
ともに、奇数ブロックのデータを第１のシフトレジスタ
に入力し、第２のIC回路の出力回路のドライブセルが偶
数ブロックのいずれか１つのＮ個の発光素子の前記一方
の電極に対応して接続されるとともに、偶数ブロックの
データを第２のシフトレジスタに入力するようにしてい
る。
（ホ）作用 この発明の発光素子駆動回路では、先ず初めに、第１
のIC回路のシフトレジスタに、第１ブロックのデータが
入力され、第２のIC回路のシフトレジスタに第２のブロ
ックのデータが入力され、これら第１、第２のIC回路の
シフトレジスタのデータが、それぞれのラッチ回路にラ
ッチされる。そして、第１のタイミングで、つまり第１
の発光素子ブロックが選択されるタイミングに第１のIC
回路の出力回路にのみ、ストローブ信号が入力され、第
１のIC回路のラッチ回路のラッチデータにより、出力回
路をドライブし、第１の発光素子ブロックにつき、デー
タに対応する発光素子を点灯する。
のIC回路のシフトレジスタに、第１ブロックのデータが
入力され、第２のIC回路のシフトレジスタに第２のブロ
ックのデータが入力され、これら第１、第２のIC回路の
シフトレジスタのデータが、それぞれのラッチ回路にラ
ッチされる。そして、第１のタイミングで、つまり第１
の発光素子ブロックが選択されるタイミングに第１のIC
回路の出力回路にのみ、ストローブ信号が入力され、第
１のIC回路のラッチ回路のラッチデータにより、出力回
路をドライブし、第１の発光素子ブロックにつき、デー
タに対応する発光素子を点灯する。
次に、第２の発光素子ブロックが選択されるタイミン
グに、第２のIC回路の出力回路にのみ、ストローブ信号
が入力され、第２のIC回路のラッチ回路のラッチデータ
により、出力回路をドライブし、第２の発光素子ブロッ
クにつき、データに対応する発光素子を点灯する。以
下、第３番目のブロックデータ、第４番目のブロックデ
ータと、…各データが入力されると、奇数ブロックのデ
ータは、第１のIC回路のシフトレジスタに、偶数ブロッ
クのデータは、第２のIC回路のシフトレジスタに記憶さ
れ、対応する奇数あるいは偶数ブロックが選択される
と、そのタイミングに、その奇偶数に応じた第１のIC回
路あるいは第２のIC回路が付勢される。
グに、第２のIC回路の出力回路にのみ、ストローブ信号
が入力され、第２のIC回路のラッチ回路のラッチデータ
により、出力回路をドライブし、第２の発光素子ブロッ
クにつき、データに対応する発光素子を点灯する。以
下、第３番目のブロックデータ、第４番目のブロックデ
ータと、…各データが入力されると、奇数ブロックのデ
ータは、第１のIC回路のシフトレジスタに、偶数ブロッ
クのデータは、第２のIC回路のシフトレジスタに記憶さ
れ、対応する奇数あるいは偶数ブロックが選択される
と、そのタイミングに、その奇偶数に応じた第１のIC回
路あるいは第２のIC回路が付勢される。
（ヘ）実施例 以下実施例により、この発明をさらに詳細に説明す
る。
る。
第１図は、この発明の一実施例を示すLED駆動回路の
回路接続図である。このLED駆動回路の印字発光部も、
第５図に示す回路と同様、64個のLEDL1、…、LEDL64が
列状に配置されてなるLEDブロックが、ｎ個直列に設け
られている。各LEDブロックB1、…、Bnは、各ブロック
で、LEDL1、L2、…、L64のカソードが共通接続され（第
３図参照）、各ブロックの共通接続点CM1、…、CMnが、
それぞれトランジスタQ1、…、Qnを介して、グランドGN
Dに接続されるようになっている。トランジスタQ1、
…、Qnのスイッチングは、ブロック選択信号発生回路11
からのブロック信号Vk1、Vk2、…、Vknによってなされ
る。また、各LEDブロックB1、…、Bnの各LEDは互いに隣
接するブロック間で正逆正逆…と交互に対応するように
接続されている。例えば、LEDブロックB1のLEDL1のアノ
ードは、LEDブロックB2のLEDL64のアノードに、LEDブロ
ックB1のLEDL64のアノードは、LEDブロックB2のLEDL1の
アノードに接続されている。これらの回路構成は、従来
と特に変わるものではない。
回路接続図である。このLED駆動回路の印字発光部も、
第５図に示す回路と同様、64個のLEDL1、…、LEDL64が
列状に配置されてなるLEDブロックが、ｎ個直列に設け
られている。各LEDブロックB1、…、Bnは、各ブロック
で、LEDL1、L2、…、L64のカソードが共通接続され（第
３図参照）、各ブロックの共通接続点CM1、…、CMnが、
それぞれトランジスタQ1、…、Qnを介して、グランドGN
Dに接続されるようになっている。トランジスタQ1、
…、Qnのスイッチングは、ブロック選択信号発生回路11
からのブロック信号Vk1、Vk2、…、Vknによってなされ
る。また、各LEDブロックB1、…、Bnの各LEDは互いに隣
接するブロック間で正逆正逆…と交互に対応するように
接続されている。例えば、LEDブロックB1のLEDL1のアノ
ードは、LEDブロックB2のLEDL64のアノードに、LEDブロ
ックB1のLEDL64のアノードは、LEDブロックB2のLEDL1の
アノードに接続されている。これらの回路構成は、従来
と特に変わるものではない。
LEDブロックB1の、各LEDL1、L2、…、L64のアノード
は、１チップの駆動IC21の、64ビットの出力端子O1、
…、O64に、それぞれ対応して接続されている。また、L
EDブロックB2の各LEDL1、…、L64のアノードも同様に駆
動IC22の出力端子O11、…、O64に接続されている。これ
らLEDブロックB1、B2と駆動IC21、22との接続は、ワイ
ヤボンディングによりなされている。
は、１チップの駆動IC21の、64ビットの出力端子O1、
…、O64に、それぞれ対応して接続されている。また、L
EDブロックB2の各LEDL1、…、L64のアノードも同様に駆
動IC22の出力端子O11、…、O64に接続されている。これ
らLEDブロックB1、B2と駆動IC21、22との接続は、ワイ
ヤボンディングによりなされている。
駆動IC21、22は、第２図に示すように、ビット記憶セ
ルとしての、フリップフロップF1、…、F64が縦続接続
されてなるシフトレジスタ23（23-1、23-2）、このシフ
トレジスタ23の各フリップフロップF1、…、F64の出力
を、ラッチ信号LAでラッチするラッチ回路24（24-1、24
-2）、このラッチ回路24の出力を入力に受け、ストロー
ブ信号STRで、ラッチデータに応じドライブセルとして
のトランジスタがオンする出力回路25（25-1、25-2）か
ら構成されている。なお、上記カッコ内の23-1、24-1、
25-1は駆動IC21側の回路構成に対応し、23-2、24-2、25
-2は駆動IC22側の回路構成に対応する。
ルとしての、フリップフロップF1、…、F64が縦続接続
されてなるシフトレジスタ23（23-1、23-2）、このシフ
トレジスタ23の各フリップフロップF1、…、F64の出力
を、ラッチ信号LAでラッチするラッチ回路24（24-1、24
-2）、このラッチ回路24の出力を入力に受け、ストロー
ブ信号STRで、ラッチデータに応じドライブセルとして
のトランジスタがオンする出力回路25（25-1、25-2）か
ら構成されている。なお、上記カッコ内の23-1、24-1、
25-1は駆動IC21側の回路構成に対応し、23-2、24-2、25
-2は駆動IC22側の回路構成に対応する。
上記したように、駆動IC21の出力O1、…、O64が、LED
ブロックB1のLEDL1、…、L64のアノードに、ワイヤボン
ディングで接続、駆動IC21の出力O1、…、O64の出力
が、LEDブロックB2のLEDL1、…、L64のアノードにワイ
ヤボンディングで接続されている。そして、駆動IC22の
データ出力端子Doutと、駆動IC21のデータ入力端子DIN
が接続され、駆動IC22のデータ入力端子DINに、２ブロ
ック分毎のデータが入力されるようになっている。
ブロックB1のLEDL1、…、L64のアノードに、ワイヤボン
ディングで接続、駆動IC21の出力O1、…、O64の出力
が、LEDブロックB2のLEDL1、…、L64のアノードにワイ
ヤボンディングで接続されている。そして、駆動IC22の
データ出力端子Doutと、駆動IC21のデータ入力端子DIN
が接続され、駆動IC22のデータ入力端子DINに、２ブロ
ック分毎のデータが入力されるようになっている。
次に、実施例回路の動作について説明する。
先ず、駆動IC21、22のシフトレジスタ23-1、23-2の各
フリップフロップF1、…、F64には、第４図（Ａ）に示
すクロック信号CLKが入力され、このクロック信号の立
上がりで、第１と第２のブロック分のDATAが読込まれ
る。これら２ブロック分のデータの記憶完了後に、両駆
動IC21、22のラッチ回路24-1、24-2にラッチ信号LAが加
えられ、シフトレジスタ23のデータがそれぞれラッチ回
路24-1、24-2にラッチされる。次に、駆動IC21の出力回
路25-1に、ストローブ信号STR1が入力される。これによ
り、ラッチ回路24-1のラッチデータ、つまり第１番目の
ブロックデータに応じて、出力回路25-1のトランジスタ
がONする。一方、第１ブロックを選択する信号VK1がト
ランジスタQ1に加えられ、これをONし、LEDブロックB1
のカソードの共通電極CM1をグランドGNDに接続している
ので、LEDブロックB1の、上記第１番目の出力データに
対応するLEDが点灯する。
フリップフロップF1、…、F64には、第４図（Ａ）に示
すクロック信号CLKが入力され、このクロック信号の立
上がりで、第１と第２のブロック分のDATAが読込まれ
る。これら２ブロック分のデータの記憶完了後に、両駆
動IC21、22のラッチ回路24-1、24-2にラッチ信号LAが加
えられ、シフトレジスタ23のデータがそれぞれラッチ回
路24-1、24-2にラッチされる。次に、駆動IC21の出力回
路25-1に、ストローブ信号STR1が入力される。これによ
り、ラッチ回路24-1のラッチデータ、つまり第１番目の
ブロックデータに応じて、出力回路25-1のトランジスタ
がONする。一方、第１ブロックを選択する信号VK1がト
ランジスタQ1に加えられ、これをONし、LEDブロックB1
のカソードの共通電極CM1をグランドGNDに接続している
ので、LEDブロックB1の、上記第１番目の出力データに
対応するLEDが点灯する。
ストローブ信号STR1がローに落ちた後、続いて駆動IC
22の出力回路25-1に、ストローブ信号STR2が入力され
る。これにより、駆動IC22のラッチ回路24-2のラッチデ
ータ、つまり第２番目のブロックデータに応じて出力回
路25-2のトランジスタがONする。一方、この時点で、第
２ブロックを選択する信号VK2がトランジスタQ2に加え
られ、これをONし、LEDブロックB2のカソードの共通電
極CM2をグランドGNDに接続しているので、LEDブロックB
2の上記第２番目の出力データに対応するLEDが点灯す
る。
22の出力回路25-1に、ストローブ信号STR2が入力され
る。これにより、駆動IC22のラッチ回路24-2のラッチデ
ータ、つまり第２番目のブロックデータに応じて出力回
路25-2のトランジスタがONする。一方、この時点で、第
２ブロックを選択する信号VK2がトランジスタQ2に加え
られ、これをONし、LEDブロックB2のカソードの共通電
極CM2をグランドGNDに接続しているので、LEDブロックB
2の上記第２番目の出力データに対応するLEDが点灯す
る。
なお、第１のLEDブロックB1、第２のLEDブロックB2の
LEDが点灯されるタイミングに、第３ブロックB3及び第
４ブロックB4用の２ブロック分のデータが駆動IC21、22
のシフトレジスタ23-1、23-2に入力される。そして、第
４図（Ｂ）に、第４図（Ａ）のタイムチャートとの時間
軸を圧縮したタイムチャートを示すように、続いて、ラ
ッチ信号LAが駆動IC21、22のラッチ回路24-1、24-2に加
えられて、第３ブロック及び第４ブロック分のデータが
ラッチ回路24-1、24-2にラッチされ、今度は、選択信号
VK3が加えられるタイミングにストローブ信号STR1が駆
動IC21の出力回路25-1に入力され、また、選択信号VK4
が加えられるタイミングにストローブ信号STR2が駆動IC
22の出力回路25-2に入力される。そして、第１ブロック
及び第２ブロックのデータを点灯したのと同様に、第３
ブロック及び第４ブロックの点灯動作がなされる。以
後、同様にして、２ブロック分ずつのデータが入力さ
れ、２ブロック毎の点灯動作が繰り返される。
LEDが点灯されるタイミングに、第３ブロックB3及び第
４ブロックB4用の２ブロック分のデータが駆動IC21、22
のシフトレジスタ23-1、23-2に入力される。そして、第
４図（Ｂ）に、第４図（Ａ）のタイムチャートとの時間
軸を圧縮したタイムチャートを示すように、続いて、ラ
ッチ信号LAが駆動IC21、22のラッチ回路24-1、24-2に加
えられて、第３ブロック及び第４ブロック分のデータが
ラッチ回路24-1、24-2にラッチされ、今度は、選択信号
VK3が加えられるタイミングにストローブ信号STR1が駆
動IC21の出力回路25-1に入力され、また、選択信号VK4
が加えられるタイミングにストローブ信号STR2が駆動IC
22の出力回路25-2に入力される。そして、第１ブロック
及び第２ブロックのデータを点灯したのと同様に、第３
ブロック及び第４ブロックの点灯動作がなされる。以
後、同様にして、２ブロック分ずつのデータが入力さ
れ、２ブロック毎の点灯動作が繰り返される。
なお、上記実施例において、２個の駆動IC21、22に、
２ブロック分のデータを１度に入力し、それぞれのシフ
トレジスタに格納しているが、これに代えて、１ブロッ
ク分の個別データを奇数ブロックは、駆動IC21のシフト
レジスタ22-1に、偶数ブロックは駆動IC22のシフトレジ
スタ22-2に、それぞれ個別に入力してもよい。
２ブロック分のデータを１度に入力し、それぞれのシフ
トレジスタに格納しているが、これに代えて、１ブロッ
ク分の個別データを奇数ブロックは、駆動IC21のシフト
レジスタ22-1に、偶数ブロックは駆動IC22のシフトレジ
スタ22-2に、それぞれ個別に入力してもよい。
また、上記実施例は、ストローブ信号がハイのとき点
灯させるが、もちろんローアクティブでも本発明を適用
できる。
灯させるが、もちろんローアクティブでも本発明を適用
できる。
（ト）発明の効果 この発明によれば、発光素子選択回路として、シフト
レジスタ、ラッチ回路及び出力回路からなる一般的な駆
動ICを２個設け、一方を奇数ブロック用、他方を偶数ブ
ロック用として使用するものであるから、何ら特別のIC
を使用する必要がないので、駆動回路の構成が簡単であ
り、しかも多層配線のLEDヘッドを用いることなく、そ
れでいて、プリンタ制御部からのデータは、正逆を気に
することなく、ビット順次に入力できる。そのため、プ
リンタ制御部の設計が容易になり、制御部設計者の負担
が軽減される。
レジスタ、ラッチ回路及び出力回路からなる一般的な駆
動ICを２個設け、一方を奇数ブロック用、他方を偶数ブ
ロック用として使用するものであるから、何ら特別のIC
を使用する必要がないので、駆動回路の構成が簡単であ
り、しかも多層配線のLEDヘッドを用いることなく、そ
れでいて、プリンタ制御部からのデータは、正逆を気に
することなく、ビット順次に入力できる。そのため、プ
リンタ制御部の設計が容易になり、制御部設計者の負担
が軽減される。
第１図は、この発明の一実施例LED駆動回路の全体構成
を示すブロック図、第２図は、同実施例LED駆動回路の
駆動ICの構成を示すブロック図、第３図は、同LED駆動
回路のLEDブロックの一部接続状態を示す回路図、第４
図（Ａ）、第４図（Ｂ）は、同実施例LED駆動回路の動
作を説明するためのタイムチャート、第５図は、従来の
LED駆動回路の構成を示すブロック図、第６図（Ａ）、
第６図（Ｂ）は、同従来のLED駆動回路の動作を説明す
るタイムチャートである。 B1・…・Bn:LEDブロック、L1・…・L64:LED、21・22:駆
動IC、23:シフトレジスタ、24:ラッチ回路、25:出力回
路。
を示すブロック図、第２図は、同実施例LED駆動回路の
駆動ICの構成を示すブロック図、第３図は、同LED駆動
回路のLEDブロックの一部接続状態を示す回路図、第４
図（Ａ）、第４図（Ｂ）は、同実施例LED駆動回路の動
作を説明するためのタイムチャート、第５図は、従来の
LED駆動回路の構成を示すブロック図、第６図（Ａ）、
第６図（Ｂ）は、同従来のLED駆動回路の動作を説明す
るタイムチャートである。 B1・…・Bn:LEDブロック、L1・…・L64:LED、21・22:駆
動IC、23:シフトレジスタ、24:ラッチ回路、25:出力回
路。
フロントページの続き (56)参考文献 特開 昭63−254068（ＪＰ，Ａ) 特開 昭55−52511（ＪＰ，Ａ) 特開 昭54−77099（ＪＰ，Ａ) 特開 昭53−42755（ＪＰ，Ａ) 特開 昭60−61274（ＪＰ，Ａ) 特開 昭61−228973（ＪＰ，Ａ)
Claims (1)
- 【請求項１】Ｎ個の発光素子が列設される発光素子ブロ
ックが、複数個直列に配置され、各発光素子の一方の電
極が、相隣接する発光素子ブロック毎に、一方の発光素
子ブロックの配列順第１番目、第２番目、…、第Ｎ番目
の各発光素子に対し、他方の発光素子ブロックの配列順
第Ｎ番目、第（Ｎ−１）番目、…、第１番目の各発光素
子が、それぞれ個別に接続されるヘッドと、 発光素子順が逆対応接続されるヘッドと、前記発光素子
ブロックを時分割的に選択するブロック選択回路と、こ
のブロック選択回路のブロック選択に同期して、前記各
発光素子の入力データに応じた信号を供給する発光素子
選択回路とからなる光プリンタの発光素子駆動回路にお
いて、 前記発光素子選択回路が、それぞれに、Ｎビットのシフ
トレジスタと、このシフトレジスタのＮビットのパラレ
ル出力をラッチするラッチ回路と、Ｎビットのドライブ
セルからなる出力回路を備える２個のIC回路からなり、
第１のIC回路の出力回路のドライブセルが奇数ブロック
のいずれか１つのＮ個の発光素子の前記一方の電極に対
応して接続されるとともに、奇数ブロックのデータを第
１のシフトレジスタに入力し、第２のIC回路の出力回路
のドライブセルが偶数ブロックのいずれか１つのＮ個の
発光素子の前記一方の電極に対応して接続されるととも
に、偶数ブロックデータを第２のシフトレジスタに入力
することを特徴とする光プリンタの発光素子駆動回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP266788A JP2505511B2 (ja) | 1988-01-08 | 1988-01-08 | 光プリンタの発光素子駆動回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP266788A JP2505511B2 (ja) | 1988-01-08 | 1988-01-08 | 光プリンタの発光素子駆動回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01178471A JPH01178471A (ja) | 1989-07-14 |
| JP2505511B2 true JP2505511B2 (ja) | 1996-06-12 |
Family
ID=11535664
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP266788A Expired - Fee Related JP2505511B2 (ja) | 1988-01-08 | 1988-01-08 | 光プリンタの発光素子駆動回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2505511B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03108871A (ja) * | 1989-09-21 | 1991-05-09 | Kyocera Corp | 画像形成装置 |
| JP2001217459A (ja) * | 2000-01-31 | 2001-08-10 | Nippon Sheet Glass Co Ltd | 発光素子アレイ |
-
1988
- 1988-01-08 JP JP266788A patent/JP2505511B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01178471A (ja) | 1989-07-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4411723B2 (ja) | 自己走査型発光素子アレイ | |
| JP2505511B2 (ja) | 光プリンタの発光素子駆動回路 | |
| JP2505510B2 (ja) | 光プリンタの発光素子駆動回路 | |
| US6608642B1 (en) | Driver IC and optical print head | |
| US20040223046A1 (en) | Drive ic and optical print head | |
| JP2004184550A (ja) | 走査駆動用集積回路 | |
| JPS62275759A (ja) | Ｌｅｄアレイ駆動回路 | |
| JP3357811B2 (ja) | 駆動用ｉｃ及び光プリントヘッド | |
| JP2001088345A (ja) | 光プリントヘッド | |
| JPH07329352A (ja) | プリントヘッド駆動ｉｃ、ｌｅｄアレイチップ及びｌｅｄプリントヘッド | |
| JP2003069078A (ja) | 発光素子および光プリントヘッド | |
| JP3058726B2 (ja) | プリントヘツドおよびその駆動方法 | |
| JPH03227266A (ja) | 光プリンタヘッド | |
| JPH0723266Y2 (ja) | 光プリンタの発光素子駆動回路 | |
| JPH0453005Y2 (ja) | ||
| JP2000164932A (ja) | 自己走査型発光装置および画像形成装置 | |
| JP2003054041A (ja) | 光プリントヘッド及びそれに用いるドライバｉｃ | |
| JP2644749B2 (ja) | 発光ダイオードアレイ用ドライバｉｃ | |
| JP2003063068A (ja) | 光プリントヘッド | |
| JP3179962B2 (ja) | Ｌｅｄアレイの駆動制御回路 | |
| JP2810214B2 (ja) | 画像形成装置 | |
| JP2003063067A (ja) | 光プリントヘッド | |
| JP2931387B2 (ja) | 表示装置 | |
| JPH0516425A (ja) | プリントヘツド | |
| JP2804623B2 (ja) | 発光素子を用いたヘッド |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |