JP2001217459A - 発光素子アレイ - Google Patents
発光素子アレイInfo
- Publication number
- JP2001217459A JP2001217459A JP2000021447A JP2000021447A JP2001217459A JP 2001217459 A JP2001217459 A JP 2001217459A JP 2000021447 A JP2000021447 A JP 2000021447A JP 2000021447 A JP2000021447 A JP 2000021447A JP 2001217459 A JP2001217459 A JP 2001217459A
- Authority
- JP
- Japan
- Prior art keywords
- light emitting
- group
- transistor
- light
- anode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 claims abstract description 11
- 239000011159 matrix material Substances 0.000 abstract description 11
- 238000000034 method Methods 0.000 description 15
- 238000010586 diagram Methods 0.000 description 7
- 239000004065 semiconductor Substances 0.000 description 6
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 5
- 238000005530 etching Methods 0.000 description 4
- 230000007423 decrease Effects 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 238000000137 annealing Methods 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
- B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
- B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
- B41J2/435—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of radiation to a printing material or impression-transfer material
- B41J2/447—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of radiation to a printing material or impression-transfer material using arrays of radiation sources
- B41J2/45—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of radiation to a printing material or impression-transfer material using arrays of radiation sources using light-emitting diode [LED] or laser arrays
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
- H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/0004—Devices characterised by their operation
- H01L33/0008—Devices characterised by their operation having p-n or hi-lo junctions
- H01L33/0016—Devices characterised by their operation having p-n or hi-lo junctions having at least two p-n junctions
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Toxicology (AREA)
- General Health & Medical Sciences (AREA)
- Health & Medical Sciences (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Led Devices (AREA)
- Control Of El Displays (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
(57)【要約】
【課題】 発光サイリスタと同等の機能を他の素子で実
現し、基板コストを低減する。 【解決手段】 トランジスタと発光ダイオードとからな
る組合わせ回路を直線状に配列して、マトリクスを組
む。組合わせ回路４つを含むグループに分け、各グルー
プのトランジスタのベースを、それぞれベース選択線Ｂ
1 〜Ｂ4 に接続している。そして、各グループのＬＥＤ
のアノードを、各グループに共通のアノード電極Ａ1 〜
Ａ3 にそれぞれ接続している。このように、ベース選択
線Ｂ1 〜Ｂ4とアノード電極Ａ1 〜Ａ3 の組み合わせに
よって、発光ダイオードＬ1 〜Ｌ12のいずれかが選択で
きる。
現し、基板コストを低減する。 【解決手段】 トランジスタと発光ダイオードとからな
る組合わせ回路を直線状に配列して、マトリクスを組
む。組合わせ回路４つを含むグループに分け、各グルー
プのトランジスタのベースを、それぞれベース選択線Ｂ
1 〜Ｂ4 に接続している。そして、各グループのＬＥＤ
のアノードを、各グループに共通のアノード電極Ａ1 〜
Ａ3 にそれぞれ接続している。このように、ベース選択
線Ｂ1 〜Ｂ4とアノード電極Ａ1 〜Ａ3 の組み合わせに
よって、発光ダイオードＬ1 〜Ｌ12のいずれかが選択で
きる。
Description
【０００１】
【発明の属する技術分野】本発明は、発光素子アレイ、
特に、少ない制御電流で多数の発光状態を制御できる発
光素子アレイに関する。
特に、少ない制御電流で多数の発光状態を制御できる発
光素子アレイに関する。
【０００２】
【従来の技術】光プリンタに使われる発光素子アレイ
は、基本的に発光素子の数と同じだけの配線を発光素子
から取り出す必要がある。この配線の取り出しには、通
常、ワイヤボンディングが使われる。このため、発光点
の密度が大きくなるにつれて、次のような問題を生じさ
せる。 （１）発光素子チップ上のワイヤボンディングパッド面
積の増大、すなわちチップ面積の増大によりコストが増
大する。 （２）ワイヤボンディング本数が増えるため、実装コス
トが増大する。 （３）ワイヤボンディングのピッチが狭くなるため、実
装が困難になる。 （４）通常、駆動回路も発光点数だけ必要なため、コス
トが増大する。
は、基本的に発光素子の数と同じだけの配線を発光素子
から取り出す必要がある。この配線の取り出しには、通
常、ワイヤボンディングが使われる。このため、発光点
の密度が大きくなるにつれて、次のような問題を生じさ
せる。 （１）発光素子チップ上のワイヤボンディングパッド面
積の増大、すなわちチップ面積の増大によりコストが増
大する。 （２）ワイヤボンディング本数が増えるため、実装コス
トが増大する。 （３）ワイヤボンディングのピッチが狭くなるため、実
装が困難になる。 （４）通常、駆動回路も発光点数だけ必要なため、コス
トが増大する。
【０００３】特に、通常、ボンディングパッド１個の面
積は発光点１個の面積に比べて数倍以上あるので、発光
点密度の増加はそのままチップ面積の増加につながる。
積は発光点１個の面積に比べて数倍以上あるので、発光
点密度の増加はそのままチップ面積の増加につながる。
【０００４】これらの問題点を回避するために、シフト
レジスタを内蔵した発光素子、発光ダイオード（ＬＥ
Ｄ）マトリクスアレイ、発光サイリスタ・マトリクスア
レイなどが提案されている。
レジスタを内蔵した発光素子、発光ダイオード（ＬＥ
Ｄ）マトリクスアレイ、発光サイリスタ・マトリクスア
レイなどが提案されている。
【０００５】ＬＥＤマトリクスアレイは、絶縁基板上に
発光ダイオードＬを作製し、図１に示すように、アノー
ド側とカソード側でマトリクスを組むことで、取り出し
端子数を減少させ前述の問題（１）〜（４）を解決して
いる。図１において、アノード電極Ａ1 〜Ａ3 ，カソー
ド選択線Ｋ1 〜Ｋ4 の組み合わせでＬ1 〜Ｌ12の発光点
を選択的に点灯できる。アノード電極Ａi がＨで、カソ
ード選択線Ｋj がＬのとき、発光ダイオードＬj+4(i-1)
が点灯する。しかし、電流はアノードドライバから発光
ダイオード、さらにカソードドライバの経路で流れるた
め、両方のドライバとも大きな電流駆動能力が必要であ
り、駆動ＩＣのコストを引き上げていた。
発光ダイオードＬを作製し、図１に示すように、アノー
ド側とカソード側でマトリクスを組むことで、取り出し
端子数を減少させ前述の問題（１）〜（４）を解決して
いる。図１において、アノード電極Ａ1 〜Ａ3 ，カソー
ド選択線Ｋ1 〜Ｋ4 の組み合わせでＬ1 〜Ｌ12の発光点
を選択的に点灯できる。アノード電極Ａi がＨで、カソ
ード選択線Ｋj がＬのとき、発光ダイオードＬj+4(i-1)
が点灯する。しかし、電流はアノードドライバから発光
ダイオード、さらにカソードドライバの経路で流れるた
め、両方のドライバとも大きな電流駆動能力が必要であ
り、駆動ＩＣのコストを引き上げていた。
【０００６】そこで、ＬＥＤの代わりに、ｐｎｐｎ構造
の発光サイリスタを使った発光サイリスタアレイが提案
されている。図２は、この発光サイリスタアレイを示
す。このアレイによれば、ゲート選択線Ｇ1 〜Ｇ4 、ア
ノード電極Ａ1 〜Ａ4 の組み合わせによって、発光サイ
リスタＴ1 〜Ｔ16の点灯状態が決まる。カソードコモン
型であるので、カソード端子ＫをＬレベルとし、ゲート
選択線のうちの１本ＧjをＬに、他をＨにした状態で、
アノード電極Ａi をＨとすると、発光サイリスタＴ
j+4(i-1)が点灯する。
の発光サイリスタを使った発光サイリスタアレイが提案
されている。図２は、この発光サイリスタアレイを示
す。このアレイによれば、ゲート選択線Ｇ1 〜Ｇ4 、ア
ノード電極Ａ1 〜Ａ4 の組み合わせによって、発光サイ
リスタＴ1 〜Ｔ16の点灯状態が決まる。カソードコモン
型であるので、カソード端子ＫをＬレベルとし、ゲート
選択線のうちの１本ＧjをＬに、他をＨにした状態で、
アノード電極Ａi をＨとすると、発光サイリスタＴ
j+4(i-1)が点灯する。
【０００７】この回路では、ゲート選択線は、トリガ信
号を与えるだけなのでわずかな電流駆動納涼で発光状態
をコントロールできるため、駆動ＩＣのコストを引き下
げることができる。
号を与えるだけなのでわずかな電流駆動納涼で発光状態
をコントロールできるため、駆動ＩＣのコストを引き下
げることができる。
【０００８】なお、発光サイリスタを用いたこの回路
は、本出願人の提案に係るものであり、既に特許されて
いる（特許第２８０７９１０号）。
は、本出願人の提案に係るものであり、既に特許されて
いる（特許第２８０７９１０号）。
【０００９】
【発明が解決しようとする課題】本発明の目的は、発光
サイリスタと同等の機能を他の素子で実現し、基板コス
トを低減することにある。
サイリスタと同等の機能を他の素子で実現し、基板コス
トを低減することにある。
【００１０】
【課題を解決するための手段】本発明によれば、発光サ
イリスタアレイの機能は、トランジスタと発光ダイオー
ド（ＬＥＤ）を組合わせて実現する。この場合、ＬＥＤ
とトランジスタのエミッタ−ベース層、またはベース−
コレクタ層を兼用することができるため、ｎｐｎまたは
ｐｎｐの３層構造で実現できる。このためｐｎｐｎの４
層構造を必要とするサイリスタアレイよりもエピタキシ
ャル膜の膜厚が薄くなり、基板コストを低くすることが
できる。
イリスタアレイの機能は、トランジスタと発光ダイオー
ド（ＬＥＤ）を組合わせて実現する。この場合、ＬＥＤ
とトランジスタのエミッタ−ベース層、またはベース−
コレクタ層を兼用することができるため、ｎｐｎまたは
ｐｎｐの３層構造で実現できる。このためｐｎｐｎの４
層構造を必要とするサイリスタアレイよりもエピタキシ
ャル膜の膜厚が薄くなり、基板コストを低くすることが
できる。
【００１１】さらには、トランジスタとＬＥＤを同一ウ
エファ内に集積することにより、少ない制御電流で多数
の発光状態を制御できる発光素子アレイを実現できる。
このことにより、取り出し電極数を減らすことができ、
発光素子チップ面積を低減しコストダウンをはかるとと
もに、高解像度チップの実装が容易となる。
エファ内に集積することにより、少ない制御電流で多数
の発光状態を制御できる発光素子アレイを実現できる。
このことにより、取り出し電極数を減らすことができ、
発光素子チップ面積を低減しコストダウンをはかるとと
もに、高解像度チップの実装が容易となる。
【００１２】
【発明の実施の形態】以下、本発明の実施例を図面を参
照して説明する。
照して説明する。
【００１３】
【実施例１】トランジスタＴr と発光サイリスタＬを組
合わせた半導体構造を図３に示す。（ａ）は平面図、
（ｂ）はＸ−Ｘ′断面図である。また、図４は、等価回
路図である。半絶縁型ＧａＡｓ基板２０上に、第１のｎ
型層２１，ｐ型層２２，第２のｎ型層２３よりなるｎｐ
ｎ構造の３層のエピタキシャル膜を形成し、エッチング
により、メサ構造で分離し、トランジスタを作ってい
る。１０はエミッタ端子、１１はベース端子、２４はｎ
型層用オーミック電極（エミッタ電極）、２５はｐ型層
用オーミック電極（ベース電極）、２６はｎ型層用オー
ミック電極（コレクタ電極）である。
合わせた半導体構造を図３に示す。（ａ）は平面図、
（ｂ）はＸ−Ｘ′断面図である。また、図４は、等価回
路図である。半絶縁型ＧａＡｓ基板２０上に、第１のｎ
型層２１，ｐ型層２２，第２のｎ型層２３よりなるｎｐ
ｎ構造の３層のエピタキシャル膜を形成し、エッチング
により、メサ構造で分離し、トランジスタを作ってい
る。１０はエミッタ端子、１１はベース端子、２４はｎ
型層用オーミック電極（エミッタ電極）、２５はｐ型層
用オーミック電極（ベース電極）、２６はｎ型層用オー
ミック電極（コレクタ電極）である。
【００１４】一方、ＬＥＤは第２のｎ型層２３を除去し
て作製する。１２はアノード端子、２７はｎ型層用オー
ミック電極（ＬＥＤカソード電極）、２８はｐ型層用オ
ーミック電極（ＬＥＤアノード電極）である。
て作製する。１２はアノード端子、２７はｎ型層用オー
ミック電極（ＬＥＤカソード電極）、２８はｐ型層用オ
ーミック電極（ＬＥＤアノード電極）である。
【００１５】トランジスタのコレクタ２６とＬＥＤのカ
ソード２７とは、配線３０で接続される。
ソード２７とは、配線３０で接続される。
【００１６】以上の半導体構造を作製するプロセスを図
５に示す。
５に示す。
【００１７】まず、半絶縁型ＧａＡｓ基板２０上に、第
１のｎ型層２１，ｐ型層２２，第２のｎ型層２３よりな
るｎｐｎ構造の３層のエピタキシャル膜を形成する。
１のｎ型層２１，ｐ型層２２，第２のｎ型層２３よりな
るｎｐｎ構造の３層のエピタキシャル膜を形成する。
【００１８】次に、ｎ型層２３上に、コレクタ電極２６
を形成する。
を形成する。
【００１９】次に、上にコレクタ電極２６がある部分を
残して、ｎ型層２３をエッチング除去する。
残して、ｎ型層２３をエッチング除去する。
【００２０】次に、露出されたｐ型層２２上に、トラン
ジスタ用のベース電極２５と、ＬＥＤ用のアノード電極
２８とを形成する。
ジスタ用のベース電極２５と、ＬＥＤ用のアノード電極
２８とを形成する。
【００２１】次に、ｐ型層２２をエッチング除去して、
トランジスタおよびＬＥＤの島をそれぞれ形成する。
トランジスタおよびＬＥＤの島をそれぞれ形成する。
【００２２】次に、露出したｎ型層２１上にエミッタ電
極２４およびカソード電極２７を形成した後、アニール
処理を行う。
極２４およびカソード電極２７を形成した後、アニール
処理を行う。
【００２３】次に、ｎ型層２１をエッチング除去して、
トランジスタおよびＬＥＤをメサ構造で分離する。
トランジスタおよびＬＥＤをメサ構造で分離する。
【００２４】次に、全体に保護膜４０を形成し、各電極
２４，２５，２６，２７，２８上にコンタクトホールを
形成した後、配線３０を形成する。
２４，２５，２６，２７，２８上にコンタクトホールを
形成した後、配線３０を形成する。
【００２５】本実施例では、以下に示す表１のエピ膜構
造を用いた。材料はすべてＧａＡｓである。また、ｎ型
電極にはＡｕＧｅ／Ｎｉ／Ａｕを、ｐ型電極にはＡｕＺ
ｎ／Ａｕを用いた。
造を用いた。材料はすべてＧａＡｓである。また、ｎ型
電極にはＡｕＧｅ／Ｎｉ／Ａｕを、ｐ型電極にはＡｕＺ
ｎ／Ａｕを用いた。
【００２６】
【表１】 本実施例では、第２のｎ型層をトランジスタのコレク
タ、第１のｎ型層をエミッタとして使っているが、逆に
使っても良い。
タ、第１のｎ型層をエミッタとして使っているが、逆に
使っても良い。
【００２７】なお、以上の実施例では、ｎｐｎトランジ
スタ構造を例に説明しているが、ｐｎｐ構造でも同様に
実現可能である。
スタ構造を例に説明しているが、ｐｎｐ構造でも同様に
実現可能である。
【００２８】以上のようにして作製したトランジスタお
よびＬＥＤの組合わせ回路では、エミッタ端子１０を０
Ｖとし、ベース端子１１およびアノード端子１２がとも
にＨレベルのとき、ＬＥＤは発光できる。
よびＬＥＤの組合わせ回路では、エミッタ端子１０を０
Ｖとし、ベース端子１１およびアノード端子１２がとも
にＨレベルのとき、ＬＥＤは発光できる。
【００２９】この組合わせ回路を直線状に配列して、マ
トリクスを組んだ例を図６に示す。この例では、トラン
ジスタＴr および発光サイリスタＬの組合わせ回路４つ
を含むグループに分け、各グループのトランジスタのベ
ースを、それぞれベース選択線Ｂ1 〜Ｂ4 に接続してい
る。そして、各グループのＬＥＤのアノードを、各グル
ープに共通のアノード電極Ａ1 〜Ａ3 にそれぞれ接続し
ている。
トリクスを組んだ例を図６に示す。この例では、トラン
ジスタＴr および発光サイリスタＬの組合わせ回路４つ
を含むグループに分け、各グループのトランジスタのベ
ースを、それぞれベース選択線Ｂ1 〜Ｂ4 に接続してい
る。そして、各グループのＬＥＤのアノードを、各グル
ープに共通のアノード電極Ａ1 〜Ａ3 にそれぞれ接続し
ている。
【００３０】このように、ベース選択線Ｂ1 〜Ｂ4 とア
ノード電極Ａ1 〜Ａ3 の組み合わせによって、発光ダイ
オードＬ1 〜Ｌ12のいずれかが選択できる。たとえば、
アノード電極Ａi とベース選択線Ｂj がＨとなったと
き、Ｌj+4(i-1)が選択される。
ノード電極Ａ1 〜Ａ3 の組み合わせによって、発光ダイ
オードＬ1 〜Ｌ12のいずれかが選択できる。たとえば、
アノード電極Ａi とベース選択線Ｂj がＨとなったと
き、Ｌj+4(i-1)が選択される。
【００３１】
【実施例２】実施例１では、トランジスタのベース側を
バス構造としたが、逆に、ＬＥＤのアノード側をバス構
造にしても良い。図７は、ＬＥＤ側のアノード側をバス
構造とした実施例２を示す。この場合には、各ＬＥＤ毎
にトランジスタを設けてもよいが、図示のように、グル
ープを構成する複数のＬＥＤに対し１個のトランジスタ
を設けることができる。各トランジスタのベースは、グ
ループ毎に、ベース電極Ｂ1 〜Ｂ3 に接続される。この
実施例では、トランジスタの数が減る分、素子面積が減
りコストダウンを図ることができる。
バス構造としたが、逆に、ＬＥＤのアノード側をバス構
造にしても良い。図７は、ＬＥＤ側のアノード側をバス
構造とした実施例２を示す。この場合には、各ＬＥＤ毎
にトランジスタを設けてもよいが、図示のように、グル
ープを構成する複数のＬＥＤに対し１個のトランジスタ
を設けることができる。各トランジスタのベースは、グ
ループ毎に、ベース電極Ｂ1 〜Ｂ3 に接続される。この
実施例では、トランジスタの数が減る分、素子面積が減
りコストダウンを図ることができる。
【００３２】
【発明の効果】本発明によれば、発光サイリスタと同等
の機能をトランジスタと発光サイリスタとの組合わせ回
路によって実現することにより、ｎｐｎまたはｐｎｐの
３層構造で作製できるので、基板コストを低減すること
が可能となる。
の機能をトランジスタと発光サイリスタとの組合わせ回
路によって実現することにより、ｎｐｎまたはｐｎｐの
３層構造で作製できるので、基板コストを低減すること
が可能となる。
【図１】従来のＬＥＤマトリクスアレイを示す図であ
る。
る。
【図２】従来の発光サイリスタアレイを示す図である。
【図３】トランジスタとＬＥＤを組合わせた半導体構造
を示す平面図および断面図である。
を示す平面図および断面図である。
【図４】図３の半導体構造の等価回路図である。
【図５】図３の半導体構造の作製プロセスを示す図であ
る。
る。
【図６】実施例１の発光素子アレイを示す図である。
【図７】実施例２の発光素子アレイを示す図である。
【符号の説明】 １０ エミッタ端子 １１ ベース端子 １２ 発光ダイオードアノード端子 ２０ 半絶縁型ＧａＡｓ基板 ２１ 第１のｎ型層 ２２ ｐ型層 ２３ 第２のｎ型層 ２４ ｎ型層用オーミック電極（エミッタ電極） ２５ ｐ型層用オーミック電極（ベース電極） ２６ ｎ型層用オーミック電極（コレクタ電極） ２７ ｎ型層用オーミック電極（ＬＥＤカソード電極） ２８ ｐ型層用オーミック電極（ＬＥＤアノード電極） ３０ 配線 ４０ 保護膜
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成１２年１２月２８日（２０００．１２．
２８）
２８）
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】請求項４
【補正方法】変更
【補正内容】
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００４
【補正方法】変更
【補正内容】
【０００４】これらの問題点を回避するために、シフト
レジスタを内蔵した発光素子アレイ、発光ダイオード
（ＬＥＤ）マトリクスアレイ、発光サイリスタ・マトリ
クスアレイなどが提案されている。
レジスタを内蔵した発光素子アレイ、発光ダイオード
（ＬＥＤ）マトリクスアレイ、発光サイリスタ・マトリ
クスアレイなどが提案されている。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】０００７
【補正方法】変更
【補正内容】
【０００７】この回路では、ゲート選択線は、トリガ信
号を与えるだけなのでわずかな電流駆動能力で発光状態
をコントロールできるため、駆動ＩＣのコストを引き下
げることができる。
号を与えるだけなのでわずかな電流駆動能力で発光状態
をコントロールできるため、駆動ＩＣのコストを引き下
げることができる。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００１３
【補正方法】変更
【補正内容】
【００１３】
【実施例１】トランジスタＴr と発光ダイオード（ＬＥ
Ｄ）Ｌを組合わせた半導体構造を図３に示す。（ａ）は
平面図、（ｂ）はＸ−Ｘ′断面図である。また、図４
は、等価回路図である。半絶縁型ＧａＡｓ基板２０上
に、第１のｎ型層２１，ｐ型層２２，第２のｎ型層２３
よりなるｎｐｎ構造の３層のエピタキシャル膜を形成
し、エッチングにより、メサ構造で分離し、トランジス
タを作っている。１０はエミッタ端子、１１はベース端
子、２４はｎ型層用オーミック電極（エミッタ電極）、
２５はｐ型層用オーミック電極（ベース電極）、２６は
ｎ型層用オーミック電極（コレクタ電極）である。
Ｄ）Ｌを組合わせた半導体構造を図３に示す。（ａ）は
平面図、（ｂ）はＸ−Ｘ′断面図である。また、図４
は、等価回路図である。半絶縁型ＧａＡｓ基板２０上
に、第１のｎ型層２１，ｐ型層２２，第２のｎ型層２３
よりなるｎｐｎ構造の３層のエピタキシャル膜を形成
し、エッチングにより、メサ構造で分離し、トランジス
タを作っている。１０はエミッタ端子、１１はベース端
子、２４はｎ型層用オーミック電極（エミッタ電極）、
２５はｐ型層用オーミック電極（ベース電極）、２６は
ｎ型層用オーミック電極（コレクタ電極）である。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００２９
【補正方法】変更
【補正内容】
【００２９】この組合わせ回路を直線状に配列して、マ
トリクスを組んだ例を図６に示す。この例では、トラン
ジスタＴr および発光ダイオードＬの組合わせ回路４つ
を含むグループに分け、各グループのトランジスタのベ
ースを、それぞれベース選択線Ｂ1 〜Ｂ4 に接続してい
る。そして、各グループのＬＥＤのアノードを、各グル
ープに共通のアノード電極Ａ1 〜Ａ3 にそれぞれ接続し
ている。
トリクスを組んだ例を図６に示す。この例では、トラン
ジスタＴr および発光ダイオードＬの組合わせ回路４つ
を含むグループに分け、各グループのトランジスタのベ
ースを、それぞれベース選択線Ｂ1 〜Ｂ4 に接続してい
る。そして、各グループのＬＥＤのアノードを、各グル
ープに共通のアノード電極Ａ1 〜Ａ3 にそれぞれ接続し
ている。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００３２
【補正方法】変更
【補正内容】
【００３２】
【発明の効果】本発明によれば、発光サイリスタと同等
の機能をトランジスタと発光ダイオードとの組合わせ回
路によって実現することにより、ｎｐｎまたはｐｎｐの
３層構造で作製できるので、基板コストを低減すること
が可能となる。
の機能をトランジスタと発光ダイオードとの組合わせ回
路によって実現することにより、ｎｐｎまたはｐｎｐの
３層構造で作製できるので、基板コストを低減すること
が可能となる。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 大塚 俊介 大阪府大阪市中央区道修町３丁目５番11号 日本板硝子株式会社内 (72)発明者 黒田 靖尚 大阪府大阪市中央区道修町３丁目５番11号 日本板硝子株式会社内 (72)発明者 有馬 尊久 大阪府大阪市中央区道修町３丁目５番11号 日本板硝子株式会社内 (72)発明者 斉藤 英昭 大阪府大阪市中央区道修町３丁目５番11号 日本板硝子株式会社内 Ｆターム(参考） 5F041 AA31 CA07 CA35 CA73 CA74 CB25 CB33 FF13
Claims (5)
- 【請求項１】半絶縁性基板上に、トランジスタと発光ダ
イオードとからなる組合わせ回路を、複数個直線状に集
積した発光素子アレイ。 - 【請求項２】前記トランジスタのベース層およびエミッ
タ層またはコレクタ層と、前記発光ダイオードを形成す
る層とを、同じエピタキシャル層から形成することを特
徴とする請求項１記載の発光素子アレイ。 - 【請求項３】前記組合わせ回路をｎ個（ｎは２以上の整
数）含むグループに分け、前記グループに含まれるトラ
ンジスタのベースを共通のｎ本のベース選択線に接続
し、前記グループに含まれる発光ダイオードのアノード
またはカソードを、グループ毎に１個の電極に接続する
ことを特徴とする請求項２記載の発光素子アレイ。 - 【請求項４】前記組合わせ回路をｎ個（ｎは２以上の整
数）含むグループに分け、前記グループに含まれる発光
サイリスタのアノードまたはカソードを、共通のｎ本の
アノードまたはカソード選択線に接続し、前記グループ
に含まれるトランジスタのベースを、グループ毎に１個
の電極に接続することを特徴とする請求項２記載の発光
素子アレイ。 - 【請求項５】前記グループに含まれるｎ個のトランジス
タを、１個のトランジスタで置き換えたことを特徴とす
る請求項４記載の発光素子アレイ。
Priority Applications (8)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000021447A JP2001217459A (ja) | 2000-01-31 | 2000-01-31 | 発光素子アレイ |
| EP01900651A EP1170807A4 (en) | 2000-01-31 | 2001-01-11 | LIGHT-EMITTING ELEMENT MATRIX FIELD |
| PCT/JP2001/000074 WO2001057936A1 (fr) | 2000-01-31 | 2001-01-11 | Matrice d'elements electroluminescents |
| CN01800021A CN1358334A (zh) | 2000-01-31 | 2001-01-11 | 发光元件矩阵阵列 |
| CA002369015A CA2369015A1 (en) | 2000-01-31 | 2001-01-11 | Light-emitting element matrix array |
| US09/937,041 US6590347B2 (en) | 2000-01-31 | 2001-01-11 | Light-emitting element matrix array |
| KR1020017012312A KR100675034B1 (ko) | 2000-01-31 | 2001-01-11 | 발광 소자 매트릭스 어레이 |
| TW090101500A TW480746B (en) | 2000-01-31 | 2001-01-20 | Light-emitting element matrix array |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000021447A JP2001217459A (ja) | 2000-01-31 | 2000-01-31 | 発光素子アレイ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001217459A true JP2001217459A (ja) | 2001-08-10 |
Family
ID=18547856
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000021447A Pending JP2001217459A (ja) | 2000-01-31 | 2000-01-31 | 発光素子アレイ |
Country Status (8)
| Country | Link |
|---|---|
| US (1) | US6590347B2 (ja) |
| EP (1) | EP1170807A4 (ja) |
| JP (1) | JP2001217459A (ja) |
| KR (1) | KR100675034B1 (ja) |
| CN (1) | CN1358334A (ja) |
| CA (1) | CA2369015A1 (ja) |
| TW (1) | TW480746B (ja) |
| WO (1) | WO2001057936A1 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008177513A (ja) * | 2006-02-20 | 2008-07-31 | Kyocera Corp | 発光素子アレイ、発光装置および画像形成装置 |
| JP2008182168A (ja) * | 2006-02-20 | 2008-08-07 | Kyocera Corp | 発光素子アレイ、発光装置および画像形成装置 |
| US8494415B2 (en) | 2006-02-20 | 2013-07-23 | Kyocera Corporation | Light emitting element array, light emitting device, and image forming apparatus |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1322597C (zh) * | 1999-08-23 | 2007-06-20 | 日本板硝子株式会社 | 发光闸流晶体管及自扫描型发光装置 |
| KR101085144B1 (ko) * | 2004-04-29 | 2011-11-21 | 엘지디스플레이 주식회사 | Ｌｅｄ 램프 유닛 |
| US20080099772A1 (en) * | 2006-10-30 | 2008-05-01 | Geoffrey Wen-Tai Shuy | Light emitting diode matrix |
| US10297711B2 (en) * | 2015-12-30 | 2019-05-21 | Globalfoundries Singapore Pte. Ltd. | Integrated LED and LED driver units and methods for fabricating the same |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60201382A (ja) * | 1984-03-26 | 1985-10-11 | ロ−ム株式会社 | 発光表示装置 |
| JP2505511B2 (ja) * | 1988-01-08 | 1996-06-12 | ローム株式会社 | 光プリンタの発光素子駆動回路 |
| EP0917213A1 (en) * | 1988-03-18 | 1999-05-19 | Nippon Sheet Glass Co., Ltd. | Self-scanning light-emitting element array |
| JPH0383377A (ja) * | 1989-08-25 | 1991-04-09 | Sony Corp | 光電子集積回路装置 |
| JPH047165A (ja) * | 1990-04-25 | 1992-01-10 | Mitsubishi Electric Corp | プリンタ |
| JPH0411449A (ja) * | 1990-04-28 | 1992-01-16 | Kyocera Corp | 画像形成または画像読取り装置 |
| JPH04240766A (ja) * | 1991-01-25 | 1992-08-28 | Matsushita Electric Ind Co Ltd | 光電子記憶装置 |
| JPH05131681A (ja) * | 1991-11-07 | 1993-05-28 | Minolta Camera Co Ltd | Ｌｅｄアレイ装置 |
| JP2901032B2 (ja) * | 1992-01-31 | 1999-06-02 | 京セラ株式会社 | Ｌｅｄプリントヘッド |
| US5408105A (en) * | 1992-02-19 | 1995-04-18 | Matsushita Electric Industrial Co., Ltd. | Optoelectronic semiconductor device with mesa |
| JP2849651B2 (ja) * | 1992-08-28 | 1999-01-20 | 京セラ株式会社 | 画像形成装置 |
| US5483085A (en) * | 1994-05-09 | 1996-01-09 | Motorola, Inc. | Electro-optic integrated circuit with diode decoder |
-
2000
- 2000-01-31 JP JP2000021447A patent/JP2001217459A/ja active Pending
-
2001
- 2001-01-11 EP EP01900651A patent/EP1170807A4/en not_active Withdrawn
- 2001-01-11 US US09/937,041 patent/US6590347B2/en not_active Expired - Fee Related
- 2001-01-11 CN CN01800021A patent/CN1358334A/zh active Pending
- 2001-01-11 WO PCT/JP2001/000074 patent/WO2001057936A1/ja active IP Right Grant
- 2001-01-11 CA CA002369015A patent/CA2369015A1/en not_active Abandoned
- 2001-01-11 KR KR1020017012312A patent/KR100675034B1/ko not_active IP Right Cessation
- 2001-01-20 TW TW090101500A patent/TW480746B/zh not_active IP Right Cessation
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008177513A (ja) * | 2006-02-20 | 2008-07-31 | Kyocera Corp | 発光素子アレイ、発光装置および画像形成装置 |
| JP2008182168A (ja) * | 2006-02-20 | 2008-08-07 | Kyocera Corp | 発光素子アレイ、発光装置および画像形成装置 |
| US8494415B2 (en) | 2006-02-20 | 2013-07-23 | Kyocera Corporation | Light emitting element array, light emitting device, and image forming apparatus |
Also Published As
| Publication number | Publication date |
|---|---|
| EP1170807A4 (en) | 2003-06-11 |
| EP1170807A1 (en) | 2002-01-09 |
| TW480746B (en) | 2002-03-21 |
| KR100675034B1 (ko) | 2007-01-29 |
| US6590347B2 (en) | 2003-07-08 |
| US20020180370A1 (en) | 2002-12-05 |
| CA2369015A1 (en) | 2001-08-09 |
| WO2001057936A1 (fr) | 2001-08-09 |
| KR20010110704A (ko) | 2001-12-13 |
| CN1358334A (zh) | 2002-07-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101768539B1 (ko) | 능동 led 모듈을 형성하기 위한 led 웨이퍼에 대한 트랜지스터 웨이퍼의 본딩 | |
| US10497672B2 (en) | Ultra-thin display using printed printed light emitting diodes | |
| US6633322B2 (en) | Light emitting element array, optical printer head using the same, and method for driving optical printer head | |
| WO2003071609A1 (fr) | Dispositif electroluminescent ayant une structure pnpn et reseau de dispositifs electroluminescents | |
| KR20220139993A (ko) | 발광 다이오드 구조 및 그 제조 방법 | |
| KR20220110184A (ko) | 표시 장치 | |
| JP2001217459A (ja) | 発光素子アレイ | |
| JP2005354079A (ja) | ツェナーダイオード及びその製造方法 | |
| US6717182B1 (en) | Edge-emitting light-emitting device having improved external luminous efficiency and self-scanning light-emitting device array comprising the same | |
| JPH0730149A (ja) | 発光ダイオードアレイチップ | |
| WO2005111972A1 (ja) | 表示装置、表示装置の製造方法 | |
| JPH01259580A (ja) | 発光ダイオードアレイ | |
| JP2001127278A (ja) | 複合半導体装置 | |
| JP2001326383A (ja) | 発光ダイオードアレイ | |
| EP1115162A1 (en) | Edge-emitting light-emitting device having improved external luminous efficiency and self-scanning light-emitting device array comprising the same | |
| JP4352573B2 (ja) | 自己走査型発光素子アレイ | |
| JP2002036630A (ja) | 半導体発光装置及びそれを用いた光プリンタヘッド | |
| JP2001339060A (ja) | 半導体発光装置 | |
| JP2001060718A (ja) | 発光サイリスタおよび自己走査型発光装置 | |
| JP2001180037A (ja) | 発光素子アレイとその製造方法 | |
| JP2003249680A (ja) | 発光素子アレイ | |
| JPS60201382A (ja) | 発光表示装置 | |
| JP2004253691A (ja) | 発光モジュール | |
| JP2719511B2 (ja) | アレイ用駆動素子 | |
| JP2022128556A (ja) | マイクロｌｅｄディスプレイ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060907 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20070409 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20070409 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20070410 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080729 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080916 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090728 |