JPH0383377A - 光電子集積回路装置 - Google Patents
光電子集積回路装置Info
- Publication number
- JPH0383377A JPH0383377A JP21996989A JP21996989A JPH0383377A JP H0383377 A JPH0383377 A JP H0383377A JP 21996989 A JP21996989 A JP 21996989A JP 21996989 A JP21996989 A JP 21996989A JP H0383377 A JPH0383377 A JP H0383377A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- light emitting
- type
- light
- emitting diode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 claims abstract description 23
- 230000005693 optoelectronics Effects 0.000 claims description 13
- 230000031700 light absorption Effects 0.000 abstract description 4
- 230000003287 optical effect Effects 0.000 description 25
- 239000000463 material Substances 0.000 description 8
- 239000013307 optical fiber Substances 0.000 description 8
- 239000004065 semiconductor Substances 0.000 description 6
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 5
- 238000000034 method Methods 0.000 description 5
- PXHVJJICTQNCMI-UHFFFAOYSA-N nickel Substances [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 5
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Substances [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 5
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 239000010931 gold Substances 0.000 description 4
- 239000012535 impurity Substances 0.000 description 4
- 238000002955 isolation Methods 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 238000004891 communication Methods 0.000 description 3
- 230000020169 heat generation Effects 0.000 description 3
- 239000010936 titanium Substances 0.000 description 3
- 229910017401 Au—Ge Inorganic materials 0.000 description 2
- 229910000673 Indium arsenide Inorganic materials 0.000 description 2
- 239000000872 buffer Substances 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 2
- 230000001934 delay Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- RPQDHPTXJYYUPQ-UHFFFAOYSA-N indium arsenide Chemical compound [In]#[As] RPQDHPTXJYYUPQ-UHFFFAOYSA-N 0.000 description 2
- 230000010365 information processing Effects 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 description 1
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000001451 molecular beam epitaxy Methods 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 229910052725 zinc Inorganic materials 0.000 description 1
- 239000011701 zinc Substances 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、光電子集積回路装置に関する。
本発明は、光電子集積回路装置において、発光素子とし
ての発光ダイオードと受光素子としてのヘテロ接合バイ
ポーラトランジスタとが同一基板上に形成され、ヘテロ
接合バイポーラトランジスタのコレクタ層と同一の層に
発光ダイオードの発光部が形成されている。これによっ
て、発光素子と受光効率の高い受光素子とが同一基板上
に形成された高性能の光電子集積回路装置を容易に実現
することができる。
ての発光ダイオードと受光素子としてのヘテロ接合バイ
ポーラトランジスタとが同一基板上に形成され、ヘテロ
接合バイポーラトランジスタのコレクタ層と同一の層に
発光ダイオードの発光部が形成されている。これによっ
て、発光素子と受光効率の高い受光素子とが同一基板上
に形成された高性能の光電子集積回路装置を容易に実現
することができる。
電子デバイスの内部信号処理速度は近年、W&躍的に増
大してきている。特に、化合物半導体集積回路(IC)
では伝搬遅延時間τ、4として数ピコ秒(psec)台
が得られ、また分周器のトグル周波数としては25GH
z以上が得られている。しかし、信号をチップ外に取り
出し、同一ボード上の別のチップや別のボード上のチッ
プを駆動する場合、特に高速駆動を行うためには大きな
駆動電力を必要とする。この結果、消費電力の増大やそ
れに伴う発熱の問題などが生じる。また、人出カバソフ
ァの必要性、長い配線による信号の遅延、さらには雑音
やクロストークの発生などの問題も生じる。
大してきている。特に、化合物半導体集積回路(IC)
では伝搬遅延時間τ、4として数ピコ秒(psec)台
が得られ、また分周器のトグル周波数としては25GH
z以上が得られている。しかし、信号をチップ外に取り
出し、同一ボード上の別のチップや別のボード上のチッ
プを駆動する場合、特に高速駆動を行うためには大きな
駆動電力を必要とする。この結果、消費電力の増大やそ
れに伴う発熱の問題などが生じる。また、人出カバソフ
ァの必要性、長い配線による信号の遅延、さらには雑音
やクロストークの発生などの問題も生じる。
このような問題を回避するために、小規模な通信用IC
の分野では、信号の人出力を光で行うのが一般的になっ
ている。このような光通信では、ディジタル信号をマル
チプレックスし、レーザー駆動用ドライバによって光信
号に変換する。この場合、受光側ではシリコン(Si)
またはゲルマニウム(Ge)のアバランシェフォトダイ
オード(APD)やpinフォトダイオードなどにより
光信号が電気信号に変換され、信号処理用ICの入力バ
ッファに入力される。この場合には、各素過程は独立の
チップにより担われている。
の分野では、信号の人出力を光で行うのが一般的になっ
ている。このような光通信では、ディジタル信号をマル
チプレックスし、レーザー駆動用ドライバによって光信
号に変換する。この場合、受光側ではシリコン(Si)
またはゲルマニウム(Ge)のアバランシェフォトダイ
オード(APD)やpinフォトダイオードなどにより
光信号が電気信号に変換され、信号処理用ICの入力バ
ッファに入力される。この場合には、各素過程は独立の
チップにより担われている。
一方、コンピュータ内での信号の伝達を光で行うことは
、上述のような信号の遅延や発熱などの問題を回避する
ために従来より切望されていたが、未だ実現されていな
い、その原因の一つとして、受光効率の高い受光素子と
発光素子とを同一チップ上に集積した光電子集積回路装
置が実現されていないことが挙げられる。異なる材料を
用いて同一基板上に受光効率の高い受光素子と発光素子
とを形成することも考えられるが、この場合には非常に
複雑な製造工程が必要になるという新たな問題が生じる
。
、上述のような信号の遅延や発熱などの問題を回避する
ために従来より切望されていたが、未だ実現されていな
い、その原因の一つとして、受光効率の高い受光素子と
発光素子とを同一チップ上に集積した光電子集積回路装
置が実現されていないことが挙げられる。異なる材料を
用いて同一基板上に受光効率の高い受光素子と発光素子
とを形成することも考えられるが、この場合には非常に
複雑な製造工程が必要になるという新たな問題が生じる
。
従って本発明の目的は、発光素子と受光効率の高い受光
素子とが同一基板上に形成された高性能の光電子集積回
路装置を容易に実現することができる光電子集積回路装
置を提供することにある。
素子とが同一基板上に形成された高性能の光電子集積回
路装置を容易に実現することができる光電子集積回路装
置を提供することにある。
上記目的を達成するために、本発明は、以下のように構
成されている。
成されている。
請求項1の発明は、光電子集積回路装置において、発光
素子としての発光ダイオード(LED)と受光素子とし
てのヘテロ接合バイポーラトランジスタ(FT)とが同
一の基板(1)上に形成され、ヘテロ接合バイポーラト
ランジスタ(PT)のコレクタN(3)と同一の層に発
光ダイオード(LED)の発光部が形成されている。
素子としての発光ダイオード(LED)と受光素子とし
てのヘテロ接合バイポーラトランジスタ(FT)とが同
一の基板(1)上に形成され、ヘテロ接合バイポーラト
ランジスタ(PT)のコレクタN(3)と同一の層に発
光ダイオード(LED)の発光部が形成されている。
請求項2の発明は、請求項Iの光電子集積回路装置にお
いて、ヘテロ接合バイポーラトランジスタ(PT)のコ
レクタ層(3)のバンドギャップかヘテロ接合バイポー
ラトランジスタ(PT)のベースN(5)のバンドギャ
ップよりも大きい。
いて、ヘテロ接合バイポーラトランジスタ(PT)のコ
レクタ層(3)のバンドギャップかヘテロ接合バイポー
ラトランジスタ(PT)のベースN(5)のバンドギャ
ップよりも大きい。
請求項1の発明によれば、ヘテロ接合バイポーラトラン
ジスタ(PT)のコレクタ層(3)と同一の層に発光ダ
イオード(LED)の発光部が形成されている。ところ
で、ヘテロ接合バイポーラトランジスタ(PT)のコレ
クタN(3)のバンドギャップは、ベース層(5)のバ
ンドギャップよりも大きい、このことは、コレクタ層(
3)と同一の層に発光部が形成されている発光ダイオー
ド(LED)から発光される光のエネルギーは、ベース
層(5)のバンドギャップよりも大きいことを意味する
。このため、受光素子としてのヘテロ接合バイポーラト
ランジスタ(PT)のベース層(5)の光吸収係数が大
きく、結果として高い受光効率が得られる。一方、発光
ダイオード(LED)はヘテロ接合バイポーラトランジ
スタ(PT)のコレクタ層(3)と同一の層を用いて形
成することができるので、別々の材料を用いて発光素子
と受光素子とを同一基板上に形成する場合に比べて製造
工程は簡単である。
ジスタ(PT)のコレクタ層(3)と同一の層に発光ダ
イオード(LED)の発光部が形成されている。ところ
で、ヘテロ接合バイポーラトランジスタ(PT)のコレ
クタN(3)のバンドギャップは、ベース層(5)のバ
ンドギャップよりも大きい、このことは、コレクタ層(
3)と同一の層に発光部が形成されている発光ダイオー
ド(LED)から発光される光のエネルギーは、ベース
層(5)のバンドギャップよりも大きいことを意味する
。このため、受光素子としてのヘテロ接合バイポーラト
ランジスタ(PT)のベース層(5)の光吸収係数が大
きく、結果として高い受光効率が得られる。一方、発光
ダイオード(LED)はヘテロ接合バイポーラトランジ
スタ(PT)のコレクタ層(3)と同一の層を用いて形
成することができるので、別々の材料を用いて発光素子
と受光素子とを同一基板上に形成する場合に比べて製造
工程は簡単である。
以上により、発光素子と受光効率の高い受光素子とが同
一基板上に形成された高性能の光電子集積回路装置を容
易に実現することができる。
一基板上に形成された高性能の光電子集積回路装置を容
易に実現することができる。
請求項2の発明によれば、コレクタN(3)と同一の層
に発光部が形成されている発光ダイオード(LED)か
ら発光される光のエネルギーはベース層(5)のバンド
ギャップよりも大きいことから、受光素子としてのヘテ
ロ接合バイポーラトランジスタ(PT)のベースN(5
)の光吸収係数が大きく、従って高い受光効率が得られ
る。
に発光部が形成されている発光ダイオード(LED)か
ら発光される光のエネルギーはベース層(5)のバンド
ギャップよりも大きいことから、受光素子としてのヘテ
ロ接合バイポーラトランジスタ(PT)のベースN(5
)の光吸収係数が大きく、従って高い受光効率が得られ
る。
以下、本発明の一実施例について図面を参照しながら説
明する。なお、実施例の全図において、同一の部分には
同一の符号を付す。
明する。なお、実施例の全図において、同一の部分には
同一の符号を付す。
第1図は本発明の一実施例による光電子集積回路装置(
OEIC)を示す。
OEIC)を示す。
第1図に示すように、この実施例による0EICにおい
ては、半絶縁性InP(In:インジウム、Pニリン)
基板1上に、サブコレクタ層を構成する例えばn゛型1
nP層2及びコレクタ層を構成する例えばn−型Ga1
nAs P (Ga :ガリウム、AS:ヒ素)層3が
順次形成されている。ここで、n“型InP層2の厚さ
は例えば0.5μm程度である。
ては、半絶縁性InP(In:インジウム、Pニリン)
基板1上に、サブコレクタ層を構成する例えばn゛型1
nP層2及びコレクタ層を構成する例えばn−型Ga1
nAs P (Ga :ガリウム、AS:ヒ素)層3が
順次形成されている。ここで、n“型InP層2の厚さ
は例えば0.5μm程度である。
また、n−型Ga1nAs P層3の厚さは例えば0.
5μm程度であり、その不純物濃度は例えばIQI6
C11−”程度である。符号4は素子間分離領域を示し
、後述のように例えばn−型Ga1nAs P層3、n
9型InP層2及び半絶縁性1nP基板lに例えばホウ
素(B)をイオン注入することにより形成されたもので
ある。
5μm程度であり、その不純物濃度は例えばIQI6
C11−”程度である。符号4は素子間分離領域を示し
、後述のように例えばn−型Ga1nAs P層3、n
9型InP層2及び半絶縁性1nP基板lに例えばホウ
素(B)をイオン注入することにより形成されたもので
ある。
素子量分MeN域4で囲まれた部分のn−型Ga1nA
sP層3上には、ベース層を構成する例えばp00型G
a1nAs5、工ξツタ層を構成する例えばn−型In
P層6及び例えばn°梨型GanAs層7が順次形成さ
れている。ここで、p゛型Ga1nAsH5の厚さは例
えば0.1μm程度であり、その不純物濃度は例えば3
X10”ell−程度である。また、n−型InP層6
の厚さは例えば0.2μm程度であり、その不純物濃度
は例えば5 X 10 ”CI−’程度である。n9型
Ga1nAs層7の厚さは例えば0.1μm程度であり
、その不純物濃度は例えば5X10”Cm−’程度であ
る。
sP層3上には、ベース層を構成する例えばp00型G
a1nAs5、工ξツタ層を構成する例えばn−型In
P層6及び例えばn°梨型GanAs層7が順次形成さ
れている。ここで、p゛型Ga1nAsH5の厚さは例
えば0.1μm程度であり、その不純物濃度は例えば3
X10”ell−程度である。また、n−型InP層6
の厚さは例えば0.2μm程度であり、その不純物濃度
は例えば5 X 10 ”CI−’程度である。n9型
Ga1nAs層7の厚さは例えば0.1μm程度であり
、その不純物濃度は例えば5X10”Cm−’程度であ
る。
これらのn4型Ga1nAs層7、n−型1nP層6、
p99型Ga1nAs5、n−型Ga1nAs P層3
及びn”型1nP層2によりヘテロ接合バイポーラトラ
ンジスタ(HBT)が形成され、このHBTにより受光
素子としてのフォトトランジスタPTが構成されている
。ここで、コレクタ層を構成するn−型Ga1nAs
P JI3のバンドギャップは、ベース層を構成するp
11型Ga1nAs5のバンドギャップよりも大きい。
p99型Ga1nAs5、n−型Ga1nAs P層3
及びn”型1nP層2によりヘテロ接合バイポーラトラ
ンジスタ(HBT)が形成され、このHBTにより受光
素子としてのフォトトランジスタPTが構成されている
。ここで、コレクタ層を構成するn−型Ga1nAs
P JI3のバンドギャップは、ベース層を構成するp
11型Ga1nAs5のバンドギャップよりも大きい。
一方、素子間分離領域4で囲まれた他の部分におけるn
−型GaInAsP層3中には、例えばp゛型半導体領
域8が形成されている。そして、このP゛型半導体領域
8とn−型Ga1nAs P 113とから成るpn接
合ダイオードにより、発光素子としての発光ダイオード
LEDが構成されている。
−型GaInAsP層3中には、例えばp゛型半導体領
域8が形成されている。そして、このP゛型半導体領域
8とn−型Ga1nAs P 113とから成るpn接
合ダイオードにより、発光素子としての発光ダイオード
LEDが構成されている。
ここで、この発光ダイオードLEDの発光部は、pn接
合部における特にn−型Ga1nAs P層3の部分で
ある。
合部における特にn−型Ga1nAs P層3の部分で
ある。
符号9は例えば窒化シリコン(SizNm ) Hのよ
うな絶縁膜を示す、この絶縁膜9の膜厚は例えば0.1
μm程度である。この絶縁膜9には開口9a〜9dが形
成されている。そして、開口9aを通じてn4型Ga1
nAs層7上にエミッタ電極10が形成され、開口9b
を通じてn−型GaInAs P II3上にコレクタ
電極11が形成されている。一方、開口9cを通じてP
゛型半導体領域8上に発光ダイオードLEDのアノード
電極12が形成され、開口9dを通じてn−型Ga1n
As P層3上にカソード電極13が形成されている。
うな絶縁膜を示す、この絶縁膜9の膜厚は例えば0.1
μm程度である。この絶縁膜9には開口9a〜9dが形
成されている。そして、開口9aを通じてn4型Ga1
nAs層7上にエミッタ電極10が形成され、開口9b
を通じてn−型GaInAs P II3上にコレクタ
電極11が形成されている。一方、開口9cを通じてP
゛型半導体領域8上に発光ダイオードLEDのアノード
電極12が形成され、開口9dを通じてn−型Ga1n
As P層3上にカソード電極13が形成されている。
ここで、エミッタ電極10、コレクタ電極11及びカソ
ード電極13の材料としては、例えばAu−Ge/Ni
(Au :金、Ni:ニッケル)を用いることができ
る。また、アノード電極12の材料としては、例えばT
i/Pt/Au(Ti :チタン、Pt:白金)を用い
ることができる。
ード電極13の材料としては、例えばAu−Ge/Ni
(Au :金、Ni:ニッケル)を用いることができ
る。また、アノード電極12の材料としては、例えばT
i/Pt/Au(Ti :チタン、Pt:白金)を用い
ることができる。
次に、上述のように構成されたこの実施例による0EI
Cの製造方法の一例について説明する。
Cの製造方法の一例について説明する。
第2図Aに示すように、まず例えば有機金属化学気相成
長(MOCVD)法や分子線エピタキシー(MBE)法
などの方法により半絶縁性1nP基板1上にn4型1n
P層2、n−型Ga1nAs P層3、p′″型GaI
nAs層5、n−型1nP層6及びn0型GaInAs
層7を順次エピタキシャル成長させる。この後、これら
のn0型Ga1nAs層7、n−型1nP層6、p99
型Ga1nAs5、n−型Ga1nAs P l1i3
、n”型InPJi2及び半絶縁性1nP基板1中に例
えばBを選択的にイオン注入することによりこれらを部
分的にディスオーダー(disorder)化して素子
間分離領域4を形成する。
長(MOCVD)法や分子線エピタキシー(MBE)法
などの方法により半絶縁性1nP基板1上にn4型1n
P層2、n−型Ga1nAs P層3、p′″型GaI
nAs層5、n−型1nP層6及びn0型GaInAs
層7を順次エピタキシャル成長させる。この後、これら
のn0型Ga1nAs層7、n−型1nP層6、p99
型Ga1nAs5、n−型Ga1nAs P l1i3
、n”型InPJi2及び半絶縁性1nP基板1中に例
えばBを選択的にイオン注入することによりこれらを部
分的にディスオーダー(disorder)化して素子
間分離領域4を形成する。
次に、HBTを形成すべき部分におけるn1型Ga1n
As層7の表面を例えばフォトレジスト(図示せず)で
覆い、このフォトレジストをマスクとしてn9型Ga1
nAs層7、n−型1nP層6及びp+型GaInAs
層5を例えば反応性イオンエツチング(RIE)法によ
り基板表面と垂直方向に順次異方性エツチングする。こ
れによって、第2図Bに示すように、これらのn0型G
a1nAs層7、n−型1nP層6及びp゛型Ga1n
As層5が所定形状にパターンニングされる0次に、例
えばCVD法により全面に絶縁膜9を形成した後、この
絶縁膜9の所定部分をエツチング除去して開口9Cを形
成する0次に、この開口9Cを通じて、例えば亜鉛(Z
n)のようなp型不純物を例えば450〜500°C程
度の温度でn−型Ga1nAs P層3中に拡散させる
ことによりp゛型半導体領域8を形成する。
As層7の表面を例えばフォトレジスト(図示せず)で
覆い、このフォトレジストをマスクとしてn9型Ga1
nAs層7、n−型1nP層6及びp+型GaInAs
層5を例えば反応性イオンエツチング(RIE)法によ
り基板表面と垂直方向に順次異方性エツチングする。こ
れによって、第2図Bに示すように、これらのn0型G
a1nAs層7、n−型1nP層6及びp゛型Ga1n
As層5が所定形状にパターンニングされる0次に、例
えばCVD法により全面に絶縁膜9を形成した後、この
絶縁膜9の所定部分をエツチング除去して開口9Cを形
成する0次に、この開口9Cを通じて、例えば亜鉛(Z
n)のようなp型不純物を例えば450〜500°C程
度の温度でn−型Ga1nAs P層3中に拡散させる
ことによりp゛型半導体領域8を形成する。
次に、再び絶縁膜9の所定部分をエツチング除去して、
第2図C・に示すように開口9a、9b。
第2図C・に示すように開口9a、9b。
9dを形成する0次に第1図に示すように、例えばリフ
トオフ法により例えばAu−Ge/Niから成るエミッ
タ電極10、コレクタ電極11及びカソード電極13を
形成した後、例えば400℃で1分間程度熱処理を行う
、この後、同様にして例えばリフトオフ法により例えば
Ti/ /Pt/Auから戒るアノード電極12を形成
し、これによって第1図に示すように目的とする0EI
Cを完成させる。
トオフ法により例えばAu−Ge/Niから成るエミッ
タ電極10、コレクタ電極11及びカソード電極13を
形成した後、例えば400℃で1分間程度熱処理を行う
、この後、同様にして例えばリフトオフ法により例えば
Ti/ /Pt/Auから戒るアノード電極12を形成
し、これによって第1図に示すように目的とする0EI
Cを完成させる。
以上のように、この実施例によれば、受光素子としての
フォトトランジスタPTを構成するHBTのコレクタ層
と発光素子としての発光ダイオードLEDとが同一の層
、すなわちn−型Ga1nAs P層3により形成され
ている。このコレクタ層を構成するn−型GaInAs
P層3のバンドギャップはベース層を構成するp33
型Ga1nAs5のバンドギャップよりも大きいから、
発光ダイオードLEDから発光される光のエネルギーは
、ベース層を構成するp00型Ga1nAs5のバンド
ギャップよりも大きい、このため、発光ダイオードLE
Dから発光される光に対するこのベース層の光吸収係数
は大きく、従ってこのベース層による受光効率は高い。
フォトトランジスタPTを構成するHBTのコレクタ層
と発光素子としての発光ダイオードLEDとが同一の層
、すなわちn−型Ga1nAs P層3により形成され
ている。このコレクタ層を構成するn−型GaInAs
P層3のバンドギャップはベース層を構成するp33
型Ga1nAs5のバンドギャップよりも大きいから、
発光ダイオードLEDから発光される光のエネルギーは
、ベース層を構成するp00型Ga1nAs5のバンド
ギャップよりも大きい、このため、発光ダイオードLE
Dから発光される光に対するこのベース層の光吸収係数
は大きく、従ってこのベース層による受光効率は高い。
さらに、上述のようにHBTのコレクタ層を構成するn
−型GarnAs P層3を用いて発光ダイオードLE
Dを形成しているので、受光素子と発光素子とを別々の
材料を用いて形成する場合に比べて0EICの製造工程
は簡単である。
−型GarnAs P層3を用いて発光ダイオードLE
Dを形成しているので、受光素子と発光素子とを別々の
材料を用いて形成する場合に比べて0EICの製造工程
は簡単である。
これによって、発光素子としての発光ダイオードLED
と受光効率の高い受光素子としてのHBTから成るフォ
トトランジスタPTとが同一基板上に形成された高性能
の0ErCを容易に実現することができる。
と受光効率の高い受光素子としてのHBTから成るフォ
トトランジスタPTとが同一基板上に形成された高性能
の0ErCを容易に実現することができる。
この実施例による0EICを用いることにより、信号の
入出力を光で行うことが可能となる。これによって、従
来のように同一ボード上のチップ間や異なるボード上の
チップ間での信号の人出力を電気信号により行う場合に
生じる問題、すなわち例えば信号の遅延、消費電力の増
大、発熱、大出力バッファの必要性、雑音などの問題を
一挙に解決することができる。そして、これによって多
チャンネルの光コネクションをボード間で実現すること
が可能となり、高速情報処理装置の高速化や低消費電力
化などの性能向上を図ることが可能となる。
入出力を光で行うことが可能となる。これによって、従
来のように同一ボード上のチップ間や異なるボード上の
チップ間での信号の人出力を電気信号により行う場合に
生じる問題、すなわち例えば信号の遅延、消費電力の増
大、発熱、大出力バッファの必要性、雑音などの問題を
一挙に解決することができる。そして、これによって多
チャンネルの光コネクションをボード間で実現すること
が可能となり、高速情報処理装置の高速化や低消費電力
化などの性能向上を図ることが可能となる。
上述の実施例による0EICを外部と接続する場合の一
例を第3図に示す、この例は、信号の入出力を0EIC
チツプの側面で行う例である。
例を第3図に示す、この例は、信号の入出力を0EIC
チツプの側面で行う例である。
第3図に示すように、0BICチツプCの中央部には電
子回路から成る集積回路部14が設けられている。この
0EICチツプC上には、この集積回路部14をはさん
だ一方の側に発光素子としての発光ダイオードLEDが
アレイ状に配置され、他方の側に受光素子としてのHB
Tから成るフォトトランジスタPTが同様にアレイ状に
配置されている。各発光ダイオードLEDから発光され
る光は、この発光ダイオードLEDに接続された先導波
路15を通って0EICチツプCの一側面に導かれ、こ
の光導波路15に接続された光ファイバー16の端面に
入射するようになっている。
子回路から成る集積回路部14が設けられている。この
0EICチツプC上には、この集積回路部14をはさん
だ一方の側に発光素子としての発光ダイオードLEDが
アレイ状に配置され、他方の側に受光素子としてのHB
Tから成るフォトトランジスタPTが同様にアレイ状に
配置されている。各発光ダイオードLEDから発光され
る光は、この発光ダイオードLEDに接続された先導波
路15を通って0EICチツプCの一側面に導かれ、こ
の光導波路15に接続された光ファイバー16の端面に
入射するようになっている。
方、各フォトトランジスタPTには光導波路17が接続
され、この光導波路17にはさらに光ファイバー18が
接続されている。そして、この光ファイバー18を通っ
て外部から送られてくる光は光導波路17を通ってフォ
トトランジスタPTをtJIt&するHBTのベース層
に入射して受光され、電気信号に変換される。この電気
信号は集積回路部14で処理された後、発光ダイオード
LEDから光出力として取り出される。
され、この光導波路17にはさらに光ファイバー18が
接続されている。そして、この光ファイバー18を通っ
て外部から送られてくる光は光導波路17を通ってフォ
トトランジスタPTをtJIt&するHBTのベース層
に入射して受光され、電気信号に変換される。この電気
信号は集積回路部14で処理された後、発光ダイオード
LEDから光出力として取り出される。
第4図は0EICチツプ同士を接続する場合の一例を示
す、すなわち、第4図に示すように、この例においては
、0EICチツプC+と0EICチツプC2とを接続す
る場合、0EICチツプCIの発光ダイオードLED側
の一側面と0EICチツプC2のフォトトランジスタF
T側の一側面とを対向させる。これらの側面にはそれぞ
れ段部を形成しておき、これらの段部により形成される
空間内に例えば矩形断面のロンド状のレンズLを設ける
。このレンズLとしては、屈折率分布型レンズ(GRI
Nレンズ)を用いるのが有効である。
す、すなわち、第4図に示すように、この例においては
、0EICチツプC+と0EICチツプC2とを接続す
る場合、0EICチツプCIの発光ダイオードLED側
の一側面と0EICチツプC2のフォトトランジスタF
T側の一側面とを対向させる。これらの側面にはそれぞ
れ段部を形成しておき、これらの段部により形成される
空間内に例えば矩形断面のロンド状のレンズLを設ける
。このレンズLとしては、屈折率分布型レンズ(GRI
Nレンズ)を用いるのが有効である。
そして、この例においては、0EICチンブC1の発光
ダイオードLEDから発光された光は、レンズLを通っ
た後、0EICチツプC!のフォトトランジスタPTに
入射して受光される。
ダイオードLEDから発光された光は、レンズLを通っ
た後、0EICチツプC!のフォトトランジスタPTに
入射して受光される。
ところで、光通信の分野で研究されている光の合波回路
や分波回路を0EICチツプ外に形成し、波長多重を行
うことにより、情報処理装置内の配線を少なくすること
ができる。上述の実施例による0EICの場合、複数の
0EICチツプ間で発光ダイオードLEDの発光波長を
変えることは、フォトトランジスタPTを構成するHB
Tのコレクタ層の組成を目的に合わせて変化させること
により達成することができる。また、このことによって
、0EICに作り込まれているHBTの性能にほとんど
影響が生じないことは明らかである。
や分波回路を0EICチツプ外に形成し、波長多重を行
うことにより、情報処理装置内の配線を少なくすること
ができる。上述の実施例による0EICの場合、複数の
0EICチツプ間で発光ダイオードLEDの発光波長を
変えることは、フォトトランジスタPTを構成するHB
Tのコレクタ層の組成を目的に合わせて変化させること
により達成することができる。また、このことによって
、0EICに作り込まれているHBTの性能にほとんど
影響が生じないことは明らかである。
第5図は上述の合波回路や分波回路を複数の0EICチ
ツプとともに同一ボード上に形成した例を示す、第5図
に示すように、この例においては、ボード19上に3個
(1:)OEICチップ20〜22、分波回!a23及
び合波回路24が設けられている。
ツプとともに同一ボード上に形成した例を示す、第5図
に示すように、この例においては、ボード19上に3個
(1:)OEICチップ20〜22、分波回!a23及
び合波回路24が設けられている。
この場合、0EICチツプ20〜22は、そのフォトト
ランジスタPTを構成するHBTのコレクタ層のm威が
互いに異なり、従ってその発光ダイオードLEDの発光
波長は互いに異なる。また、分波回路23及び合波回路
24は、光集積回路(OtC)により構成される。この
例においては、0EICチツプ20〜22からそれぞれ
発光される波長λ1.λ□、λ、の光は、光導波路を通
って合波回路24に集められて合波され、この合波回路
24から光多重波出力が得られる。この光多重波出力は
、図示省略した光ファイバーを通って外部に送られる。
ランジスタPTを構成するHBTのコレクタ層のm威が
互いに異なり、従ってその発光ダイオードLEDの発光
波長は互いに異なる。また、分波回路23及び合波回路
24は、光集積回路(OtC)により構成される。この
例においては、0EICチツプ20〜22からそれぞれ
発光される波長λ1.λ□、λ、の光は、光導波路を通
って合波回路24に集められて合波され、この合波回路
24から光多重波出力が得られる。この光多重波出力は
、図示省略した光ファイバーを通って外部に送られる。
一方、この光ファイバーを通って外部から送られてくる
波長λ8.λ2.λ、の光から威る光多重波出力は分波
回路23で分波され、それによって得られるそれぞれ波
長λ、。
波長λ8.λ2.λ、の光から威る光多重波出力は分波
回路23で分波され、それによって得られるそれぞれ波
長λ、。
λ2.λ、の光がそれぞれ0EIC20〜22に送られ
る。
る。
次に、○EICの入出力回路の構成例について説明する
。
。
まず、出力回路の構成例について説明する。第6図は相
補的光出力の出力回路の例を示し、2個の発光ダイオー
ドLED、、LED□と3個のバイポーラトランジスタ
Q、、Q、、Q、と抵抗R。
補的光出力の出力回路の例を示し、2個の発光ダイオー
ドLED、、LED□と3個のバイポーラトランジスタ
Q、、Q、、Q、と抵抗R。
とにより構成されたものである。ここで、バイポーラト
ランジスタQ、は電流源を構成するものである。なお、
VCCは電源電圧を示す。この例においては、バイポー
ラトランジスタQ2のベースには基準電圧v1..が印
加され、バイポーラトランジスタQ1のベースに入力電
圧■1゜が印加される。
ランジスタQ、は電流源を構成するものである。なお、
VCCは電源電圧を示す。この例においては、バイポー
ラトランジスタQ2のベースには基準電圧v1..が印
加され、バイポーラトランジスタQ1のベースに入力電
圧■1゜が印加される。
そして、この入力電圧V iriに応じて、発光ダイオ
ードLED、から光出力hνが得られるか、または発光
ダイオードLEIhから光出力hνが得られる。
ードLED、から光出力hνが得られるか、または発光
ダイオードLEIhから光出力hνが得られる。
次に第7図に示す出力回路の例は、第6図における発光
ダイオードLED、の代わりに抵抗R2を用いたもので
ある。この例においては、入力電圧Vinに応じて、発
光ダイオードLEDzから光出力hνが得られる。
ダイオードLED、の代わりに抵抗R2を用いたもので
ある。この例においては、入力電圧Vinに応じて、発
光ダイオードLEDzから光出力hνが得られる。
第8図は○EICの光出力部の構成例を示す。
第8図において、符号25は光絶縁層を示し、発光ダイ
オードLEDから発光される光がフォトトランジスタP
Tを構成するHBTのベース層に入射するのを防止する
ためのものである。符号26はフォトトランジスタPT
@構成するHBTのべ−スミ極を示す。このHBTのエ
ミッタ電極10には工果ツタ電圧V、が印加される。ま
た、発光ダイオードLEDのアノード電極12は接地さ
れる。この例においては、発光ダイオードLEDから発
光される光は、この発光ダイオードLED側の一端面に
近接して設けられた光ファイバー16の端面に入射する
ようになっている。なお、この光ファイバー16の代わ
りに例えば光導波路を用いることも可能である。
オードLEDから発光される光がフォトトランジスタP
Tを構成するHBTのベース層に入射するのを防止する
ためのものである。符号26はフォトトランジスタPT
@構成するHBTのべ−スミ極を示す。このHBTのエ
ミッタ電極10には工果ツタ電圧V、が印加される。ま
た、発光ダイオードLEDのアノード電極12は接地さ
れる。この例においては、発光ダイオードLEDから発
光される光は、この発光ダイオードLED側の一端面に
近接して設けられた光ファイバー16の端面に入射する
ようになっている。なお、この光ファイバー16の代わ
りに例えば光導波路を用いることも可能である。
次に、入力回路の構成例について説明する。第9図は相
補的光入力の入力回路の例を示す。この第9図に示す入
力回路は、バイポーラトランジスタQ、、Q、、Q、と
抵抗R3、R4,Rsとにより構成されている。ここで
、バイポーラトランジスタQ、、Q、はフォトトランジ
スタである。
補的光入力の入力回路の例を示す。この第9図に示す入
力回路は、バイポーラトランジスタQ、、Q、、Q、と
抵抗R3、R4,Rsとにより構成されている。ここで
、バイポーラトランジスタQ、、Q、はフォトトランジ
スタである。
また、バイポーラトランジスタQ、は電流源を構成する
ものである。この第9図に示す例においては、バイポー
ラトランジスタQ、、Q、のベースへの光入力hν、′
V;に応じて出力Q、 Qが得られる。
ものである。この第9図に示す例においては、バイポー
ラトランジスタQ、、Q、のベースへの光入力hν、′
V;に応じて出力Q、 Qが得られる。
次に第10図に示す入力回路は、第9図に示す入力回路
におけるフォトトランジスタとしてのバイポーラトラン
ジスタQ、、Q、の代わりに通常のバイポーラトランジ
スタQ、、Q、を用い、フォトトランジスタとしてのバ
イポーラトランジスタQ、、Q、を工旦ツタフォロワ回
路構成としたものである。R6,R1は抵抗を示す。こ
の例においては、フォトトランジスタとしてのバイポー
ラトランジスタQ、、Q、のベースへの光入力hν、h
νに応じて出力Q、 Qが得られる。
におけるフォトトランジスタとしてのバイポーラトラン
ジスタQ、、Q、の代わりに通常のバイポーラトランジ
スタQ、、Q、を用い、フォトトランジスタとしてのバ
イポーラトランジスタQ、、Q、を工旦ツタフォロワ回
路構成としたものである。R6,R1は抵抗を示す。こ
の例においては、フォトトランジスタとしてのバイポー
ラトランジスタQ、、Q、のベースへの光入力hν、h
νに応じて出力Q、 Qが得られる。
第11図に示す入力回路は、単相光入力でかつフォトト
ランジスタとしてのバイポーラトランジスタQ4をエミ
ッタフォロワ回路構成としたものである。この例におい
ては、バイポーラトランジスタQ、のベースには基準電
圧v、1が印加される。そして、フォトトランジスタを
構成するバイポーラトランジスタQ4のベースへの光入
力hνに応じて出力Q、 Qが得られる。
ランジスタとしてのバイポーラトランジスタQ4をエミ
ッタフォロワ回路構成としたものである。この例におい
ては、バイポーラトランジスタQ、のベースには基準電
圧v、1が印加される。そして、フォトトランジスタを
構成するバイポーラトランジスタQ4のベースへの光入
力hνに応じて出力Q、 Qが得られる。
次に第12図に示す入力回路は、バイポーラトランジス
タQ4のベースへの光入力hνに応じて電流源を構成す
るバイポーラトランジスタQ6をオン/オフするもので
ある。この第12図に示す入力回路は、例えばチップセ
レクトや電源のカットなどを行う場合に適している。
タQ4のベースへの光入力hνに応じて電流源を構成す
るバイポーラトランジスタQ6をオン/オフするもので
ある。この第12図に示す入力回路は、例えばチップセ
レクトや電源のカットなどを行う場合に適している。
以上、本発明の実施例につき具体的に説明したが、本発
明は、上述の実施例に限定されるものではなく、本発明
の技術的思想に基づく各種の変形が可能である。
明は、上述の実施例に限定されるものではなく、本発明
の技術的思想に基づく各種の変形が可能である。
例えば、上述の実施例においては、フォトトランジスタ
PTを構成するHBTのベース層/コレクタ層の材料の
組合せとしてGa InAs / Ga InAs P
を用いているが、このベース層/コレクタ層の材料の組
み合わせとしては例えばGa1nAs/ AlGa1n
As(P) CAlニアルミニウム)を用いることも
可能である。また、半絶縁性1nP基板1の代わりに例
えば半絶縁性GaAs基板を用いることも可能であり、
この場合のHBTのベース層/コレクタ層の材料の組み
合わせとしてはGaAs/AlGaAs、 GaAs/
Ga1nP、、Ga1nAs/ (Al) GaAsな
どを用いることが可能である。ただし、このように半絶
縁性GaAs基板を用いた場合には、基板を通しての光
入出力は困難となるので、側面または上面からの光入出
力のみ可能となる。
PTを構成するHBTのベース層/コレクタ層の材料の
組合せとしてGa InAs / Ga InAs P
を用いているが、このベース層/コレクタ層の材料の組
み合わせとしては例えばGa1nAs/ AlGa1n
As(P) CAlニアルミニウム)を用いることも
可能である。また、半絶縁性1nP基板1の代わりに例
えば半絶縁性GaAs基板を用いることも可能であり、
この場合のHBTのベース層/コレクタ層の材料の組み
合わせとしてはGaAs/AlGaAs、 GaAs/
Ga1nP、、Ga1nAs/ (Al) GaAsな
どを用いることが可能である。ただし、このように半絶
縁性GaAs基板を用いた場合には、基板を通しての光
入出力は困難となるので、側面または上面からの光入出
力のみ可能となる。
以上説明したように、本発明によれば、次のような効果
を得ることができる。
を得ることができる。
請求項1の発明によれば、発光素子と受光効率の高い受
光素子とが同一基板上に形成された高性能の光電子集積
回路装置を容易に実現することができる。
光素子とが同一基板上に形成された高性能の光電子集積
回路装置を容易に実現することができる。
請求項2の発明によれば、受光素子の受光効率を高くす
ることができる。
ることができる。
第1図は本発明の一実施例による○EICを示す断面図
、第2図A〜第2図Cは第1図に示す0EICの製造方
法の一例を工程順に説明するための断面図、第3図は0
EICと外部との接続例を示す斜視図、第4図は0EI
Cチップ同士の接続例を示す斜視図、第5図は発光ダイ
オードの発光波長が互いに異なる3個の0EICチツプ
と分波回路と合波回路とを同一ボード上に搭載した例を
示す斜視図、第6図及び第7図はそれぞれ0EICの出
力回路の構成例を示す回路図、第8図は0EICの光出
力部の構成例を示す断面図、第9図〜第12図はそれぞ
れ0EICの入力回路の構成例を示す回路図である。 図面における主要な符号の説明 に半絶縁性IFIP基板、 3:n−型Ga1nAs
P層、 4:素子間分離領域、 5:p゛型Ga1n
As層、 6:n−型1nP層、 8:p゛型半導体領
域、 9:絶縁膜、 10:工ξツタ電極、 11
:コレクタ電極、 12ニアノード電極、 13:
カソード電極、 PT:フォトトランジスタ、LED
二発光発光ダイオード 15.17:光導波路、 1
6.18:光ファイバー、 C,C,。 cz、2o〜22:0EICチツプ、 23:分波回
路、 24:合波回路。 入つ四111の助1転脅CI 第9図 第11図 入力口urqaA例 第10図 第12図
、第2図A〜第2図Cは第1図に示す0EICの製造方
法の一例を工程順に説明するための断面図、第3図は0
EICと外部との接続例を示す斜視図、第4図は0EI
Cチップ同士の接続例を示す斜視図、第5図は発光ダイ
オードの発光波長が互いに異なる3個の0EICチツプ
と分波回路と合波回路とを同一ボード上に搭載した例を
示す斜視図、第6図及び第7図はそれぞれ0EICの出
力回路の構成例を示す回路図、第8図は0EICの光出
力部の構成例を示す断面図、第9図〜第12図はそれぞ
れ0EICの入力回路の構成例を示す回路図である。 図面における主要な符号の説明 に半絶縁性IFIP基板、 3:n−型Ga1nAs
P層、 4:素子間分離領域、 5:p゛型Ga1n
As層、 6:n−型1nP層、 8:p゛型半導体領
域、 9:絶縁膜、 10:工ξツタ電極、 11
:コレクタ電極、 12ニアノード電極、 13:
カソード電極、 PT:フォトトランジスタ、LED
二発光発光ダイオード 15.17:光導波路、 1
6.18:光ファイバー、 C,C,。 cz、2o〜22:0EICチツプ、 23:分波回
路、 24:合波回路。 入つ四111の助1転脅CI 第9図 第11図 入力口urqaA例 第10図 第12図
Claims (1)
- 【特許請求の範囲】 1、発光素子としての発光ダイオードと受光素子として
のヘテロ接合バイポーラトランジスタとが同一基板上に
形成され、 上記ヘテロ接合バイポーラトランジスタのコレクタ層と
同一の層に上記発光ダイオードの発光部が形成されてい
ることを特徴とする光電子集積回路装置。 2、上記ヘテロ接合バイポーラトランジスタの上記コレ
クタ層のバンドギャップが上記ヘテロ接合バイポーラト
ランジスタのベース層のバンドギャップよりも大きいこ
とを特徴とする請求項1記載の光電子集積回路装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP21996989A JPH0383377A (ja) | 1989-08-25 | 1989-08-25 | 光電子集積回路装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP21996989A JPH0383377A (ja) | 1989-08-25 | 1989-08-25 | 光電子集積回路装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0383377A true JPH0383377A (ja) | 1991-04-09 |
Family
ID=16743866
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP21996989A Pending JPH0383377A (ja) | 1989-08-25 | 1989-08-25 | 光電子集積回路装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0383377A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2001057936A1 (fr) * | 2000-01-31 | 2001-08-09 | Nippon Sheet Glass Co., Ltd. | Matrice d'elements electroluminescents |
JP2021034613A (ja) * | 2019-08-27 | 2021-03-01 | 株式会社ジャパンディスプレイ | 検出装置 |
-
1989
- 1989-08-25 JP JP21996989A patent/JPH0383377A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2001057936A1 (fr) * | 2000-01-31 | 2001-08-09 | Nippon Sheet Glass Co., Ltd. | Matrice d'elements electroluminescents |
US6590347B2 (en) | 2000-01-31 | 2003-07-08 | Nippon Sheet Glass Co., Ltd. | Light-emitting element matrix array |
JP2021034613A (ja) * | 2019-08-27 | 2021-03-01 | 株式会社ジャパンディスプレイ | 検出装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10199525B2 (en) | Light-receiving element and optical integrated circuit | |
US7035517B2 (en) | Integrated demultiplexer/photoreceiver for optical networks and method of controlling transparency of optical signal transmission layer | |
US8062919B2 (en) | Monolithic silicon-based photonic receiver | |
Schneider et al. | Highly sensitive optical receivers | |
Nakahara et al. | Hybrid integration of smart pixels by using polyimide bonding: demonstration of a GaAs pin photodiode/CMOS receiver | |
JPH0383377A (ja) | 光電子集積回路装置 | |
US5684819A (en) | Monolithically integrated circuits having dielectrically isolated, electrically controlled optical devices | |
JPS58161366A (ja) | 複合半導体装置 | |
JPH06132511A (ja) | 受光集積素子 | |
JPS5816620B2 (ja) | 光集積回路装置 | |
JPS5815947B2 (ja) | ジヨウホウデンソウヨウ ハツコウダイオ−ド | |
Blaser et al. | High performance monolithically integrated InP photoreceivers | |
JPS6215874A (ja) | 化合物半導体装置 | |
JPH06338628A (ja) | 光カプラ | |
JPH0434984A (ja) | ガリウム砒素とゲルマニウムとからなるフォトトランジスタ | |
JPH05226634A (ja) | 集積型光検出器及びそれを備えたコヒーレント光通信システム | |
JPH04312986A (ja) | 半導体装置 | |
JPS61185979A (ja) | 集積型光電変換素子 | |
JPS6079774A (ja) | 光集積回路 | |
JPS63160373A (ja) | 光・電子集積回路 | |
JP2000277791A (ja) | 半導体受光装置及びその作製方法 | |
JP2712208B2 (ja) | 受光素子 | |
Beyzavi | Ultra low switching energy, integrated optoelectronic smart pixels | |
JPS61150285A (ja) | 波長変換素子 | |
JPH02220478A (ja) | 光検出器 |