JPH0411449A - 画像形成または画像読取り装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、発光ダイオード（略称ＬＥＤ＞ヘッドなどの
画像形成装置または原稿を光学的に読取る画像読取り装
置に関するものである。

［従来の技術］ 複数のＬＥＤ素子が一直線状に配列されて構成されるＬ
ＥＤアレイを、複数個、前記−直線方向に隣接して配置
して構成したＬＥＤヘッドにおいて、各ＬＥＤ素子を発
光駆動するための電流を与えるスイッチング素子である
トランジスタのスイッチング動作時のキャリアの蓄積時
間にばらつきがあると、各ＬＥＤ素子の発光出力特性が
同一であっても、各発光出力にばらつきが生じ、これに
よって印画品質の低下を招く、トランジスタのスイッチ
ング時間が異なる理由は、たとえばＮＰＮ導電形式のバ
イポーラトランジスタにおいて、そのエミッタからベー
スに電流が流込むことによって、ベース内にキャリアの
蓄積がおこり、この蓄積したキャリアの量は、トランジ
スタ毎に異なり、したがって導通状態から急に遮断状態
となったときの時間遅れにばらつきが生じるからである
。このばらつきの時間は、たとえば数μ秒〜数十μ秒の
範囲である。各ＬＥＤ素子の印画のための発光時間は、
たとえば１５〜１００μ秒であり、したがってトランジ
スタの蓄積時間のばらつきは無視できず、前述のように
印画品質の低下を招くことになる。

［発明が解決すべき課題］ 本発明の目的は、印画または画像読取りの品質を向上す
ることができるようにした画像形成または画像読取り装
置を掃供することである。

［課題を解決するための手段］ 本発明は、印画出力または受光検出しベルが所定範囲内
にある印画素子または受光素子を直線状に配列した第１
アレイと、 キャリア蓄積時間が所定範囲内にあり、かつ各印画素子
または各受光素子に対応して各々設けられたスイッチン
グ素子から成る第２アレイと、該第２アレイのスイッチ
ング素子を介して各印画素子を駆動もしくは受光素子の
出力を導出する制御手段とから成る画像形成または画像
読取り装置である。

［作　用］ 本発明に従えば、いわゆるスタティック駆動方式の画像
形成または画像読取り装置では、印画素子または受光素
子の複数の第１アレイと５各第１アレイ毎に個別的に対
応するスイッチング素子の複数の第２アレイとが設番プ
られ、第２７しイのスイッチング素子を制御手段によっ
て予め定める時間、−斉に導通させて、各印画素子を駆
動し、または受光素子の受光検出出力を導出し、各第１
アレイは、その各アレイに含まれる印画素子の平均の印
画出力または受光素子の平均の受光検出しベルが、予め
定める近似した値の範囲に定められ、この第２アレイに
含まれるスイッチング素子の平均の各蓄積時間は、予め
定める近似した値の範囲に選ばれ、その蓄積時間のばら
つきを、そのスイッチング素子の導通すべき期間のたと
えば１０％未満とする。これによって各印画素子の印画
出力をほぼ等しくシ、または、受光素子の受光検出出力
をほぼ等しくし、このようにして印画品質または画像読
取り品質の向上を図ることができる。

また本発明に従うダイナミック駆動方式の画像形成また
は画像読取り装置に従えば、印画素子琥たは受光素子の
複数のアレイと、各アレイ毎に個別的に対応して設けら
れる複数のスイッチング素子と、このスイッチング素子
を順次的に導通している期間において、そのスイッチン
グ素子に対応するアレイに含まれる印画素子に印画駆動
電流を与え、または受光素子からの受光検出出力を導出
するようにし、このスイッチング素子のスイッチング動
作の蓄積時間のばらつきは、予め定める近似した値の範
囲に定められ、これによって各印画素子の印画出力をほ
ぼ等しくし、あるいはまた受光素子の受光検出出力をほ
ぼ等しくし、これによって印画または画像読取りの品質
の向上を図ることができる。

さらにまた本発明に従えば、このようなダイナミック駆
動方式の画像形成または画像読取り装置において、スイ
ッチング素子の蓄積時間のばらつきが存在していても、
そのスイッチング素子を導通制御する制御信号の持続期
間を、スイッチング素子の蓄積時間が長い程、短くなる
ように予めメモリなどにストアして設定しておき、これ
によって印画素子の印画出力をほぼ等しくし、あるいは
誹だ受光素子からの受光検出出力をほぼ等しくし、こう
して印画または画像読取りの品質の向上を図ることがで
きる。

［実施ｐＡ］ 第１図は、本発明の一実施例のプロ・ツク図である。い
わゆるマルチチップタイプのスタティック駆動方式ＬＥ
Ｄヘッドにおいて、ＬＥＤアレイＡ１、、Ａ２．・・・
、Ａ４０が一直線状に隣接して配置される。各ア）／イ
ム１〜Ａ４０には、複数のＬＥＤ素子ＩＰ１〜ＩＰ６４
．２Ｐ１〜２Ｐ６４．・・・４０Ｐ１〜４０Ｐ６４が一
直線状にそれぞれ配列される。

半導体集積回路によって実現されるアレイＢＩＢ２．・
・・、Ｂ２Ｏには、各アレイＡ１−Ａ４０毎に個別的に
対応して設けられる。アレイＢ１において、スイッチン
グ素子であるトランジスタＱ１〜Ｑ　６４は、各ＬＥＤ
素子Ｉ　Ｐ　１〜ＩＰ６４に個別的に対応して直列に設
けられ、これらのトランジスタＱ１〜Ｑ６４はマイクロ
コンピュータなどによって実現される制御手段１の端子
ＶＬＬがらライン２を介して電力が供給される。残余の
アレイＢ２〜Ｂ４０もまた同様な構成となっており、ラ
イン２に共通に接続される。各トランジスタＱ１〜Ｑ６
４のベースには、ＡＮＤゲート０１〜Ｇ６４から制御信
号が与えられる。各ゲートＧ１〜Ｇ　６４には、制御手
段１の端子ＳＴＢからライン３を介してストローブ信号
が与えられる。

制御手段１からの印画すべきデータ信号は、端子りから
ライン４を介して、アレイＢｌ〜Ｂ４０にそれぞれ備え
られているシフトレジスタＳＬ。

Ｓ２．・・・、Ｓ４０に直列ビットで与えられる。各シ
フトレジスタ８１〜３４０のストア内容は、制御手段１
の出力端子りからライン５を介して与えられるラッチ信
号によって、ラッチ回路Ｌｌ、Ｌ２　・・・　Ｌ４０に
それぞれ転送されてラッチされる。ラッチ回路Ｌｌにス
トアされている各ＬＥＤ素子ＩＰ１〜ＩＰ６４毎のスト
ア内容は、ＡＮＤゲートＧ１〜Ｇ６４に個別的に与えら
れ、このことは他のアレイＢ２〜Ｂ４０でも同様である
。

第２図を参照して、制御手段１の端子りからライン４に
は、第２図（１）で示される印画すべきデータか各ライ
ン分ずつ順次的に導出され、シフトレジスタ８１〜Ｓ４
０には、第２図（２）で示されるようにストアされる。

そこで第２図（３）に示されるラッチ信号が制御手段１
の出力端子りから導出され、ライン５を経て各ラッチ回
路し１〜Ｌ４０に同時に与えられ、１：れによってシフ
トレジスタ８１〜Ｓ４０にそれぞれストアされている内
容は、各ラッチ回路Ｌ１〜Ｌ４０に転送されてストアさ
れる。制御手段１は出力端子ＳＴＢからライン３を介し
て第２図（４）で示されるローレベルのストローブ信号
を予め定める期間Ｔだけ導出する。これによってＡＮＤ
ゲートＧ１〜Ｇ６４を経てラッチ回路Ｌ１のストア内容
がトランジスタＱ１〜Ｑ６４に与えられ、アレイＡｌに
含まれるＬＥＤ素子ＩＰＩ〜ＩＰ６４がストア内容に従
って駆動される。その他のアレイＢ２〜Ｂ４０に関して
も、アレイＢ１と同様な動作が行われる。

ＬＥＤアレイＡ１〜Ａ４０は、その各アレイＡ１〜Ａ４
０に含まれるＬＥＤ素子ＩＰ１〜４０Ｐ６４は予め定め
る電流を与えて駆動したとき、その平均の発光出力が、
予め定める近似した値の範囲。

たとえば１０％未満、好ましくは５％未満のばらつきで
予め定める近似した値の範囲にあるように、選ばれて用
いられる。

第３図（１）で示されるように、ＡＮＤゲートＧ１から
トランジスタＱ１のベースに第３図（１）て示される期
間Ｔたけ持続する制御信号が与えられたとき、トランジ
スタＱ１は、スイッチング時間Ｗ１だけ導通し、このス
イッチング時間Ｗ１は、キャリアの蓄積時間だけ、前記
期間Ｔよりも大きく、前記期間Ｔを超える値である。残
余のトランジスタＱ２〜Ｑ６４のスイッチング時間は、
トランジスタＱ１の蓄積時間Ｗ１と等しいかまたは異な
っており、これらのトランジスタＱ１〜Ｑ６４の蓄積時
間は、ばらつきの値ΔＷの範囲でばらついている。期間
Ｔはたとえば１５〜１００μ秒である。

本発明に従えば、アレイＢ１〜Ｂ４０に含まれるスイッ
チング素子Ｑ１〜Ｑ６４の蓄積時間、したがってそのば
らつきΔＷは、予め定める近似した値の範囲に定められ
、たとえばこのばらつきの時間ΔＷは、前記期間Ｔの１
０％未満、好ましくは５％未満に定められ、たとえば１
〜１０μ秒である。これによって、駆動されるＬＥＤ＃
子ＩＰ１〜４０Ｐ６４の発光出力をほぼ均等にすること
がてき、そのため印画品質の向上を図ることができる。

第４図は、本発明の他の実施例のブロック図である。こ
のマルチチップタイプのＬＥＤヘッドは、いわゆるダイ
ナミック駆動方式であって、ＬＥＤアレイＡ１〜Ａ４０
が設けられ、各アレイＡ１〜Ａ４０には、ＬＥＤ索子Ｉ
Ｐ１〜ＩＰ６４，２Ｐｌ〜２Ｐ６４．・・・、４０Ｐ１
〜４０Ｐ６４がそれぞれ設けられていることは、前述の
実施例と同様である。特にこの実施例では、各アレイＡ
１〜Ａ４０にそれぞれ含まれているＬＥＤ素子ＩＰ１〜
ＩＰ６４．２Ｐ１〜２Ｐ６４．・・・、４０Ｐ１〜４０
Ｐ６４の一方端子であるカソードは、ラインＥ１〜Ｅ４
０に接続される。スイッチング素子であるｌ・ランジス
タＴＲＩ〜ＴＲ４０は、ラインＥｌ〜Ｅ４０に直列に接
続される。このトランジスタＴＲＩ〜ＴＲ４０のベース
は、個別的にライン１１を介してマイクロコンピュータ
などによって実現される制御回路１２に接続される。

各アレイＡ１−Ａ４０毎にそれぞれ含まれるＬＥＤ素子
ＩＰ１〜ＩＰ６４．２Ｐ１〜２Ｐ６４・・、　４０Ｐ１
〜４ＱＰ６４の他方端子であるアノードは、ライン１１
〜／６４をそれぞれ介して、駆動回路１３に接続される
。

この駆動回路１３には、シフトレジスタ１４が備えられ
、このシフトレジスタ】４に第５図（１）で示されるよ
うにして、アレイ八１に含まれるり。

ＥＤ素子ＩＰ１−　Ｉ２Ｏ３のための印画データが制御
手段１２の出力端子りからライン１５を介して与えられ
てストアされる。制御手段１２の出力端子りからライン
１６を介して駆動回路１３に含まれるラッチ回路１７に
第５図（２〉で示されるラッチ信号が与えられることに
よって、シフトレジスタ１４にストアされているデータ
はう・ソチ回ｆ８１７に転送されてラッチされてストア
される。

そこで処理回路１２の出力端子ＳＴＢからライン１８を
介してＡＮＤゲート０１〜Ｇ６４に第５図く３）で示さ
れるストローブ信号が与えられることによって、ラッチ
回路１７にストアされているデータは、ＡＮＤゲー）Ｇ
ｉ〜Ｇ４およびスイッチングトランジスタＱＩＯＩ−Ｑ
１６４を介して定電流源を駆動し、ライン１ｌ−１６４
に導出される。処理回路１２は、う、イン１１を介して
トランジスタＴＲＩ、ＴＲ２，ＴＲ４０のベースに、時
間Ｔだけ持続する制御信号を第５図（４）、第５図（５
）および第５図（６）で示されるように与える。しまた
かってトランジスタＴＲＩが導通している期間中におい
て、アレイＡ１が選択され、ＬＥＤ累子ＩＰ１〜１Ｐ６
４は駆動回路１３のデータによって個々に駆動されて発
光する。このトランジスタＴＲＩが導通Ｌ７ている期間
中において、次のアレイＡ２のためのデータが制御手段
１２からライン１５を介してシフトレジスタ〕４にスト
アされ、その後、トランジスタＴＲ２が導通されるとき
アレイＡ２が選択され、同様に、＋−Ｅ　Ｄ素子２Ｐ１
〜２Ｐ６４が駆動される。以下同様にして、アレイＡ４
０に含まれるＬＥＤ素子４０Ｐ１〜４０Ｐ６４が駆動さ
れる。

この実施例において、ＬＥＤアレイＡ１−　Ａ４０は、
その各アレイＡ１〜Ａ４０に含まれるＬＥＤ素子ＩＰ１
〜４０Ｐ６４は予め定める電流を与えて駆動したとき、
その平均の発光出力か、予め定める近似した値の範囲、
たとえば１０％未満、好ましくは５％未満のばらつきで
予め定める近似した値の範囲にあるように、選ばれて用
いられる。

トランジスタＴＲＩ〜ＴＲ４０は、そのベースに持続期
間Ｔを有する制御信号が与えられたとき、導通している
スイッチング動作の蓄積時間、したがってそのばらつき
がその持続期間Ｔの１０％未満、好ましくは５％未満で
ある近似した値の範囲となるように定められる。これに
よってすべてのＬＥＤ素子ＩＰ１〜４０Ｐ６４の発光出
力をほぼ均等にすることができ、印画品質の向上を図る
ことができる。

本発明力値の実施例として、第４図においてトう〉ジス
タＴ　Ｒ１〜ＴＲ４０の各Ｍ積時間に個別的に対応して
制御手段１２のメモリ１９に第６図で示される制御信号
の持続期間Ｗ１〜Ｗ４０を予めストアして設定しておく
。この持続期間Ｗ１〜Ｗ４０は、トランジスタＴ　Ｒ１
〜Ｔ　Ｒ４０の蓄積時間が長い程、短くなるように定め
られる。制御１段１２は、このメモリ１９のストア内容
を用いて、各トランジスタＴＲＩ〜ＴＲ４０のベースに
制御信号を与える。こうして各１〜ランジスタＴＲ１〜
ＴＲ４０に個別的に対応したアトイＡ１〜Ａ４０毎のＬ
　Ｅ　Ｄ素子ＩＰＩへ１．Ｐ６４，２Ｐ１〜２Ｐ６４　
・・・　４０Ｐ１へ一４０Ｐ６４に与えられる電流の駆
動時間をほぼ均等にし、発光出力を等しくすることがで
きる。

さらにまた本発明の他の実施例として、トランジスタＴ
　Ｒ１〜ＴＲ４０のベースに直列に仮想線で示す抵抗Ｒ
１〜Ｒ４０を直列に接続し、各トランジスタＴＲＩ〜Ｔ
　Ｒ４０の蓄積時間が長い程、この抵抗Ｒ１〜Ｒ，４０
の抵抗値を大きく設定して、そのトランジスタＴＲＩ〜
ＴＲ４０で流れるｔ流値を均等にするようにしてもよい
。

本発明においてスイッチング素子として、バイポーラ形
トランジスタだけでなく、電界効果トランジスタ、およ
びその他の構成であってもよい。

またＬＥＤヘッドだけでなく、発熱抵抗体を備えるサー
マルヘッドなどの画像形成装置に関連して本発明を実施
することができ、あるいはまた複数の受光素子を有する
画像読取り装置に関連してもまた本発明を実施すること
ができる。この複数の受光素子を有する画像読取り装置
では、複数の受光素子をそれぞれ含む複数の各アレイに
おいて、受光素子に予め定める程度の光を与えたときに
得られる複数の受光素子の平均の受光検出レベルが、予
め定める近似した値の範囲になるように、アレイが選ば
れ、受光素子の受光検出出力を導出するスイッチング素
子は、前述の実施例と同様に、そのスイッチング動作の
蓄積時間が予め定める近似した値の範囲に選ばれて定め
られる。

［発明の効果］ 以上のように本発明によれば、印画素子または受光素子
に関連して設けられるスイッチング素子の蓄積時間のば
らつきを、予め定める近似した値の範囲に定めることに
よって、印画または画像読取りの品質の向上を図ること
ができる。また本発明によれば、そのスイッチング素子
の蓄積時間にばらつきが存在しても、そのスイッチング
素子を導通制御する制御信号の持続期間を、スイッチン
グ素子の蓄積時間が長い程、短くなるように予め設定す
るようにしたので、このことによってもまた、印画また
は画像読取りの品質の向上を図ることができる。

【図面の簡単な説明】

第１図は本発明の一実施例のブロック図、第２図は第１
図に示される画像形成装置の動作を説明するための波形
図、第３図はトランジスタＱ１の動作を説明するための
波形図、第４図は本発明の他の実施例のブロック図、第
５図は第４図に示される画像形成装置の動作を説明する
ための図、第６図は本発明の他の実施例のメモリ１９の
ストア内容を示す図である。 １・・・処理回路、１２・・・制御手段、１３・・・駆
動回路、Ａ１−Ａ４０・・・アレイ、Ｂ１〜Ｂ４０・・
・アレイ、ＩＰ１〜４０Ｐ６４・・・ＬＥＤ素子、Ｑ１
〜Ｑ６４、ＴＲ１〜ＴＲ４０・・・トランジスタ代理人
　　弁理士　画数　圭一部

Claims (1)

1. 【特許請求の範囲】 　印画出力または受光検出レベルが所定範囲内にある印
   画素子または受光素子を直線状に配列した第１アレイと
   、 キャリア蓄積時間が所定範囲内にあり、かつ各印画素子
   または各受光素子に対応して各々設けられたスイッチン
   グ素子から成る第２アレイと、該第２アレイのスイッチ
   ング素子を介して各印画素子を駆動もしくは受光素子の
   出力を導出する制御手段とから成る画像形成または画像
   読取り装置。