JP2000229446A - 駆動用ｉｃ及び光プリントヘッド - Google Patents

駆動用ｉｃ及び光プリントヘッド

Info

Publication number
JP2000229446A
JP2000229446A JP34912299A JP34912299A JP2000229446A JP 2000229446 A JP2000229446 A JP 2000229446A JP 34912299 A JP34912299 A JP 34912299A JP 34912299 A JP34912299 A JP 34912299A JP 2000229446 A JP2000229446 A JP 2000229446A
Authority
JP
Japan
Prior art keywords
driving
signal
data
light emitting
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP34912299A
Other languages
English (en)
Other versions
JP3600097B2 (ja
JP3600097B6 (ja
Inventor
Mitsuhiro Bizen
充弘 尾前
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Sanyo Electric Co Ltd
Sanyo Electric Co Ltd
Original Assignee
Tokyo Sanyo Electric Co Ltd
Tottori Sanyo Electric Co Ltd
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Sanyo Electric Co Ltd, Tottori Sanyo Electric Co Ltd, Sanyo Electric Co Ltd filed Critical Tokyo Sanyo Electric Co Ltd
Priority to JP1999349122A priority Critical patent/JP3600097B6/ja
Priority claimed from JP1999349122A external-priority patent/JP3600097B6/ja
Publication of JP2000229446A publication Critical patent/JP2000229446A/ja
Publication of JP3600097B2 publication Critical patent/JP3600097B2/ja
Application granted granted Critical
Publication of JP3600097B6 publication Critical patent/JP3600097B6/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor

Landscapes

  • Led Devices (AREA)
  • Printers Or Recording Devices Using Electromagnetic And Radiation Means (AREA)

Abstract

(57)【要約】 【目的】 時分割駆動に対応した発光素子を駆動するに
適した汎用性のある駆動用ＩＣを提供すること 【構成】 順次送られてくる複数個のデータ信号を記憶
するデータ信号記憶回路４と、このデータ信号記憶回路
４に記憶しているデータ信号を複数回に分割して取り出
すデータ選択回路１１と、このデータ選択回路によって
取り出されたデータ信号に基づいて所定数（ｎ個）の出
力端子ＤＯに駆動信号を出力するドライブ回路１２を備
え、前記データ選択回路１１は、前記ドライブ回路１２
の動作時間制御用の信号（ストローブ信号）を供給する
信号線とは別の信号線を介して外部より供給される分割
タイミング信号（ＤＩＶ１〜４）に基づいて前記データ
信号の分割を行う構成としたことを特徴とする。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、プリンタ等の記録
ヘッドに用いられる光プリントヘッドに係わり、特に、
素子内で時分割駆動を行うことができるように構成され
た発光素子を駆動するための新規な駆動用ＩＣとそれを
用いた光プリントヘッドに関する。
【０００２】
【従来の技術】従来の光プリントヘッドにおいて用いら
れる発光素子（アレイ）は、実公平６−４８８８７号公
報に示すように、複数の発光部に１対１で対応させて個
別電極を素子表面側に設け、各発光部に共通の電極を素
子裏側に設けて構成しているので、１つの素子内で時分
割駆動することができなかった。時分割駆動することが
できないので、個別電極を発光部と同数設ける必要があ
り、発光部の高密度化が進むと、それに対応して個別電
極も高密度配置になる結果、駆動用ＩＣとの接続が困難
になるという問題があった。
【０００３】このような問題を解決するため、特開平６
−１６３９８０号公報において、素子内での時分割駆動
が可能な発光素子が提案されている。すなわち、発光素
子上の複数の発光部をｍ個の群に分け、群毎の発光部に
接続するようにｍ本の共通電極を設け、異なる群に属す
るｍ個の発光部に接続した個別電極をｎ個設けることに
よってｍ×ｎ個の発光部を備える発光素子が提案されて
いる。この発光素子によれば、ｍ本の共通電極を時分割
的に選択することによって個別電極の数を従来の１／ｍ
に削減することができるので、駆動用ＩＣとの接続を容
易にすることができる。
【０００４】このような発光素子を従来と同様の駆動用
ＩＣを用いて時分割駆動することも可能であるが、この
場合、共通電極を時分割的に選択するための駆動回路を
別途必要とするので、時分割駆動に適した汎用性のある
駆動用ＩＣの開発が望まれている。
【０００５】そこで本願出願人は、上記の点を考慮した
駆動用ＩＣについて、特開平１０−２２６１０２号公報
にて提案しているが、この公報に示された構成では、時
分割駆動のためにデータの入力順序を変更する処理を必
要とするので、データ処理が複雑化するという問題が有
った。
【０００６】
【発明が解決しようとする課題】そこで本発明は、上記
のような時分割駆動に対応した発光素子を駆動するに適
した汎用性のある駆動用ＩＣを提供することを課題の１
つとする。また、時分割駆動に対応した発光素子の出力
変動を低減することができ、また、駆動時間の調整が容
易な駆動用ＩＣを提供することを課題の１つとする。そ
して、このような発光素子と駆動用ＩＣを用いることに
よって高解像度の光プリントヘッドを提供することを課
題の１つとする。そしてまた、光プリントヘッドの小型
化（細幅化）を図ることを課題の１つとする。そしてま
た、時分割駆動でありながら、スタティック駆動のよう
な高速印字が可能な光プリントヘッドを提供することを
課題の1つとする。そしてまた、ワイヤボンド線などの
接続手段を削減して組立作業性を高めるとともに、信頼
性を高めることを課題の1つとする。
【０００７】
【課題を解決するための手段】本発明の駆動用ＩＣは、
請求項１に記載のように、順次送られてくる複数個のデ
ータ信号を記憶するデータ信号記憶回路と、このデータ
信号記憶回路に記憶しているデータ信号を複数回に分割
して取り出すデータ選択回路と、このデータ選択回路に
よって取り出されたデータ信号に基づいて所定数の出力
端子に駆動信号を出力するドライブ回路を備え、前記デ
ータ選択回路は、前記ドライブ回路の動作時間制御用の
信号を供給する信号線とは別の信号線を介して外部より
供給されるタイミング信号に基づいて前記データ信号の
分割を行う構成としたことを特徴とする。
【０００８】本発明の駆動用ＩＣは、請求項２に記載の
ように、順次送られてくる複数個のデータ信号を記憶す
るデータ信号記憶回路と、このデータ信号記憶回路に記
憶しているデータ信号を複数回に分割して取り出すデー
タ選択回路と、このデータ選択回路によって取り出され
たデータ信号に基づいて所定数の出力端子に駆動信号を
出力するドライブ回路を備え、前記データ選択回路は、
前記データ信号記憶回路の記憶タイミングを示すタイミ
ング信号に重畳して外部より供給されるタイミング信号
に基づいて前記データ信号の分割を行う構成としたこと
を特徴とする。
【０００９】本発明の駆動用ＩＣは、請求項３に記載の
ように、素子駆動用のｎ個の出力端子と、該各出力端子
と接続した第１駆動部と、ｍ個の群選択用端子と、該各
群選択用端子と接続した第２駆動部を備え、前記第１駆
動部は、順次送られてくる少なくともｎ×ｍ個のデータ
信号を記憶するデータ信号記憶回路と、該データ信号記
憶回路に記憶しているデータ信号を複数回に分割して取
り出すデータ選択回路と、この取り出されたデータ信号
に基づき前記各駆動用出力端子に駆動信号を出力するド
ライブ回路を備え、前記データ選択回路は、前記データ
信号記憶回路の記憶タイミングを示すタイミング信号に
重畳して外部より供給される分割タイミング信号に基づ
いて前記データ信号の分割を行う構成とし、前記第２駆
動部は、前記ｍ個の群選択用端子を前記分割タイミング
信号に基づいて切り替える構成としたことを特徴とす
る。
【００１０】本発明の駆動用ＩＣは、請求項４に記載の
ように、請求項２あるいは請求項３記載の駆動用ＩＣに
おいて、前記タイミング信号に重畳して外部より供給さ
れる分割タイミング信号と記憶タイミングを示す信号と
を分離する回路を備えることを特徴とする。
【００１１】本発明の駆動用ＩＣは、請求項５に記載の
ように、請求項１〜３記載の駆動用ＩＣにおいて、前記
複数のデータ信号に個々に対応して補正を行なうための
補正データを記憶する補正データ記憶回路を備えること
を特徴とする。
【００１２】本発明の駆動用ＩＣは、請求項６に記載の
ように、請求項１〜３記載の駆動用ＩＣにおいて、前記
駆動用ＩＣは、複数の発光部で構成される群を複数備え
る発光素子を群単位で時分割駆動するための駆動用ＩＣ
であることを特徴とする。
【００１３】本発明の駆動用ＩＣは、請求項７に記載の
ように、請求項１、２，４記載の駆動用ＩＣにおいて、
前記駆動用ＩＣは、自己走査型の発光素子を駆動するた
めの駆動用ＩＣであるとともに、前記複数のデータ信号
に個々に対応して補正を行なうための補正データを記憶
する補正データ記憶回路を備えることを特徴とする。
【００１４】本発明の光プリントヘッドは、請求項８に
記載のように、請求項１ないし請求項７のいずれかに記
載された駆動用ＩＣを備えることを特徴とする。
【００１５】本発明の光プリントヘッドは、請求項９に
記載のように、基板上に一列に配列した自己走査型の発
光素子と、前記基板上に一列に配列した前記発光素子駆
動用のＩＣと、前記発光素子と前記駆動用ＩＣ間の配線
手段を備え、前記配線手段は、前記発光素子と前記駆動
用ＩＣ間を直接接続する接続手段を備えていることを特
徴とする。
【００１６】本発明の光プリントヘッドは、請求項１０
に記載のように、請求項９記載の光プリントヘッドにお
いて、前記自己走査型の発光素子は、複数の発光サイリ
スタからなるグループを複数備えた構成であるととも
に、前記駆動用ＩＣと１対１の対応関係をもって配列さ
れていることを特徴とする。
【００１７】本発明の光プリントヘッドは、請求項１１
に記載のように、請求項９記載の光プリントヘッドにお
いて、前記駆動用ＩＣは複数の前記発光素子を駆動する
とともに、この駆動用ＩＣによって駆動される複数の発
光素子を前記駆動用ＩＣの長さ範囲内に配列したことを
特徴とする。
【００１８】本発明の光プリントヘッドは、請求項１２
に記載のように、請求項９記載の光プリントヘッドにお
いて、前記自己走査型の発光素子へ供給する全ての信号
を、前記駆動用ＩＣに形成した端子とこの端子に接続し
たワイヤボンド線等の接続手段を介して供給することを
特徴とする。
【００１９】本発明の光プリントヘッドは、請求項１３
に記載のように、請求項９記載の光プリントヘッドにお
いて、前記自己走査型の発光素子へ供給する信号の一部
を、前記基板上の前記駆動用ＩＣと前記発光素子の間に
位置する配線パターンとこのパターンに接続したワイヤ
ボンド線を介して供給することを特徴とする。
【００２０】本発明の光プリントヘッドは、請求項１４
に記載のように、時分割駆動される複数の発光部を上面
に配列した複数の発光素子と、この発光素子を駆動する
ための複数の駆動用ＩＣと、基板とを備え、前記発光素
子の列と駆動用ＩＣの列とを前記基板の長手方向に配列
した光プリントヘッドにおいて、前記発光素子は上面に
配置する全ての端子を前記発光部列を境として駆動用Ｉ
Ｃ側に配置し、前記基板は前記発光素子の列と前記駆動
用ＩＣの列の間に接続端子用のパターンを配置し、前記
発光素子と前記駆動用ＩＣの上面に設けた端子間の接続
をワイヤボンド線などの接続手段で直接行なうととも
に、前記発光素子と前記基板の上面に設けた端子間の接
続をワイヤボンド線などの接続手段で直接行なったこと
を特徴とする。
【００２１】
【発明の実施の形態】以下本発明の実施例を図面を参照
して説明する。図１は、駆動用ＩＣの回路ブロック図を
示し、図２は、図１に示す回路ブロック図のうち、複数
ある出力端子ＤＯ１〜ＤＯ９６の１つの出力端子ＤＯ１
に関係する部分を中心に抽出した要部回路ブロック図で
ある。まず、これらの図を中心に説明する。
【００２２】駆動用ＩＣ１は、図１に示すように、素子
駆動用（後述する個別電極２８用）の複数（ｎ）個の出
力端子ＤＯで構成された個別端子部と、各出力端子ＤＯ
と接続され、これらに対して駆動信号としての所定の電
流出力を与える第１駆動部２と、群選択用（後述する共
通電極２７用）の複数（ｍ）個の出力端子ＣＤで構成さ
れた共通端子部と、各出力端子ＣＤと接続され、これら
を選択的に一方の電源電位、例えば接地電位ＶＳＳに切
り替える第２駆動部３を備えている。以下、ｎ＝９６，
ｍ＝４の場合を例にとって説明するが、本発明はこれに
限定されるものではない。
【００２３】第１駆動部２は、データ入力端子ＳＩから
順次送られてくるシリアル入力データ信号を一時的に記
憶するデータ信号記憶回路４と、このデータ信号記憶回
路４から複数回に分割して出力されるデータ信号に基づ
き上記各出力端子ＤＯ１〜ＤＯ９６に駆動信号を出力す
る駆動回路５と、この駆動回路５に定電流を供給する電
流供給回路６と、この第１駆動部２並びに第２駆動部３
の各部に所定のタイミング信号を供給するタイミング制
御回路７とを備えている。
【００２４】データ信号記憶回路４は、データ入力端子
ＳＩからシリアルに入力されるデータ信号をクロック信
号ＣＬＫ１に同期して取り込み、データ出力端子ＳＯか
らシリアル出力するｎ×ｍ（３８４）ビット構成のシフ
トレジスタ８と、このシフトレジスタ８に取り込まれた
データ信号を、記憶タイミングを示す制御信号としての
ロード信号ＬＯＡＤｔに基づいて並列に取り込むｎ×ｍ
（３８４）ビット構成のラッチ回路９とを備えている。
シフトレジスタ８から並列に出力されるｎ×ｍ（３８
４）個のデータ信号はラッチ回路９を介さないで記憶回
路１０に供給することもできるようにしている。
【００２５】尚、データ信号を複数ビットで構成する場
合などにおいては、それに応じてシフトレジスタ８やラ
ッチ回路９等の構成を変更することもでき、例えば、シ
フトレジスタ８をアドレス指定方式のメモリで構成する
こともできる。
【００２６】駆動回路５は、ラッチ回路９が出力するｎ
×ｍ（３８４）個のデータ信号を、複数回に分割してｎ
個単位に順次選択的に取り出して出力する第1の選択回
路１１Ａと、この第1の選択回路１１Ａの出力に基づい
て前記出力端子ＤＯ１〜ＤＯ９６を介して一定の電流を
出力するｎ（９６）ビット構成の第1のドライブ回路１
２Ａを基本的な構成として備えている。駆動回路５は、
この基本構成に加えて、必要に応じて、データ補正に対
応するための補正データをｎ×ｍ（３８４）個記憶する
ための補正データ記憶回路１０と、この補正データ記憶
回路１０から出力されるｎ×ｍ（３８４）個の補正デー
タ信号から、 ｎ個単位に補正データ信号を順次選択し
て出力する補正データ用の第2の選択回路１１Ｂと、こ
の補正データ用の選択回路１１Ｂの出力に基づいて増加
減した電流値の出力を前記出力端子ＤＯ１〜ＤＯ９６を
介して駆動信号として出力するｎ（９６）ビット構成の
補正用の第2のドライブ回路１２Ｂを備えることができ
る。
【００２７】記憶回路１０は、 Ｓビット（例えば３ビ
ット構成）で構成される補正データをｎ×ｍ（３８４）
個記憶することができるように、例えばＳ×ｎ×ｍビッ
ト構成のラッチ回路で構成することができる。そして、
各補正データ記憶回路１０に対する補正データの書き込
みは、シフトレジスタ８から並列に供給されるｎ×ｍ個
単位の信号に基づいて行われるようになっている。
【００２８】補正データ記憶回路１０の書き込みは、前
もって行うことができる。すなわち、記憶回路１０のみ
を書き込み状態としてシフトレジスタ８を介して補正デ
ータの各ビットを記憶する作業を3回繰り返すことによ
って行うことができる。
【００２９】ドライブ回路１２は、図２に示すように、
１つの出力端子ＤＯに対してそれぞれ電流出力が異なる
４つの電流増幅器１２ａ〜１２ｄを１組として、それを
出力端子ＤＯと同数備えて構成されている。電流供給回
路６から電流が供給される４つ電流増幅器１２ａ〜１２
ｄは、個々にその作動状態を制御することによって、合
計出力電流を４ｍＡをベースとして３〜５ｍＡ程度の範
囲で変更できるようにしている。
【００３０】選択回路１１は、時分割駆動を行うために
前記ラッチ回路９や補正データ記憶回路１０に記憶され
たｎ×ｍ個分のデータや補正データを、ｎ個単位に選択
して複数（ｍ）回に分割して取り出すための回路で、複
数の論理ゲート回路によって構成されている。この選択
回路１１は、タイミング制御回路７の一部を構成する選
択制御信号発生回路１４によってゲートの開閉が制御さ
れる。
【００３１】この選択制御信号発生回路１４は、図３に
波形を示すように、記憶タイミングを示すロード信号Ｌ
ＯＡＤｔによって規定される期間を複数の期間に分割す
るための分割タイミング信号（ＤＩＶ１〜ＤＩＶ４）を
生成するための回路で、例えば図４に示すように、２つ
のフリップフロップＦＦ１，ＦＦ２と、複数（４つの）
論理ゲート回路Ｇ１〜Ｇ４を組み合わせたカウンタと、
１つの論理ゲート回路Ｇ５によって構成することができ
る。論理ゲート回路Ｇ５は、ロード信号ＬＯＡＤｔの分
離に用いられる。ここで、制御信号ＬＯＡＤ１は、デー
タ信号記憶回路４の記憶タイミング（ラッチ回路９のラ
ッチタイミング）を規定するためのロード信号ＬＯＡＤ
ｔに、分割タイミング信号（ＤＩＶ１〜ＤＩＶ４）が重
畳された信号で、点灯時間を規定するための制御信号
（ストローブ信号）を供給する信号線とは別の信号線を
介して外部より供給される。このように、選択制御信号
発生回路１４は１つの制御信号（ＬＯＡＤ１）に基づい
て４つの分割タイミング信号（ＤＩＶ１〜４）を生成す
るので、点灯時間を規定するための制御信号（ストロー
ブ信号ＳＴＢ）を利用して分割タイミング信号を生成す
る場合に比べて、ストローブ信号ＳＴＢによる制御（発
光時間調整）の自由度を高めることができる。また、分
割タイミング信号の数よりも少数の信号線を用いて制御
信号（ＬＯＡＤ１）を供給することができるので、外部
と接続する制御信号の端子の数を削減してＩＣの小型化
を図ることができるとともに、ワイヤボンド配線などの
外部配線数を削減することができる。
【００３２】尚、選択制御信号発生回路１４は、１ライ
ン分のデータ信号の入力に同期してリセットすることが
でき、たとえば、前記ロード信号ＬＯＡＤｔに同期した
信号によって前記フリップフロップＦＦ１，ＦＦ２をリ
セットする構成としても良い。
【００３３】次に、図２を参照して１つの出力端子ＤＯ
１を中心にデータの流れについて説明する。ラッチ回路
９に記憶された１つのＩＣ１分のデータ（３８４個のオ
ン／オフデータ）は、分割タイミング信号ＤＩＶ１〜４
が順次Ｈレベルに切り替わることによって、その分割タ
イミング信号ＤＩＶ１〜４と接続されたアンドゲート回
路のみが選択状態となるとともに、そのゲート回路が内
部ストローブ信号ＳＴＢによって開くことにより、内部
ストローブ信号ＳＴＢがＨレベルの間に選択的に出力さ
れる。図２に示す例では、分割タイミング信号ＤＩＶ１
〜４が順次Ｈレベルに切り替わることによって、１つの
ＩＣ内部の１から４番目のデータが順次ドライブ回路１
２の駆動に用いられる。また、補正データ記憶回路１０
に記憶された３ビット構成の補正データも同様に、分割
タイミング信号ＤＩＶ１〜４が順次Ｈレベルに切り替わ
ることによって３個一組のアンドゲート回路が開く結
果、その間に選択状態となり、内部ストローブ信号ＳＴ
ＢがＨレベルの間に選択的に出力される。補正データ記
憶回路１０の出力は、ドライブ回路１２に供給され、３
つの電流増幅器１２ｂ〜１２ｄを選択的に動作させる。
【００３４】次に、第２駆動部３について説明する。第
２駆動部３は、出力端子ＣＤ１〜ＣＤ４の１つを選択的
に接地電位ＶＳＳに切り替えるための回路で、前記分割
タイミング信号ＤＩＶ１〜４に同期したタイミングによ
って切り替える構成としているが、前記選択回路１１の
選択タイミングに同期した他の信号を用いて切り変える
構成とすることもできる。尚、この第２の駆動部３は、
後述するように、自己走査型の発光素子の駆動の際など
には必要とされない場合が有るので、そのような場合に
は、駆動用ＩＣ１の構成から削除することもできる。
【００３５】図６は、上記の駆動用ＩＣ１を備えて構成
した光プリントヘッド２０の一例を示す要部平面図であ
る。この光プリントヘッド２０は、絶縁性基板２１の上
に複数、例えばＬ＝１９個の発光素子２２を一列に配列
し、この発光素子２２の片側に隣接させて駆動用ＩＣ１
を発光素子２２と１対１で対応させて一列に配列してい
る。この例では、駆動用ＩＣ１を発光素子２２の片側に
配列しているが、駆動用ＩＣ１を発光素子２２の両側に
配列する場合は、発光素子２２と駆動用ＩＣ１を１対２
の対応関係で配列すれば良い。発光素子２２と駆動用Ｉ
Ｃ１間には、両者を接続するための接続手段２３が施さ
れる。接続手段２３としては、金線等のワイヤボンド線
による直接接続構造、中継用のパターンを介在したワイ
ヤボンド線による間接的接続構造を用いることができる
が、高密度のフレキシブル配線を異方性導電接着剤を用
いて接続する構造を用いることもできる。
【００３６】基板２１の上には、信号用、電力供給用の
複数本の配線パターン２４を発光素子２２の配列方向に
沿って延びるように形成している。駆動用ＩＣ１と配線
パターン２４の間には、前記接続手段２３と同様の接続
手段２５を設けている。
【００３７】発光素子２２は、その上面に複数（ｍ×ｎ
＝３８４）個の発光部２６をその長手方向に沿って配列
している。そして、この複数の発光部２６は、時分割駆
動できるようにそれぞれが独立して形成されており、群
単位に時分割駆動できるように、複数ｍの群に区分けし
ている。この例では、発光部２６の１，５，９番目を第
1の群、２，６，１０番目を第２の群というように、発
光部２６の配置順序を示す番号を４で割った場合の余り
の数に基づいて４つの群に区分けした場合を例示してい
る。
【００３８】そして、発光素子２２は、第１の群に属す
る発光部２６に共通に接続した共通電極２７−１と、第
２の群に属する発光部２６に共通に接続した共通電極２
７−２、共通電極２７−３、並びに共通電極２７−４の
４本の共通電極２７を設けるとともに、隣接する４つの
発光部２６に接続したｎ（９６）個の個別電極２８を設
けている。発光素子２２の上面に配置する全ての端子
（これらの共通電極２７、個別電極２８）は前記発光部
２６の列を境として駆動用ＩＣ１側に配置している。こ
の様な端子配列とすることにより、発光素子２２の細幅
化を図ることができる。前記個別電極２８は、それぞれ
駆動用ＩＣ１の出力端子ＤＯ１〜ＤＯ９６に接続され、
共通電極２７は、出力端子ＣＤ１、ＣＤ２、ＣＤ３、Ｃ
Ｄ４に接続される。そして、共通電極２７を選択し、任
意の個別電極ＤＯに通電させれば、発光部の４分の１ず
つが時分割で発光する。
【００３９】図６に示す例では、駆動用ＩＣの一方の側
に出力端子ＤＯ１〜ＤＯ９６と、出力端子ＣＤ１〜ＣＤ
４を配列し、駆動用ＩＣ１と発光素子２２間を直接ワイ
ヤボンド線を用いて接続する例を示したが、本発明は、
図７に示すように、駆動用ＩＣ１と発光素子２２間を中
継用パターンＣＤ−ＤＯとワイヤボンド線を介して間接
的に接続する場合にも適用することができる。
【００４０】すなわち、本発明は、図７に示すように、
駆動用ＩＣとして、その出力端子ＣＤ１〜ＣＤ４を出力
端子ＤＯ１〜ＤＯ９６が配列された側と反対の側に配置
して構成したものを用いる場合にも適用することができ
る。中継用のパターンＣＤ−ＤＯは、駆動用ＩＣ１の下
を横断するように、基板２１の裏面や基板２１の中間層
部分に配置したパターンとスルーホールを組み合わせて
形成することができる。そして、この中継用パターンＣ
Ｄ−ＤＯの一端と駆動用ＩＣ１の出力端子ＣＤ１〜ＣＤ
４にワイヤボンドが施され、この中継用パターンＣＤ−
ＤＯの他端と発光素子２２の共通電極２７−１〜２７−
４にワイヤボンドが施される。このようにすることによ
って、出力端子ＣＤ１〜ＣＤ４に接続した第２駆動部３
と出力端子ＤＯ１〜ＤＯ９６に接続したドライブ回路１
２を駆動用ＩＣ１の一方の側と他方の側に区分けして配
置することができ、発熱量が大きな第２の駆動部３がド
ライブ回路１２に与える熱的な影響を最小限に抑制する
ことができる。尚、中継用パターンＣＤ−ＤＯを経由し
た配線は、出力端子ＤＯ１〜ＤＯ９６と個別端子２８の
間にも適用することができる。
【００４１】尚、発光素子２２はＬ個（１９個）である
ので、ヘッド２０全体の発光部２６の数は、Ｌ×ｍ×ｎ
＝１９×４×９６＝７２９６個となる。図８の＃を付し
た番号がヘッド２０全体の発光部２６の通し番号であ
る。
【００４２】次に、上記駆動用ＩＣ１の動作を含めた上
記光プリントヘッド２０の動作について、図１、図２に
加えて、図８に示す光プリントヘッドの回路構成例、図
５に示すタイミングチャートを参照して説明する。
【００４３】尚、記憶回路１０に記憶すべき補正データ
は、発光素子２２の各発光部２６の光量を均一にするた
めに、予め求めた光量補正データが用いられ、これらの
データは、既に記憶回路１０に記憶されているものとす
る。
【００４４】まず初めにリセット信号ＲＥＳＥＴが供給
され、これによって各部が初期状態に設定される。続い
て、設定信号ＳＥＴがＬレベルからＨレベルに切り替え
られる。その結果、記憶回路１０への書き込みが禁止さ
れた状態となる。
【００４５】１９番目の駆動用ＩＣ１のデータ入力端子
Ｓ１にデータ信号（７２９６個）が順次与えられ、これ
がクロック信号ＣＬＫ１に同期して順次各駆動用ＩＣ１
のシフトレジスタ８に取り込まれる。
【００４６】次に、制御信号ＬＯＡＤ１に基づき生成さ
れたロード信号ＬＯＡＤｔが、所定時間Ｈレベルに保持
され、各ＩＣ１のシフトレジスタ８に保持されたｎ×ｍ
個のデータ信号の入力が行われる。この時、ロード信号
ＬＯＡＤｔの立ち下がり時点でラッチ回路９が選択（ラ
ッチ）されるので、シフトレジスタ８に取り込まれたｎ
×ｍ個のデータ信号がラッチ回路９に入力されて記憶さ
れる。
【００４７】一方、制御信号ＬＯＡＤ１がＬレベルから
Ｈレベルに切り替わった直後に、分割タイミング信号Ｄ
ＩＶ１がＬレベルからＨレベルに切り替わり制御信号Ｌ
ＯＡＤ１が次にＬレベルからＨレベルに立ち上がるまで
保持される。制御信号ＬＯＡＤ１が次にＨレベルに立ち
上がると、分割タイミング信号ＤＩＶ２のみがＨレベル
に切り替わり、同様に順次分割タイミング信号ＤＩＶ
３、ＤＩＶ４のみがＨレベルに切り替わる。
【００４８】この分割タイミング信号ＤＩＶ１〜４の切
り替わりによって、選択回路１１がラッチ回路９や記憶
回路１０から選択して出力するデータ信号の位置が順次
切り替わる。例えば分割タイミング信号ＤＩＶ１によっ
て、１番目、５番目、…７２９３番目のデータが選択さ
れ、分割タイミング信号ＤＩＶ２によって、２番目、６
番目、…７２９４番目のデータが選択される。
【００４９】分割タイミング信号ＤＩＶ１〜４が各々Ｈ
レベルに保持されている間に、発光の期間を示す内部ス
トローブ信号ＳＴＢがＨレベルに所定期間保持される。
内部ストローブ信号ＳＴＢがＨレベルに保持されている
間に前記データ（必要に応じて３ビットの補正データが
付加される）がドライブ回路１２に与えられる。ドライ
ブ回路１２は、データ信号やそれに付加された補正デー
タに基づいて、４つの電流増幅器１２ａ〜１２ｄを選択
的に作動させてその出力電流を出力端子ＤＯを介して発
光素子２２の各個別電極２８に供給する。ここで、外部
ストローブ信号（反転ＳＴＢ）としては、図5に示すよ
うに有効期間に一方のレベル（この例ではＬレベル）を
保持するもののほかに、レベルがＬとＨに交互に短い期
間に変化する１つ以上の交番制のパルス信号によって有
効期間を示すものを用いることもできる。
【００５０】全ての発光素子２２の個別電極２８にデー
タ信号や補正データに応じた電流が供給可能な状態とな
るが、４分の１の発光部２６のみが共通電極２７を介し
て接地されているので、この例では４個置きの発光部２
６のみが選択的に発光する。
【００５１】上記のような、４分の１ずつの切り替えに
よる時分割駆動によって１ライン分の選択的な発光を行
い、これを順次繰り返すことによって、１画面分の露光
を行うことができる。
【００５２】上記のように、素子内時分割駆動に対応し
た発光素子２２を駆動するための各駆動用ＩＣ１が、群
を単位とするタイミングに同期して動作する第２駆動部
３を内蔵し、この駆動用ＩＣ１によって対応した発光素
子２２の時分割駆動を行う構成としているので、負荷の
分散を図ることができる。よって、時分割駆動を行うた
めの第２駆動部３に加わる最大負荷は、対応する発光素
子２２の１つの群に属する発光部２６の数に基づき決定
できる。その結果、従来のダイナミック駆動方式のよう
に時分割駆動用（共通電極選択用）の専用ＩＣを用いて
時分割駆動を行う場合に比べて、時分割駆動用の回路に
加わる負荷を大幅に低減することができる。そして、駆
動用ＩＣ１の第２駆動部３は、小電流を制御することが
できる小型回路で構成することができ、駆動用ＩＣ１を
従来のスタテック方式用のＩＣと同等の形状で構成して
全体的な回路構成の小型化を達成することができる。
【００５３】また、時分割駆動を行う構成でありなが
ら、スタテック方式と同じようにデータを順次入力する
ことができるので、従来のダイナミック駆動に必要とさ
れたデータの並び替えのための回路が不要となる。ま
た、時分割数を増加させても、その分割数よりも少数の
制御信号用の信号線を利用して時分割用のタイミング信
号（分割タイミング信号）を供給するようにしているの
で、ＩＣの端子数や組立て作業数の削減を図ることがで
きる。
【００５４】このように、データ記憶のタイミングを制
御するための信号ＬＯＡＤｔに重畳して分割タイミング
用の信号ＤＩＶ１〜４を供給することにより、ドライブ
回路１２の動作時間制御用のストローブ信号（反転ＳＴ
Ｂ）を供給する信号線とは別の信号線を利用して時分割
用のタイミング信号を供給することができ、ストローブ
信号を利用した制御の簡素化を図ることができる。すな
わち、ストローブ信号供給用の信号線をそれ専用に使用
することによって、ストローブ信号の期間を調整して印
字画面の濃度調整を行う場合のデータ処理を簡素化する
ことができる。また、印字時間による階調制御を行うた
めに、ストローブ信号の期間を変更したり、ストローブ
信号として時間が異なる複数種類のパルスの組み合わせ
を用いる場合などにおいて、ストローブ信号の独自性を
確保しておくことは有用である。
【００５５】上記実施例は、ロード信号ＬＯＡＤｔに重
畳して分割タイミング信号ＤＩＶ１〜４を供給すること
により、外部ストローブ（反転ＳＴＢ）供給用信号線と
は別の信号線を介して外部より分割タイミング信号ＤＩ
Ｖ１〜４を供給するようにしているが、他の実施例とし
て、外部ストローブ（反転ＳＴＢ）供給用信号線及びロ
ード信号ＬＯＡＤｔ供給用信号線とは別の信号線を介し
て分割タイミング信号ＤＩＶ１〜４を供給する構成とす
ることができる。
【００５６】図９〜図１２は、他の実施例を示すための
図面で、先の図２〜図５に対応した図面である。先の実
施例と基本的に相違する点は、選択制御信号発生回路１
４の出力切り替え用信号として専用の信号（制御信号Ｄ
ＩＶＳＥＬ： 前記制御信号ＬＯＡＤ１とほぼ同タイミ
ング）を用いる構成とした点である。
【００５７】この実施例に記載のように、分割タイミン
グ信号ＤＩＶ１〜４を発生させるために専用の信号を用
いることにより、この信号入力用の専用の端子や信号線
数は増加するが、従前の制御信号（ストローブ信号：ド
ライブ回路１２の駆動時間調節用、ロード信号：記憶回
路４の記憶タイミング用）を利用して分割タイミング信
号ＤＩＶ１〜４を送る場合に比べて、これらの制御信号
の受ける制約を低減若しくは撤廃することができるの
で、本来の基本的な制御をより確実に実行することがで
きる。
【００５８】尚、上記の各実施例において、駆動用ＩＣ
１は、全ての補正用データを記憶し、それを選択して出
力することができるので、補正用データを用いた時分割
駆動を行う場合に、記憶した補正データに基づくデータ
信号の補正を容易に行うことができる。
【００５９】また、発光素子２２として、発光部を１列
に配列したもののほかに、千鳥配置したものや、２列以
上の複数列配置したものを用いることもできる。そし
て、発光素子２２の片側に駆動用ＩＣ１を配列する場合
のほかに、発光素子３の両側に駆動用ＩＣ１を配置する
こともできる。
【００６０】また、本発明は、上記のように１つの発光
素子とその駆動用の１つ以上のＩＣの組合わせ構造を１
つの単位とし、この構造単位を発光部の配列方向と同方
向に複数配置した光プリントヘッドに好適であるが、こ
れ以外にも適用可能であり、例えば、前記１つの構造単
位を基本構造とする光プリントヘッドやそれに類する印
字装置に適用することもできる。
【００６１】また、上記駆動用ＩＣ１は、自己走査型の
発光素子の駆動に利用することもできるので、以下、そ
の実施形態について説明する。
【００６２】駆動対象となる自己走査型の発光素子（以
下、ＳＬＥＤという）は、特開平５−８４９７１号公報
や、特開平１１−１９２７４４号公報等に開示されてい
るように、発光サイリスタを多段接続し、これに多相ク
ロック信号を与えることによって、発光サイリスタの点
灯位置を順次転送することができる構成の素子であり、
例えば図１３（Ａ）（Ｂ）に等価回路図を示すような構
造のものを用いることができる。
【００６３】ＳＬＥＤは、転送用クロック端子（Ｖφ
１、Ｖφ２）の他に、スタートクロック端子ＶφＳ、デ
ータ（発光部クロック）端子ＶφＤ、バイアス電圧端子
ＶＧを備えてこれらを上面に配置し、裏面にコモン電極
を配置している。ＳＬＥＤは、通常１００個前後の発光
サイリスタを一列に配置して構成されるが、発光サイリ
スタ数が多い場合は、図２０（Ｂ）に示すように、感光
ドラム上の露光位置が最初と最後とでずれて隣接ＳＬＥ
Ｄ間で、段差状のズレが生じる。そこで、このような露
光位置の段差状ズレを少なくするために、１つのスター
トクロックＶφＳによって走査される発光サイリスタ数
を削減することが望ましい。例えば、図１４に示すよう
に、複数、例えば４つの発光サイリスタで構成したグル
ープＧｒを１つのＳＬＥＤ内に複数、例えば９６グルー
プ備えてＳＬＥＤを構成することにより、各グループＧ
ｒに個別にデータＶφＤを与え、各グループに共通にそ
の他の信号を与えての駆動を行なうことができる。この
場合は、１つのＳＬＥＤに複数のデータ（発光部クロッ
ク）端子ＶφＤ（通常はグループ数と同数）を配置する
必要が有る。尚、少数の発光サイリスタで１つのＳＬＥ
Ｄを構成し、図１４に括弧書きして示すように、上記各
グループＧｒに相当する発光サイリスタを個別のＳＬＥ
Ｄ１〜９６で構成するとともに、これら複数のＳＬＥＤ
を回路パターン上に配列すること（ＳＬＥＤ集合体とす
ること）もできる。
【００６４】上記のように１つのスタートクロックによ
って走査される複数（ｍ個）の発光サイリスタを１つに
グループ化し、このグループを複数（ｎ個）備える複数
グループ内蔵型のＳＬＥＤの駆動や、１つのスタートク
ロックによって走査される複数（ｍ個）の発光サイリス
タで１つのＳＬＥＤを構成し、このＳＬＥＤを複数（ｎ
個）配列したＳＬＥＤ集合体型の駆動のために、上記駆
動用ＩＣ１を用いることができる。すなわち、駆動用Ｉ
Ｃ１の第１駆動部２をＳＬＥＤへのデータＶφＤ供給に
利用することができる。ここで、第２の駆動部３は不要
であるので、駆動用ＩＣ１に設けないことが望ましい
が、既存の駆動用ＩＣ１を利用する場合は、第２の駆動
部３の出力は無効化して利用はしない。
【００６５】図１５は、ＳＬＥＤの駆動用に用いる信号
のタイミングチャートの一例を示している。また、図１
６は発光素子２２として上記のような複数グループ内臓
型のＳＬＥＤを用いたＬＥＤプリントヘッド２０の一例
を示す要部平面図、図１７はその断面図である。
【００６６】図１６，１７に示すように、ＳＬＥＤ２２
を発光素子として用いたプリントヘッド２０は、基板２
１上に駆動用ＩＣ１とそれによって駆動されるＳＬＥＤ
２２を１対１の対応関係を保って基板２１の長手方向に
そって各々一列に配列した構成としている。基板２１上
には、駆動用ＩＣ１への配線パターン２４とＳＬＥＤ２
２への配線パターン２９を基板２１の長手方向に沿って
形成している。ＳＬＥＤ２２への配線パターン２９は、
駆動用ＩＣ１の列とＳＬＥＤ２２の列の間に配置してお
り、このパターン２９によってＳＬＥＤに転送用クロッ
ク（Ｖφ１、Ｖφ２）、スタートクロックＶφＳ、バイ
アス電圧ＶＧ等の制御系信号の供給を行なう。また、駆
動用ＩＣ１とそれによって駆動されるＳＬＥＤ２２との
間の接続は、金線等のワイヤボンド線からなる接続手段
による直接接続で行なっている。この直接接続は、駆動
用ＩＣ１の出力端子ＤＯ１〜９６とＳＬＥＤ２２のデー
タ端子ＶφＤ１〜９６間に行われている。通常、駆動用
ＩＣ１とＳＬＥＤ２２は１対複数の対応関係を保ち、そ
の間にワイヤボンド線による直接接続が困難な距離を持
つて配置されるが、上記のようにＳＬＥＤ２２内部に複
数のグループを配置した上で両者を１対１の対応関係を
保って配置しているので、両者間にワイヤーボンド線等
による直接接続を施すことができる。このようにするこ
とによって、駆動用ＩＣ１とＳＬＥＤ２２間の不要な配
線パターンを排除することができ、プリントヘッド２０
の細幅化に寄与することができる。特に、駆動用ＩＣ１
とＳＬＥＤ２２を共通の基板２１に配置する場合に、基
板２１の細幅化を図ることができる。
【００６７】図１６，１７に示す実施例は、ＳＬＥＤ２
２への信号の一部を駆動用ＩＣ１とＳＬＥＤ２２間に配
置した配線パターン２９を介して供給する場合であった
が、図１８，１９に示す実施例のように、ＳＬＥＤ２２
への全ての信号を駆動用ＩＣ１を介して供給するように
することもできる。
【００６８】この実施例においては、駆動用ＩＣ１の各
々の上面に、ＳＬＥＤ２２の転送用クロック端子（Ｖφ
１、Ｖφ２）、スタートクロック端子ＶφＳ、データ
（発光部クロック）端子ＶφＤ、バイアス電圧端子ＶＧ
等の制御系端子に対応した出力端子を設けておく必要が
有る。そして、これらの端子間を含めて駆動用ＩＣとＳ
ＬＥＤ間の全ての端子間にワイヤボンド線等による直接
接続を施す。このように駆動用ＩＣ１とそれに対応した
ＳＬＥＤ２２を共通の基板２１上に隣接して配置し、両
者の間の配線をワイヤボンド線等で直接接続して行なう
ので、両者の間の不要な配線パターンを排除することが
でき、基板２１やヘッド２０の細幅化を図ることができ
る。
【００６９】尚、駆動用ＩＣ１とＳＬＥＤ２２間の直接
ワイヤボンド接続は、図１６〜１９に示すように駆動用
ＩＣ１とＳＬＥＤ２２が１対１の関係を保って配列され
ている場合以外にも適用することができ、例えば図１４
に括弧書して示すように、駆動用ＩＣの長さ範囲内にこ
のＩＣによって駆動される複数のＳＬＥＤを配置したＳ
ＬＥＤ集合体構造においても適用することができる。
【００７０】また、図1、図2、図4、図8、図９、図１１
などに示す回路を用いて説明した実施例において、駆動
用ＩＣをＳＬＥＤの駆動に用いる場合は、第１駆動部２
に接続したｎ個の出力端子ＤＯ１〜ＤＯ９６の出力切替
をＳＬＥＤの転送タイミングに同期して切り替える必要
が有る。そこで、図2や図９に示す選択制御信号発生回
路１４に与える信号に変更を加えることが必要である。
ここで、選択制御信号発生回路１４に与える信号として
は、本来なら、発光サイリスタの点灯時間を制御するた
めに用いられる信号であるストローブ信号ＳＴＢ（デー
タＶφＤ）に同期した信号を用いるのが好ましいが、発
光サイリスタの点灯時間を制御する際の制約条件が増加
するので、これ以外の信号を用いるのが好ましい。そこ
で、選択制御信号発生回路１４に与える信号としては、
ＳＬＥＤの転送用多相クロックＶφ１、Ｖφ２の１つに
基づいて作成した信号、好ましくは両者の合成波形に基
づいて作成した信号Ｖφ１２に同期した信号（図３のＬ
ＯＡＤ１，図１０のＤＩＶＳＥＬに相当する信号）を用
いるのが好ましく、特に多相クロックＶφ１、Ｖφ２の
合成波形Ｖφ１２に同期して作成するのが、発光サイリ
スタのシフトタイミングとのマッチングを容易に図るこ
とができる点で好ましい。
【００７１】発光素子２２として自己走査型のＬＥＤを
用いるこの光プリントヘッド２０を駆動して１ラインの
全点灯を行なった場合の感光ドラム上の光プロファイル
は、図２０（Ａ）に示すとおりであり、図２０（Ｂ）に
示す従来例と比べて、光学的な最大の段差を小さくする
ことができる。
【００７２】また、上記実施例は、自己走査型発光素子
の走査数を少なくすることができるので、従来の自己走
査型発光素子のように、１００以上の発光サイリスタを
備えてこれを順次走査する場合に比べて、1ライン当た
りの走査時間を大幅に短縮することができ、スタティッ
ク駆動と同様な高速印字に対応することもできる。
【００７３】また、図１〜１２に示す実施例と同様に、
駆動用ＩＣがｍ×ｎ個のデータ信号に個々に対応して補
正データを記憶し、ＳＬＥＤの発光部２６単位に個々に
光量補正を行なうことができるので、製造時に発生する
特性バラツキを補正によって抑制し、発光特性の均一化
を図ることができる。
【００７４】また、スタティック駆動に比べてワイヤボ
ンド線等の接続手段の数を削減することができ、組立て
作業性を高めることができるとともに、接続部分の信頼
性を高めることもできる。
【００７５】
【発明の効果】以上のように本発明によれば、時分割駆
動に対応した発光素子を駆動するに適した汎用性のある
駆動用ＩＣを提供することができる。また、時分割駆動
を行うに際して、データ信号の入力順序に変更を加える
必要がないので、駆動時の信号処理を簡素化することが
できる。また、分割タイミング用信号の供給を、供給デ
ータ記憶のタイミングを制御するための信号に重畳して
行うことにより、あるいは、ドライブ回路の動作時間
（点灯期間）制御用の信号（ストローブ信号）を供給す
る信号線とは別の信号線を利用して行うことにより、点
灯期間の調節を行うための制御を他の影響を受けること
なく行ってその動作の簡素化を図ることができる。そし
てまた、発光素子とこのような駆動用ＩＣを用いること
によって高解像度の光プリントヘッドを提供することが
できる。そしてまた、光プリントヘッドの小型化、細幅
化を図ることができる。
【図面の簡単な説明】
【図１】本発明の一実施例に係る駆動用ＩＣの回路ブロ
ック図である。
【図２】図１の要部を示す回路ブロック図である。
【図３】同実施例の要部の波形図である。
【図４】図２の要部を示す回路図である。
【図５】本発明の一実施例に係る光プリントヘッドの動
作を示すタイミングチャートである。
【図６】本発明の一実施例に係る光プリントヘッドの要
部平面図である。
【図７】本発明の別の実施例に係る光プリントヘッドの
要部平面図である。
【図８】同実施例の光プリントヘッドの回路ブロック図
である。
【図９】本発明の他の実施例に係る駆動用ＩＣの要部を
示す回路ブロック図である。
【図１０】同実施例の要部の波形図である。
【図１１】図９の要部を示す回路図である。
【図１２】本発明の他の実施例に係る光プリントヘッド
の動作を示すタイミングチャートである。
【図１３】（Ａ）（Ｂ）は自己走査型発光素子（ＳＬＥ
Ｄ）の等価回路図である。
【図１４】本発明の他の実施例に係る光プリントヘッド
の要部ブロック図である
【図１５】自己走査型発光素子（ＳＬＥＤ）の駆動波形
例を示す波形図である。
【図１６】本発明の別の実施例に係る光プリントヘッド
の要部平面図である。
【図１７】図１６に示す光プリントヘッドの断面図であ
る。
【図１８】本発明の別の実施例に係る光プリントヘッド
の要部平面図である。
【図１９】図１８に示す光プリントヘッドの断面図であ
る。
【図２０】光プリントヘッドの感光ドラムにおける光プ
ロファイルを示す図で、（Ａ）は本発明実施例、（Ｂ）
は従来例の光プロファイルを示す図である。
【符号の説明】
１ 駆動用ＩＣ ２ 第１駆動部 ３ 第２駆動部 ４ データ信号記憶回路 ５ 駆動回路 １１ 選択回路

Claims (14)

    【特許請求の範囲】
  1. 【請求項１】順次送られてくる複数個のデータ信号を記
    憶するデータ信号記憶回路と、このデータ信号記憶回路
    に記憶しているデータ信号を複数回に分割して取り出す
    データ選択回路と、このデータ選択回路によって取り出
    されたデータ信号に基づいて所定数の出力端子に駆動信
    号を出力するドライブ回路を備え、前記データ選択回路
    は、前記ドライブ回路の動作時間制御用の信号を供給す
    る信号線とは別の信号線を介して外部より供給されるタ
    イミング信号に基づいて前記データ信号の分割を行う構
    成としたことを特徴とする駆動用ＩＣ。
  2. 【請求項２】順次送られてくる複数個のデータ信号を記
    憶するデータ信号記憶回路と、このデータ信号記憶回路
    に記憶しているデータ信号を複数回に分割して取り出す
    データ選択回路と、このデータ選択回路によって取り出
    されたデータ信号に基づいて所定数の出力端子に駆動信
    号を出力するドライブ回路を備え、前記データ選択回路
    は、前記データ信号記憶回路の記憶タイミングを示すタ
    イミング信号に重畳して外部より供給されるタイミング
    信号に基づいて前記データ信号の分割を行う構成とした
    ことを特徴とする駆動用ＩＣ。
  3. 【請求項３】素子駆動用のｎ個の出力端子と、該各出力
    端子と接続した第１駆動部と、ｍ個の群選択用端子と、
    該各群選択用端子と接続した第２駆動部を備え、前記第
    １駆動部は、順次送られてくる少なくともｎ×ｍ個のデ
    ータ信号を記憶するデータ信号記憶回路と、該データ信
    号記憶回路に記憶しているデータ信号を複数回に分割し
    て取り出すデータ選択回路と、この取り出されたデータ
    信号に基づき前記各駆動用出力端子に駆動信号を出力す
    るドライブ回路を備え、前記データ選択回路は、前記デ
    ータ信号記憶回路の記憶タイミングを示すタイミング信
    号に重畳して外部より供給される分割タイミング信号に
    基づいて前記データ信号の分割を行う構成とし、前記第
    ２駆動部は、前記ｍ個の群選択用端子を前記分割タイミ
    ング信号に基づいて切り替える構成としたことを特徴と
    する駆動用ＩＣ。
  4. 【請求項４】前記タイミング信号に重畳して外部より供
    給される分割タイミング信号と記憶タイミングを示す信
    号とを分離する回路を備えることを特徴とする請求項２
    あるいは請求項３記載の駆動用ＩＣ。
  5. 【請求項５】前記複数のデータ信号に個々に対応して補
    正を行なうための補正データを記憶する補正データ記憶
    回路を備えることを特徴とする請求項１ないし請求項３
    のいずれかに記載の駆動用ＩＣ。
  6. 【請求項６】前記駆動用ＩＣは、複数の発光部で構成さ
    れる群を複数備える発光素子を群単位で時分割駆動する
    ための駆動用ＩＣであることを特徴とする請求項１ない
    し請求項３のいずれかに記載された駆動用ＩＣ。
  7. 【請求項７】前記駆動用ＩＣは、自己走査型の発光素子
    を駆動するための駆動用ＩＣであるとともに、前記複数
    のデータ信号に個々に対応して補正を行なうための補正
    データを記憶する補正データ記憶回路を備えることを特
    徴とする請求項１、請求項２、請求項４のいずれかに記
    載された駆動用ＩＣ。
  8. 【請求項８】請求項１ないし請求項７のいずれかに記載
    された駆動用ＩＣを備えることを特徴とする光プリント
    ヘッド。
  9. 【請求項９】基板上に一列に配列した自己走査型の発光
    素子と、前記基板上に一列に配列した前記発光素子駆動
    用のＩＣと、前記発光素子と前記駆動用ＩＣ間の配線手
    段を備え、前記配線手段は、前記発光素子と前記駆動用
    ＩＣ間を直接接続する接続手段を備えていることを特徴
    とする光プリントヘッド。
  10. 【請求項１０】前記自己走査型の発光素子は、複数の発
    光サイリスタからなるグループを複数備えた構成である
    とともに、前記駆動用ＩＣと１対１の対応関係をもって
    配列されていることを特徴とする請求項９に記載された
    光プリントヘッド。
  11. 【請求項１１】前記駆動用ＩＣは複数の前記発光素子を
    駆動するとともに、この駆動用ＩＣによって駆動される
    複数の発光素子を前記駆動用ＩＣの長さ範囲内に配列し
    たことを特徴とする請求項９に記載された光プリントヘ
    ッド。
  12. 【請求項１２】前記自己走査型の発光素子へ供給する全
    ての信号を、前記駆動用ＩＣに形成した端子とこの端子
    に接続したワイヤボンド線等の接続手段を介して供給す
    ることを特徴とする請求項９に記載された光プリントヘ
    ッド。
  13. 【請求項１３】前記自己走査型の発光素子へ供給する信
    号の一部を、前記基板上の前記駆動用ＩＣと前記発光素
    子の間に位置する配線パターンとこのパターンに接続し
    たワイヤボンド線を介して供給することを特徴とする請
    求項９に記載された光プリントヘッド。
  14. 【請求項１４】時分割駆動される複数の発光部を上面に
    配列した複数の発光素子と、この発光素子を駆動するた
    めの複数の駆動用ＩＣと、基板とを備え、前記発光素子
    の列と駆動用ＩＣの列とを前記基板の長手方向に配列し
    た光プリントヘッドにおいて、前記発光素子は上面に配
    置する全ての端子を前記発光部列を境として駆動用ＩＣ
    側に配置し、前記基板は前記発光素子の列と前記駆動用
    ＩＣの列の間に接続端子用のパターンを配置し、前記発
    光素子と前記駆動用ＩＣの上面に設けた端子間の接続を
    ワイヤボンド線などの接続手段で直接行なうとともに、
    前記発光素子と前記基板の上面に設けた端子間の接続を
    ワイヤボンド線などの接続手段で直接行なったことを特
    徴とする光プリントヘッド。
JP1999349122A 1998-12-08 1999-12-08 駆動用ｉｃ及び光プリントヘッド Expired - Fee Related JP3600097B6 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1999349122A JP3600097B6 (ja) 1998-12-08 1999-12-08 駆動用ｉｃ及び光プリントヘッド

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP1998348590 1998-12-08
JP34859098 1998-12-08
JP10-348590 1998-12-08
JP1999349122A JP3600097B6 (ja) 1998-12-08 1999-12-08 駆動用ｉｃ及び光プリントヘッド

Publications (3)

Publication Number Publication Date
JP2000229446A true JP2000229446A (ja) 2000-08-22
JP3600097B2 JP3600097B2 (ja) 2004-12-08
JP3600097B6 JP3600097B6 (ja) 2008-09-10

Family

ID=

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007076255A (ja) * 2005-09-15 2007-03-29 Oki Data Corp 駆動回路及びそれを用いた画像形成装置
JP2009274449A (ja) * 2009-01-28 2009-11-26 Suzuka Fuji Xerox Co Ltd Ｌｅｄ基板装置、ｌｅｄプリントヘッドおよび画像形成装置
JP2011100937A (ja) * 2009-11-09 2011-05-19 Sanyo Electric Co Ltd 発光素子駆動回路、発光素子駆動回路システム及び電子機器

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007076255A (ja) * 2005-09-15 2007-03-29 Oki Data Corp 駆動回路及びそれを用いた画像形成装置
JP4671822B2 (ja) * 2005-09-15 2011-04-20 株式会社沖データ 駆動回路及びそれを用いた画像形成装置
JP2009274449A (ja) * 2009-01-28 2009-11-26 Suzuka Fuji Xerox Co Ltd Ｌｅｄ基板装置、ｌｅｄプリントヘッドおよび画像形成装置
JP2011100937A (ja) * 2009-11-09 2011-05-19 Sanyo Electric Co Ltd 発光素子駆動回路、発光素子駆動回路システム及び電子機器

Also Published As

Publication number Publication date
JP3600097B2 (ja) 2004-12-08

Similar Documents

Publication Publication Date Title
JP4146415B2 (ja) 逆多重化装置及びこれを用いたディスプレイ装置
JP2816147B2 (ja) 発光ダイオードアレイ用駆動回路
JPH10181079A (ja) 画像記録装置
EP1134084B1 (en) Driver ic and optical print head
KR100348038B1 (ko) 서멀 프린터 및 그 열 이력 제어 방법
JP3600097B2 (ja) 駆動用ｉｃ及び光プリントヘッド
JP2001088345A (ja) 光プリントヘッド
US5907572A (en) Two-dimensional surface light emitting element array
JP3600097B6 (ja) 駆動用ｉｃ及び光プリントヘッド
JPH07108573B2 (ja) Ｌｅｄアレイ駆動回路
JP2003069078A (ja) 発光素子および光プリントヘッド
JPH10226102A (ja) 駆動用ｉｃ及び光プリントヘッド
JP3515454B2 (ja) 駆動用ｉｃ及び光プリントヘッド
JP3600086B2 (ja) 駆動用ｉｃ、発光素子及び光プリントヘッド
JP2004001538A (ja) 駆動用ｉｃ及び光プリントヘッド
JP2001180035A (ja) 駆動用ｉｃ及び光プリントヘッド
EP1422066A1 (en) Optical print head
JPH09300621A (ja) インクジェット記録ヘッド
JP4453144B2 (ja) 発光サイリスタアレイの駆動回路
JP2003054041A (ja) 光プリントヘッド及びそれに用いるドライバｉｃ
JP3584028B2 (ja) 駆動用ｉｃ及び光プリントヘッド
JP2003063067A (ja) 光プリントヘッド
JP2002337387A (ja) 光プリントヘッド
JPH01232072A (ja) ライン状並列負荷の駆動装置
WO2001021411A1 (fr) Circuit integre pilote et tete d'impression optique

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040831

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040915

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070924

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080924

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080924

Year of fee payment: 4

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080924

Year of fee payment: 4

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080924

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080924

Year of fee payment: 4

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees