JP3862457B2

JP3862457B2 - 画像形成装置および方法並びにアレーヘッド

Info

Publication number: JP3862457B2
Application number: JP30411899A
Authority: JP
Inventors: 利幸関谷; 光生白石
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 1999-10-26
Filing date: 1999-10-26
Publication date: 2006-12-27
Anticipated expiration: 2019-10-26
Also published as: JP2001121743A

Description

【０００１】
【発明の属する技術分野】
本発明は、画像形成装置および方法ならびにアレーヘッドに関する。
【０００２】
【従来の技術】
従来、ＳＬＥＤ（自己走査型ＬＥＤアレー：以後ＳＬＥＤと呼ぶ）は特開平１−２３８９６２号，特開平２−２０８０６７号，特開平２−２１２１７０号，特開平３−２０４５７号，特開平３−１９４９７８号，特開平４−５８７２号，特開平４−２３３６７号，特開平４−２９６５７９号，特開平５−８４９７１号及びジャパンハードコピー’９１（Ａ−１７）駆動回路を集積した光プリンタ用発光素子アレイの提案，電子情報通信学会（’９０．３．５）ＰＮＰＮサイリスタ構造を用いた自己走査型発光素子（ＳＬＥＤ）の提案等で紹介されており、記録用発光素子として注目されている。
【０００３】
図１にこのＳＬＥＤの一例を示しその動作について説明する。図２はこのＳＬＥＤを制御するためのコントロール信号及びタイミングを示すものであり、全素子を点灯する場合の例を示している。
【０００４】
図１のＶＧＡはＳＬＥＤの電源電圧にあたり、図１の抵抗を介してφＳにカスケードに接続されているダイオードに図１のように接続されている。ＳＬＥＤは図１に示すように転送用のサイリスタがアレー状に配列したものと、発光用サイリスタがアレー状に配列したものからなり、それぞれのサイリスタのゲート信号は接続され、１番目のサイリスタはφＳの信号入力部に接続される。２番目のサイリスタのゲートはφＳの端子に接続されたダイオードのカソードに接続されて、３番目は次のダイオードのカソードにと言うように構成されている。
【０００５】
図２のタイミングチャートに従い転送及び発光について説明する。転送のスタートはφＳが０Ｖから５Ｖに変化することにより始まる。φＳが５ＶになることによりＶａ＝５Ｖ，Ｖｂ＝３.７Ｖ（ダイオードの順方向電圧降下を１.３Ｖとする）、Ｖｃ＝２.４Ｖ，Ｖｄ＝１.１Ｖ，Ｖｅ以降は０Ｖとなり転送用のサイリスタ１’と２’のゲート信号０Ｖからそれぞれ５Ｖ，３.７Ｖと変化する。この状態でφ１を５Ｖから０Ｖにすることにより１’の転送用のサイリスタのそれぞれの電位はアノード：５Ｖ、カソード：０Ｖ、ゲート：３.７ＶとなりサイリスタのＯＮ条件となり、転送用のサイリスタ１’がＯＮする。その状態でφＳを０Ｖに変えてもサイリスタ１’がＯＮしているためＶａ≒５Ｖとなる（理由：φＳは未図示で有るが抵抗を介してパルスが印加されている。サイリスタはＯＮするとアノードとゲート間の電位がほぼひとしくなる。）。このため、φＳを０Ｖにしても１番目のサイリスタのＯＮ条件が保持され１番目のシフト動作が完了する。この状態で発光サイリスタ用のφＩ信号を５Ｖから０Ｖにすると転送用のサイリスタがＯＮした条件と同じになるため発光サイリスタ１が０Ｎして、１番目のＬＥＤが点灯することになる。１番目のＬＥＤはφＩを５Ｖに戻すことにより発光サイリスタのアノード・カソード間の電位差が無くなりサイリスタの最低保持電流を流せなくなるため発光サイリスタ１はＯＦＦする。
【０００６】
つぎに、１’から２’へのサイリスタのＯＮ条件の転送について説明すると、発光サイリスタ１がＯＦＦしてもφ１が０Ｖのままのときは転送用サイリスタ１’はＯＮのままなので転送用サイリスタ１’のゲート電圧Ｖａ≒５Ｖであり、Ｖｂ＝３.７Ｖである。この状態でφ２を５Ｖから０Ｖに変化させることにより転送用サイリスタ２’の電位はアノード：５Ｖ、カソード：０Ｖ、ゲート：３.７Ｖとなる。これにより転送用サイリスタ２’はＯＮする。
【０００７】
転送用サイリスタ２’がＯＮした後φ１を０Ｖから５Ｖに変えることにより転送用サイリスタ１’は発光サイリスタ１がＯＦＦしたのと同様にＯＦＦする。こうして、転送用サイリスタのＯＮは１’から２’に移る。そして、φＩを５Ｖから０Ｖにすると発光用サイリスタ２がＯＮし発光する。なお、転送用サイリスタがＯＮしている発光サイリスタのみ発光できる理由は、転送用サイリスタがＯＮしていない場合、ＯＮしているサイリスタの隣のサイリスタを除いてゲート電圧が０ＶであるためサイリスタのＯＮ条件とならない。隣のサイリスタについても発光用サイリスタがＯＮすることによりφＩの電位は３.４Ｖ（発光用サイリスタの順方向電圧降下分）となるため、隣のサイリスタは、ゲート・カソード間の電位差がないためＯＮすることができない。
【０００８】
なお、上述でφＩを０Ｖにすることにより、発光サイリスタがＯＮとなり発光すると述べたが、実際のプリント動作においては当然、そのタイミングで実際に発光させるか、させないかを画像データに対応させて制御する必要がある。図２の画像データ、φＤはこれを示す信号で、ＳＬＥＤのφＩ端子には、外部においてφＩと画像信号の論理和をとり、画像データが０Ｖの場合のみ、実際にＳＬＥＤのφＩ端子が０Ｖになり発光し、画像データが５Ｖの場合はＳＬＥＤのφＩ端子が５Ｖのままとなって発光しない。
【０００９】
ここで、ＳＬＥＤアレーヘッドの構成方法について説明する。ヘッドの外観図を図３に示す。２１１はＳＬＥＤ半導体チップ、２１２はＳＬＥＤ半導体チップを搭載するべ一ス基板でガラスエポキシ材、セラミック材などのプリント配線板を用いる。２１３は外部からの制御信号、電源をうけとるコネクタである。２１４は外部からの制御信号を受け取り、ＳＬＥＤ半導体チップの点灯制御信号を発生する点灯制御回路（ドライバーＩＣ）である。
【００１０】
２１５はドライバＩＣからの出力信号φ１，２，Ｓ，Ｉおよび負極側電源入力（本例ではＧＮＤ）をそれぞれ、ＳＬＥＤ半導体チップに接続するためのボンディング、２１６はべ一ス基板に引かれた正極側電源パターン（本例では＋５Ｖ）、２１７はべ一ス基板に引かれた正極側電源パターンとＳＬＥＤ半導体チップの裏面電極との間の電気的導電をとり、かつ接着固定するための銀ペ一ストである。
【００１１】
【発明が解決しようとする課題】
上述のような自己走査型ＬＥＤアレーヘッドにおいては、各ＬＥＤアレーチップが各々独立に走査動作をおこなうため、感光体ドラムが副走査方向に回転するにつれて、ＬＥＤヘッドから感光体ドラムへの書き込みラインが各々斜めになってしまい、走査ラインがノコギリ状になってしまう。ノコギリの段差の部分は例えば、主走査方向の罫線や文字を印字した場合、周辺部で不自然な段差を発生させたり、また、スクリーン処理されたグレー画像を書き込みした場合、段差部分でスクリーン画像周波数と視感的にビートを発生させたりする不具合を生じさせる。
【００１２】
この様子を図４および図５を用い説明する。
【００１３】
図４は光書き込み手段としてＬＥＤアレーヘッドを用いる電子写真方式の画像形成装置の感光体および光書き込み部を模式的に表した図である。３４２は感光体ドラムで画像形成時矢印の方向に所定の速度で定速回転する。２１０は前述の従来例で説明しだしＥＤアレーヘッドであって、発光画素をチップ長手方向に平行に複数（本例では１２８ドットとする）一直線上に配列したＬＥＤアレーチップ２１１と、ＬＥＤチップ２１１を整列搭載し、ワイヤーボンディング（図示せず）を通して必要な駆動信号をチップに供給するべ一ス基板２１２とを有する。このべ一ス基板２１２上にＬＥＤアレーチップ２１１が複数（本例では１２個とする）一直線上に整列される。各ＬＥＤアレーチップ２１１は矢印の方向に発光点を走査する。
【００１４】
図５は感光体ドラム上の光書き込みラインを示す。
【００１５】
感光体ドラムの周速度をＶｄ、副走査の繰り返し周期をＴａ、主走査の解像度（＝発光画素ピッチ）をＰｍとすると一般にＰｍ＝Ｖｄ＊Ｔａのような関係で副走査の繰り返し周期が設定され、副走査の解像度が主走査の解像度にあわされる。しかし、各チップの走査ラインは実際には段差Ｖｄ＊Ｔａ（＝Ｐｍ）をもった図５のようなのこぎり状のものとなる。
【００１６】
こののこぎり段差の問題はもちろん自己走査型ＬＥＤアレーヘッドに限ったものではなく、発光点をヘッドの複数の分割したエリアで各々独立に移動走査することによって光書き込みをおこなうようなＬＥＤアレーヘッドであれば同様な問題をもつ。
【００１７】
これに対し、Ｖｄ＊Ｔａの副走査方向段差をあらかじめ、考慮にいれ、各ＬＥＤチップを斜めに実装配置する方法が特開昭５７−２６８７６等で明らかにされている。しかし、この方法を用いると、ヘッドの全書き込み幅が（１−ｃｏｓθ）（θ：斜め実装角度）分だけ縮小してしまうことになる（図８の（Ａ）、（Ｂ）参照）。例えば、３０ｃｍ幅の書き込みヘッドで発光画素間隔４３μｍ，１２８の発光画素をもつ各チップの斜め実装角度をそれぞれ副走査方向に１画素分だけ実施した場合、
３００mm＊（１−ｃｏｓθ）＝９．２μｍ（但し、ｓｉｎθ＝４３μｍ／（４３＊１２８μｍ））
となる。Ｖｄ＊Ｔａがさらに大きい場合にはこの値は対応して直線的に大きくなる。ヘッドの使用目的によっては無視できない大きさとなる。
【００１８】
これに対応するためには発光チップの発光間隔をあらかじめ、ななめ実装角度を考慮して個別に設計する必要があった。
【００１９】
そこで本発明の目的は以上のような問題を解消した画像形成装置および方法並びにアレーヘッドを提供することにある。
【００２０】
【課題を解決するための手段】
以上のような問題を解消するために、請求項１の発明は、発光画素ピッチをＰｖとして複数の発光画素を一列に配列したチップを、基板上に複数、実装し、画像情報に応答する駆動信号によって、前記各発光画素を発光させるアレーヘッドと、前記各発光画素からの光が照射され、当該光による書き込みラインが、主走査方向と直角な副走査方向に相対的に所定の定速度Ｖｄで移動する感光体とを有する画像形成装置において、前記感光体上の前記書き込みラインの副走査の繰り返し周期をＴｓ（副走査繰返し速度を１／Ｔｓ）としたときに、Ｖｄ＊Ｔｓ＝Ｐｖ／ｎに制御する手段を具え、前記基板上に、前記副走査方向と垂直なラインに対し、Ｐｖ／ｎ分だけ、前記各チップを、のこぎり状に斜めに配置実装し、且つ、前記斜めに配置実装した各チップの先頭発光画素間の間隔は、前記副走査方向と垂直なラインに対し前記各チップを斜めに実装しない場合の、前記各チップの先頭発光画素間の間隔が得られるように、前記各チップを配置実装したことを特徴とする。
【００２１】
また請求項２の発明は、画像形成装置に使用されるアレーヘッドであって、発光画素ピッチをＰｖとして複数の発光画素を一列に配列したチップを、基板上に複数、実装し、画像情報に応答する駆動信号によって、前記各発光素子を発光させるアレーヘッドにおいて、前記各発光画素からの光が照射され、当該光による書き込みラインが主走査方向と直角な副走査方向に相対的に所定の定速度Ｖｄで移動する感光体上の前記書き込みラインの副走査の繰り返し周期をＴｓ（副走査繰返し速度を１／Ｔｓ）としたときに、Ｖｄ＊Ｔｓ＝Ｐｖ／ｎにした際に、前記基板上に、前記副走査方向と垂直なラインに対し、Ｐｖ／ｎ分だけ、前記各チップを、のこぎり状に斜めに配置実装し、且つ、前記斜めに配置実装した各チップの先頭発光画素間の間隔は、前記副走査方向と垂直なラインに対し前記各チップを斜めに実装しない場合の、前記各チップの先頭発光画素間の間隔が得られるように、前記各チップを配置したことを特徴とする。
【００２２】
さらに請求項３の発明は、請求項１において、前記発光素子が自己走査型発光素子であることを特徴とする。
【００２３】
さらに請求項４の発明は、請求項２において、前記発光素子が自己走査型発光素子であることを特徴とする。
【００２４】
さらに請求項５の発明は、請求項２のアレーヘッドを使用して、感光体上に画像情報に応答した光を照射することによって、当該感光体上に画像を形成する画像形成方法を特徴とする。
【００２７】
【発明の実施の形態】
図６，図７，図８を用い第１の実施形態について説明する。
【００２８】
図６は副走査の繰り返し速度を２倍にした例を示す。副走査の繰り返し周期は速度が２倍であるからＴａ／２となる。したがって、のこぎりの段差は
Ｖｄ＊Ｔａ／２
となって従来の１／２となる。ただし、１回の走査ライン中の感光ドラムの副走査方向移動量は主走査画像ピッチ（発光画素ピッチ）の１／２となる。
【００２９】
このままだと、依然として、主走査画像ピッチの１／２分だけのこぎり段差が残ってしまう。そこでこれを解決するために本発明においては、図７，図８のようにＬＥＤアレーチップを副走査方向と垂直なラインに対し、各チップを主走査画像ピッチ（ｌａ）の１／２分だけのこぎり状にななめに配置実装するようにするとともにさらに、各チップの先頭発光画素間の間隔はななめ実装しない場合の位置、つまり、主走査方向に平行な関係でかつチップ内発光画素間距離＊チップ内発光面素数の距離だけ間隔（図８の（Ｃ）のＬａ、すなわち、図８の（Ａ）のＬａをとるように配置する。すなわち、各チップの主走査方向に平行な状態における特定発光画素（例えば先頭画素）間のピッチが得られるように配置する。
【００３０】
これにより感光体が副走査方向に回転することによるノコギリ状段差が補償されると同時に、ヘッド全幅の書き込み幅もほとんど変化なく（正確には最後の１チップの斜め実装による影響分のみ減少）、光書き込みラインを図８の（Ｃ）のようにほぼ一直線とすることができる。なお、図中完全な直線になっていないのはチップの実装位置精度等諾処の物理定数のぱらつきを想定して例証したもので、理想的には完全な直線となる。
【００３１】
本実施形態の場合、各チップ間の発光画素のつなぎ部、つまり、一方の最終発光画素と他方の先頭発光画素の書き込みライン間隔はそれ以外のチップ内発光画素の書き込みライン間隔に比べ、（チップ内発光画素間隔＊チップ内発光画素数）の（１−ｃｏｓθ）分だけ大きくなる。
【００３２】
たとえば、チップ内発光画素間隔を４３μｍ、チップ内発光画素数を１２８とすると、４３＊１２８＊（１−ｃｏｓθ）＝０．０４μｍ（ｓｉｎθ＝（４３／２μｍ）／（４３μｍ＊１２８））
となり、従来例のヘッド全長における縮小量に比べれば十分小さい値に収まる。
【００３３】
【発明の効果】
以上説明したように、本発明によれば、感光体に書き込まれる書き込みラインを主走査全幅において一直線にすることを実現するとともに、全書き込み幅が縮小してしまうという問題を回避できる。
【００３４】
また、搭載される画像形成装置ごとに決まる斜め実装角度に個別に対応したチップを別途製造する必要がなく、単一の種類のチップを広く流用することが可能になる。
【図面の簡単な説明】
【図１】ＳＬＥＤの基本構成の一例を示す図である。
【図２】ＳＬＥＤを制御するためのコントロール信号及びタイミングを示す図である。
【図３】アレーヘッドの外観を示す図である。
【図４】電子写真方式の画像形成装置の感光体および光書き込み部を模式的に示す図である。
【図５】感光体上の光書き込みラインを示す図である。
【図６】感光体上の光書き込みラインを示す図である。
【図７】感光体上の光書き込みラインを示す図である。
【図８】半導体チップを配置態様を示す図である。
【符号の説明】
２１１チップ

Claims

発光画素ピッチをＰｖとして複数の発光画素を一列に配列したチップを、基板上に複数、実装し、画像情報に応答する駆動信号によって、前記各発光画素を発光させるアレーヘッドと、
前記各発光画素からの光が照射され、当該光による書き込みラインが、主走査方向と直角な副走査方向に相対的に所定の定速度Ｖｄで移動する感光体とを有する画像形成装置において、
前記感光体上の前記書き込みラインの副走査の繰り返し周期をＴｓ（副走査繰返し速度を１／Ｔｓ）としたときに、Ｖｄ＊Ｔｓ＝Ｐｖ／ｎに制御する手段を具え、
前記基板上に、前記副走査方向と垂直なラインに対し、Ｐｖ／ｎ分だけ、前記各チップを、のこぎり状に斜めに配置実装し、且つ、
前記斜めに配置実装した各チップの先頭発光画素間の間隔は、前記副走査方向と垂直なラインに対し前記各チップを斜めに実装しない場合の、前記各チップの先頭発光画素間の間隔が得られるように、前記各チップを配置実装したことを特徴とする画像形成装置。
画像形成装置に使用されるアレーヘッドであって、発光画素ピッチを
Ｐｖとして複数の発光画素を一列に配列したチップを、基板上に複数、実装し、画像情報に応答する駆動信号によって、前記各発光素子を発光させるアレーヘッドにおいて、
前記各発光画素からの光が照射され、当該光による書き込みラインが主走査方向と直角な副走査方向に相対的に所定の定速度Ｖｄで移動する感光体上の前記書き込みラインの副走査の繰り返し周期をＴｓ（副走査繰返し速度を１／Ｔｓ）としたときに、Ｖｄ＊Ｔｓ＝Ｐｖ／ｎにした際に、
前記基板上に、前記副走査方向と垂直なラインに対し、Ｐｖ／ｎ分だけ、前記各チップを、のこぎり状に斜めに配置実装し、且つ、
前記斜めに配置実装した各チップの先頭発光画素間の間隔は、前記副走査方向と垂直なラインに対し前記各チップを斜めに実装しない場合の、前記各チップの先頭発光画素間の間隔が得られるように、前記各チップを配置したことを特徴とするアレーヘッド。
請求項１において、
前記発光素子が自己走査型発光素子であることを特徴とする画像形成装置。
請求項２において、
前記発光素子が自己走査型発光素子であることを特徴とするアレーヘッド。
請求項２のアレーヘッドを使用して、感光体上に画像情報に応答した光を照射することによって、当該感光体上に画像を形成することを特徴とする画像形成方法。