JP2001121743A - 画像形成装置および方法並びにアレーヘッド - Google Patents
画像形成装置および方法並びにアレーヘッドInfo
- Publication number
- JP2001121743A JP2001121743A JP30411899A JP30411899A JP2001121743A JP 2001121743 A JP2001121743 A JP 2001121743A JP 30411899 A JP30411899 A JP 30411899A JP 30411899 A JP30411899 A JP 30411899A JP 2001121743 A JP2001121743 A JP 2001121743A
- Authority
- JP
- Japan
- Prior art keywords
- light emitting
- scanning direction
- light
- chips
- emitting elements
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Printers Or Recording Devices Using Electromagnetic And Radiation Means (AREA)
- Exposure Or Original Feeding In Electrophotography (AREA)
Abstract
(57)【要約】
【課題】 感光体に書き込まれる書き込みラインを主走
査全幅において一直線にし、且つ全書き込み幅の縮小を
回避する。 【解決手段】 複数の発光素子２１１を一列に配列した
チップを、複数、主走査方向に沿って一列に配列したア
レーを含み、画像情報に応答する駆動信号によって、各
発光素子を発光させるアレーヘッドにおいて、１主走査
の間に感光体が副走査方向に移動する距離だけ、各発光
素子２１１からの光による書き込みラインに対して、各
チップを斜めに配置し、且つ、各チップの主走査方向に
平行な状態における特定発光素子間のピッチＬａが得ら
れるように、各チップ２１１を配置する。
査全幅において一直線にし、且つ全書き込み幅の縮小を
回避する。 【解決手段】 複数の発光素子２１１を一列に配列した
チップを、複数、主走査方向に沿って一列に配列したア
レーを含み、画像情報に応答する駆動信号によって、各
発光素子を発光させるアレーヘッドにおいて、１主走査
の間に感光体が副走査方向に移動する距離だけ、各発光
素子２１１からの光による書き込みラインに対して、各
チップを斜めに配置し、且つ、各チップの主走査方向に
平行な状態における特定発光素子間のピッチＬａが得ら
れるように、各チップ２１１を配置する。
Description
【０００１】
【発明の属する技術分野】本発明は、画像形成装置およ
び方法ならびにアレーヘッドに関する。
び方法ならびにアレーヘッドに関する。
【０００２】
【従来の技術】従来、ＳＬＥＤ（自己走査型ＬＥＤアレ
ー：以後ＳＬＥＤと呼ぶ）は特開平１−２３８９６２
号，特開平２−２０８０６７号，特開平２−２１２１７
０号，特開平３−２０４５７号，特開平３−１９４９７
８号，特開平４−５８７２号，特開平４−２３３６７
号，特開平４−２９６５７９号，特開平５−８４９７１
号及びジャパンハードコピー’９１（Ａ−１７）駆動回
路を集積した光プリンタ用発光素子アレイの提案，電子
情報通信学会（’９０．３．５）ＰＮＰＮサイリスタ構
造を用いた自己走査型発光素子（ＳＬＥＤ）の提案等で
紹介されており、記録用発光素子として注目されてい
る。
ー：以後ＳＬＥＤと呼ぶ）は特開平１−２３８９６２
号，特開平２−２０８０６７号，特開平２−２１２１７
０号，特開平３−２０４５７号，特開平３−１９４９７
８号，特開平４−５８７２号，特開平４−２３３６７
号，特開平４−２９６５７９号，特開平５−８４９７１
号及びジャパンハードコピー’９１（Ａ−１７）駆動回
路を集積した光プリンタ用発光素子アレイの提案，電子
情報通信学会（’９０．３．５）ＰＮＰＮサイリスタ構
造を用いた自己走査型発光素子（ＳＬＥＤ）の提案等で
紹介されており、記録用発光素子として注目されてい
る。
【０００３】図１にこのＳＬＥＤの一例を示しその動作
について説明する。図２はこのＳＬＥＤを制御するため
のコントロール信号及びタイミングを示すものであり、
全素子を点灯する場合の例を示している。
について説明する。図２はこのＳＬＥＤを制御するため
のコントロール信号及びタイミングを示すものであり、
全素子を点灯する場合の例を示している。
【０００４】図１のＶＧＡはＳＬＥＤの電源電圧にあた
り、図１の抵抗を介してφＳにカスケードに接続されて
いるダイオードに図１のように接続されている。ＳＬＥ
Ｄは図１に示すように転送用のサイリスタがアレー状に
配列したものと、発光用サイリスタがアレー状に配列し
たものからなり、それぞれのサイリスタのゲート信号は
接続され、１番目のサイリスタはφＳの信号入力部に接
続される。２番目のサイリスタのゲートはφＳの端子に
接続されたダイオードのカソードに接続されて、３番目
は次のダイオードのカソードにと言うように構成されて
いる。
り、図１の抵抗を介してφＳにカスケードに接続されて
いるダイオードに図１のように接続されている。ＳＬＥ
Ｄは図１に示すように転送用のサイリスタがアレー状に
配列したものと、発光用サイリスタがアレー状に配列し
たものからなり、それぞれのサイリスタのゲート信号は
接続され、１番目のサイリスタはφＳの信号入力部に接
続される。２番目のサイリスタのゲートはφＳの端子に
接続されたダイオードのカソードに接続されて、３番目
は次のダイオードのカソードにと言うように構成されて
いる。
【０００５】図２のタイミングチャートに従い転送及び
発光について説明する。転送のスタートはφＳが０Ｖか
ら５Ｖに変化することにより始まる。φＳが５Ｖになる
ことによりＶａ＝５Ｖ，Ｖｂ＝３.７Ｖ（ダイオードの
順方向電圧降下を１.３Ｖとする）、Ｖｃ＝２.４Ｖ，Ｖ
ｄ＝１.１Ｖ，Ｖｅ以降は０Ｖとなり転送用のサイリス
タ１’と２’のゲート信号０Ｖからそれぞれ５Ｖ，３.
７Ｖと変化する。この状態でφ１を５Ｖから０Ｖにする
ことにより１’の転送用のサイリスタのそれぞれの電位
はアノード：５Ｖ、カソード：０Ｖ、ゲート：３.７Ｖ
となりサイリスタのＯＮ条件となり、転送用のサイリス
タ１’がＯＮする。その状態でφＳを０Ｖに変えてもサ
イリスタ１’がＯＮしているためＶａ≒５Ｖとなる（理
由：φＳは未図示で有るが抵抗を介してパルスが印加さ
れている。サイリスタはＯＮするとアノードとゲート間
の電位がほぼひとしくなる。）。このため、φＳを０Ｖ
にしても１番目のサイリスタのＯＮ条件が保持され１番
目のシフト動作が完了する。この状態で発光サイリスタ
用のφＩ信号を５Ｖから０Ｖにすると転送用のサイリス
タがＯＮした条件と同じになるため発光サイリスタ１が
０Ｎして、１番目のＬＥＤが点灯することになる。１番
目のＬＥＤはφＩを５Ｖに戻すことにより発光サイリス
タのアノード・カソード間の電位差が無くなりサイリス
タの最低保持電流を流せなくなるため発光サイリスタ１
はＯＦＦする。
発光について説明する。転送のスタートはφＳが０Ｖか
ら５Ｖに変化することにより始まる。φＳが５Ｖになる
ことによりＶａ＝５Ｖ，Ｖｂ＝３.７Ｖ（ダイオードの
順方向電圧降下を１.３Ｖとする）、Ｖｃ＝２.４Ｖ，Ｖ
ｄ＝１.１Ｖ，Ｖｅ以降は０Ｖとなり転送用のサイリス
タ１’と２’のゲート信号０Ｖからそれぞれ５Ｖ，３.
７Ｖと変化する。この状態でφ１を５Ｖから０Ｖにする
ことにより１’の転送用のサイリスタのそれぞれの電位
はアノード：５Ｖ、カソード：０Ｖ、ゲート：３.７Ｖ
となりサイリスタのＯＮ条件となり、転送用のサイリス
タ１’がＯＮする。その状態でφＳを０Ｖに変えてもサ
イリスタ１’がＯＮしているためＶａ≒５Ｖとなる（理
由：φＳは未図示で有るが抵抗を介してパルスが印加さ
れている。サイリスタはＯＮするとアノードとゲート間
の電位がほぼひとしくなる。）。このため、φＳを０Ｖ
にしても１番目のサイリスタのＯＮ条件が保持され１番
目のシフト動作が完了する。この状態で発光サイリスタ
用のφＩ信号を５Ｖから０Ｖにすると転送用のサイリス
タがＯＮした条件と同じになるため発光サイリスタ１が
０Ｎして、１番目のＬＥＤが点灯することになる。１番
目のＬＥＤはφＩを５Ｖに戻すことにより発光サイリス
タのアノード・カソード間の電位差が無くなりサイリス
タの最低保持電流を流せなくなるため発光サイリスタ１
はＯＦＦする。
【０００６】つぎに、１’から２’へのサイリスタのＯ
Ｎ条件の転送について説明すると、発光サイリスタ１が
ＯＦＦしてもφ１が０Ｖのままのときは転送用サイリス
タ１’はＯＮのままなので転送用サイリスタ１’のゲー
ト電圧Ｖａ≒５Ｖであり、Ｖｂ＝３.７Ｖである。この
状態でφ２を５Ｖから０Ｖに変化させることにより転送
用サイリスタ２’の電位はアノード：５Ｖ、カソード：
０Ｖ、ゲート：３.７Ｖとなる。これにより転送用サイ
リスタ２’はＯＮする。
Ｎ条件の転送について説明すると、発光サイリスタ１が
ＯＦＦしてもφ１が０Ｖのままのときは転送用サイリス
タ１’はＯＮのままなので転送用サイリスタ１’のゲー
ト電圧Ｖａ≒５Ｖであり、Ｖｂ＝３.７Ｖである。この
状態でφ２を５Ｖから０Ｖに変化させることにより転送
用サイリスタ２’の電位はアノード：５Ｖ、カソード：
０Ｖ、ゲート：３.７Ｖとなる。これにより転送用サイ
リスタ２’はＯＮする。
【０００７】転送用サイリスタ２’がＯＮした後φ１を
０Ｖから５Ｖに変えることにより転送用サイリスタ１’
は発光サイリスタ１がＯＦＦしたのと同様にＯＦＦす
る。こうして、転送用サイリスタのＯＮは１’から２’
に移る。そして、φＩを５Ｖから０Ｖにすると発光用サ
イリスタ２がＯＮし発光する。なお、転送用サイリスタ
がＯＮしている発光サイリスタのみ発光できる理由は、
転送用サイリスタがＯＮしていない場合、ＯＮしている
サイリスタの隣のサイリスタを除いてゲート電圧が０Ｖ
であるためサイリスタのＯＮ条件とならない。隣のサイ
リスタについても発光用サイリスタがＯＮすることによ
りφＩの電位は３.４Ｖ（発光用サイリスタの順方向電
圧降下分）となるため、隣のサイリスタは、ゲート・カ
ソード間の電位差がないためＯＮすることができない。
０Ｖから５Ｖに変えることにより転送用サイリスタ１’
は発光サイリスタ１がＯＦＦしたのと同様にＯＦＦす
る。こうして、転送用サイリスタのＯＮは１’から２’
に移る。そして、φＩを５Ｖから０Ｖにすると発光用サ
イリスタ２がＯＮし発光する。なお、転送用サイリスタ
がＯＮしている発光サイリスタのみ発光できる理由は、
転送用サイリスタがＯＮしていない場合、ＯＮしている
サイリスタの隣のサイリスタを除いてゲート電圧が０Ｖ
であるためサイリスタのＯＮ条件とならない。隣のサイ
リスタについても発光用サイリスタがＯＮすることによ
りφＩの電位は３.４Ｖ（発光用サイリスタの順方向電
圧降下分）となるため、隣のサイリスタは、ゲート・カ
ソード間の電位差がないためＯＮすることができない。
【０００８】なお、上述でφＩを０Ｖにすることによ
り、発光サイリスタがＯＮとなり発光すると述べたが、
実際のプリント動作においては当然、そのタイミングで
実際に発光させるか、させないかを画像データに対応さ
せて制御する必要がある。図２の画像データ、φＤはこ
れを示す信号で、ＳＬＥＤのφＩ端子には、外部におい
てφＩと画像信号の論理和をとり、画像データが０Ｖの
場合のみ、実際にＳＬＥＤのφＩ端子が０Ｖになり発光
し、画像データが５Ｖの場合はＳＬＥＤのφＩ端子が５
Ｖのままとなって発光しない。
り、発光サイリスタがＯＮとなり発光すると述べたが、
実際のプリント動作においては当然、そのタイミングで
実際に発光させるか、させないかを画像データに対応さ
せて制御する必要がある。図２の画像データ、φＤはこ
れを示す信号で、ＳＬＥＤのφＩ端子には、外部におい
てφＩと画像信号の論理和をとり、画像データが０Ｖの
場合のみ、実際にＳＬＥＤのφＩ端子が０Ｖになり発光
し、画像データが５Ｖの場合はＳＬＥＤのφＩ端子が５
Ｖのままとなって発光しない。
【０００９】ここで、ＳＬＥＤアレーヘッドの構成方法
について説明する。ヘッドの外観図を図３に示す。２１
１はＳＬＥＤ半導体チップ、２１２はＳＬＥＤ半導体チ
ップを搭載するべ一ス基板でガラスエポキシ材、セラミ
ック材などのプリント配線板を用いる。２１３は外部か
らの制御信号、電源をうけとるコネクタである。２１４
は外部からの制御信号を受け取り、ＳＬＥＤ半導体チッ
プの点灯制御信号を発生する点灯制御回路（ドライバー
ＩＣ）である。
について説明する。ヘッドの外観図を図３に示す。２１
１はＳＬＥＤ半導体チップ、２１２はＳＬＥＤ半導体チ
ップを搭載するべ一ス基板でガラスエポキシ材、セラミ
ック材などのプリント配線板を用いる。２１３は外部か
らの制御信号、電源をうけとるコネクタである。２１４
は外部からの制御信号を受け取り、ＳＬＥＤ半導体チッ
プの点灯制御信号を発生する点灯制御回路（ドライバー
ＩＣ）である。
【００１０】２１５はドライバＩＣからの出力信号φ
１，２，Ｓ，Ｉおよび負極側電源入力（本例ではＧＮ
Ｄ）をそれぞれ、ＳＬＥＤ半導体チップに接続するため
のボンディング、２１６はべ一ス基板に引かれた正極側
電源パターン（本例では＋５Ｖ）、２１７はべ一ス基板
に引かれた正極側電源パターンとＳＬＥＤ半導体チップ
の裏面電極との間の電気的導電をとり、かつ接着固定す
るための銀ペ一ストである。
１，２，Ｓ，Ｉおよび負極側電源入力（本例ではＧＮ
Ｄ）をそれぞれ、ＳＬＥＤ半導体チップに接続するため
のボンディング、２１６はべ一ス基板に引かれた正極側
電源パターン（本例では＋５Ｖ）、２１７はべ一ス基板
に引かれた正極側電源パターンとＳＬＥＤ半導体チップ
の裏面電極との間の電気的導電をとり、かつ接着固定す
るための銀ペ一ストである。
【００１１】
【発明が解決しようとする課題】上述のような自己走査
型ＬＥＤアレーヘッドにおいては、各ＬＥＤアレーチッ
プが各々独立に走査動作をおこなうため、感光体ドラム
が副走査方向に回転するにつれて、ＬＥＤヘッドから感
光体ドラムへの書き込みラインが各々斜めになってしま
い、走査ラインがノコギリ状になってしまう。ノコギリ
の段差の部分は例えば、主走査方向の罫線や文字を印字
した場合、周辺部で不自然な段差を発生させたり、ま
た、スクリーン処理されたグレー画像を書き込みした場
合、段差部分でスクリーン画像周波数と視感的にビート
を発生させたりする不具合を生じさせる。
型ＬＥＤアレーヘッドにおいては、各ＬＥＤアレーチッ
プが各々独立に走査動作をおこなうため、感光体ドラム
が副走査方向に回転するにつれて、ＬＥＤヘッドから感
光体ドラムへの書き込みラインが各々斜めになってしま
い、走査ラインがノコギリ状になってしまう。ノコギリ
の段差の部分は例えば、主走査方向の罫線や文字を印字
した場合、周辺部で不自然な段差を発生させたり、ま
た、スクリーン処理されたグレー画像を書き込みした場
合、段差部分でスクリーン画像周波数と視感的にビート
を発生させたりする不具合を生じさせる。
【００１２】この様子を図４および図５を用い説明す
る。
る。
【００１３】図４は光書き込み手段としてＬＥＤアレー
ヘッドを用いる電子写真方式の画像形成装置の感光体お
よび光書き込み部を模式的に表した図である。３４２は
感光体ドラムで画像形成時矢印の方向に所定の速度で定
速回転する。２１０は前述の従来例で説明しだしＥＤア
レーヘッドであって、発光画素をチップ長手方向に平行
に複数（本例では１２８ドットとする）一直線上に配列
したＬＥＤアレーチップ２１１と、ＬＥＤチップ２１１
を整列搭載し、ワイヤーボンディング（図示せず）を通
して必要な駆動信号をチップに供給するべ一ス基板２１
２とを有する。このべ一ス基板２１２上にＬＥＤアレー
チップ２１１が複数（本例では１２個とする）一直線上
に整列される。各ＬＥＤアレーチップ２１１は矢印の方
向に発光点を走査する。
ヘッドを用いる電子写真方式の画像形成装置の感光体お
よび光書き込み部を模式的に表した図である。３４２は
感光体ドラムで画像形成時矢印の方向に所定の速度で定
速回転する。２１０は前述の従来例で説明しだしＥＤア
レーヘッドであって、発光画素をチップ長手方向に平行
に複数（本例では１２８ドットとする）一直線上に配列
したＬＥＤアレーチップ２１１と、ＬＥＤチップ２１１
を整列搭載し、ワイヤーボンディング（図示せず）を通
して必要な駆動信号をチップに供給するべ一ス基板２１
２とを有する。このべ一ス基板２１２上にＬＥＤアレー
チップ２１１が複数（本例では１２個とする）一直線上
に整列される。各ＬＥＤアレーチップ２１１は矢印の方
向に発光点を走査する。
【００１４】図５は感光体ドラム上の光書き込みライン
を示す。
を示す。
【００１５】感光体ドラムの周速度をＶｄ、副走査の繰
り返し周期をＴａ、主走査の解像度（＝発光画素ピッ
チ）をＰｍとすると一般にＰｍ＝Ｖｄ＊Ｔａのような関
係で副走査の繰り返し周期が設定され、副走査の解像度
が主走査の解像度にあわされる。しかし、各チップの走
査ラインは実際には段差Ｖｄ＊Ｔａ（＝Ｐｍ）をもった
図５のようなのこぎり状のものとなる。
り返し周期をＴａ、主走査の解像度（＝発光画素ピッ
チ）をＰｍとすると一般にＰｍ＝Ｖｄ＊Ｔａのような関
係で副走査の繰り返し周期が設定され、副走査の解像度
が主走査の解像度にあわされる。しかし、各チップの走
査ラインは実際には段差Ｖｄ＊Ｔａ（＝Ｐｍ）をもった
図５のようなのこぎり状のものとなる。
【００１６】こののこぎり段差の問題はもちろん自己走
査型ＬＥＤアレーヘッドに限ったものではなく、発光点
をヘッドの複数の分割したエリアで各々独立に移動走査
することによって光書き込みをおこなうようなＬＥＤア
レーヘッドであれば同様な問題をもつ。
査型ＬＥＤアレーヘッドに限ったものではなく、発光点
をヘッドの複数の分割したエリアで各々独立に移動走査
することによって光書き込みをおこなうようなＬＥＤア
レーヘッドであれば同様な問題をもつ。
【００１７】これに対し、Ｖｄ＊Ｔａの副走査方向段差
をあらかじめ、考慮にいれ、各ＬＥＤチップを斜めに実
装配置する方法が特開昭５７−２６８７６等で明らかに
されている。しかし、この方法を用いると、ヘッドの全
書き込み幅が（１−ｃｏｓθ）（θ：斜め実装角度）分
だけ縮小してしまうことになる（図８の（Ａ）、（Ｂ）
参照）。例えば、３０ｃｍ幅の書き込みヘッドで発光画
素間隔４３μｍ，１２８の発光画素をもつ各チップの斜
め実装角度をそれぞれ副走査方向に１画素分だけ実施し
た場合、３００mm＊（１−ｃｏｓθ）＝９．２μｍ（但
し、ｓｉｎθ＝４３μｍ／（４３＊１２８μｍ））とな
る。Ｖｄ＊Ｔａがさらに大きい場合にはこの値は対応し
て直線的に大きくなる。ヘッドの使用目的によっては無
視できない大きさとなる。
をあらかじめ、考慮にいれ、各ＬＥＤチップを斜めに実
装配置する方法が特開昭５７−２６８７６等で明らかに
されている。しかし、この方法を用いると、ヘッドの全
書き込み幅が（１−ｃｏｓθ）（θ：斜め実装角度）分
だけ縮小してしまうことになる（図８の（Ａ）、（Ｂ）
参照）。例えば、３０ｃｍ幅の書き込みヘッドで発光画
素間隔４３μｍ，１２８の発光画素をもつ各チップの斜
め実装角度をそれぞれ副走査方向に１画素分だけ実施し
た場合、３００mm＊（１−ｃｏｓθ）＝９．２μｍ（但
し、ｓｉｎθ＝４３μｍ／（４３＊１２８μｍ））とな
る。Ｖｄ＊Ｔａがさらに大きい場合にはこの値は対応し
て直線的に大きくなる。ヘッドの使用目的によっては無
視できない大きさとなる。
【００１８】これに対応するためには発光チップの発光
間隔をあらかじめ、ななめ実装角度を考慮して個別に設
計する必要があった。
間隔をあらかじめ、ななめ実装角度を考慮して個別に設
計する必要があった。
【００１９】そこで本発明の目的は以上のような問題を
解消した画像形成装置および方法並びにアレーヘッドを
提供することにある。
解消した画像形成装置および方法並びにアレーヘッドを
提供することにある。
【００２０】
【課題を解決するための手段】以上のような問題点を解
決するために、請求項１の発明は、複数の発光素子を一
列に配列したチップを、複数、主走査方向に沿って一列
に配列したアレーを含み、画像情報に応答する駆動信号
によって、前記各発光素子を発光させるアレーヘッド
と、前記各発光素子からの光が照射され、当該光による
書き込みラインが、前記主走査方向と直角な副走査方向
に相対的に移動する感光体とを有する画像形成装置にお
いて、前記感光体上の前記書き込みラインの副走査繰り
返し速度を主走査解像度のｎ倍相当に制御する手段を具
え、前記各発光素子の配列方向上のピッチの１／ｎだ
け、前記ラインに対して、前記各チップを斜めに配置す
るか、または前記各チップ上の発光素子列の方向を斜め
に配置し、且つ、前記各チップの主走査方向に平行な状
態における特定発光素子間のピッチが得られるように、
前記各チップを配置したことを特徴とする。
決するために、請求項１の発明は、複数の発光素子を一
列に配列したチップを、複数、主走査方向に沿って一列
に配列したアレーを含み、画像情報に応答する駆動信号
によって、前記各発光素子を発光させるアレーヘッド
と、前記各発光素子からの光が照射され、当該光による
書き込みラインが、前記主走査方向と直角な副走査方向
に相対的に移動する感光体とを有する画像形成装置にお
いて、前記感光体上の前記書き込みラインの副走査繰り
返し速度を主走査解像度のｎ倍相当に制御する手段を具
え、前記各発光素子の配列方向上のピッチの１／ｎだ
け、前記ラインに対して、前記各チップを斜めに配置す
るか、または前記各チップ上の発光素子列の方向を斜め
に配置し、且つ、前記各チップの主走査方向に平行な状
態における特定発光素子間のピッチが得られるように、
前記各チップを配置したことを特徴とする。
【００２１】また請求項２の発明は、複数の発光素子を
一列に配列したチップを、複数、主走査方向に沿って一
列に配列したアレーを含み、画像情報に応答する駆動信
号によって、前記各発光素子を発光させるアレーヘッド
と、前記各発光素子からの光が照射され、当該光による
書き込みラインが、前記主走査方向と直角な副走査方向
に相対的に移動する感光体とを有する画像形成装置にお
いて、１主走査の間に前記感光体が副走査方向に移動す
る距離だけ、前記ラインに対して、前記各チップを斜め
に配置するか、または前記各チップ上の発光素子列の方
向を斜めに配置し、且つ、前記各チップの主走査方向に
平行な状態における特定発光素子間のピッチが得られる
ように、前記各チップを配置したことを特徴とする。
一列に配列したチップを、複数、主走査方向に沿って一
列に配列したアレーを含み、画像情報に応答する駆動信
号によって、前記各発光素子を発光させるアレーヘッド
と、前記各発光素子からの光が照射され、当該光による
書き込みラインが、前記主走査方向と直角な副走査方向
に相対的に移動する感光体とを有する画像形成装置にお
いて、１主走査の間に前記感光体が副走査方向に移動す
る距離だけ、前記ラインに対して、前記各チップを斜め
に配置するか、または前記各チップ上の発光素子列の方
向を斜めに配置し、且つ、前記各チップの主走査方向に
平行な状態における特定発光素子間のピッチが得られる
ように、前記各チップを配置したことを特徴とする。
【００２２】さらに請求項３の発明は、画像形成装置に
使用されるアレーヘッドであって、複数の発光素子を一
列に配列したチップを、複数、主走査方向に沿って一列
に配列したアレーを含み、画像情報に応答する駆動信号
によって、前記各発光素子を発光させるアレーヘッドに
おいて、前記各発光素子からの光が照射され、当該光に
よる書き込みラインが前記主走査方向と直角な副走査方
向に相対的に移動する感光体上の前記書き込みラインの
副走査繰り返し速度を主走査解像度のｎ倍相当にした際
に、前記各発光素子の配列方向上のピッチの１／ｎだ
け、前記ラインに対して、前記各チップを斜めに配置す
るか、または前記各チップ上の発光素子列の方向を斜め
に配置し、且つ、前記各チップの主走査方向に平行な状
態における特定発光素子間のピッチが得られるように、
前記各チップを配置したことを特徴とする。
使用されるアレーヘッドであって、複数の発光素子を一
列に配列したチップを、複数、主走査方向に沿って一列
に配列したアレーを含み、画像情報に応答する駆動信号
によって、前記各発光素子を発光させるアレーヘッドに
おいて、前記各発光素子からの光が照射され、当該光に
よる書き込みラインが前記主走査方向と直角な副走査方
向に相対的に移動する感光体上の前記書き込みラインの
副走査繰り返し速度を主走査解像度のｎ倍相当にした際
に、前記各発光素子の配列方向上のピッチの１／ｎだ
け、前記ラインに対して、前記各チップを斜めに配置す
るか、または前記各チップ上の発光素子列の方向を斜め
に配置し、且つ、前記各チップの主走査方向に平行な状
態における特定発光素子間のピッチが得られるように、
前記各チップを配置したことを特徴とする。
【００２３】さらに請求項４の発明は、画像形成装置に
使用されるアレーヘッドであって、複数の発光素子を一
列に配列したチップを、複数、主走査方向に沿って一列
に配列したアレーを含み、画像情報に応答する駆動信号
によって、前記各発光素子を発光させるアレーヘッドに
おいて、前記各発光素子からの光が照射され、当該光に
よる書き込みラインが、前記主走査方向と直角な副走査
方向に相対的に移動する感光体が、１主走査の間に副走
査方向に移動する距離だけ、前記ラインに対して、前記
各チップを斜めに配置するか、または前記各チップ上の
発光素子列の方向を斜めに配置し、且つ、前記各チップ
の主走査方向に平行な状態における特定発光素子間のピ
ッチが得られるように、前記各チップを配置したことを
特徴とする。
使用されるアレーヘッドであって、複数の発光素子を一
列に配列したチップを、複数、主走査方向に沿って一列
に配列したアレーを含み、画像情報に応答する駆動信号
によって、前記各発光素子を発光させるアレーヘッドに
おいて、前記各発光素子からの光が照射され、当該光に
よる書き込みラインが、前記主走査方向と直角な副走査
方向に相対的に移動する感光体が、１主走査の間に副走
査方向に移動する距離だけ、前記ラインに対して、前記
各チップを斜めに配置するか、または前記各チップ上の
発光素子列の方向を斜めに配置し、且つ、前記各チップ
の主走査方向に平行な状態における特定発光素子間のピ
ッチが得られるように、前記各チップを配置したことを
特徴とする。
【００２４】さらに請求項５の発明は、請求項１または
２の発光素子が自己走査型発光素子であることを特徴と
する。
２の発光素子が自己走査型発光素子であることを特徴と
する。
【００２５】さらに請求項６の発明は、請求項３または
４の発光素子が自己走査型発光素子であることを特徴と
する。
４の発光素子が自己走査型発光素子であることを特徴と
する。
【００２６】さらに請求項７の発明は、請求項３または
４のアレーヘッドを使用して、感光体上に画像情報に応
答した光を照射することによって、当該感光体上に画像
を形成することを特徴とする。
４のアレーヘッドを使用して、感光体上に画像情報に応
答した光を照射することによって、当該感光体上に画像
を形成することを特徴とする。
【００２７】
【発明の実施の形態】図６，図７，図８を用い第１の実
施形態について説明する。
施形態について説明する。
【００２８】図６は副走査の繰り返し速度を２倍にした
例を示す。副走査の繰り返し周期は速度が２倍であるか
らＴａ／２となる。したがって、のこぎりの段差は Ｖｄ＊Ｔａ／２ となって従来の１／２となる。ただし、１回の走査ライ
ン中の感光ドラムの副走査方向移動量は主走査画像ピッ
チ（発光画素ピッチ）の１／２となる。
例を示す。副走査の繰り返し周期は速度が２倍であるか
らＴａ／２となる。したがって、のこぎりの段差は Ｖｄ＊Ｔａ／２ となって従来の１／２となる。ただし、１回の走査ライ
ン中の感光ドラムの副走査方向移動量は主走査画像ピッ
チ（発光画素ピッチ）の１／２となる。
【００２９】このままだと、依然として、主走査画像ピ
ッチの１／２分だけのこぎり段差が残ってしまう。そこ
でこれを解決するために本発明においては、図７，図８
のようにＬＥＤアレーチップを副走査方向と垂直なライ
ンに対し、各チップを主走査画像ピッチ（ｌａ）の１／
２分だけのこぎり状にななめに配置実装するようにする
とともにさらに、各チップの先頭発光画素間の間隔はな
なめ実装しない場合の位置、つまり、主走査方向に平行
な関係でかつチップ内発光画素間距離＊チップ内発光面
素数の距離だけ間隔（図８の（Ｃ）のＬａ、すなわち、
図８の（Ａ）のＬａをとるように配置する。すなわち、
各チップの主走査方向に平行な状態における特定発光画
素（例えば先頭画素）間のピッチが得られるように配置
する。
ッチの１／２分だけのこぎり段差が残ってしまう。そこ
でこれを解決するために本発明においては、図７，図８
のようにＬＥＤアレーチップを副走査方向と垂直なライ
ンに対し、各チップを主走査画像ピッチ（ｌａ）の１／
２分だけのこぎり状にななめに配置実装するようにする
とともにさらに、各チップの先頭発光画素間の間隔はな
なめ実装しない場合の位置、つまり、主走査方向に平行
な関係でかつチップ内発光画素間距離＊チップ内発光面
素数の距離だけ間隔（図８の（Ｃ）のＬａ、すなわち、
図８の（Ａ）のＬａをとるように配置する。すなわち、
各チップの主走査方向に平行な状態における特定発光画
素（例えば先頭画素）間のピッチが得られるように配置
する。
【００３０】これにより感光体が副走査方向に回転する
ことによるノコギリ状段差が補償されると同時に、ヘッ
ド全幅の書き込み幅もほとんど変化なく（正確には最後
の１チップの斜め実装による影響分のみ減少）、光書き
込みラインを図８の（Ｃ）のようにほぼ一直線とするこ
とができる。なお、図中完全な直線になっていないのは
チップの実装位置精度等諾処の物理定数のぱらつきを想
定して例証したもので、理想的には完全な直線となる。
ことによるノコギリ状段差が補償されると同時に、ヘッ
ド全幅の書き込み幅もほとんど変化なく（正確には最後
の１チップの斜め実装による影響分のみ減少）、光書き
込みラインを図８の（Ｃ）のようにほぼ一直線とするこ
とができる。なお、図中完全な直線になっていないのは
チップの実装位置精度等諾処の物理定数のぱらつきを想
定して例証したもので、理想的には完全な直線となる。
【００３１】本実施形態の場合、各チップ間の発光画素
のつなぎ部、つまり、一方の最終発光画素と他方の先頭
発光画素の書き込みライン間隔はそれ以外のチップ内発
光画素の書き込みライン間隔に比べ、（チップ内発光画
素間隔＊チップ内発光画素数）の（１−ｃｏｓθ）分だ
け大きくなる。
のつなぎ部、つまり、一方の最終発光画素と他方の先頭
発光画素の書き込みライン間隔はそれ以外のチップ内発
光画素の書き込みライン間隔に比べ、（チップ内発光画
素間隔＊チップ内発光画素数）の（１−ｃｏｓθ）分だ
け大きくなる。
【００３２】たとえば、チップ内発光画素間隔を４３μ
ｍ、チップ内発光画素数を１２８とすると、４３＊１２
８＊（１−ｃｏｓθ）＝０．０４μｍ（ｓｉｎθ＝（４
３／２μｍ）／（４３μｍ＊１２８））となり、従来例
のヘッド全長における縮小量に比べれば十分小さい値に
収まる。
ｍ、チップ内発光画素数を１２８とすると、４３＊１２
８＊（１−ｃｏｓθ）＝０．０４μｍ（ｓｉｎθ＝（４
３／２μｍ）／（４３μｍ＊１２８））となり、従来例
のヘッド全長における縮小量に比べれば十分小さい値に
収まる。
【００３３】
【発明の効果】以上説明したように、本発明によれば、
感光体に書き込まれる書き込みラインを主走査全幅にお
いて一直線にすることを実現するとともに、全書き込み
幅が縮小してしまうという問題を回避できる。
感光体に書き込まれる書き込みラインを主走査全幅にお
いて一直線にすることを実現するとともに、全書き込み
幅が縮小してしまうという問題を回避できる。
【００３４】また、搭載される画像形成装置ごとに決ま
る斜め実装角度に個別に対応したチップを別途製造する
必要がなく、単一の種類のチップを広く流用することが
可能になる。
る斜め実装角度に個別に対応したチップを別途製造する
必要がなく、単一の種類のチップを広く流用することが
可能になる。
【図１】ＳＬＥＤの基本構成の一例を示す図である。
【図２】ＳＬＥＤを制御するためのコントロール信号及
びタイミングを示す図である。
びタイミングを示す図である。
【図３】アレーヘッドの外観を示す図である。
【図４】電子写真方式の画像形成装置の感光体および光
書き込み部を模式的に示す図である。
書き込み部を模式的に示す図である。
【図５】感光体上の光書き込みラインを示す図である。
【図６】感光体上の光書き込みラインを示す図である。
【図７】感光体上の光書き込みラインを示す図である。
【図８】半導体チップを配置態様を示す図である。
２１１ チップ
Claims (7)
- 【請求項１】 複数の発光素子を一列に配列したチップ
を、複数、主走査方向に沿って一列に配列したアレーを
含み、画像情報に応答する駆動信号によって、前記各発
光素子を発光させるアレーヘッドと、 前記各発光素子からの光が照射され、当該光による書き
込みラインが、前記主走査方向と直角な副走査方向に相
対的に移動する感光体とを有する画像形成装置におい
て、 前記感光体上の前記書き込みラインの副走査繰り返し速
度を主走査解像度のｎ倍相当に制御する手段を具え、 前記各発光素子の配列方向上のピッチの１／ｎだけ、前
記ラインに対して、前記各チップを斜めに配置するか、
または前記各チップ上の発光素子列の方向を斜めに配置
し、且つ、前記各チップの主走査方向に平行な状態にお
ける特定発光素子間のピッチが得られるように、前記各
チップを配置したことを特徴とする画像形成装置。 - 【請求項２】 複数の発光素子を一列に配列したチップ
を、複数、主走査方向に沿って一列に配列したアレーを
含み、画像情報に応答する駆動信号によって、前記各発
光素子を発光させるアレーヘッドと、 前記各発光素子からの光が照射され、当該光による書き
込みラインが、前記主走査方向と直角な副走査方向に相
対的に移動する感光体とを有する画像形成装置におい
て、 １主走査の間に前記感光体が副走査方向に移動する距離
だけ、前記ラインに対して、前記各チップを斜めに配置
するか、または前記各チップ上の発光素子列の方向を斜
めに配置し、且つ、前記各チップの主走査方向に平行な
状態における特定発光素子間のピッチが得られるよう
に、前記各チップを配置したことを特徴とする画像形成
装置。 - 【請求項３】 画像形成装置に使用されるアレーヘッド
であって、複数の発光素子を一列に配列したチップを、
複数、主走査方向に沿って一列に配列したアレーを含
み、画像情報に応答する駆動信号によって、前記各発光
素子を発光させるアレーヘッドにおいて、 前記各発光素子からの光が照射され、当該光による書き
込みラインが前記主走査方向と直角な副走査方向に相対
的に移動する感光体上の前記書き込みラインの副走査繰
り返し速度を主走査解像度のｎ倍相当にした際に、 前記各発光素子の配列方向上のピッチの１／ｎだけ、前
記ラインに対して、前記各チップを斜めに配置するか、
または前記各チップ上の発光素子列の方向を斜めに配置
し、且つ、前記各チップの主走査方向に平行な状態にお
ける特定発光素子間のピッチが得られるように、前記各
チップを配置したことを特徴とするアレーヘッド。 - 【請求項４】 画像形成装置に使用されるアレーヘッド
であって、複数の発光素子を一列に配列したチップを、
複数、主走査方向に沿って一列に配列したアレーを含
み、画像情報に応答する駆動信号によって、前記各発光
素子を発光させるアレーヘッドにおいて、 前記各発光素子からの光が照射され、当該光による書き
込みラインが、前記主走査方向と直角な副走査方向に相
対的に移動する感光体が、１主走査の間に副走査方向に
移動する距離だけ、前記ラインに対して、前記各チップ
を斜めに配置するか、または前記各チップ上の発光素子
列の方向を斜めに配置し、且つ、前記各チップの主走査
方向に平行な状態における特定発光素子間のピッチが得
られるように、前記各チップを配置したことを特徴とす
るアレーヘッド。 - 【請求項５】 請求項１または２の発光素子が自己走査
型発光素子であることを特徴とする画像形成装置。 - 【請求項６】 請求項３または４の発光素子が自己走査
型発光素子であることを特徴とするアレーヘッド。 - 【請求項７】 請求項３または４のアレーヘッドを使用
して、感光体上に画像情報に応答した光を照射すること
によって、当該感光体上に画像を形成することを特徴と
する画像形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30411899A JP3862457B2 (ja) | 1999-10-26 | 1999-10-26 | 画像形成装置および方法並びにアレーヘッド |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30411899A JP3862457B2 (ja) | 1999-10-26 | 1999-10-26 | 画像形成装置および方法並びにアレーヘッド |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001121743A true JP2001121743A (ja) | 2001-05-08 |
| JP3862457B2 JP3862457B2 (ja) | 2006-12-27 |
Family
ID=17929260
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30411899A Expired - Lifetime JP3862457B2 (ja) | 1999-10-26 | 1999-10-26 | 画像形成装置および方法並びにアレーヘッド |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3862457B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110361947A (zh) * | 2018-04-09 | 2019-10-22 | 柯尼卡美能达株式会社 | 光学写入装置以及图像形成装置 |
-
1999
- 1999-10-26 JP JP30411899A patent/JP3862457B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110361947A (zh) * | 2018-04-09 | 2019-10-22 | 柯尼卡美能达株式会社 | 光学写入装置以及图像形成装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3862457B2 (ja) | 2006-12-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH08174898A (ja) | 露光装置 | |
| JPH10211732A (ja) | ヘッド及びその実装方法 | |
| JP2007250958A (ja) | 発光素子アレイ | |
| JP3862457B2 (ja) | 画像形成装置および方法並びにアレーヘッド | |
| WO2001068372A1 (fr) | Tete d'ecriture optique et procede permettant de corriger les deviations des rangees de points lumineux | |
| JPS62275759A (ja) | Ｌｅｄアレイ駆動回路 | |
| US6750895B1 (en) | Optical printer head with integrated drive circuitry | |
| JPH11340498A (ja) | 駆動制御装置および画像記録装置 | |
| JP4693199B2 (ja) | 記録装置 | |
| JP2007223166A (ja) | 自己走査型発光素子アレイを用いた光書込みヘッドの駆動方法 | |
| JP2001284653A (ja) | 発光素子アレイ | |
| JP2001010110A (ja) | 記録ヘッド | |
| JP2000211186A (ja) | 画像形成装置 | |
| JPH08216448A (ja) | 自己走査型集積化発光素子アレイおよびこれを用いた発光装置 | |
| JPH10258545A (ja) | 発光素子アレイ制御ユニットおよびその制御方法 | |
| US6461883B1 (en) | Method for manufacturing led array head and led array head prepared by using the same | |
| JP4912496B2 (ja) | 記録装置 | |
| JP3359207B2 (ja) | 記録ヘッド | |
| JPH10329355A (ja) | 露光装置 | |
| JPH11192744A (ja) | Ｌｅｄアレイ駆動装置および方法 | |
| JP2001353902A (ja) | 自己走査型２次元発光素子アレイ | |
| KR930012062B1 (ko) | 고해상도를 위한 발광 다이오드 프린트 헤드의 발광부 배열 및 구동장치 | |
| JPH11123844A (ja) | 記録ヘッド | |
| JPH09254439A (ja) | 記録ヘッド | |
| JPH10297017A (ja) | 電子写真装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040831 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040914 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041112 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050517 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050719 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060224 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060425 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060627 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060828 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060919 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060926 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 3862457 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091006 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101006 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101006 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111006 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111006 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121006 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131006 Year of fee payment: 7 |
|
| EXPY | Cancellation because of completion of term |