JP2000211186A - 画像形成装置 - Google Patents

Abstract

(57)【要約】 【課題】 書き込み媒体に書き込まれる書き込みライン
を主走査全幅において一直線にする。書き込み媒体の副
走査方向移動速度が予め定められた所定値に下がった場
合に、過補正をなくして、チップ幅で発生するノコギリ
状段差の大きさをより小さくする。 【解決手段】 書き込み媒体（感光体ドラム）３４２の
予め定められた副走査方向移動速度における書き込み媒
体上の書き込みライン１００の副走査繰り返し速度を主
走査解像度のｎ倍相当とすると共に、主走査画素長の１
／ｎ分だけ、個々のＬＥＤアレーチップ２１１を斜め実
装、もしくはＬＥＤアレーチップ２１１上の発光素子ア
レーを斜め形成したＬＥＤアレーヘッドを用いる。書き
込み媒体の副走査方向移動速度が所定の値に下がった場
合、副走査の繰り返し速度をそれに対応させて低減させ
る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ＬＥＤアレーを用
いて画像形成を行う電子写真方式の画像形成装置に関す
る。

【０００２】

【従来の技術】従来から、自己走査型ＬＥＤアレー（以
後、ＳＬＥＤと呼ぶ）は、特開平１−２３８９６２号公
報，特開平２−２０８０６７号公報，特開平２−２１２
１７０号公報，特開平３−２０４５７号公報，特開平３
−１９４９７８号公報，特開平４−５８７２，特開平４
−２３３６７号公報，特開平４−２９６５７９号公報，
特開平５−８４９７１号公報及びジャパンハードコピ
ー′９１（Ａ−１７）の論文「 駆動回路を集積した光プ
リンタ用発光素子アレー」 の提案，電子情報通信学会の
春季大会（′９０．３．５）の論文「 ＰＮＰＮサイリス
タ構造を用いた自己走査型発光素子（ＳＬＥＤ）」 の提
案等で紹介されており，記録用発光素子として近年注目
されている。

【０００３】図７に、このＳＬＥＤの回路構成例を示
す。図８はこのＳＬＥＤを制御するためのコントロール
信号及び画像データの出力タイミングを示し、本図は全
発光素子を点灯する場合を例示している。

【０００４】図７のＶＧＡはＳＬＥＤの電源電圧であっ
て、抵抗Ｒ１〜Ｒ５…を介してφＳにカスケードに接続
されているダイオードＤ１〜Ｄ５…に接続されている。
ＳＬＥＤは図７に示すように転送用のサイリスタＴＨ
１′〜ＴＨ５′…がアレー状に配列したものと、発光用
サイリスタＴＨ１〜ＴＨ５…がアレー状に配列したもの
からなり、それぞれのサイリスタのゲート信号が互いに
接続され、１番目のサイリスタＴＨ１′、ＴＨ１はスタ
ートパルスφＳの信号入力部（ａ点）に接続される。２
番目のサイリスタＴＨ２′、ＴＨ２のゲートはスタート
パルスφＳの端子に接続されたダイオードＤ１のカソー
ドに接続され、３番目のサイリスタＴＨ３′、ＴＨ３の
ゲートは次のダイオードＤ２のカソードに接続され、と
いうように順次接続されて構成されている。

【０００５】図８のタイミングチャートを参照して、図
７のＳＬＥＤアレーの転送及び発光動作について説明す
る。転送のスタートはφＳの信号（スタートパルス）を
０Ｖから５Ｖに変化させることにより始まる。φＳの信
号が５Ｖになることにより、Ｖａ＝５Ｖ、Ｖｂ＝３．７
Ｖ（ダイオードの順方向電圧降下を１．３Ｖとする）、
Ｖｃ＝２．４Ｖ、Ｖｄ＝１．１Ｖ、Ｖｅ以降は０Ｖとな
り、転送用のサイリスタＴＨ１′とＴＨ２′のゲート信
号０Ｖからそれぞれ５Ｖ、３．７Ｖと変化する（なお、
Ｖａは接点ａの電圧、Ｖｂは接点ｂの電圧、Ｖｃは接点
ｃの電圧、…というように表している）。

【０００６】この状態での発光用のサイリスタＴＨ１を
５Ｖから０Ｖにすることにより、転送用サイリスタＴＨ
１′のそれぞれの電位はアノード：５Ｖ、カソード：０
Ｖ、ゲート：３．７Ｖとなり、サイリスタのＯＮ条件と
なり、転送用のサイリスタＴＨ１′がＯＮするその状態
でφＳを０Ｖに変えても、すでに転送用のサイリスタＴ
Ｈ１′がＯＮしているため、ほぼＶａ＝５Ｖとなる。そ
の理由を説明すると、φＳのラインは抵抗( 図示しな
い) を介してパルスが印加されており、サイリスタはＯ
Ｎするとそのアノードとゲート間の電位がほぼ等しくな
るからである。

【０００７】このため、φＳを０Ｖにしても１番目のサ
イリスタＴＨ１′、ＴＨ１のＯＮ条件が保持され、１番
目のサイリスタＴＨ１′、ＴＨ１のシフト動作が完了す
る。

【０００８】この状態で、発光サイリスタ用のφＩ信号
を５Ｖから０Ｖにすると、転送用のサイリスタがＯＮし
た条件と同じになるため、発光用のサイリスタ（以後、
発光サイリスタと称する）ＴＨ１がＯＮして、１番目の
ＬＥＤ（発光ダイオード）が点灯することになる。

【０００９】１番目のＬＥＤはφＩの信号を５Ｖに戻す
ことにより、発光サイリスタＴＨ１のアノード・カソー
ド間の電位差が無くなり、サイリスタの最低保持電流を
流せなくなるため、発光サイリスタＴＨ１はＯＦＦす
る。

【００１０】次に、転送用サイリスタＴＨ１′からＴＨ
２′に、サイリスタのＯＮ条件が転送することについて
説明すると、発光サイリスタＴＨ１がＯＦＦしても、φ
１の信号が０Ｖのままなので、転送用サイリスタＴＨ
１′はＯＮのままとなり、転送用サイリスタＴＨ１′の
ゲート電圧Ｖａは５Ｖであり、Ｖｂは３．７Ｖである。
この状態でφ２の信号を５Ｖから０Ｖに変化させること
により、転送用サイリスタＴＨ２′の電位はアノード：
５Ｖ、カソード：０Ｖ、ゲート：３７Ｖとなり、これに
より転送用サイリスタＴＨ２′はＯＮする。

【００１１】転送用サイリスタＴＨ２′がＯＮした後、
φ１の信号を０Ｖから５Ｖに変えることにより、転送用
サイリスタＴＨ１′は発光サイリスタＴＨ１がＯＦＦし
たのと同様にＯＦＦする。こうして、転送用サイリスタ
のＯＮはＴＨ１′からＴＨ２′に移る。そして、φＩの
信号を５Ｖから０Ｖにすると、発光用サイリスタＴＨ２
がＯＮして発光する。

【００１２】ここで、転送用サイリスタがＯＮしている
発光サイリスタのみが発光できる理由は、転送用サイリ
スタがＯＮしていない場合、ＯＮしているサイリスタの
隣のサイリスタを除いてゲート電圧が０Ｖであるため、
サイリスタのＯＮ条件とならないからである。隣のサイ
リスタについても発光用サイリスタがＯＮすることによ
り、φＩの電位は３．４Ｖ（発光用サイリスタの順方向
電圧降下分）となるため、隣のサイリスタは、ゲート・
カソード間の電位差がないため、ＯＮすることができな
い。

【００１３】また、上述でφＩの信号を０Ｖにすること
により、発光サイリスタがＯＮとなり、発光すると述べ
たが、実際のプリント動作においては当然、そのタイミ
ングで実際に発光させるか、させないかを画像データに
対応させて制御する必要がある。

【００１４】図８の画像データとφＤはこれを示す信号
で、ＳＬＥＤのφＩ端子には、外部においてφＩの信号
と画像信号の論理和をとり、画像データが０Ｖの場合の
み、実際にＳＬＥＤのφＩ端子が０Ｖになって発光し、
画像データが５Ｖの場合はＳＬＥＤのφＩ端子が５Ｖの
ままとなって発光しない。

【００１５】次に、電子写真方式の画像形成装置のＬＥ
Ｄ記録ヘッドとして用いられる、ＳＬＥＤアレーヘッド
の構成例について説明する。ＳＬＥＤアレーヘッドの外
観構成を図９に示す。２１１はＳＬＥＤ半導体チップで
ある。２１２はＳＬＥＤ半導体チップ２１１を搭載する
べース基板であって、ガラスエポキシ材、セラミック材
などのプリント配線板を用いる。２１３は外部からの制
御信号、電源を受け取るコネクタである。２１４は外部
からの制御信号を受け取り、ＳＬＥＤ半導体チップ２１
１の点灯制御信号を発生する点灯制御回路（以後、ドラ
イバーＩＣと呼ぶ）である。

【００１６】２１５はドライバＩＣ２１４からの出力信
号φ１、φ２、φＳ、φＩおよび負極側電源入力（本例
ではＧＮＤ）をそれぞれ、ＳＬＥＤ半導体チップ２１１
に接続するためのワイヤボンディングである。２１６は
べース基板２１２に引かれた正極側電源パターン（本例
では＋５Ｖ）である。２１７はべース基板２１２に引か
れた正極側電源パターン２１６とＳＬＥＤ半導体チップ
２１１の裏面電極との間の電気的導電をとり、かつ接着
固定するための銀ぺーストである。

【００１７】

【発明が解決しようとする課題】しかしながら、上述の
ような従来の自己走査型ＬＥＤアレーヘッドにおいて
は、各ＬＥＤアレーチップが各々独立に操作動作を行う
ため、感光体ドラムが副走査方向に回転するにつれて、
ＬＥＤアレーヘッドから感光体ドラムへの書き込みライ
ンが各々斜めになってしまい、走査ラインがノコギリ状
になってしまうという現象生ずる。

【００１８】このノコギリの段差の部分は、例えば、主
走査方向の罫線や文字を印字した場合に、その罫線や文
字の周辺部で不自然な段差を発生させたり、また、スク
リーン処理されたグレー画像を書き込みした場合には、
その段差部分でスクリーン画像周波数と視感的にビート
を発生させたりする不具合を生じさせることになる。

【００１９】この様子を図１０および図１１を用い説明
する。図１０は光書き込み手段としてＬＥＤアレーヘッ
ドを用いる電子写真方式の画像形成装置の感光体および
光書き込み部を模式的に表した図である。３４２は感光
体ドラムであって画像形成時に図１０の矢印の方向に所
定の速度で定速回転する。２１０は前述の従来例で説明
したＬＥＤアレーヘッドであり、２１１は発光画素をチ
ップ長手方向に平行に複数（本例では１２８ドットとす
る）一直線上に配列したＬＥＤアレーチップである。２
１２はＬＥＤアレーチップ２１１を整列搭載し、ワイヤ
ーボンデイング（図９の２１５参照）を通して必要な駆
動信号をチップに供給するべース基板である。

【００２０】このべース基板２１２上にＬＥＤアレーチ
ップ２１１が複数個（本例では１２個とする）一直線上
に整列される。各ＬＥＤアレーチップ２１１は図１０の
矢印の方向に発光点を走査する。図１１の感光体ドラム
３４２上の複数の斜線はそれぞれの感光体ドラム３４２
上の１チップ当たりの光書き込みラインを示す。

【００２１】感光体ドラム３４２の周速度をＶｄ、副走
査の繰り返し周期をＴｓ、主走査の解像度（＝発光画素
ピッチ）をＰｍとすると、一般に

【００２２】

【数１】Ｐｍ＝Ｖｄ＊Ｔｓ …（１） のような関係で副走査の繰り返し周期が設定され、副走
査の解像度が主走査の解像度にあわされる。しかし、各
ＬＥＤアレーチップ２１１の走査ラインは実際には段差
Ｖｄ＊Ｔｓ（＝Ｐｍ）をもった図１１に示すようなノコ
ギリ状のものとなる。

【００２３】このノコギリ状段差の問題は、もちろん自
己走査型ＬＥＤアレーヘッドに限ったものではなく、発
光点をヘッドの複数の分割したエリアで各々独立に移動
走査することによって光書き込みを行うようなＬＥＤア
レーヘッドであれば、同様な問題をもつものである。

【００２４】本発明は、上述の点に鑑みてなされたもの
で、その目的は、ＬＥＤアレーヘッドを用いた画像形成
装置において、書き込み媒体（例えば感光体）に書き込
まれる書き込みラインを主走査全幅において一直線にす
ることを実現することにある。

【００２５】本発明のさらなる目的は、書き込み媒体の
副走査方向移動速度が予め定められた所定値に下がった
場合に、過補正をなくして、チップ幅で発生するノコギ
リ状段差の大きさをより小さくすることにある。

【００２６】

【課題を解決するための手段】上記目的を達成するた
め、請求項１の発明は、複数のＬＥＤ発光素子を一列に
整列したＬＥＤアレーチップを複数個基板上に一列に整
列させ駆動信号により各該ＬＥＤ素子を所定の駆動電流
または駆動電圧で発光させるＬＥＤアレーヘッドと、該
ＬＥＤアレーヘッドの前記ＬＥＤアレーチップの配列方
向（主走査方向）に対して垂直な方向（副走査方向）に
光書き込みラインが相対的に所定の定速度で移動する書
き込み媒体とを有し、前記ＬＥＤアレーヘッドによる前
記書き込み媒体への光書き込みにより画像形成を行う画
像形成装置において、予め定められた副走査方向の移動
速度での前記書き込み媒体上の光書き込みラインの副走
査繰り返し速度を主走査解像度のｎ倍相当にすると共
に、主走査画素長の１／ｎ分だけ、個々の前記ＬＥＤア
レーチップを斜め実装、もしくは該ＬＥＤアレーチップ
上の発光素子アレーを斜め形成したことを特徴とする。

【００２７】ここで、好ましくは、前記書き込み媒体の
副走査方向の移動速度が所定の値に下がった場合、副走
査の繰り返し速度をそれに対応させて低減させる制御手
段を有する。

【００２８】また、好ましくは、前記書き込み媒体は感
光体ドラムである。

【００２９】（作用）本発明では、書き込み媒体（例え
ば感光体）の予め定められた副走査方向移動速度におけ
る書き込み媒体上の書き込みラインの副走査繰り返し速
度を主走査解像度のｎ倍相当に高速化する共に、主走査
画素長の１／ｎ分だけ、個々のＬＥＤアレーチップを斜
めに実装、もしくはＬＥＤアレーチップ上の発光素子ア
レーを斜めに形成するようにしたので、書き込み媒体に
書き込まれる書き込みラインを主走査全幅において一直
線にすることができる。

【００３０】さらに、本発明では、書き込み媒体の副走
査方向移動速度が予め定められた値に対し所定の値に下
がった場合には、副走査の繰り返し速度をそれに対応さ
せてその所定の値に低減させるようにしたので、書き込
み媒体の副走査方向移動速度が予め定められた値に対し
所定の値に下がった場合に、ＬＥＤアレーチップの斜め
実施もしくはもしくはＬＥＤアレーチップ上の発光素子
アレーの斜め形成による過補正を低減でき、チップ幅で
発生するノコギリ段差の大きさをより小さくすることが
できる。

【００３１】

【発明の実施の形態】以下、図面を参照して本発明の実
施の形態を詳細に説明する。

【００３２】（第１の実施形態）図１は本発明の第１の
実施形態におけるＬＥＤアレーチップ２１１の配置構成
例と感光体ドラム３４２上の書き込みライン１００の一
例を示す。

【００３３】図２は図１の実施形態の効果と比較するた
めの模式図で、前述の従来例と同様にＬＥＤアレーチッ
プ２１１を複数個一直線上に整列した場合の感光体ドラ
ム３４２上の書き込みラインを示す。この場合は、その
書き込みライン１００はチップ幅で発生するノコギリ状
段差が生ずる。

【００３４】副走査の繰り返し速度を変えない場合で、
個々のＬＥＤアレーチップ２１１を斜めに実装する場合
でも、感光体ドラム３４２に書き込まれる書き込みライ
ン１００を主走査全幅において一直線にすることができ
る。すなわち、感光体ドラム３４２の周速度をＶｄ、副
走査の繰り返し周期をＴｓとすると，図２のようなＬＥ
Ｄアレーチップ２１１の一直線配置にしたときは書き込
み位置副走査方向の段差Ｓ＝Ｖｄ＊Ｔｓ＝Ｐｖ（Ｐｖは
ＬＥＤアレーチップの発光画素ピッチである）が生ずる
から、チップ斜め実装の幅ｄＳ＝ＰｖになるようにＬＥ
Ｄアレーチップ２１１を斜め実装すると、書き込み位置
副走査方向の段差Ｓ′は、ほぼＳ′＝Ｓ−ｄＳ＝０とな
る。

【００３５】図１は上記副走査の繰り返し速度を２倍に
した例を示す。副走査の繰り返し周期は副走査の繰り返
し速度が２倍であるからＴｓ／２となる。したがって、
この条件で図２のようにＬＥＤアレーチップ２１１を一
直線状に配置した時のノコギリ段差Ｓは

【００３６】

【数２】 Ｓ＝Ｖｄ＊Ｔｓ／２ …（２） となって、従来の段差Ｓの１／２となる。ただし、一回
の走査ライン中の感光ドラム３４２の副走査方向移動量
は主走査画像ピッチ（発光画素ピッチ）の１／２とな
る。

【００３７】このままだと、依然として、主走査画像ピ
ッチの１／２分だけノコギリ段差が残ってしまう。

【００３８】そこで、これを解決するために、本発明に
おいては、図１に示すように、ＬＥＤアレーチップ２１
１を副走査方向と垂直なラインに対し、各チップを主走
査画像ピッチの１／２分だけノコギリ状にななめに配置
実装する。これによって、感光体ドラム３４２が副走査
方向に回転することによるノコギリ状段差が補償され
て、光書き込みライン１００が図１に示すように、ほぼ
一直線となる。

【００３９】図１中、光書き込みライン１００が完全な
直線になっていないのは、ＬＥＤアレーチップ２１１の
実装位置精度等諸処の物理定数のばらつきを想定して例
証したもので、理想的には完全な直線となる。

【００４０】図１の例のように、書き込みラインの副走
査繰り返し速度を主走査解像度のｎ倍相当とすると共
に、副走査方向と垂直なラインに対し主走査画素長の１
／ｎ分だけ、個々のＬＥＤアレーチップ２１１を斜め実
装、もしくはＬＥＤアレーチップ２１１上の発光素子ア
レーを斜め形成すると、図１に示すように単に個々のＬ
ＥＤアレーチップ２１１を斜め実装、もしくはＬＥＤア
レーチップ２１１上の発光素子アレーを斜め形成するこ
とのみによって、書き込みラインのノコギリ段差を解消
しようとする場合よりも、ＬＥＤアレーチップ２１１の
ななめ実装角度が緩和され、発光点ピッチの狭小化が少
なくてすむ利点がある。

【００４１】この原理を図３を用いてさらに詳細に説明
する。発光点ピッチＰｉをもつＬＥＤアレーチップを副
走査方向と垂直なラインに対しθだけ傾けて実装した場
合、感光体ドラム上での主走査方向の書き込みピッチ
は、Ｐｉ＊ＣＯＳθとなり、Ｐｉ＊（１−ＣＯＳθ）だ
けピッチが縮小してしまう。このピッチの狭小化が本例
により緩和される。

【００４２】また、ＬＥＤアレーチップの斜め実装をお
こなう場合、角度が大きくなるにつれ、チップのつなぎ
部での隙間余裕が少なくなり、チップの実装そのものが
困難になってしまう。図４を用いこれを説明する。同図
は各ＬＥＤアレーチップ２１１の両端辺がちょうど接し
た状態を想定したものである。チップの両端の発光画素
中心からチップの端までの距離をＰｅ、それぞれのチッ
プの発光点中心を通りチップ長尺方向と水平なそれぞれ
の直線間の距離をＰｄとすると、２つのチップのそれぞ
れの両端発光画素の感光体ドラム３４２上での主走査方
向の書き込みピッチＡ＋Ｂ＋Ａは

【００４３】

【数３】 Ａ＋Ｂ＋Ａ＝ＰｅＣＯＳθ＋ＰｄＳＩＮθ＋ＰｅＣＯＳθ …（３） となる。ここで、Ｐｅ＋Ｐｅ＝Ｐｉ−２αのように各端
部発光画素とチップ端辺との距離をチップ内部の発光画
素ピッチの２分の１よりαだけ小さくチップを形成した
とすると、

【００４４】

【数４】 Ａ＋Ｂ＋Ａ＝ＰｄＳＩＮθ＋２ＰｅＣＯＳθ ＝ＰｄＳＩＮθ＋（２ＰｅＣＯＳθ＋２αＣＯＳθ）−２αＣＯＳθ ＝ＰｄＳＩＮθ＋ＰｉＣＯＳθ−２αＣＯＳθ …（４） となる。感光体ドラム３４２上での主走査方向の書き込
みピッチをチップつなぎ合わせ部で、チップ内部と同じ
にするためには、

【００４５】

【数５】 ＰｄＳＩＮθ＜２αＣＯＳθ …（５） のようにＰｄ、α、θを設定してチップを形成しなけれ
ばならなくなる。以上の計算はチップ端辺が接している
場合の試算であるが、実際にはチップ端辺間には一定量
以上のスぺースがなければ、実装できず、左辺をできる
だけ小さくまた、右辺をできるだけ大きくする必要があ
る。本発明により、θが小さく設定できることになり、
αへの要求を緩和することができる。

【００４６】（第２の実施形態）例えば、出力用紙上に
形成された出力画像を最終的に熱定着させるような画像
形成装置において、出力用紙に厚紙、あるいはＯＨＰ
（オーバーヘッドプロジェクタ）用紙が使用された時に
は、定着安定性を確保するという目的で画像形成プロセ
スのスピードをシステム全体として低速化させることが
必要となる場合がある。

【００４７】本発明の第２の実施形態では、感光体ドラ
ム３４２の副走査方向移動速度が所定の値に下がった場
合、副走査の繰り返し速度をそれに対応させて低減さ
せ、これによりチップのななめ実装による過補正を回避
することにある。図５および図６を参照して本発明の第
２の実施形態を説明する。

【００４８】第１の実施形態で述べたような図１の構成
において、感光体ドラム３４２のドラム速度がＶｄから
Ｖｄ／２に低速化されたとする。副走査繰り返し周期が
Ｔａ／２の場合、発光点列の書き込み位置のノコギリ段
差は感光体ドラム３４２の副走査方向移動及び走査発光
による分、段差Ｓ‘がＰｖ／４（ＰｖはＬＥＤアレーチ
ップの発光画素ピッチである）、ＬＥＤアレーチップの
斜め実装分ｄＳが１／２Ｐｖとなり、ＬＥＤアレーチッ
プの斜め実装分が１／４Ｐｖだけ過補正してしまい、図
５に示すように、反対側にノコギリ段差を発生させてし
まうこととなる。

【００４９】そこで、本実施形態では、感光体ドラム３
４２のドラム速度が１／２速に切り替わる場合には、副
走査の繰り返し周期をＴａに低下させるように制御し、
それにより書き込み位置副走査方向段差を、図６に示す
ように、ゼロにさせる。

【００５０】画像形成装置が整数分の１以外の中間の速
度（１／ｘ：ただしｘは非整数）を設定するような場合
には、副走査の繰り返し周期をあらかじめ定めた主走査
解像度のｎ倍相当という値から１／ｘ倍に相当する値に
すればよい。ただし、副走査の繰り返し周期を連続的に
変化させることができないシステムの場合には、より段
差が少ない周期を設定可能な値から選択するような方式
にすればよい。

【００５１】（他の実施形態）なお、本発明は、複数の
機器（例えば、ホストコンピュータ、インターフェース
機器、リーダ、プリンタなど）から構成されるシステム
に適用しても、１つの機器からなる装置（例えば、複写
機、ファクシミリ装置など）に適用してもよい。

【００５２】

【発明の効果】以上説明したように、本発明によれば、
感光体の予め定められた副走査方向移動速度における感
光体上の書き込みラインの副走査繰り返し速度を主走査
解像度のｎ倍相当とすると共に、主走査画素長の１／ｎ
分だけ、個々のＬＥＤアレーチップを斜め実装、もしく
はＬＥＤアレーチップ上の発光素子アレーを斜め形成す
ることにしたので、副走査方向の繰り返し走査速度を過
度に高速化させることなく、かつ、チップを過度に斜め
角度をつけて実装させることなく、書き込みラインの直
線化を実現することが可能となる。

【００５３】さらに、本発明では、書き込み媒体の副走
査方向移動速度が所定の値に下がった場合、副走査の繰
り返し速度をそれに対応させて低減させることにより、
チップのななめ実装による過補正を回避することが可能
になる。

【００５４】また、本発明では、ななめ実装による補正
量が副走査繰り返し速度の主走査解像度のｎ倍化により
低減化されるため、一種類のヘッドを予め想定した副走
査方向移動速度をもつ画像形成装置以外でより低い副走
査方向移動速度をもつ画像形成装置において流用して使
用しても、過補正による段差発生量が小さくおさえられ
る。

【図面の簡単な説明】

【図１】本発明の第１の実施形態におけるＬＥＤアレー
チップの配置構成例と副走査の繰り返し速度を２倍にし
たときの感光体ドラム上の書き込みラインの一例を示す
模式図である。

【図２】図１の実施形態の効果と比較するため、ＬＥＤ
アレーチップを複数個一直線上に整列した場合の感光体
ドラム上の書き込みラインを示す模式図である。

【図３】本発明の第１の実施形態の原理を説明する図で
ある。

【図４】ＬＥＤアレーチップの斜め実装をおこなう場
合、角度が大きくなるにつれ、チップのつなぎ部での隙
間余裕が少なくなり、チップの実装そのものが困難にな
ってしまうことを説明する図である。

【図５】図１のＬＥＤアレーチップの配置構成で感光体
ドラムの副走査方向移動速度が所定の値に下がった場
合、過補正してしまい、反対側にノコギリ段差を発生さ
せてしまうことを示す模式図である。

【図６】本発明の第２の実施形態におけるＬＥＤアレー
チップの配置構成例と感光体ドラム上の書き込みライン
の一例を示す模式図である。

【図７】ＳＬＥＤの基本構成の一例を示す回路図であ
る。

【図８】ＳＬＥＤを制御するためのコントロール信号及
び画像データの出力タイミングを示すタイミングチャー
トである。

【図９】ＳＬＥＤ実装のＳＬＥＤアレーヘッドの外観構
成を示す斜視図である。

【図１０】ＬＥＤアレーヘッドを用いる電子写真方式の
画像形成装置の感光体および光書き込み部を示す模式図
である。

【図１１】従来例でのＬＥＤアレーチップの配置構成例
と感光体ドラム上の書き込みラインの一例を示す模式図
である。

【符号の説明】

１００ 書き込みライン（光書き込み部） ２１０ ＳＬＥＤアレーヘッド ２１１ ＳＬＥＤ半導体チップ（ＬＥＤアレーチップ） ２１２ ベース基板 ２１３ コネクタ ２１４ 点灯制御回路（ドライバーＩＣ） ２１５ ワイヤボンディング ２１６ 正極側電源パターン ２１７ 銀ペースト ３４２ 感光体ドラム Ｄ１〜Ｄ５ ダイオード ＴＨ１′〜ＴＨ５′ 転送用のサイリスタ ＴＨ１〜ＴＨ５ 発光用のサイリスタ（発光サイリス
タ）

フロントページの続き Ｆターム(参考） 2C162 AE04 AE21 AE28 AE40 AE47 AF04 AF13 AF25 AF69 AH72 FA04 FA17 2H076 AB42 AB53 AB54 AB66

Claims (3)

【特許請求の範囲】
1. 【請求項１】 複数のＬＥＤ発光素子を一列に整列した
   ＬＥＤアレーチップを複数個基板上に一列に整列させ駆
   動信号により各該ＬＥＤ素子を所定の駆動電流または駆
   動電圧で発光させるＬＥＤアレーヘッドと、該ＬＥＤア
   レーヘッドの前記ＬＥＤアレーチップの配列方向（主走
   査方向）に対して垂直な方向（副走査方向）に光書き込
   みラインが相対的に所定の定速度で移動する書き込み媒
   体とを有し、前記ＬＥＤアレーヘッドによる前記書き込
   み媒体への光書き込みにより画像形成を行う画像形成装
   置において、 予め定められた副走査方向の移動速度での前記書き込み
   媒体上の光書き込みラインの副走査繰り返し速度を主走
   査解像度のｎ倍相当にすると共に、主走査画素長の１／
   ｎ分だけ、個々の前記ＬＥＤアレーチップを斜め実装、
   もしくは該ＬＥＤアレーチップ上の発光素子アレーを斜
   め形成したことを特徴とする画像形成装置。
2. 【請求項２】 前記書き込み媒体の副走査方向の移動速
   度が所定の値に下がった場合、副走査の繰り返し速度を
   それに対応させて低減させる制御手段を有することを特
   徴とする請求項１に記載の画像形成装置。
3. 【請求項３】 前記書き込み媒体は感光体ドラムである
   ことを特徴とする請求項１または２に記載の画像形成装
   置。