JP4960665B2 - 発光素子アレイ及び画像形成装置 - Google Patents
発光素子アレイ及び画像形成装置 Download PDFInfo
- Publication number
- JP4960665B2 JP4960665B2 JP2006219791A JP2006219791A JP4960665B2 JP 4960665 B2 JP4960665 B2 JP 4960665B2 JP 2006219791 A JP2006219791 A JP 2006219791A JP 2006219791 A JP2006219791 A JP 2006219791A JP 4960665 B2 JP4960665 B2 JP 4960665B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- emitting element
- light emitting
- light
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000926 separation method Methods 0.000 claims abstract description 60
- 239000000758 substrate Substances 0.000 claims abstract description 55
- 229910052751 metal Inorganic materials 0.000 claims abstract description 46
- 239000002184 metal Substances 0.000 claims abstract description 46
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 claims description 69
- 238000002955 isolation Methods 0.000 claims description 17
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 11
- 239000004065 semiconductor Substances 0.000 claims description 10
- 229910018072 Al 2 O 3 Inorganic materials 0.000 claims description 2
- 229910017083 AlN Inorganic materials 0.000 claims description 2
- 229910004541 SiN Inorganic materials 0.000 claims description 2
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 2
- 239000012535 impurity Substances 0.000 claims 2
- 150000002739 metals Chemical class 0.000 claims 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 31
- 238000005530 etching Methods 0.000 description 23
- 239000000203 mixture Substances 0.000 description 13
- 239000000470 constituent Substances 0.000 description 12
- 238000000034 method Methods 0.000 description 12
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 11
- 229910052737 gold Inorganic materials 0.000 description 11
- 239000010931 gold Substances 0.000 description 11
- 238000004519 manufacturing process Methods 0.000 description 10
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 10
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 9
- 229910052709 silver Inorganic materials 0.000 description 9
- 239000004332 silver Substances 0.000 description 9
- 238000000059 patterning Methods 0.000 description 8
- 230000015572 biosynthetic process Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- 229910052697 platinum Inorganic materials 0.000 description 5
- 230000003068 static effect Effects 0.000 description 5
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 4
- 238000010521 absorption reaction Methods 0.000 description 3
- 238000003491 array Methods 0.000 description 3
- 238000005253 cladding Methods 0.000 description 3
- 230000006866 deterioration Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000011159 matrix material Substances 0.000 description 3
- 238000002310 reflectometry Methods 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000007598 dipping method Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- 230000020169 heat generation Effects 0.000 description 1
- 125000005842 heteroatom Chemical group 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 229910052711 selenium Inorganic materials 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 229910052717 sulfur Inorganic materials 0.000 description 1
- 229910052714 tellurium Inorganic materials 0.000 description 1
- 229910052725 zinc Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
- H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
- B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
- B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
- B41J2/435—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of radiation to a printing material or impression-transfer material
- B41J2/447—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of radiation to a printing material or impression-transfer material using arrays of radiation sources
- B41J2/45—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of radiation to a printing material or impression-transfer material using arrays of radiation sources using light-emitting diode [LED] or laser arrays
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Toxicology (AREA)
- General Health & Medical Sciences (AREA)
- Health & Medical Sciences (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Led Devices (AREA)
- Printers Or Recording Devices Using Electromagnetic And Radiation Means (AREA)
- Led Device Packages (AREA)
Description
本発明は、発光素子アレイ及び画像形成装置に係わり、特に発光強度が高く、かつ時分割駆動にて動作する発光素子アレイ及びそれを用いた画像形成装置に関する。
電子写真プリンタの露光光源として発光ダイオード等を数千個並べた発光素子アレイが用いられている。例えば、GaAsなどの化合物半導体基板上にいくつかのAlGaAs層による素子構造を形成し、それをアレイ化している（特許文献1）。
プリンタ用として使用する場合、まず所望の印刷解像度にあわせて素子サイズおよび素子間隔を決定することが求められる。例えば600dpiの場合、素子サイズは少なくとも40μm□以下、素子間隔は40μm程度まで小さくすることが求められる。1200dpiであればそれぞれその半分のサイズが必要となる。さらに、プリンタ用光源として使用するためには、この発光素子を個別に駆動させることが求められる。実際には駆動方式に時分割駆動を用いることにより、必要な発光素子の電極数、駆動ICチップ数、さらに接続のためのワイヤーボンディング数等を減らしてコスト上昇を抑える工夫がなされている（特許文献2）。
一方、発光素子部下に金属反射層を設けて、取り出し効率を高めて発光強度を高める工夫がなされている（特許文献3）。発光強度が高くなれば、高速印字が可能となる。あるいは、少ない電流値で所望の発光強度に到達するので、発熱による素子特性の低下、素子劣化、素子位置ずれなどの悪影響の少ない、高精細プリンタ光源の実現が可能になる。
特許第3185049号公報
特許第3340626号公報
特開2005-197296号公報
従来行われているように、金属反射層を発光素子部下に設けると、基板側に進んだ光をその金属反射層で反射させて素子表面から取り出すことが可能になり、発光強度が増大する。さらに、通常金属層は高い導電性を持つことから、積極的にこの金属層の導電性を利用して、簡便に垂直方向に電流注入させる方法が示されている。
このような素子を複数個並べてアレイを形成する場合、例えばn側電極を共通電極としてひとつだけ形成し、p側電極を全素子にそれぞれ対応するように形成して、駆動させる方法が考えられる。これは一般的にスタティック駆動と呼ばれている基本的な駆動方式である。しかしながら、例えば1200dpiの解像度をA4サイズで実現しようとすると、素子数が1万個以上になり、また素子密度が極めて高くなる。したがって、個別p側電極を引き出すスペースがもはやなくなり、駆動ICチップとの接続のためのワイヤーボンディングが困難になるといった問題が生じる。
また、600dpi程度の解像度であっても、A4サイズを実現するには5000個以上の素子数が求められ、駆動ICチップやワイヤーボンディングの数も5000個と膨大な数が必要となり、コスト低減のためにその数を減らす工夫が望まれている。
この問題を解決するために時分割駆動が用いられている。これはダイナミック駆動とも呼ばれ、時分割で駆動することになるが全素子を駆動させるのに必要な電極数を減らすことが可能となる。この場合の電極配線はマトリックス配線となる。このマトリックス配線では共通電極がひとつではなく、発光素子が複数個含まれるブロック毎に、共通電極（例えばn側）を複数個形成する。一方、もう一つの導電型の電極（例えばp側）は全素子について個別に引き出す必要はなくなり、共通電極が形成するブロック内に存在する素子数と同じ数だけp側電極を設ければ、基本的に全素子の駆動が可能となる。その際、一つのp側電極は一つの素子だけでなく、それぞれ異なるブロック内に存在する別素子に対しても接続される。すなわち、ひとつのp側電極で複数個の素子を賄うことになる。
図１１は時分割駆動を説明するための図である。Ｌ１からＬ９は発光素子（発光素子部）で、３つの発光素子で１つのブロック（Ｌ１〜Ｌ３、Ｌ４〜Ｌ６、Ｌ７〜Ｌ９は各ブロックを構成する）を構成している。11-1から11-3は各ブロックの発光素子のn側電極、17-1から17-3は各ブロックの同一並び順の発光素子のｐ側電極を示す。Ｌ１〜Ｌ３の発光素子からなるブロックは、スイッチによりn側電極11-1が選択されてＧＮＤ電位とされているときに、スイッチによりｐ側電極17-1からｐ側電極17-3が順次選択されて、発光されるべき発光素子に電流が供給される。Ｌ４〜Ｌ６の発光素子からなるブロック、Ｌ７〜Ｌ９の発光素子からなるブロックも同様に、n側電極11-2,11-3が選択されているときに、スイッチによりｐ側電極17-1からｐ側電極17-3が順次選択される。そして、発光されるべき発光素子に電流が供給される。このような動作により時分割駆動がなされる。
以下、AlGaAsを用いた発光素子アレイのスタティック駆動と時分割駆動の構成例を説明する。図１２および図１３はそれぞれスタティック駆動可能な発光素子アレイの断面図および平面図である。この例では合計9個の発光素子（発光素子部）が存在し、9個の個別p側電極17と1個の共通n側電極11、すなわち合計10個の電極が必要となる。図１２及び図１３において、n型GaAs基板12上には、n型AlGaAs層13、AlGaAs量子井戸活性層14、p型AlGaAs層15、p型GaAsコンタクト層16、p側電極17を有する。18は素子分離のためにn型AlGaAs層13上まで形成された分離溝（素子分離用溝）、19は絶縁膜である。21は、電気的分離のためのエッチングにより露出したn型AlGaAs層13上に絶縁膜19が形成された領域を示す。また、22は、エッチングされずに残ったp型GaAsコンタクト層16上に絶縁膜19が形成された領域を示す。23は、p型GaAsコンタクト層16上にp側電極17の一部が直接接触し、p側電極より電流を注入することにより発光する領域である。絶縁層19が21および22の領域に存在し、23には存在しないので、p側電極17を通して必要な発光領域23にのみ電流注入することが可能になっている。分離溝18は隣接する発光素子間を電気的に分離するために設けられる。
一方、図１４および図１５にそれぞれ時分割駆動可能な発光素子アレイの断面図および平面図を示す。図１２及び図１３に示した部材と同一構成部材については同一符号を付する。図１４および図１５に示すような1/3時分割駆動では、図１１を用いて説明したように3ｘ3マトリックス配線となり、3個の共通n側電極と3個の共通p側電極の計6個だけで全素子の駆動が可能となる。
この方法では時分割数を大きくしていくことで電極数を大幅に減らすことが可能である。一方、スタティック駆動と異なって、共通電極を複数個形成しなくてはならない。通常は半絶縁性基板31を使用し、少なくともその基板表面まで到達する分離溝32を形成することにより比較的簡便に複数個の共通電極が形成できる。分離溝32は発光素子をブロック単位で電気的に分離するために設けられる。上述したように金属反射層を用いた発光素子アレイの場合には、金属反射層により発光強度の増大が見込めるが、時分割駆動のためのブロック毎の電気的分離が必要になると、この目的においては金属層の導電性が問題となる。したがって、図１６に示すように分離溝形成のために半導体層のみならず、金属反射層52まで分離溝を形成する必要がある。半導体層のみの分離であればエッチングプロセスが1回で済むが、金属層の分離には通常異なるエッチングプロセスが別途必要になり、コストの上昇や歩留まりの低下などの問題が生じる。
本発明の目的は上記の問題を解決することにあり、特に発光強度が高く、かつ時分割駆動にて動作することが可能な発光素子アレイを低コストで提供することにある。
本発明は、基板上に複数の発光素子部を有し、少なくとも一部の隣接する発光素子部間は発光素子部間の電気的分離がされる発光素子アレイにおいて、
金属反射層を前記基板上かつ複数の発光素子部下に備え、且つ電気的分離のための抵抗層を前記電気的に分離されている発光素子間に備え、さらに電気的分離のための抵抗層を前記複数の発光素子と前記金属反射層との間に備えていることを特徴とする。
また本発明は、基板上に金属層を介して複数の発光素子を有するアレイ状光源であって、前記金属層と前記複数の発光素子間に電気的に分離するための層を設けて、該金属層と前記複数の発光素子とを電気的に分離していることを特徴とするアレイ状光源であることを特徴とする。
金属反射層を前記基板上かつ複数の発光素子部下に備え、且つ電気的分離のための抵抗層を前記電気的に分離されている発光素子間に備え、さらに電気的分離のための抵抗層を前記複数の発光素子と前記金属反射層との間に備えていることを特徴とする。
また本発明は、基板上に金属層を介して複数の発光素子を有するアレイ状光源であって、前記金属層と前記複数の発光素子間に電気的に分離するための層を設けて、該金属層と前記複数の発光素子とを電気的に分離していることを特徴とするアレイ状光源であることを特徴とする。
また本発明は、基板上に、それぞれ、複数の発光素子からなる第1及び第２の発光素子群を有するアレイ状光源であって、
前記第１及び第２の発光素子群は、共通の金属層を介して、前記基板に設けられており、
前記第１及び第２の発光素子群と、前記金属層との間には、前記金属層と、該第１及び該第２の発光素子群とを、それぞれ電気的に分離するための分離層を有し、
前記第１の発光素子群と前記第２の発光素子群との間には、両者を電気的に分離するための分離溝を備え、且つ
該分離溝は、前記発光素子側から前記基板側に向かって、前記分離層に達するように設けられていることを特徴とするアレイ状光源であることを特徴とする。
前記第１及び第２の発光素子群は、共通の金属層を介して、前記基板に設けられており、
前記第１及び第２の発光素子群と、前記金属層との間には、前記金属層と、該第１及び該第２の発光素子群とを、それぞれ電気的に分離するための分離層を有し、
前記第１の発光素子群と前記第２の発光素子群との間には、両者を電気的に分離するための分離溝を備え、且つ
該分離溝は、前記発光素子側から前記基板側に向かって、前記分離層に達するように設けられていることを特徴とするアレイ状光源であることを特徴とする。
本発明によれば、発光素子部下かつ金属反射層上に抵抗層を設けることで、金属反射層を分離することなく発光素子アレイが作製可能で、アレイ形成工程が大幅に簡略化でき、製造コストを下げることが可能となる。そして簡便な工程で時分割駆動にて動作するアレイが作製可能である。これは600dpi以上の解像度を実現するアレイにおいて効果が高い。
以下、図を用いて本発明の実施形態を説明する。
（第１の実施形態）
図１は本発明の第１の実施形態を示す発光素子アレイの断面図である。図１に示すように、Si基板51上に、白金層61、金層62、銀層63、アンドープAlGaAs抵抗層(金属層と、第１及び第２の発光素子群とを、それぞれ電気的に分離するための層となる)64を有する。さらにその上に、n型AlGaAs層13、AlGaAs量子井戸活性層14、p型AlGaAs層15、p型GaAsコンタクト層16、p側電極17（「第１の電極」とする）を有する。19は絶縁膜である。素子分離のためにn型AlGaAs層13まで到達するように第1の分離溝（素子分離用溝）18が形成される。さらに、第１の電極と電気的に接続されるn側共通電極を分離するためにアンドープAlGaAs抵抗層64まで到達するように第2の分離溝（ｎ型電極分離用溝）32が形成される。この第2の分離溝32はn側電極間の十分な抵抗をとり、電気的に分離するためのものであり、少なくとも分離溝がアンドープAlGaAs抵抗層64まで到達していれば良い。また、分離溝32が金属反射層となる銀層63まで到達していても良い。分離溝18は隣接する発光素子間を電気的に分離するために設けられ、分離溝32は発光素子をブロック単位で電気的に分離するために設けられる。分離溝32は第１の発光素子群（一のブロック内の複数の発光素子）と第２の発光素子群（他のブロック内の複数の発光素子）を擁するブロック間の、分離溝となり、両発光素子群を電気的に分離する。なお、この図１では簡略のためにn側電極が描かれていない（図２にn側電極11として示されている）。
図１は本発明の第１の実施形態を示す発光素子アレイの断面図である。図１に示すように、Si基板51上に、白金層61、金層62、銀層63、アンドープAlGaAs抵抗層(金属層と、第１及び第２の発光素子群とを、それぞれ電気的に分離するための層となる)64を有する。さらにその上に、n型AlGaAs層13、AlGaAs量子井戸活性層14、p型AlGaAs層15、p型GaAsコンタクト層16、p側電極17（「第１の電極」とする）を有する。19は絶縁膜である。素子分離のためにn型AlGaAs層13まで到達するように第1の分離溝（素子分離用溝）18が形成される。さらに、第１の電極と電気的に接続されるn側共通電極を分離するためにアンドープAlGaAs抵抗層64まで到達するように第2の分離溝（ｎ型電極分離用溝）32が形成される。この第2の分離溝32はn側電極間の十分な抵抗をとり、電気的に分離するためのものであり、少なくとも分離溝がアンドープAlGaAs抵抗層64まで到達していれば良い。また、分離溝32が金属反射層となる銀層63まで到達していても良い。分離溝18は隣接する発光素子間を電気的に分離するために設けられ、分離溝32は発光素子をブロック単位で電気的に分離するために設けられる。分離溝32は第１の発光素子群（一のブロック内の複数の発光素子）と第２の発光素子群（他のブロック内の複数の発光素子）を擁するブロック間の、分離溝となり、両発光素子群を電気的に分離する。なお、この図１では簡略のためにn側電極が描かれていない（図２にn側電極11として示されている）。
本実施形態では活性層は量子井戸構造をとり、そのポテンシャル図が図１０（ａ）に示される。図１０（ａ）において、n型AlGaAs層（クラッド層）13、p型AlGaAs層（クラッド層）15の組成は例えば、Al0.4Ga0.6As（AlGaAsは一般にAlxGa1-xAs（０＜ｘ＜１）で示され、ここではx=0.4）である。AlGaAs量子井戸活性層14の組成は例えば、量子井戸部がAl0.1Ga0.9As、バリア部がAl0.25Ga0.75Asである。
図２は上記実施形態を示す発光素子アレイの平面図である。この実施形態では、素子サイズおよび素子間隔が20μm（図２中、L＝20μm）になるように第1の分離溝18が形成される。一方、第2の分離溝32により複数個（図２では3個）の発光素子を含むようにブロックが分離され、1ブロック当たり1個のn側電極11が複数個（図２では3個）の素子を賄うように形成されている。第1の分離溝18ではn型AlGaAs層13まで到達し、第2の分離溝32では少なくともアンドープAlGaAs抵抗層64まで到達し、それぞれその上に絶縁膜19を堆積して電気的分離がなされている。なお、電気的分離は必ずしも分離溝を形成することにより行う必要はなく、例えば選択的に絶縁領域を形成することで電気的分離を行ってもよい。例えばイオン注入によって電気的分離を行うことも可能である。
さらにその絶縁膜19上に複数個（図２では3個ずつ）のn側電極11とp側電極17が多層配線されており、n側電極11の必要な部分のみn型AlGaAs層13と直接接触している。またp側電極17の必要な部分のみp型GaAsコンタクト層16と直接接触している。適当なn側とp側の電極の組合せを選択することにより所望の発光素子に電流注入が可能な構成になっている。それ以外のn側およびp側電極はそれぞれ絶縁膜を介して多層配線されており、電流注入領域が不用意に広がらないとともに、ワイヤーボンディングによる電気的導通を形成するのに十分な大きさの電極面積を持っている。
図２において、21は、素子分離のためのエッチングにより露出したn型AlGaAs層13上に絶縁膜19が形成された領域を示す。また、22は、エッチングされずに残ったp型GaAsコンタクト層16上に絶縁膜19が形成された領域を示す。なお領域22において、p型GaAsコンタクト層16までの層を残しその上に絶縁膜19を形成している。しかし、領域22において、分離溝32の形成時にアンドープAlGaAs抵抗層が露出するまでエッチングしその上に絶縁層19を形成してもよい。
また、71は、n電極分離のためのエッチングにより露出したアンドープAlGaAs抵抗層64上に絶縁膜19が形成された領域を示す。23は、p型GaAsコンタクト層16上にp側電極17の一部が直接接触し、p側電極より電流を注入することにより発光する領域である。絶縁層19が21、22、および71の領域に存在し、23には存在しないので、p側電極17を通して必要な発光領域23にのみ電流注入することが可能になっている。
次に、この実施形態における素子アレイ製造工程を説明する。
まず、図３に示すように、SiドープGaAs基板12上に図１の層構造とは逆になるような素子構成層（逆素子構成層）をエピタキシャル成長させ形成する。ところで、通常、時分割駆動させるためには半絶縁性GaAs基板を使用するが、半絶縁性基板はエッチピット密度が高く、その上に発光素子構造を成長させた場合、その影響で発光特性の劣化が見られる場合がある。本実施形態では後述するように、SiドープGaAs基板12上に設けられた素子構成部をGaAs基板12と分離してSi基板に移設するので、導電性に関係なく基板が使用でき、一般的にエッチピット密度の低いSiドープGaAs基板が使用できる。
逆素子構成層は、SiドープGaAs基板12上に、AlAs選択エッチング層81、p型GaAs層16、p型AlGaAs層15、AlGaAs量子井戸活性層14、n型AlGaAs層13、アンドープAlGaAs抵抗層64と順次形成される。本実施形態では抵抗層としてアンドープAlGaAs層64を用いている。ゆえにこの抵抗層は素子構成層のエピタキシャル成長時に形成可能である。また、最表面はAlGaAs層になっており、高いAl組成を用いると、そのAlGaAs層表面の酸化が問題となる場合がある。その場合にはごく薄い（5nm程度）GaAs層を最表面にキャップ層として成長させることも可能である。
このエピタキシャル成長後のウエハ表面および別途用意した支持基板となるSi基板の表面に金属膜を各々成膜する。ここではGaAs基板12側には銀層63、続いて金層62-1を、Si基板51側には白金層61、続いて金層62-2をスパッタ法により形成する。その後、金層62-1，62-2の表面同士を貼り合せる。金は反射率も高く、貼り合せがしやすいために本実施形態において適しているが、一般的に基板との密着性が低い。したがって、密着性を高めるために、反射率を問わないSi基板側には白金層61を、高い反射率が望まれるGaAs側には銀層63をそれぞれ挿入した。金層62-1，62-2は貼りあわされて金層62となる。
続いて、フッ酸溶液に浸してAlAs選択エッチング分離層81の選択エッチングを行い、GaAs基板と、素子構成層が形成されたSi基板を分離させる。すなわち素子構成層（逆素子構成層を逆にした層）のGaAs基板からSi基板への移設を行う（M.Konagai, M.Sugimoto, and T. Takahashi, J. Cryst. Growth 45, 277 (1978)）。これにより図４に示すような金属反射層を含むウエハが完成する。
続いて、このウエハ上にフォトリソグラフィ技術によりパターニングし、ウェットまたはドライエッチングにより分離溝の形成を行う。ここでは素子サイズおよび間隔を図２に示すようにそれぞれ20μmとする。表面から順次エッチングし、n型AlGaAs層13に到達した時点でエッチングを終了し、第一の分離溝18が形成される。続いてn側コンタクト形成のために、再度パターニングを行い、エッチングによりn型AlGaAs層を露出させる。この工程は先の第一の分離溝形成と同時に行うことも可能である。さらに、パターニングを行って第二の分離溝32をエッチングにより形成する。少なくとも分離溝32がアンドープAlGaAs抵抗層64まで到達していれば良く、分離溝32が銀層63まで到達していても良い。
この後、絶縁膜19を堆積し、パターニングおよび絶縁膜のエッチングによってn側電極およびp側電極のコンタクト部分が素子のコンタクト部分に直接接合するように絶縁膜にコンタクトホールをそれぞれ形成する。この後、リフトオフによる電極配線の形成と絶縁膜の堆積を数回繰り返してn側およびp側電極11，17の多層配線を形成し、最終的に所望の形状のチップを切り出すことによりアレイチップの作製が終了する。
ここで時分割駆動により所望の素子の駆動が可能になるためには、隣り合うn側電極間の抵抗がp側およびn側電極間の抵抗より高ければよい。言い換えれば、AlGaAs抵抗層がp型AlGaAs層やn型AlGaAs層よりも高い抵抗値であれば、内在する金属層へ流れる電流を防ぐことができる。好ましくはAlGaAs抵抗層の抵抗値は、p型AlGaAs層やn型AlGaAs層の抵抗値の10倍以上がよい。さらに好ましくはAlGaAs抵抗層の抵抗値は、p型AlGaAs層やn型AlGaAs層の抵抗値の50倍以上が良い。ここではアンドープAlGaAs抵抗層64のキャリア密度は1×10 16 cm-3以下である。
十分な抵抗を得るために、この抵抗層のキャリア濃度、すなわちドーピング濃度はp型の場合にはそのドーピング濃度が1×1017cm-3以下が望ましい。またｎ型の場合にはそのドーピング濃度が3×1016cm-3以下であることが望ましい。ドーパントは、ｐ型としては、C、Zn、Mg、Beなど、n型としては、Si、Ge、Te、Se、Sなどが挙げられる。
一方、この抵抗層の膜厚は0.3μmである。この層の厚さは、薄すぎると素子構造側からキャリアが拡散してしまい、金属膜へ流れる無効電流が増えてしまう。一方、厚すぎると製造コストの上昇あるいは吸収の増大などにつながるため、効果的な値の範囲が存在し、その厚さが0.1μm〜1μmとなるように設定するのが望ましい。さらに好ましくは0.2μm〜0.5μmとなるように設定するのが良い。
さらに、金属膜の反射による発光強度増大の恩恵を十分享受するためには、AlGaAs抵抗層における吸収を可能な限り減らすことが重要である。したがって、発光波長がこの層で吸収されないようにこの層のAl組成を調節する、具体的には活性層のAl組成よりも十分に大きくすることが重要である。ここで活性層の平均Ａｌ組成をｘ％とすると、AlGaAs抵抗層のＡｌ組成を（ｘ＋１０）％以上とすることが望ましい。本実施形態では活性層の平均Ａｌ組成は１７．５％なので、AlGaAs抵抗層のＡｌ組成は２７．５％以上とすることが好ましい。
本実施形態では活性層が量子井戸構造の場合について説明したが、活性層はAlGaAsダブルへテロ構造であってもよい。活性層がAlGaAsダブルへテロ構造をとる場合のポテンシャル図を図１０（ｂ）に示す。活性層のAlGaAs層の組成は例えば、Al0.13Ga0.87As、クラッド層の組成はAl0.4Ga0.6Asである。この場合、活性層がAl0.13Ga0.87As でＡｌ組成は１３％なので、AlGaAs抵抗層のＡｌ組成は２３％以上とすることが好ましい。
なお、GaAs基板上の発光素子構成層を、Ｓｉ基板上に一度の貼り合わせ工程で載置するのではなく、一旦、別の支持基板に移設した後、Ｓｉ基板上に移設することもできる。その場合、上記した逆素子構成層をGaAs基板上に必ずしも作らなくても良い。なお、Ｓｉ基板上に発光素子構成層を最終的に移設する際には、有機絶縁膜を介在させることもできる。その場合は金属反射層（多層であることは必ずしも必要でない）は、予めＳｉ基板側又は発光素子側に作りこんでおく。
（第２の実施形態）
図５は本発明の第２の実施形態を示す発光素子アレイの断面図である。この実施形態では図１とは異なり、アンドープAlGaAs層の代わりにSiO2膜101が金属反射層（銀層63）上に存在する。このSiO2膜を抵抗層とするため、より絶縁性の高い分離が可能となる。その他の構成部材は図１と同じである。
（第２の実施形態）
図５は本発明の第２の実施形態を示す発光素子アレイの断面図である。この実施形態では図１とは異なり、アンドープAlGaAs層の代わりにSiO2膜101が金属反射層（銀層63）上に存在する。このSiO2膜を抵抗層とするため、より絶縁性の高い分離が可能となる。その他の構成部材は図１と同じである。
この実施形態における素子アレイ製造工程を説明する。まず、図６に示すように、GaAs基板12上に図５の層構造とは逆になるような素子層構造をエピタキシャル成長させる。このとき、AlAs選択エッチング分離層81を逆素子構成層の直下に挿入している。このAlAs選択エッチング分離層81は後に選択エッチングすることによりGaAs基板12と逆素子構成層の分離に使用する。逆素子構成層（p型GaAsコンタクト層16、p型AlGaAs層15、AlGaAs量子井戸活性層14、n型AlGaAs層13）をエピタキシャル成長後、成長表面上にSiO2膜101を0.3μm堆積させて抵抗層を形成する。
その後、このウエハ表面および別途用意したSi基板表面に金属膜を各々成膜する。第１の実施形態と同様に、GaAs基板12側には銀層63、続いて金層62-1を、Si基板51側には白金層61、続いて金層62-2をスパッタ法により形成する。その後、金層62-1，62-2の表面同士を貼り合せる。その後、フッ酸溶液に浸してAlAs選択エッチング分離層81のみ選択エッチングを行い、素子構成層（逆素子構成層を逆にした層）をSi基板上に移設する。こうして図７のような金属膜およびSiO2膜を含むウエハを作製する。
続いて、このウエハ上にフォトリソグラフィ技術によりパターニングし、ウェットまたはドライエッチングにより分離溝の形成を行う。ここでは素子サイズおよび間隔を図８に示すようにそれぞれ20μmとする。表面から順次エッチングし、n型AlGaAs層13に到達した時点でエッチングを終了し、第一の分離溝18が形成される。続いてn側コンタクト形成のために、再度パターニングを行い、エッチングによりn型AlGaAs層を露出させる。この工程は先の第一の分離溝形成と同時に行うことも可能である。さらに、パターニングを行って第二の分離溝32をエッチングにより形成する。少なくとも分離溝がSiO2膜101まで到達していれば良く、分離溝が銀層63まで到達していても良い。
この後、絶縁膜19を堆積し、パターニングおよび絶縁膜のエッチングによってn側電極およびp側電極のコンタクト部分が素子のコンタクト部分に直接接合するように絶縁膜にコンタクトホールをそれぞれ形成する。この後、リフトオフによる電極配線の形成と絶縁膜の堆積を数回繰り返してn側およびp側電極の多層配線を形成し、最終的に所望の形状のチップを切り出すことによりアレイチップの作製が終了する。
ここで時分割駆動により所望の素子の駆動が可能になるためには、隣り合うn側電極間の抵抗がp側およびn側電極間の抵抗より十分高ければよい。言い換えれば、抵抗層がp型AlGaAs層やn型AlGaAs層よりも高い抵抗値であれば、内在する金属膜へ流れる電流を十分防ぐことができる。ここでは抵抗層として通常絶縁体であるSiO2膜を用いており、十分な抵抗値をもつ。SiO2以外にも、例えばSiN、SiON、AlN、あるいはAl2O3などの材料を使用することも可能である。
一方、このSiO2膜の膜厚は0.2μmである。この層の厚さは、薄すぎると素子構造側から電流が漏れる可能性があるし、厚すぎると製造コストの上昇あるいは吸収の増大などにつながるため、効果的な値の範囲が存在する。その厚さは0.05μm〜0.5μmとなるように設定するのが望ましい。さらに好ましくは0.1μm〜0.3μmとなるように設定するのが良い。
以上説明した実施形態１及び２の発光素子アレイは、特に素子間隔が小さくなるほど有効であり、それが40μm以下、すなわち、解像度として600dpi以上の場合に本発明が好ましく適用できる。
また、実施形態１及び２の発光素子アレイの導電型を逆導電型、即ち、ｎ型をｐ型、ｐ型をｎ型に変えても本発明を適用することができる。
また、本発明の発光素子アレイは、本実施形態で説明したAlGaAs系材料に限定されるものでない。すなわち、他の発光デバイスに用いられる材料、例えば、AlGaInP系やAlGaInN系材料を用いることができ、かかる材料においても十分効果を発揮するものである。
また、本発明の発光素子アレイの活性層は本実施形態で説明した量子井戸活性層に限られるものではなく、例えばAlGaAsダブルへテロ構造活性層であってもよい。しかし、量子井戸活性層を用いることで発光効率を上げることができる。
次に、本発明の発光素子アレイの応用例について説明する。本発明の発光素子アレイは電子写真記録方式の画像形成装置の露光光源として、用いることができる。勿論、アレイ状光源として他の用途にも適用することができる。
図９に、本実施形態の発光素子を実装した電子写真記録方式の画像形成装置の構造図を示す。
図９において、７０１は発光素子アレイ半導体チップを実装した露光部、７０２はその受光部である感光体ドラム、７０３はドラム帯電器、７０４はトナーを付着させる現像器である。また、７０５はドラム上のトナーを転写ベルト７０７上の紙７０８に転写する転写器、７０６は転写後、感光体ドラム７０２に残ったトナーを除去するクリーナである。
次に、露光部７０１の内部について説明する。７１０は発光素子アレイ半導体チップ、７１１はチップアレーを乗せる基準となるセラミック台、７１２は光学系の基準となるアルミフレームである。なお、発光素子アレイ半導体チップ７１０は、円筒状の感光体ドラムの内側に配置されてもよい。
また、７１３は発光素子アレイ半導体チップ７１０上の発光点列と感光体ドラム７０２に焦点を持つセルフォックレンズアレイ（商品名である。以下、単にＳＬＡと記す。）、７１４はトナー飛散防止電界生成のための電極である。また、７１５は露光部７０１のうち、アルミフレーム７１２の反対側をカバー・支持するモールド部材、７１６は電極７１４に直流電圧を印加する電源、７１７は直流電圧の印加の切り換えを行うスイッチである。
次に、紙７０８上への画像形成の流れを説明する。まずドラム帯電器７０３により感光体ドラム７０２上を一様に負帯電する。
次に、露光部７０１によって感光体ドラム７０２上を画像パターンに従って露光し、露光部分を正帯電させ、静電潜像を形成する。次に静電潜像に対し現像器７０４から負帯電トナーを供給し正帯電部に吸着させ、感光体ドラム７０２上にトナー像を形成する。
次に転写器７０５によって紙７０８上にトナー像を転写し、紙７０８上にトナー像を形成する。
次に転写後の感光体ドラム７０２はクリーナ７０６によって残ったトナーを拭き取り、再度帯電のプロセスに戻る。
本発明は発光素子アレイおよびこの発光素子アレイを用いた装置、例えば発光素子を実装した電子写真記録方式の画像形成装置に用いられる。
12 SiドープGaAs基板
13 n型AlGaAs層
14 AlGaAs量子井戸活性層
15 p型AlGaAs層
16 p型GaAsコンタクト層
17 p側電極
18 第1の分離溝（素子分離用溝）
19 絶縁膜
21 n型AlGaAs上絶縁膜
22 p型GaAsコンタクト層上絶縁膜
23 発光領域
32 第2の分離溝（ｎ型電極分離用溝）
41 半絶縁性GaAs基板上絶縁膜
51 Si基板
61 白金層
62 金層
63 銀層
64 アンドープAlGaAs抵抗層
81 AlAs選択エッチング分離層
101 SiO2膜
131 SiO2膜上絶縁膜
13 n型AlGaAs層
14 AlGaAs量子井戸活性層
15 p型AlGaAs層
16 p型GaAsコンタクト層
17 p側電極
18 第1の分離溝（素子分離用溝）
19 絶縁膜
21 n型AlGaAs上絶縁膜
22 p型GaAsコンタクト層上絶縁膜
23 発光領域
32 第2の分離溝（ｎ型電極分離用溝）
41 半絶縁性GaAs基板上絶縁膜
51 Si基板
61 白金層
62 金層
63 銀層
64 アンドープAlGaAs抵抗層
81 AlAs選択エッチング分離層
101 SiO2膜
131 SiO2膜上絶縁膜
Claims (11)
- 基板上に複数の発光素子を有し、少なくとも一部の隣接する発光素子間は電気的に分離されている発光素子アレイであって、
前記基板と前記複数の発光素子との間に、前記複数の発光素子に共通する金属層を備えており、且つ
前記複数の発光素子と前記金属層との間に、前記金属層と前記複数の発光素子を電気的に分離するための層を備えており、
前記少なくとも一部の隣接する発光素子間は、少なくとも前記電気的に分離するための層まで達する分離溝によって電気的に分離されていることを特徴とする発光素子アレイ。 - 前記少なくとも一部の隣接する発光素子の一を含んで構成されるブロックを複数備えており、
前記少なくとも一部の隣接する発光素子は、互いに異なるブロックに属している請求項１記載の発光素子アレイ。 - 前記複数の発光素子は、それぞれ、第１（ｎ側）電極、前記第１電極上の活性層、及び前記活性層上の第２（ｐ側）電極を有しており、
前記複数の発光素子のうち、１つのブロックに含まれる、少なくとも２つの隣接した発光素子は、前記分離溝とは異なる、前記第１の電極まで達する分離溝により、電気的に分離されている請求項２記載の発光素子アレイ。 - 電気的に分離されている前記少なくとも一部の隣接する発光素子間の抵抗値が、前記発光素子を構成し前記電気的に分離するための層と接する領域の抵抗値よりも大きくなるように設定されている請求項１〜３のいずれか一項に記載の発光素子アレイ。
- 前記電気的に分離するための層がドープされていない、ＳｉＯ２、ＳｉＮ、ＳｉＯＮ、ＡｌＮ、あるいはＡｌ２Ｏ３からなる請求項１〜４のいずれか一項に記載の発光素子アレイ。
- 基板上に、それぞれ、複数の発光素子からなる第１及び第２の発光素子群を有するアレイ状光源であって、
前記第１及び第２の発光素子群は、共通の金属層を介して、前記基板に設けられており、
前記第１及び第２の発光素子群と、前記金属層との間には、前記金属層と、該第１及び該第２の発光素子群とを、それぞれ電気的に分離するための層を有しており、
前記第１の発光素子群と前記第２の発光素子群との間には、両者を電気的に分離するための分離溝を備え、且つ
該分離溝は、前記発光素子側から前記基板側に向かって、前記電気的に分離するための層に達するように設けられていることを特徴とするアレイ状光源。 - 基板上に互いに電気的に分離された複数の発光素子を含み構成される複数のブロックを備え、前記ブロック毎に前記複数の発光素子の第１の電極と電気的に接続される共通電極を有し、かつ互いに異なる前記ブロック間は電気的に分離されている発光素子アレイであって、
前記基板と前記複数の発光素子との間に、複数の該発光素子に共通する金属層を備え、且つ
前記金属層と前記発光素子間の電気的に分離するための層を、複数の前記発光素子と前記金属層との間に備えており、
前記異なる前記ブロック間の電気的な分離は、前記互いに異なるブロック間に設けられ、少なくとも前記電気的に分離するための層まで達する分離溝によって電気的に分離されていることを特徴とする発光素子アレイ。 - 前記電気的に分離するための層が、アンドープのＡｌＧａＡｓ半導体である請求項１及び７のいずれか一項に記載の発光素子アレイ。
- 前記電気的に分離するための層はｐ型のＡｌＧａＡｓ半導体であり、該ｐ型不純物のドーピング濃度は１×１０１７ｃｍ−３以下である請求項１及び７のいずれか一項に記載の発光素子アレイ。
- 前記電気的に分離するための層はｎ型のＡｌＧａＡｓ半導体であり、該ｎ型不純物のドーピング濃度は３×１０１６ｃｍ−３以下である請求項１及び７のいずれか一項に記載の発光素子アレイ。
- 前記金属層が多層構造を有する請求項１及び７のいずれか一項に記載の発光素子アレイ。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006219791A JP4960665B2 (ja) | 2006-08-11 | 2006-08-11 | 発光素子アレイ及び画像形成装置 |
| US11/782,935 US7491976B2 (en) | 2000-11-16 | 2007-07-25 | Light-emitting element array and image forming apparatus |
| EP07015267A EP1887627A3 (en) | 2006-08-11 | 2007-08-03 | Semiconductor light emitting element array and image forming apparatus |
| KR1020070079934A KR100954051B1 (ko) | 2006-08-11 | 2007-08-09 | 발광 소자 어레이 및 화상형성장치 |
| CNA2007101408925A CN101123264A (zh) | 2006-08-11 | 2007-08-10 | 发光元件阵列和成像装置 |
| US12/259,420 US7786495B2 (en) | 2006-08-11 | 2008-10-28 | Light-emitting element array and image forming apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006219791A JP4960665B2 (ja) | 2006-08-11 | 2006-08-11 | 発光素子アレイ及び画像形成装置 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2008047618A JP2008047618A (ja) | 2008-02-28 |
| JP2008047618A5 JP2008047618A5 (ja) | 2009-09-24 |
| JP4960665B2 true JP4960665B2 (ja) | 2012-06-27 |
Family
ID=38616352
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006219791A Expired - Fee Related JP4960665B2 (ja) | 2000-11-16 | 2006-08-11 | 発光素子アレイ及び画像形成装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US7786495B2 (ja) |
| EP (1) | EP1887627A3 (ja) |
| JP (1) | JP4960665B2 (ja) |
| KR (1) | KR100954051B1 (ja) |
| CN (1) | CN101123264A (ja) |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102008011848A1 (de) | 2008-02-29 | 2009-09-03 | Osram Opto Semiconductors Gmbh | Optoelektronischer Halbleiterkörper und Verfahren zur Herstellung eines solchen |
| WO2009106063A1 (de) | 2008-02-29 | 2009-09-03 | Osram Opto Semiconductors Gmbh | Monolithischer, optoelektronischer halbleiterkörper und verfahren zur herstellung eines solchen |
| JP2012502482A (ja) | 2008-09-08 | 2012-01-26 | スリーエム イノベイティブ プロパティズ カンパニー | 電気的に画素化された発光素子 |
| US8513685B2 (en) | 2008-11-13 | 2013-08-20 | 3M Innovative Properties Company | Electrically pixelated luminescent device incorporating optical elements |
| KR101055003B1 (ko) | 2010-03-09 | 2011-08-05 | 엘지이노텍 주식회사 | 발광 소자, 발광 소자 패키지, 조명 시스템, 및 발광 소자 제조방법 |
| FR3011388B1 (fr) * | 2013-09-30 | 2016-11-25 | Aledia | Dispositif optoelectronique a diodes electroluminescentes |
| CN103639314A (zh) * | 2013-11-15 | 2014-03-19 | 四川银河钢结构工程有限公司 | 钢卷送料机构 |
| DE102014101896A1 (de) * | 2014-02-14 | 2015-08-20 | Osram Opto Semiconductors Gmbh | Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils sowie optoelektronisches Halbleiterbauteil |
| US9502625B2 (en) | 2014-06-06 | 2016-11-22 | Rohinni, LLC | Electrophotographic deposition of unpackaged semiconductor device |
| KR102480220B1 (ko) | 2016-04-08 | 2022-12-26 | 삼성전자주식회사 | 발광 다이오드 모듈 및 이를 구비한 디스플레이 패널 |
| CN105817548B (zh) * | 2016-05-31 | 2017-11-21 | 蒙城县弘文信息科技有限公司 | 一种钢片输送冲压机构 |
| WO2018132716A1 (en) * | 2017-01-12 | 2018-07-19 | Rohinni, LLC | Apparatus for high speed printing of semiconductor devices |
| KR102381562B1 (ko) * | 2017-03-10 | 2022-04-04 | 주식회사 루멘스 | 마이크로 엘이디 모듈 및 그 제조방법 |
| JP7305970B2 (ja) * | 2019-01-28 | 2023-07-11 | 市光工業株式会社 | 車両用前照灯 |
| US20210151649A1 (en) * | 2019-11-18 | 2021-05-20 | Facebook Technologies, Llc | Bonding of light emitting diode arrays |
| FR3103634B1 (fr) * | 2019-11-21 | 2021-12-03 | Commissariat Energie Atomique | Procede de formation d’une electrode commune d’une pluralite de dispositifs optoelectroniques |
| US12021173B2 (en) | 2020-11-06 | 2024-06-25 | Boe Technology Group Co., Ltd. | Light-emitting diode chip having a gap between epitaxial structures and method for manufacturing the same, and display device |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE69023283T2 (de) * | 1989-06-16 | 1996-04-18 | Canon Kk | Ausgabeblatt für Bilderzeugungsvorrichtung und Bilderzeugungsvorrichtung mit Nutzung des Blattes. |
| DE69024856T2 (de) * | 1989-06-16 | 1996-06-05 | Canon Kk | Aufzeichnungsbogen für Bildaufzeichnungsgeräte sowie Verfahren und Apparat zur Bildherstellung |
| JPH07114311A (ja) * | 1993-10-15 | 1995-05-02 | Fujitsu Ltd | 画像形成装置 |
| JP3340626B2 (ja) * | 1996-07-25 | 2002-11-05 | 沖電気工業株式会社 | 発光ダイオードアレイ及びその製造方法 |
| JP3185049B2 (ja) | 1996-11-12 | 2001-07-09 | 沖電気工業株式会社 | 発光素子アレイ及びその製造方法 |
| US5955747A (en) * | 1996-07-25 | 1999-09-21 | Oki Electric Industry Co., Ltd. | High-density light-emitting-diode array utilizing a plurality of isolation channels |
| US6504180B1 (en) * | 1998-07-28 | 2003-01-07 | Imec Vzw And Vrije Universiteit | Method of manufacturing surface textured high-efficiency radiating devices and devices obtained therefrom |
| JP2001088345A (ja) * | 1999-09-20 | 2001-04-03 | Sanyo Electric Co Ltd | 光プリントヘッド |
| JP2001307506A (ja) * | 2000-04-17 | 2001-11-02 | Hitachi Ltd | 白色発光装置および照明器具 |
| US7287678B2 (en) * | 2001-11-16 | 2007-10-30 | Vamco International Inc. | Method and apparatus for determining and setting material release mechanism timing for a material feed mechanism |
| JP3824497B2 (ja) * | 2001-04-18 | 2006-09-20 | 株式会社沖データ | 発光素子アレイ |
| JP2004207325A (ja) * | 2002-12-24 | 2004-07-22 | Oki Data Corp | 半導体装置 |
| JP2005197296A (ja) | 2003-12-26 | 2005-07-21 | Shin Etsu Handotai Co Ltd | 発光素子及びその製造方法 |
| JP2005277372A (ja) * | 2004-02-25 | 2005-10-06 | Sanken Electric Co Ltd | 半導体発光素子及びその製造方法 |
| JP4799975B2 (ja) | 2005-09-16 | 2011-10-26 | 昭和電工株式会社 | 窒化物系半導体発光素子及びその製造方法 |
| JP4908837B2 (ja) * | 2005-12-13 | 2012-04-04 | キヤノン株式会社 | 発光素子アレイ及び画像形成装置 |
-
2006
- 2006-08-11 JP JP2006219791A patent/JP4960665B2/ja not_active Expired - Fee Related
-
2007
- 2007-08-03 EP EP07015267A patent/EP1887627A3/en not_active Withdrawn
- 2007-08-09 KR KR1020070079934A patent/KR100954051B1/ko not_active IP Right Cessation
- 2007-08-10 CN CNA2007101408925A patent/CN101123264A/zh active Pending
-
2008
- 2008-10-28 US US12/259,420 patent/US7786495B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US20090057693A1 (en) | 2009-03-05 |
| US7786495B2 (en) | 2010-08-31 |
| JP2008047618A (ja) | 2008-02-28 |
| CN101123264A (zh) | 2008-02-13 |
| KR100954051B1 (ko) | 2010-04-20 |
| EP1887627A3 (en) | 2010-03-10 |
| EP1887627A2 (en) | 2008-02-13 |
| KR20080014647A (ko) | 2008-02-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4960665B2 (ja) | 発光素子アレイ及び画像形成装置 | |
| US7491976B2 (en) | Light-emitting element array and image forming apparatus | |
| JP4908837B2 (ja) | 発光素子アレイ及び画像形成装置 | |
| US7871834B2 (en) | Combined semiconductor apparatus with thin semiconductor films | |
| JP4595012B2 (ja) | 半導体発光装置、光プリントヘッド、および画像形成装置 | |
| JP6435700B2 (ja) | 発光サイリスタ、光源ヘッド、および画像形成装置 | |
| JP2009290242A (ja) | 半導体装置、光プリントヘッド、及び画像形成装置 | |
| JP2008147608A (ja) | Ｌｅｄアレイの製造方法とｌｅｄアレイ、及びｌｅｄプリンタ | |
| JP2007096160A (ja) | 半導体複合装置、及びこれらを用いたプリントヘッド並びに画像形成装置。 | |
| CN1595672A (zh) | 半导体器件及其制造方法 | |
| JP4731949B2 (ja) | 半導体装置、ｌｅｄヘッド、及びこれを用いた画像形成装置 | |
| US8692264B2 (en) | Light-emitting element, method of manufacturing light-emitting element, self-scanning light-emitting element array, optical writing head, and image forming apparatus | |
| US6781246B2 (en) | Semiconductor array device with single interconnection layer | |
| JP2013168581A (ja) | 発光サイリスタ、光源ヘッド、及び画像形成装置 | |
| US6858875B2 (en) | Light-emitting-element array | |
| JP2004273746A (ja) | 発光ダイオードアレイ | |
| US20050087748A1 (en) | Self-scanning light-emitting element array chip | |
| JP4484039B2 (ja) | 発光ダイオードアレイ | |
| JP2013211355A (ja) | ３端子発光素子、３端子発光素子アレイ、プリントヘッドおよび画像形成装置 | |
| JP2006269769A (ja) | 半導体複合装置、プリントヘッド、及び画像形成装置 | |
| JP2013065593A (ja) | 発光素子、発光素子アレイ、光書込みヘッドおよび画像形成装置 | |
| JP4763437B2 (ja) | 光走査装置および発光装置ならびに画像形成装置 | |
| JP4036800B2 (ja) | 発光素子アレイ | |
| JP2003168819A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20080207 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20090323 |
|
| RD05 | Notification of revocation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7425 Effective date: 20090427 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090807 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090807 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20100617 |
|
| RD05 | Notification of revocation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7425 Effective date: 20100730 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20101227 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111024 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111026 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111226 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120319 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120323 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150330 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |