JP2004207325A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2004207325A JP2004207325A JP2002371769A JP2002371769A JP2004207325A JP 2004207325 A JP2004207325 A JP 2004207325A JP 2002371769 A JP2002371769 A JP 2002371769A JP 2002371769 A JP2002371769 A JP 2002371769A JP 2004207325 A JP2004207325 A JP 2004207325A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- led
- layer
- semiconductor device
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
- B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
- B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
- B41J2/435—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of radiation to a printing material or impression-transfer material
- B41J2/447—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of radiation to a printing material or impression-transfer material using arrays of radiation sources
- B41J2/45—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of radiation to a printing material or impression-transfer material using arrays of radiation sources using light-emitting diode [LED] or laser arrays
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
- H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
- H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission
- H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars
Abstract
【解決手段】半導体装置は、基板101と、m個のメタル層103と、メタル層103のそれぞれの表面に貼り付けられたLEDエピタキシャルフィルム104とを有する。基板101には、独立に電位を制御することができるm本の共通配線131と、独立に電位を制御することができるn本の信号配線132とが備えられ、m本の共通配線131とm個のメタル層103とが、一対一で接続されている。また、各メタル層103上のLEDエピタキシャルフィルム104に備えられたLED105の内のk番目(k=1,2,…,n)のLEDが、n本の信号配線132の内のk番目の信号配線と接続される。
【選択図】 図2
Description
【発明の属する技術分野】
本発明は、例えば、電子写真式プリンタに使用されるLEDプリントヘッドのような半導体装置に関する。
【0002】
【従来の技術】
図18は、従来のLEDプリントヘッドの一部を概略的に示す斜視図であり、図19は、図18のLEDプリントヘッドに備えることができるLEDアレイチップの一例を示す平面図である。図示されたLEDプリントヘッド900は、基板901上に備えられたLEDアレイチップ902の電極パッド903と、基板901上に備えられた駆動ICチップ904の電極パッド905とをボンディングワイヤ906で接続した構造を持つ。
【0003】
また、下記の特許文献1には、薄膜構造の発光素子が開示されている。
【0004】
【特許文献1】
特開平10−063807号公報(図3から図6まで、図8、段落0021)
【0005】
【発明が解決しようとする課題】
しかしながら、図18及び図19に示されたLEDプリントヘッド900では、LEDアレイチップ902と駆動ICチップ904とをボンディングワイヤ906によって接続していたので、LEDアレイチップ902と駆動ICチップ904のそれぞれにワイヤボンド用の大きな(例えば、100μm×100μm)電極パッド903及び905を設ける必要があった。このため、LEDアレイチップ902及び駆動ICチップ904の面積を小さくすることが困難であり、その結果、材料コストを削減することが困難であった。
【0006】
また、LEDアレイチップ902において発光部907として機能する領域は、表面から5μm程度の深さの領域である。しかし、図18及び図19に示されたLEDプリントヘッド900では、安定したワイヤボンドの歩留まりを確保するために、LEDアレイチップ902の厚さは駆動ICチップ904の厚さ(例えば、250μm〜300μm)と同程度にする必要があった。このため、LEDプリントヘッド900においては、LEDアレイチップ902の材料コストを削減することが困難であった。
【0007】
さらにまた、特許文献1には、薄膜構造の発光素子が開示されているが、発光素子にはハンダボール用の電極パッドが備えられており、この電極パッドにハンダボールを介して個別電極が接続されている。このように、特許文献1の薄膜構造の発光素子は電極パッドを備えているので、その面積を縮小することが困難であった。
【0008】
そこで、本発明は上記したような従来技術の課題を解決するためになされたものであり、その目的とするところは、小型化及び材料コストの低減を図ることができる半導体装置を提供することにある。
【0009】
【課題を解決するための手段】
本発明に係る半導体装置は、基板と、前記基板上に形成され、独立に電位を制御することができるm個(mは2以上の整数)の導通層と、半導体素子を有し、m個の前記導通層のそれぞれの表面に貼り付けられた半導体薄膜とを備えたことを特徴としている。
【0010】
【発明の実施の形態】
<第1の実施形態>
図1は、本発明の第1の実施形態に係る半導体装置であるLED/駆動IC複合チップの一部を概略的に示す斜視図である。また、図2は、第1の実施形態に係るLED/駆動IC複合チップの一部を概略的に示す平面図であり、図3は、図2をS3−S3線で切る面を概略的に示す断面図である。また、図4は、第1の実施形態に係るLED/駆動IC複合チップの回路図である。
【0011】
図1から図4までに示されるように、第1の実施形態に係るLED/駆動IC複合チップ100は、集積回路102を有するシリコン(Si)基板101と、このSi基板101上に形成され、独立に電位を制御することができるm個(mは2以上の整数)のメタル層103と、n個(nは2以上の整数)のLED105を有し、m個のメタル層103のそれぞれの表面に貼り付けられたシート状の半導体薄膜であるエピタキシャルフィルム(以下「LEDエピフィルム」と言う。)104と、LED105上からSi基板101の個別電極領域107上まで延びる複数の個別配線層106とを有する。
【0012】
また、図2又は図4に示されるように、第1の実施形態に係るLED/駆動IC複合チップ100は、集積回路102内に、独立に電位を制御することができるm本の共通配線131と、独立に電位を制御することができるn本の信号配線132とを有する。m本の共通配線131とn本の信号配線132とは、集積回路102の一部である又は集積回路102に接続された駆動IC109に接続されている。駆動IC109は、m本の共通配線131とn本の信号配線132との電位を独立に制御する。m本の共通配線131とm個の導通層103とは、一対一で電気的に接続されている。このため、駆動IC109は、m個の導通層103の電位を独立に制御する(例えば、選択的にグランド電位に接続する)ことができ、LED105の共通電極側の電位を制御することができる。
【0013】
また、m個の導通層103のそれぞれの上に備えられたn個のLED105の内のk番目(k=1,2,…,n)のLED(例えば、一方の端部からの配列の順番)が、n本の信号配線132の内のk番目の信号配線と接続される。このため、駆動IC109は、n本の信号配線132の電位を独立に制御することができ、LED105の個別電極側の電位を制御することができる。図4は、m=4、n=4の場合を示しているが、m及びnの値はこれらの値に限定されない。
【0014】
図1から図3までに示されるように、LEDエピフィルム104に形成されているn個のLED(発光部)105は、等ピッチで1列に配列されている。ただし、LED105の配列は等ピッチに限定されない。また、LED105の列数も1列に限定されず、例えば、LED105の配列を、配列方向に直交する方向に規則的にずらしてもよい。また、図2に示されるように、LEDエピフィルム104は、LED105の発光領域の幅W2よりも広い幅W1を持つ。例えば、LED105の発光領域の幅W2を20μmとし、LEDエピフィルム104の幅W1を50μmとし、LED105の発光領域の両側にそれぞれ15μmの余裕を持たせている。LEDエピフィルム104の幅W1は、電極パッドを有する従来のLEDプリントヘッドの基板の幅(通常、400μm程度)よりも非常に小さい幅である。ただし、LEDエピフィルム104の幅W1及びLED105の発光領域の幅W2は上記した値に限定されない。
【0015】
LEDエピフィルム104は、後述するエピタキシャル層のみで構成されることが望ましい。LEDエピフィルム104の厚さは、LEDの安定した特性(例えば、発光特性や電気特性)を確保するために十分な厚さである2μm程度とすることができる。このLEDエピフィルム104の厚さは、電極パッドを有する従来のLEDプリントヘッドの厚さ(通常、300μm程度)よりも非常に薄い厚さである。また、LEDエピフィルム104の厚さが厚くなると、その上に形成される薄膜の配線層に段切れが発生する確率が高くなる。このような不良の発生を回避するためには、LEDエピフィルム104の厚さを、約10μm以下にすることが望ましい。ただし、ポリイミド等の絶縁体材料を使って、段差領域を平坦化する等の方策を講ずることによって、LEDエピフィルム104の厚さを10μmを超える厚さにすることもできる。
【0016】
Si基板101は、集積回路102が作り込まれたモノリシックSi基板である。Si基板101の集積回路102には、LEDエピフィルム104に形成されたLED105を駆動させるための駆動ICが含まれる。ただし、集積回路102には、駆動ICの他に、LED105の点灯制御に共通に使用される回路、配線パターン等が含まれる。Si基板101の厚さは、例えば、約300μmである。また、基板材料には、アモルファスシリコン、単結晶シリコン、ポリシリコンの他、化合物半導体、有機半導体、及び絶縁体材料(ガラスやサファイヤ等)のような他の材料を用いることもできる。さらに、集積回路102を有するSi基板101に代えて、例えば、絶縁基板上に集積回路102を備えた構造を採用することもできる。
【0017】
メタル層103は、Si基板101表面の集積回路102が形成されている領域に隣接した、集積回路102が形成されていない領域上に形成されている。メタル層103は、例えば、パラジウム又は金等からなる。また、メタル層103に代えてポリシリコン等の金属以外の導通層を備えてもよい。メタル層103の表面にはLEDエピフィルム104が貼り付けられている。メタル層103は、その上に貼り付けられたLEDエピフィルム104をSi基板101の集積回路102形成領域近傍に固定する機能と、LEDエピフィルム104の下面の共通電極領域とSi基板101の共通電極領域とを電気的に接続する機能とを持つ。メタル層103とLEDエピフィルム104内の共通電極領域との間、及び、メタル層103とSi基板101の共通電極領域(例えば、図2の符号108)との間には、オーミックコンタクトが形成されることが望ましい。ここで、LEDエピフィルム104内の共通電極領域とは、メタル層103と接するエピタキシャル層全面を示しており、本実施形態で具体的に述べれば、n型GaAs層111の共通電位側(n電極側)となる表面全面を意味する。また、Si基板101の共通電極領域とは、メタル層103と接するSi基板の表面領域を示しており、本実施形態で具体的に述べれば、図2に示される領域108を意味する。また、メタル層103を、Si基板101表面の集積回路102が形成されている領域上に(全部又は一部が重なるように)、絶縁膜を挟んで、形成してもよい。なお、メタル層103の厚さは、例えば、約100nm(=0.1μm)である。
【0018】
図2又は図4に示されるように、個別配線層106は、LEDエピフィルム104の複数のLED105の発光領域上面と、Si基板101の複数の個別電極領域107とのそれぞれを電気的に接続する。個別配線層106は、例えば、薄膜のメタル配線である。個別配線層106は、▲1▼金を含む単層又は積層のメタル層、例えば、金で構成された層(Au層)、チタンと白金と金の積層層(Ti/Pt/Au積層層)、金と亜鉛の積層層(Au/Zn積層層)、金・ゲルマニウム・ニッケルを含む層と金層との積層層(AuGeNi/Au積層層)、▲2▼パラジウムを含む単層又は積層のメタル層、例えば、パラジウムで構成された層(Pd層)、パラジウムと金の積層層(Pd/Au積層層)、▲3▼アルミニウムを含む単層又は積層のメタル層、例えば、アルミニウムで構成された層(Al層)、アルミニウムとニッケルの積層層(Al/Ni積層層)、▲4▼ポリシリコンで構成された層、▲5▼ITOやZnO等の導電性酸化物薄膜等とすることができる。また、個別配線層106においては、素子とのコンタクト部分の材料と、配線領域の材料とを別の材料で構成してもよい。その場合には、上記メタル材料や導電性酸化物材料を適宜組み合わせて使用することができる。個別配線層106は、フォトリソグラフィ技術を用いて一括形成することが望ましい。個別配線層106の幅が5μmであり、厚さが0.5μmであり、数mAの駆動電流を流す場合には、個別配線層106の長さは、約200μm以下にすることが望ましい。
【0019】
また、個別配線層106とLEDエピフィルム104の表面及び側面との間、個別配線層106とメタル層103との間、個別配線層106とSi基板101の表面との間、個別配線層106と集積回路102形成領域との間など、電気的にショートしてはならない領域には、絶縁膜が設けられ、正常な動作を確保できる構造になっている。LEDエピフィルム104上の素子から個別電極領域107までの間には、LEDエピフィルム104やIC形成領域の段差が存在する。これらの段差領域で、個別配線層106に断線が発生しないように良好な被覆が可能な、PCVD(プラズマ化学気相成長)法で形成した絶縁膜によって層間絶縁膜を形成したり、或いは、ポリイミド膜等で段差を平坦化する等、段差の形態に応じて層間絶縁膜(酸化シリコン又は窒化シリコンなど)を設けることが望ましい。
【0020】
次に、第1の実施形態の断面構造を説明する。図3に示されるように、LED/駆動IC複合チップ100は、Si基板101と、メタル層103と、LEDエピフィルム104と、個別配線層106とを順に積層させた構造を持つ。図3に示されるように、LEDエピフィルム104は、n型GaAs層111と、n型AlxGa1−xAs層112(0≦x≦1)と、n型AlyGa1−yAs層113(0≦y≦1)と、n型AlzGa1−zAs層114(0≦z≦1)と、n型GaAs層115とを順に積層させた構造を持つ。また、n型AlyGa1−yAs層113及びn型AlzGa1−zAs層114にはZn拡散領域116が形成されており、n型AlzGa1−zAs層114上には絶縁膜117が形成されている。
【0021】
n型GaAs層111の厚さは、約10nm(=約0.01μm)であり、n型AlxGa1−xAs層112の厚さは、約0.5μmであり、n型AlyGa1−yAs層113の厚さは、約1μmであり、n型AlzGa1−zAs層114の厚さは、約0.5μmであり、n型GaAs層115の厚さは、約10nm(=約0.01μm)である。この場合には、LEDエピフィルム104の厚さは、約2.02μmとなる。ただし、各層の厚さは、上記値に限定されない。また、LEDエピフィルム104の材料として、(AlxGa1−x)yIn1−yP(ここで、0≦x≦1且つ0≦y≦1である。)、GaN、AlGaN、InGaN等の他の材料を用いてもよい。
【0022】
また、上記各層のAl組成は、x>y且つz>y(例えば、x=z=0.4、y=0.1)とすることができる。Zn拡散領域116の拡散フロントは、n型AlyGa1−yAs層113の内部に位置するように構成することができる。このように構成することにより、pn接合を介して注入された少数キャリアは、n型AlyGa1−yAs層113内、及び、Zn拡散によってAlyGa1− yAs層113内に形成されたp型AlyGa1−yAs内に閉じ込められ、高い発光効率が得られる。即ち、図3に示されるような構造を採用することによって、LEDエピフィルム104の厚さを約2μmと薄くすることができ、発光効率を高くすることができる。なお、上記説明においては、エピタキシャル層としてダブルへテロ型に複数のエピタキシャル層を積層し、そこにZn拡散層による逆導電型不純物拡散領域を形成してホモ接合型としたLEDの製造方法を説明したが、シングルへテロ積層型或いは単層のエピタキシャル層からなるエピタキシャル層に拡散領域を形成したホモ接合型LEDとすることもできる。
【0023】
次に、LEDエピフィルム104の製造プロセスを説明する。図5から図8までは、LEDエピフィルム104の製造プロセスを概略的に示す断面図であり、図8は、図7をS8−S8線で切る面を概略的に示す断面図である。なお、図7は、図8をS7−S7線で切る面を示す断面図に相当する。
【0024】
LEDエピタキシャル層104a(剥離される前は「LEDエピタキシャル層104a」と記載し、剥離された後は「LEDエピフィルム104」と記載する。)の製造は、有機金属化学蒸着法(MOCVD法)や分子線エピタキシー法(MBE法)等によって行うことができる。LEDエピタキシャル層104aの製造に際しては、図5に示されるように、GaAs基板121上に、GaAsバッファ層122、(AlGa)InPエッチングストップ層123、及びAlAs剥離層124を順に成膜する。次に、AlAs剥離層124上に、GaAsコンタクト層111(n型GaAs層111)、AlGaAs下クラッド層112(n型AlxGa1−xAs層112)、AlGaAs活性層113(n型AlyGa1−yAs層113)、及びAlGaAs上クラッド層114(n型AlzGa1−zAs層114)、GaAsコンタクト層115aを順に成膜する。LEDエピタキシャル層104aの剥離は、化学的リフトオフ法を用いて行うことができる。ここで、エッチングストップ層123を省くこともできる。
【0025】
次に、図6に示されるように、固相拡散法等により亜鉛(Zn)からなるP型不純物を拡散し、Zn拡散領域116を形成する。その後、固相拡散時に用いた拡散源膜は除去し、GaAsコンタクト層のZn拡散領域表面を露出させる。
【0026】
次に、図7及び図8に示されるように、10%HF(弗化水素)液により、AlAs剥離層124を選択的に除去する。AlAs剥離層124に対するエッチング速度は、AlGaAs層112〜114、GaAs層111,121,122、及びエッチングストップ層123に対するエッチング速度に比べ格段に大きいので、AlAs剥離層124を選択的にエッチングすることができる。これにより、LEDエピフィルム104を、LEDエピフィルム製造用基板120から剥がすことが可能になる。なお、このLEDエピフィルム104を薄くするとともに、比較的短い時間でLEDエピフィルム製造用基板120から剥がすためには、例えば、LEDエピフィルム104の幅を300μm以下、例えば、50μm程度とすることが望ましい。このためには、図8に示されるように、幅W1が50μmとなるように、各エピタキシャル層111〜114及び115aをエッチングし、溝125を形成しておく。溝125の形成は、溝形成領域レジスト等によりマスクをしておき、燐酸過水によりエッチングするフォトリソグラフィ工程により行う。燐酸過水は、AlGaAs層112〜114、GaAs層111,115a,121,122は、エッチングするが、(AlGa)InPエッチングストップ層123に対するエッチング速度が遅いので、上面から溝125をエッチング形成する際に溝が基板121まで到達するのを防止することができる。溝125を形成するにあたり溝形成予定領域上の絶縁膜をあらかじめ除去した構造とした後に、溝125を形成してもよい。溝125を形成するためのフォトリソ・エッチング工程で、溝125を形成するためのレジストマスクを使って溝形成予定領域上の絶縁膜を除去し、さらに溝形成のためのエッチングを行ってもよい。溝125を形成した後、HF液によりエッチングすることにより、AlAs剥離層124をエッチングし、LEDエピフィルム104を剥離する。なお、図8には、AlAs剥離層124が残されている状態(エッチング途中)が示されているが、LEDエピフィルム104を保持した状態で、AlAs剥離層124は完全に除去される。AlAs剥離層124をエッチング除去した後、エッチング液が残留しないように純水による水洗処理を施す。LEDエピフィルム104の剥離に際して、LEDエピフィルムを支持及び保護する支持体をLEDエピフィルム104上に設けることができる。例えば、LEDエピフィルム104の上に支持体を設けた場合、LEDエピフィルム支持体表面を、例えば、真空吸着や光硬化性粘着シート(光照射により粘着性を失う粘着シート)等により吸着し所定の位置に移動することができる。
【0027】
以上説明したように、第1の実施形態に係るLED/駆動IC複合チップ100によれば、LEDエピフィルム104にワイヤボンディング用の電極パッドを備える必要がないので、装置の小型化及び材料コストの低減を図ることができる。
【0028】
また、第1の実施形態に係るLED/駆動IC複合チップ100によれば、Si基板101上に貼り付けられたLEDエピフィルム104とSi基板101に形成された集積回路102とをフォトリソグラフィ技術により形成された薄膜の個別配線層106により電気的に接続しているので、LEDエピフィルム104の厚さをワイヤボンドに対する強度を考慮して厚くする必要がない。このように、LEDエピフィルム104の厚さを薄くできるので、材料コストの低減を図ることができる。
【0029】
さらに、第1の実施形態に係るLED/駆動IC複合チップ100によれば、各LEDごとに駆動回路を備える方式に比べ、集積回路102の面積を縮小できる。
【0030】
さらにまた、第1の実施形態に係るLED/駆動IC複合チップ100によれば、広い面積を要する共通配線131及び個別配線132を、高価な化合物半導体等から構成されるLEDエピフィルム104上にではなく、Si基板101上又はSi基板101内に設けたので、材料コストの低減を図ることができる。
【0031】
図9は、本発明の第1の実施形態の変形例に係る半導体装置としてのLED/駆動IC複合チップ150を概略的に示す斜視図である。図9において、図1(第1の実施形態)の構成と同一又は対応する構成には、同じ符号を付す。図9に示されたLED/駆動IC複合チップ150は、メタル層153の形状が図1の場合と相違する。図1においては、メタル層103は、Si基板101の共通電極領域108(集積回路102から延びる電極領域)と電気的接続されているが、図9においては、メタル層153の延長部153aが集積回路102の共通電極領域上まで延びている。この点以外については、図9の例は、上記図1から図4までに示された上記第1の実施形態と同じである。なお、メタル層103を共通電極132に接続するための形態は、上記した具体例以外のものであってもよい。
【0032】
<第2の実施形態>
図10は、本発明の第2の実施形態に係る半導体装置であるLED/駆動IC複合チップの一部を概略的に示す斜視図であり、図11は、LED/駆動IC複合チップの一部を概略的に示す平面図である。また、図12は、図11をS12−S12線で切る面を概略的に示す断面図である。
【0033】
図10において、図1(第1の実施形態)の構成と同一又は対応する構成には、同じ符号を付す。また、図11において、図2(第1の実施形態)の構成と同一又は対応する構成には、同じ符号を付す。また、図12において、図3(第1の実施形態)の構成と同一又は対応する構成には、同じ符号を付す。図10及び図11に示されたLED/駆動IC複合チップ200は、各メタル層103上にn個のLEDエピフィルム204を貼り付け、且つ、各LEDエピフィルム204が1個のLED106を有する点が、図1及び図2に示される第1の実施形態に係るLED/駆動IC複合チップ100と相違する。
【0034】
図12に示されるように、LEDエピフィルム204は、p型GaAs層211上に、p型AlxGa1−xAs層212、p型AlyGa1−yAs層213、n型AlzGa1−zAs層214、及びn型GaAs層215を順に形成した構造を持つ。n型GaAs層215上には層間絶縁膜117が成膜され、その開口部から集積回路103の個別電極領域107までの領域に個別配線層106が形成されている。上記各層のAl組成は、x>y且つz>y(例えば、x=z=0.4、y=0.1)とすることができる。ただし、LEDエピフィルム204の構造及び組成は上記したものに限定されない。例えば、シングルへテロ型でも、ホモ型でもよく、ダブルへテロ型においても、クラッド層の間にノンドープの活性層を設ける或いは、量子井戸層を挿入する等の種々の構造が可能である。また、上面をp型とし、下面をn型にする等の変形も可能である。
【0035】
以上説明したように、第2の実施形態に係るLED/駆動IC複合チップ200によれば、LEDエピフィルム204が小さく分割されているので、材料コストの一層の削減が可能になる。
【0036】
また、第2の実施形態に係るLED/駆動IC複合チップ200によれば、LEDエピフィルム204が小さく分割されているので、LEDエピフィルム204の熱膨張係数とSi基板101の熱膨張係数とが大きく異なる場合に問題となり得る、LEDエピフィルム204の内部応力を軽減でき、LEDエピフィルム204の欠陥の発生要因の一つを排除できる。このため、第2の実施形態に係るLED/駆動IC複合チップ200の信頼性を高めることができる。
【0037】
さらに、第2の実施形態に係るLED/駆動IC複合チップ200によれば、LEDエピフィルム204が小さく分割されており、接着領域が小さいので、LEDエピフィルム204をメタル層103に密着させるプロセスが容易であり、密着性の不完全さに起因する欠陥発生率を低減できる。
【0038】
さらにまた、第2の実施形態に係るLED/駆動IC複合チップ200によれば、LEDエピフィルム204が発光領域以外の部分を持たないのでLEDエピフィルムの幅を狭くすることができ、個別配線層106の長さを短くすることができる。
【0039】
なお、第2の実施形態において、上記以外の点は、上記第1の実施形態の場合と同じである。
【0040】
<第3の実施形態>
図13は、本発明の第3の実施形態に係るLED/駆動IC複合チップの一部を概略的に示す斜視図であり、図14は、第3の実施形態に係るLED/駆動IC複合チップの一部を概略的に示す平面図である。また、図15及び図16は、第3の実施形態に係るLED/駆動IC複合チップの製造プロセスを概略的に示す斜視図である。
【0041】
図13において、図1(第1の実施形態)の構成と同一又は対応する構成には、同じ符号を付す。また、図14において、図2(第1の実施形態)の構成と同一又は対応する構成には、同じ符号を付す。図13及び図14に示されたLED/駆動IC複合チップ300は、メタル層303のLED配列方向の端部303aと、LEDエピフィルム104の端部とがSi基板101の表面に垂直な同一平面上にある、即ち、整列されている。このような構造を製造するためには、図15に示されるように、基板101上に長尺な分離前のメタル層313を形成し、その上に長尺な分離前のLEDエピフィルム314を貼り付ける。次に、エッチングマスク(図示せず)を用いて、図16に示されるように、LEDエピフィルム314及びその下のメタル層313を部分的に除去し、分離されたメタル層303と分離されたLEDエピフィルム104を形成する。このようなプロセスにより、図13及び図14に示されるように、分離されたメタル層303の端部303aと分離されたLEDエピフィルム104の端部とを整列させることができる。
【0042】
以上説明したように、第3の実施形態に係るLED/駆動IC複合チップ300によれば、分離されたメタル層303及び分離されたLEDエピフィルム104の端部を互いに一致させることができるので、メタル層303の端部とLEDエピフィルムの端部のミスアライメントは生じない。このため、LEDエピフィルム104の接着位置のずれに伴う不具合(例えば、LEDエピフィルムの損傷など)を回避できる。
【0043】
なお、第3の実施形態において、上記以外の点は、上記第1又は2の実施形態の場合と同じである。
【0044】
<本発明が適用されたLEDプリントヘッド>
図17は、本発明に係る半導体装置を組み込んだLEDプリントヘッド700を概略的に示す断面図である。図17に示されるように、LEDプリントヘッド700は、ベース部材701と、ベース部材701に固定されたLEDユニット702と、柱状の光学素子を多数配列したロッドレンズアレイ703と、ロッドレンズアレイ703を保持するホルダ704と、これらの構成701〜704を固定するクランプ705とを有する。LEDユニット702には、上記実施形態の半導体装置であるLED/駆動ICチップ又はLEDアレイチップが搭載されている。LEDユニット702で発生した光はロッドレンズアレイ703を通して照射される。LEDプリントヘッド700は、電子写真プリンタや電子写真コピー装置等の露光装置として用いられる。
【0045】
<可能な変形例>
なお、上記実施形態においては、Si基板上にメタル層103を形成した場合を説明したが、メタル層103に代えてポリシリコンや、ITO、ZnO等の導電性酸化物等の金属以外の導電性薄膜層を用いてもよい。
【0046】
また、上記第実施形態においては、半導体薄膜に備えられた半導体素子が、LED105である場合を説明したが、半導体素子は、レーザー等の他の発光素子、受光素子、ホール素子、及びピエゾ素子等のような他の素子であってもよい。
【0047】
また、上記実施形態においては、LEDエピフィルム104がエピタキシャル層から構成された場合を説明したが、LEDエピフィルムに代えてエピタキシャル層ではない半導体薄膜を採用してもよい。
【0048】
【発明の効果】
以上に説明したように、本発明によれば、半導体薄膜にワイヤボンディング用の電極パッドを備える必要がないので、半導体装置の小型化及び材料コストの低減を図ることができるという効果がある。
【0049】
また、本発明によれば、各半導体素子ごとに駆動回路を備える方式に比べ、集積回路を簡素化できるという効果がある。
【0050】
また、本発明によれば、広い面積を要する共通配線及び個別配線を、高価な化合物半導体等から構成される半導体薄膜上にではなく、基板上に設けたので、材料コストの低減を図ることができるという効果がある。
【図面の簡単な説明】
【図1】本発明の第1の実施形態に係るLED/駆動IC複合チップの一部を概略的に示す斜視図である。
【図2】第1の実施形態に係るLED/駆動IC複合チップの一部を概略的に示す平面図である。
【図3】図2をS3−S3線で切る面を概略的に示す断面図である。
【図4】第1の実施形態に係るLED/駆動IC複合チップの回路図である。
【図5】第1の実施形態に係るLED/駆動IC複合チップのLEDエピフィルムの製造プロセス(その1)を概略的に示す断面図である。
【図6】第1の実施形態に係るLED/駆動IC複合チップのLEDエピフィルムの製造プロセス(その2)を概略的に示す断面図である。
【図7】第1の実施形態に係るLED/駆動IC複合チップのLEDエピフィルムの製造プロセス(その3)を概略的に示す断面図である。
【図8】図7をS8−S8線で切る面を概略的に示す断面図である。
【図9】第1の実施形態の変形例に係るLED/駆動IC複合チップを概略的に示す斜視図である。
【図10】本発明の第2の実施形態に係るLED/駆動IC複合チップの一部を概略的に示す斜視図である。
【図11】第2の実施形態に係るLED/駆動IC複合チップの一部を概略的に示す平面図である。
【図12】図11をS12−S12線で切る面を概略的に示す断面図である。
【図13】本発明の第3の実施形態に係るLED/駆動IC複合チップの一部を概略的に示す斜視図である。
【図14】第3の実施形態に係るLED/駆動IC複合チップの一部を概略的に示す平面図である。
【図15】第3の実施形態に係るLED/駆動IC複合チップの製造プロセスを示す斜視図である。
【図16】第3の実施形態に係るLED/駆動IC複合チップの製造プロセスを示す斜視図である。
【図17】本発明に係る半導体装置を組み込んだLEDプリントヘッドを概略的に示す断面図である。
【図18】従来のLEDプリントヘッドの一部を概略的に示す斜視図である。
【図19】図18のLEDプリントヘッドに備えられたLEDアレイチップの一部を示す平面図である。
【符号の説明】
100,150,200,300 LED/駆動IC複合チップ、
101 Si基板、
102 集積回路、
103,153 メタル層、
104,204 エピタキシャルフィルム(LEDエピフィルム)、
104a エピタキシャル層、
105 LED(発光部)、
106 個別配線層、
107 集積回路の個別電極領域、
108 集積回路の共通電極領域、
109 駆動IC、
111 GaAsコンタクト層(n型GaAs層)、
112 AlGaAs下クラッド層(n型AlxGa1−xAs層)、
113 AlGaAs活性層(n型AlyGa1−yAs層)、
114 AlGaAs上クラッド層(n型AlzGa1−zAs層)、
115 GaAsコンタクト層、
115a GaAsコンタクト層(GaAs層に形成されたZn拡散領域)、
116 Zn拡散領域、
117 層間絶縁膜、
120 LEDエピフィルム形成用基板、
121 GaAs基板、
122 GaAsバッファ層、
123 (AlGa)InPエッチングストップ層、
124 AlAs剥離層、
131 共通配線、
132 信号配線、
153a メタル層の延長部、
211 GaAs層、
212 p型AlxGa1−xAs層、
213 p型AlyGa1−yAs層、
214 n型AlzGa1−zAs層、
215 n型GaAs層、
303 メタル層、
303a メタル層の端部、
314 分離前のLEDエピフィルム、
700 LEDプリントヘッド、
702 LEDユニット、
703 ロッドレンズアレイ。
Claims (16)
- 基板と、
前記基板上に形成され、独立に電位を制御することができるm個(mは2以上の整数)の導通層と、
半導体素子を有し、m個の前記導通層のそれぞれの表面に貼り付けられた半導体薄膜と
を備えたことを特徴とする半導体装置。 - 前記基板が、半導体基板であり、
前記半導体基板が、集積回路を有する
ことを特徴とする請求項1に記載の半導体装置。 - 前記基板が、絶縁基板であり、
前記絶縁基板上に、集積回路が備えられた
ことを特徴とする請求項1に記載の半導体装置。 - 前記半導体薄膜の前記半導体素子が、第1導電型半導体領域と、前記第1導電型半導体領域と異なる導電型である第2導電型半導体領域とを有し、
前記第1導電型半導体領域が、前記導通層に接している
ことを特徴とする請求項1から3までのいずれかに記載の半導体装置。 - m個の前記導通層のそれぞれの表面に貼り付けられた前記半導体薄膜の数が、前記導通層のそれぞれに対して1つずつであることを特徴とする請求項1から4までのいずれかに記載の半導体装置。
- 前記導通層の前記半導体素子配列方向の端部と、前記半導体薄膜の端部とが前記基板の表面に垂直な同一平面上にあることを特徴とする請求項5に記載の半導体装置。
- 前記半導体薄膜に備えられた前記半導体素子の数が、前記半導体薄膜のそれぞれに対してn個(nは2以上の整数)ずつであることを特徴とする請求項5又は6のいずれかに記載の半導体装置。
- m個の前記導通層のそれぞれの表面に貼り付けられた前記半導体薄膜の数が、前記導通層のそれぞれに対してn個(nは2以上の整数)ずつであることを特徴とする請求項1から4までのいずれかに記載の半導体装置。
- 前記半導体薄膜に備えられた前記半導体素子の数が、前記半導体薄膜のそれぞれに対して1個ずつであることを特徴とする請求項8に記載の半導体装置。
- 前記基板に備えられ、独立に電位を制御することができるm本の共通配線と、
前記基板に備えられ、独立に電位を制御することができるn本の信号配線と
を有し、
m本の前記共通配線とm個の前記導通層とが、一対一で電気的に接続され、
m個の前記導通層のそれぞれの上に備えられたn個の前記第2導電型半導体領域の内のk番目(k=1,2,…,n)の第2導電型半導体領域が、n本の前記信号配線の内のk番目の信号配線と電気的に接続される
ことを特徴とする請求項7又は9のいずれかに記載の半導体装置。 - 前記半導体薄膜の前記第2導電型半導体領域上から前記信号配線の端部上まで延びる個別配線層を有することを特徴とする請求項10に記載の半導体装置。
- 前記個別配線層が、フォトリソグラフィ技術を用いて一括形成された薄膜であることを特徴とする請求項11に記載の半導体装置。
- 前記集積回路が、前記半導体素子を駆動させる駆動ICを含み、
m本の前記共通配線及びn本の前記信号配線が、前記駆動ICに接続されている
ことを特徴とする請求項10に記載の半導体装置。 - 前記半導体薄膜が、化合物半導体を主材料とすることを特徴とする請求項1から13までのいずれかに記載の半導体装置。
- 前記半導体素子が、発光素子、受光素子、ホール素子、及びピエゾ素子の内のいずれかの素子であることを特徴とする請求項1から14までのいずれかに記載の半導体装置。
- 前記導通層が、メタル層又はポリシリコン層のいずれかであることを特徴とする請求項1から15までのいずれかに記載の半導体装置。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002371769A JP2004207325A (ja) | 2002-12-24 | 2002-12-24 | 半導体装置 |
US10/734,620 US7135708B2 (en) | 2002-12-24 | 2003-12-15 | Semiconductor apparatus having conductive layers and semiconductor thin films |
EP03029113A EP1434269A3 (en) | 2002-12-24 | 2003-12-17 | Semiconductor device assembly having wiring layers and semiconductor thin films, and optical print head |
US11/543,843 US7486307B2 (en) | 2002-12-24 | 2006-10-06 | Semiconductor apparatus having conductive layers and semiconductor thin films |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002371769A JP2004207325A (ja) | 2002-12-24 | 2002-12-24 | 半導体装置 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007335693A Division JP4573867B2 (ja) | 2007-12-27 | 2007-12-27 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004207325A true JP2004207325A (ja) | 2004-07-22 |
JP2004207325A5 JP2004207325A5 (ja) | 2005-08-04 |
Family
ID=32463502
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002371769A Pending JP2004207325A (ja) | 2002-12-24 | 2002-12-24 | 半導体装置 |
Country Status (3)
Country | Link |
---|---|
US (2) | US7135708B2 (ja) |
EP (1) | EP1434269A3 (ja) |
JP (1) | JP2004207325A (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006269716A (ja) * | 2005-03-24 | 2006-10-05 | Oki Data Corp | 半導体複合装置、半導体複合装置の製造方法、ledヘッド、及び画像形成装置 |
JP2007096160A (ja) * | 2005-09-30 | 2007-04-12 | Oki Data Corp | 半導体複合装置、及びこれらを用いたプリントヘッド並びに画像形成装置。 |
US7928572B2 (en) | 2006-03-27 | 2011-04-19 | Oki Data Corporation | Composite semiconductor device |
JP2014072227A (ja) * | 2012-09-27 | 2014-04-21 | Sharp Corp | Ledプリントヘッド |
JP2019153672A (ja) * | 2018-03-02 | 2019-09-12 | 国立研究開発法人物質・材料研究機構 | 半導体装置、半導体装置の製造方法、赤外線光電変換素子、赤外線検出素子、および赤外線発光素子 |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4960665B2 (ja) * | 2006-08-11 | 2012-06-27 | キヤノン株式会社 | 発光素子アレイ及び画像形成装置 |
US7287678B2 (en) * | 2001-11-16 | 2007-10-30 | Vamco International Inc. | Method and apparatus for determining and setting material release mechanism timing for a material feed mechanism |
JP2003282939A (ja) * | 2002-03-26 | 2003-10-03 | Oki Degital Imaging:Kk | 半導体発光装置及びその製造方法 |
US7180099B2 (en) | 2002-11-11 | 2007-02-20 | Oki Data Corporation | Semiconductor apparatus with thin semiconductor film |
TW576614U (en) * | 2003-06-30 | 2004-02-11 | Yi-Chen Tang | Low-voltage driven high-brightness LED |
JP4326889B2 (ja) * | 2003-09-11 | 2009-09-09 | 株式会社沖データ | 半導体装置、ledプリントヘッド、画像形成装置、及び半導体装置の製造方法 |
US7408566B2 (en) * | 2003-10-22 | 2008-08-05 | Oki Data Corporation | Semiconductor device, LED print head and image-forming apparatus using same, and method of manufacturing semiconductor device |
JP4625279B2 (ja) * | 2004-07-09 | 2011-02-02 | 株式会社リコー | 照明装置、画像読取装置及び画像形成装置 |
JP5010108B2 (ja) * | 2005-03-25 | 2012-08-29 | 株式会社沖データ | 半導体複合装置、プリントヘッド、及びそれを用いた画像形成装置 |
US8021962B2 (en) * | 2005-06-07 | 2011-09-20 | Fujifilm Corporation | Functional film containing structure and method of manufacturing functional film |
DE602006021417D1 (de) * | 2005-06-07 | 2011-06-01 | Fujifilm Corp | Struktur enthaltender funktionaler film und verfahren zur herstellung eines funktionalen films |
DE102007029567A1 (de) | 2007-06-26 | 2009-01-02 | Krones Ag | Sterilisation mit β-Strahlung |
Family Cites Families (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3751157A (en) * | 1971-04-08 | 1973-08-07 | Varian Associates | Electrographic printer |
JPS60130050A (ja) | 1983-12-16 | 1985-07-11 | Nippon Muki Kk | 蓄電池用セパレ−タ−の製造法 |
JPS61270176A (ja) | 1985-05-24 | 1986-11-29 | Kyocera Corp | 光プリンタヘツド |
US5317344A (en) * | 1989-12-22 | 1994-05-31 | Eastman Kodak Company | Light emitting diode printhead having improved signal distribution apparatus |
JP3007199B2 (ja) * | 1991-09-30 | 2000-02-07 | ローム株式会社 | Ledヘッド |
JP2845719B2 (ja) * | 1993-04-12 | 1999-01-13 | 沖電気工業株式会社 | ドライバic |
WO1997012405A1 (en) * | 1995-09-25 | 1997-04-03 | Nippon Sheet Glass Co., Ltd. | Surface light-emitting element and self-scanning type light-emitting device |
JP3340626B2 (ja) | 1996-07-25 | 2002-11-05 | 沖電気工業株式会社 | 発光ダイオードアレイ及びその製造方法 |
JPH1063807A (ja) * | 1996-08-23 | 1998-03-06 | Hitachi Ltd | カード型情報制御装置 |
EP0881686A3 (en) * | 1997-05-28 | 2000-04-19 | Oki Data Corporation | LED array and LED printer head |
JP4086343B2 (ja) * | 1997-06-30 | 2008-05-14 | 沖電気工業株式会社 | プリントヘッド |
JP3732326B2 (ja) * | 1998-02-02 | 2006-01-05 | 株式会社沖データ | 光プリントヘッド |
JP2000022206A (ja) * | 1998-07-01 | 2000-01-21 | Oki Electric Ind Co Ltd | 半導体発光装置 |
JP3986169B2 (ja) | 1998-07-09 | 2007-10-03 | 沖電気工業株式会社 | 半導体発光装置 |
JP3784177B2 (ja) * | 1998-09-29 | 2006-06-07 | 株式会社沖データ | ドライバic |
EP1039555A1 (en) * | 1999-03-05 | 2000-09-27 | Toyoda Gosei Co., Ltd. | Group III nitride compound semiconductor device |
JP2001180037A (ja) * | 1999-12-22 | 2001-07-03 | Kyocera Corp | 発光素子アレイとその製造方法 |
JP2002141492A (ja) | 2000-10-31 | 2002-05-17 | Canon Inc | 発光ダイオードディスプレイパネル及びその製造方法 |
-
2002
- 2002-12-24 JP JP2002371769A patent/JP2004207325A/ja active Pending
-
2003
- 2003-12-15 US US10/734,620 patent/US7135708B2/en not_active Expired - Fee Related
- 2003-12-17 EP EP03029113A patent/EP1434269A3/en not_active Withdrawn
-
2006
- 2006-10-06 US US11/543,843 patent/US7486307B2/en not_active Expired - Fee Related
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006269716A (ja) * | 2005-03-24 | 2006-10-05 | Oki Data Corp | 半導体複合装置、半導体複合装置の製造方法、ledヘッド、及び画像形成装置 |
JP2007096160A (ja) * | 2005-09-30 | 2007-04-12 | Oki Data Corp | 半導体複合装置、及びこれらを用いたプリントヘッド並びに画像形成装置。 |
US7928572B2 (en) | 2006-03-27 | 2011-04-19 | Oki Data Corporation | Composite semiconductor device |
JP2014072227A (ja) * | 2012-09-27 | 2014-04-21 | Sharp Corp | Ledプリントヘッド |
JP2019153672A (ja) * | 2018-03-02 | 2019-09-12 | 国立研究開発法人物質・材料研究機構 | 半導体装置、半導体装置の製造方法、赤外線光電変換素子、赤外線検出素子、および赤外線発光素子 |
JP7002126B2 (ja) | 2018-03-02 | 2022-02-04 | 国立研究開発法人物質・材料研究機構 | 半導体装置、半導体装置の製造方法、赤外線光電変換素子、赤外線検出素子、および赤外線発光素子 |
Also Published As
Publication number | Publication date |
---|---|
US20070023767A1 (en) | 2007-02-01 |
US20040125197A1 (en) | 2004-07-01 |
US7135708B2 (en) | 2006-11-14 |
EP1434269A3 (en) | 2011-01-12 |
EP1434269A2 (en) | 2004-06-30 |
US7486307B2 (en) | 2009-02-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4097510B2 (ja) | 半導体装置の製造方法 | |
JP3813123B2 (ja) | 半導体装置及びledヘッド | |
JP5599916B2 (ja) | 半導体装置の製造方法、半導体装置及びそれを用いた光プリントヘッド、及び画像形成装置 | |
USRE43411E1 (en) | Series connection of two light emitting diodes through semiconductor manufacture process | |
JP5415191B2 (ja) | 半導体複合装置、光プリントヘッド、及び画像形成装置 | |
US6838704B2 (en) | Light emitting diode and method of making the same | |
JP2004207325A (ja) | 半導体装置 | |
JP4179866B2 (ja) | 半導体複合装置及びledヘッド | |
US20030047737A1 (en) | Light emitting diode and method for manufacturing the same | |
JP4920249B2 (ja) | Iii族窒化物系化合物半導体発光素子 | |
JP2697572B2 (ja) | 窒化ガリウム系化合物半導体発光素子 | |
JP2008091862A (ja) | 窒化物半導体発光素子および窒化物半導体発光素子の製造方法 | |
JP2004179641A (ja) | 半導体装置、光プリントヘッド、及び画像形成装置 | |
JP2010219310A (ja) | 光デバイスおよび光デバイス構造 | |
JP4393306B2 (ja) | 半導体発光素子およびその製造方法並びに半導体装置 | |
KR20090116410A (ko) | 수직 전극구조를 갖는 발광소자 및 그 제조방법 | |
JP2010165983A (ja) | 発光チップ集積デバイスおよびその製造方法 | |
JP2941743B2 (ja) | 化合物半導体発光素子及びその製造方法 | |
JP4573867B2 (ja) | 半導体装置 | |
KR101087970B1 (ko) | 반도체 발광소자 | |
KR101084641B1 (ko) | 3족 질화물 반도체 발광소자 | |
JP2012134282A (ja) | 半導体素子 | |
JP3784267B2 (ja) | Ledアレイ | |
JP4098561B2 (ja) | 電極構造及びその製造方法 | |
JP2002232004A (ja) | Ledアレイ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050106 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050106 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071015 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071106 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071227 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080129 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080328 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080513 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080714 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20080801 |
|
A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20080905 |