JP2019153672A - 半導体装置、半導体装置の製造方法、赤外線光電変換素子、赤外線検出素子、および赤外線発光素子 - Google Patents
半導体装置、半導体装置の製造方法、赤外線光電変換素子、赤外線検出素子、および赤外線発光素子 Download PDFInfo
- Publication number
- JP2019153672A JP2019153672A JP2018037337A JP2018037337A JP2019153672A JP 2019153672 A JP2019153672 A JP 2019153672A JP 2018037337 A JP2018037337 A JP 2018037337A JP 2018037337 A JP2018037337 A JP 2018037337A JP 2019153672 A JP2019153672 A JP 2019153672A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- electrode
- interface layer
- semiconductor
- interface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
【課題】電気特性が安定したＧａＡｓベースの半導体装置の提供。【解決手段】ＧａとＡｓを含む単結晶の半導体層２０の第１主表面に金属を含む第１の電極２２が第１の界面層２１を介して形成され、かつ半導体層の第２主表面に金属を含む第２の電極２４が第２の界面層２３を介して形成された半導体装置であって、第１の界面層と第２の界面層はＮ型の半導体層であって、ＧａとＡｓを含む単結晶であり、第１の界面層または第２の界面層と接する半導体層の少なくとも一方の境界部はＧａＡｓ単結晶と同じ結晶格子を有し、第１の界面層と第１の電極、および第２の界面層と第２の電極は、オーミックコンタクトをなし、第１の界面層と第１の電極との界面に形成される第１の電極を構成する金属の拡散層の厚さ、および第２の界面層と第２の電極との界面に形成される第２の電極を構成する金属の拡散層の厚さはともに３ｎｍ以下である。【選択図】図１
Description
本発明は半導体装置、半導体装置の製造方法、赤外線光電変換素子、赤外線検出素子、および赤外線発光素子に関する。
ＧａＡｓ半導体（ガリウム砒素半導体）は、電子移動度がＳｉ（シリコン）より速く、アンドープ基板の抵抗率が高くて基板へのリーク電流や寄生容量を低下させやすいという特徴がある。このため、ＧａＡｓ半導体装置は、高速低消費電力半導体装置として広く使用されている。
また、ＧａＡｓ半導体は、直接遷移型の半導体で、そのバンドギャップが１．４３ｅＶと赤外線領域のバンドギャップであることから、赤外線領域の光電変換素子、すなわち赤外線レーザーや赤外線ダイオードなどの赤外線発光素子、赤外線検出装置および赤外線受発光素子として広く使用されている。
ここで、ＧａＡｓをベースとした光電変換素子では、ＧａＡｓ半導体に電流を注入したり、半導体から電流を取り出す必要がある。そのことを行う効率的な構造として、ＧａＡｓ半導体層の第１、第２の両主表面上に電極を配置した両面電極構造があり、例えば、両面電極構造ＧａＡｓ受光素子として特許文献１に、両面電極構造ＧａＡｓ発光素子として特許文献２に開示されている。
なお、第１、第２の両主表面上に形成する電極が金属を含む場合、金属の光反射効果やプラズモン効果を利用できるため、受光、発光特性の優れる高性能素子となる。
また、半導体装置がレーザーの場合、両電極が金属を含むようにすると、両電極が光を反射する効果を有することにより、光閉じ込め効率の高い半導体導波路が形成できるため、特性の優れる高性能素子となる。
なお、第１、第２の両主表面上に形成する電極が金属を含む場合、金属の光反射効果やプラズモン効果を利用できるため、受光、発光特性の優れる高性能素子となる。
また、半導体装置がレーザーの場合、両電極が金属を含むようにすると、両電極が光を反射する効果を有することにより、光閉じ込め効率の高い半導体導波路が形成できるため、特性の優れる高性能素子となる。
「ＩＩＩ−Ｖ族化合物半導体」赤崎勇著 培風館 第８章 ｐ．１１７
Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．，ｖｏｌ．３９，ｐ．８００（１９８１）
Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．，ｖｏｌ．６６，ｐ．１４１２（１９９５）
Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．，ｖｏｌ．８３，ｐ．２１２４（２００３）
Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．，ｖｏｌ．４９，ｐ．２９２（１９８６）
Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｓｃｉ． Ｔｅｃｈｎｏｌ．，ｖｏｌ．２６，ｐ．１０５０２１（２０１１）
Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．，ｖｏｌ．１０４，ｐ．０３１１１３（２０１４）
Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｓｃｉ．Ｔｅｃｈｎｏｌ．，ｖｏｌ．２０，ｐ．１０５０２１（２０１１）
本発明が解決しようとする課題は、両面電極構造のＮ型ＧａＡｓ半導体をベースにした光電変換素子において、性能の向上した素子、すなわち、受光素子においては検出感度とノイズ（暗電流）の比が高い素子、発光素子においては発光出力の高い素子を提供することである。
また、電気特性が安定していて、素子間のばらつきが少ない両面電極構造のＮ型ＧａＡｓ半導体をベースにした光電変換素子、具体的には、電気特性が安定していて、素子間のばらつきが少ない赤外検出素子、赤外発光素子を提供することである。
また、電気特性が安定していて、素子間のばらつきが少ない両面電極構造のＮ型ＧａＡｓ半導体をベースにした光電変換素子、具体的には、電気特性が安定していて、素子間のばらつきが少ない赤外検出素子、赤外発光素子を提供することである。
本発明の構成を下記に示す。
（構成１）
ＧａおよびＡｓを含む単結晶の半導体層の第１主表面に金属を含む第１の電極が第１の界面層を介して形成され、かつ前記半導体層の第２主表面に金属を含む第２の電極が第２の界面層を介して形成された半導体装置であって、
前記第１の界面層および前記第２の界面層はＮ型の半導体層であって、ＧａとＡｓを含む単結晶であり、
前記第１の界面層または前記第２の界面層と接する前記半導体層の少なくとも一方の境界部はＧａＡｓ単結晶と同じ結晶格子を有し、
前記第１の界面層と前記第１の電極、および前記第２の界面層と前記第２の電極は、オーミックコンタクトをなし、
前記第１の界面層と前記第１の電極との界面に形成される前記第１の電極を構成する金属の拡散層の厚さ、および前記第２の界面層と前記第２の電極との界面に形成される前記第２の電極を構成する金属の拡散層の厚さは、ともに３ｎｍ以下である、半導体装置。
（構成２）
ＧａおよびＡｓを含む単結晶の半導体層の第１主表面に金属を含む第１の電極が第１の界面層を介して形成され、かつ前記半導体層の第２主表面に金属を含む第２の電極が第２の界面層を介して形成された半導体装置であって、
前記第１の界面層および前記第２の界面層はＮ型の半導体層であって、ＧａとＡｓを含む単結晶であり、
前記第１の界面層または前記第２の界面層と接する前記半導体層の少なくとも一方の境界部はＧａＡｓ単結晶と同じ結晶格子を有し、
前記第１の界面層または前記第２の界面層の少なくともいずれかの界面層が、６×１０１８／ｃｍ３以上３×１０１９／ｃｍ３以下の体積密度のＳｉを有し、
前記第１の界面層と前記第１の電極との界面に形成される前記第１の電極を構成する金属の拡散層の厚さ、および前記第２の界面層と前記第２の電極との界面に形成される前記第２の電極を構成する金属の拡散層の厚さは、ともに３ｎｍ以下である、半導体装置。
（構成３）
前記第１の界面層および前記第２の界面層の厚さが５ｎｍ以上１０００ｎｍ以下である、構成１または２に記載の半導体装置。
（構成４）
前記第１の電極および前記第２の電極は、Ｔｉ、Ｃｒ、Ｎｉ，Ａｕ、Ｐｔ、Ａｇ、Ｐｄ、Ｗ、Ｃｕ、Ｙｂ、Ｓｍ、Ｙ、Ｔｂ、Ｈｏ、Ｔｍ、Ｇｄ、Ｅｒ、Ｎｄ、Ｓｃ、Ｚｒ、Ｈｆ、Ｔａ、Ｎｂ、Ｖ、Ｆｅ、Ｍｏ、Ｒｕ、Ｃｏ、Ｒｈ、Ｒｅ、Ｉｒ、Ｉｎ、Ａｌからなる群より選ばれる１以上の金属、Ｔｉ、Ｃｒ、Ｎｉ，Ａｕ、Ｐｔ、Ａｇ、Ｐｄ、Ｗ、Ｃｕ、Ｙｂ、Ｓｍ、Ｙ、Ｔｂ、Ｈｏ、Ｔｍ、Ｇｄ、Ｅｒ、Ｎｄ、Ｓｃ、Ｚｒ、Ｈｆ、Ｔａ、Ｎｂ、Ｖ、Ｆｅ、Ｍｏ、Ｒｕ、Ｃｏ、Ｒｈ、Ｒｅ、Ｉｒ、Ｉｎ、Ａｌからなる群より選ばれる１以上の金属を含む合金、Ｔｉ、Ｃｒ、Ｎｉ，Ａｕ、Ｐｔ、Ａｇ、Ｐｄ、Ｗ、Ｃｕ、Ｙｂ、Ｓｍ、Ｙ、Ｔｂ、Ｈｏ、Ｔｍ、Ｇｄ、Ｅｒ、Ｎｄ、Ｓｃ、Ｚｒ、Ｈｆ、Ｔａ、Ｎｂ、Ｖ、Ｆｅ、Ｍｏ、Ｒｕ、Ｃｏ、Ｒｈ、Ｒｅ、Ｉｒ、Ｉｎ、Ａｌからなる群より選ばれる１以上の金属を含む化合物、およびＩＴＯ、ＡＺＯ、ＧＺＯ、ＩＺＯ、ＩＧＺＯ、ＡＴＯ、ＦＴＯ、ＦＺＯ、ＴｉＮの何れかからなる、構成１から３の何れか１に記載の半導体装置。
（構成５）
剛性を有する基体上に、ＧａＡｓのエッチングレートより高いエッチングレートがとれる犠牲層を形成する犠牲層形成工程と、
Ｓｉの体積含有量が６×１０１８／ｃｍ３以上３×１０１９／ｃｍ３以下のＧａ、Ａｓを含む単結晶でＮ型の半導体の第１の界面層を形成する第１の界面層形成工程と、
ＧａおよびＡｓを含む半導体層であって、前記半導体層の前記第１の境界層と接する境界部はＧａＡｓ単結晶と同じ結晶格子を有する単結晶半導体である半導体層形成工程と、
ＧａとＡｓを含む単結晶でＮ型の半導体の第２の界面層を形成する第２の界面層形成工程と、
金属を含む材料からなる第２の電極を形成する第２の電極形成工程と、
前記第２の電極の上にサポート基板を貼り付けるサポート基板貼り付け工程と、
前記基体および前記犠牲層をエッチング除去するエッチング工程と、
前記第１の界面層上に金属を含む材料からなる第１の電極を形成する第１の電極形成工程と、を含む半導体装置の製造方法。
（構成６）
前記第２の界面層は、体積含有量が６×１０１８／ｃｍ３以上５×１０２０／ｃｍ３以下のＳｉを含む、構成５に記載の半導体装置の製造方法。
（構成７）
前記第２の界面層は、１５０℃以上３００℃以下の温度でエピタキシャル形成されたＧａＡｓからなる、構成５または６に記載の半導体装置の製造方法。
（構成８）
前記犠牲層は、Ａｌ組成比５０％以上１００％以下のＡｌＧａＡｓからなる、構成５から７の何れか１に記載の半導体装置の製造方法。
（構成９）
前記半導体層は、３００℃以上５８０℃以下の温度でエピタキシャル形成される、構成５から８の何れか１に記載の半導体装置の製造方法。
（構成１０）
前記半導体層は、３００℃以上５５０℃以下の温度でエピタキシャル形成される、構成５から８の何れか１に記載の半導体装置の製造方法。
（構成１１）
前記半導体層の前記エピタキシャル形成の時間は２分以上４８時間以下である、構成９または１０に記載の半導体装置の製造方法。
（構成１２）
構成１から４の何れか１に記載の半導体装置、または構成５から１１の何れか１に記載の半導体装置の製造方法によって製造された半導体装置を用いた赤外線光電変換素子。
（構成１３）
構成１から４の何れか１に記載の半導体装置、または構成５から１１の何れか１に記載の半導体装置の製造方法によって製造された半導体装置を用いた赤外線検出素子。
（構成１４）
構成１から４の何れか１に記載の半導体装置、または構成５から１１の何れか１に記載の半導体装置の製造方法によって製造された半導体装置を用いた赤外線発光素子。
（構成１）
ＧａおよびＡｓを含む単結晶の半導体層の第１主表面に金属を含む第１の電極が第１の界面層を介して形成され、かつ前記半導体層の第２主表面に金属を含む第２の電極が第２の界面層を介して形成された半導体装置であって、
前記第１の界面層および前記第２の界面層はＮ型の半導体層であって、ＧａとＡｓを含む単結晶であり、
前記第１の界面層または前記第２の界面層と接する前記半導体層の少なくとも一方の境界部はＧａＡｓ単結晶と同じ結晶格子を有し、
前記第１の界面層と前記第１の電極、および前記第２の界面層と前記第２の電極は、オーミックコンタクトをなし、
前記第１の界面層と前記第１の電極との界面に形成される前記第１の電極を構成する金属の拡散層の厚さ、および前記第２の界面層と前記第２の電極との界面に形成される前記第２の電極を構成する金属の拡散層の厚さは、ともに３ｎｍ以下である、半導体装置。
（構成２）
ＧａおよびＡｓを含む単結晶の半導体層の第１主表面に金属を含む第１の電極が第１の界面層を介して形成され、かつ前記半導体層の第２主表面に金属を含む第２の電極が第２の界面層を介して形成された半導体装置であって、
前記第１の界面層および前記第２の界面層はＮ型の半導体層であって、ＧａとＡｓを含む単結晶であり、
前記第１の界面層または前記第２の界面層と接する前記半導体層の少なくとも一方の境界部はＧａＡｓ単結晶と同じ結晶格子を有し、
前記第１の界面層または前記第２の界面層の少なくともいずれかの界面層が、６×１０１８／ｃｍ３以上３×１０１９／ｃｍ３以下の体積密度のＳｉを有し、
前記第１の界面層と前記第１の電極との界面に形成される前記第１の電極を構成する金属の拡散層の厚さ、および前記第２の界面層と前記第２の電極との界面に形成される前記第２の電極を構成する金属の拡散層の厚さは、ともに３ｎｍ以下である、半導体装置。
（構成３）
前記第１の界面層および前記第２の界面層の厚さが５ｎｍ以上１０００ｎｍ以下である、構成１または２に記載の半導体装置。
（構成４）
前記第１の電極および前記第２の電極は、Ｔｉ、Ｃｒ、Ｎｉ，Ａｕ、Ｐｔ、Ａｇ、Ｐｄ、Ｗ、Ｃｕ、Ｙｂ、Ｓｍ、Ｙ、Ｔｂ、Ｈｏ、Ｔｍ、Ｇｄ、Ｅｒ、Ｎｄ、Ｓｃ、Ｚｒ、Ｈｆ、Ｔａ、Ｎｂ、Ｖ、Ｆｅ、Ｍｏ、Ｒｕ、Ｃｏ、Ｒｈ、Ｒｅ、Ｉｒ、Ｉｎ、Ａｌからなる群より選ばれる１以上の金属、Ｔｉ、Ｃｒ、Ｎｉ，Ａｕ、Ｐｔ、Ａｇ、Ｐｄ、Ｗ、Ｃｕ、Ｙｂ、Ｓｍ、Ｙ、Ｔｂ、Ｈｏ、Ｔｍ、Ｇｄ、Ｅｒ、Ｎｄ、Ｓｃ、Ｚｒ、Ｈｆ、Ｔａ、Ｎｂ、Ｖ、Ｆｅ、Ｍｏ、Ｒｕ、Ｃｏ、Ｒｈ、Ｒｅ、Ｉｒ、Ｉｎ、Ａｌからなる群より選ばれる１以上の金属を含む合金、Ｔｉ、Ｃｒ、Ｎｉ，Ａｕ、Ｐｔ、Ａｇ、Ｐｄ、Ｗ、Ｃｕ、Ｙｂ、Ｓｍ、Ｙ、Ｔｂ、Ｈｏ、Ｔｍ、Ｇｄ、Ｅｒ、Ｎｄ、Ｓｃ、Ｚｒ、Ｈｆ、Ｔａ、Ｎｂ、Ｖ、Ｆｅ、Ｍｏ、Ｒｕ、Ｃｏ、Ｒｈ、Ｒｅ、Ｉｒ、Ｉｎ、Ａｌからなる群より選ばれる１以上の金属を含む化合物、およびＩＴＯ、ＡＺＯ、ＧＺＯ、ＩＺＯ、ＩＧＺＯ、ＡＴＯ、ＦＴＯ、ＦＺＯ、ＴｉＮの何れかからなる、構成１から３の何れか１に記載の半導体装置。
（構成５）
剛性を有する基体上に、ＧａＡｓのエッチングレートより高いエッチングレートがとれる犠牲層を形成する犠牲層形成工程と、
Ｓｉの体積含有量が６×１０１８／ｃｍ３以上３×１０１９／ｃｍ３以下のＧａ、Ａｓを含む単結晶でＮ型の半導体の第１の界面層を形成する第１の界面層形成工程と、
ＧａおよびＡｓを含む半導体層であって、前記半導体層の前記第１の境界層と接する境界部はＧａＡｓ単結晶と同じ結晶格子を有する単結晶半導体である半導体層形成工程と、
ＧａとＡｓを含む単結晶でＮ型の半導体の第２の界面層を形成する第２の界面層形成工程と、
金属を含む材料からなる第２の電極を形成する第２の電極形成工程と、
前記第２の電極の上にサポート基板を貼り付けるサポート基板貼り付け工程と、
前記基体および前記犠牲層をエッチング除去するエッチング工程と、
前記第１の界面層上に金属を含む材料からなる第１の電極を形成する第１の電極形成工程と、を含む半導体装置の製造方法。
（構成６）
前記第２の界面層は、体積含有量が６×１０１８／ｃｍ３以上５×１０２０／ｃｍ３以下のＳｉを含む、構成５に記載の半導体装置の製造方法。
（構成７）
前記第２の界面層は、１５０℃以上３００℃以下の温度でエピタキシャル形成されたＧａＡｓからなる、構成５または６に記載の半導体装置の製造方法。
（構成８）
前記犠牲層は、Ａｌ組成比５０％以上１００％以下のＡｌＧａＡｓからなる、構成５から７の何れか１に記載の半導体装置の製造方法。
（構成９）
前記半導体層は、３００℃以上５８０℃以下の温度でエピタキシャル形成される、構成５から８の何れか１に記載の半導体装置の製造方法。
（構成１０）
前記半導体層は、３００℃以上５５０℃以下の温度でエピタキシャル形成される、構成５から８の何れか１に記載の半導体装置の製造方法。
（構成１１）
前記半導体層の前記エピタキシャル形成の時間は２分以上４８時間以下である、構成９または１０に記載の半導体装置の製造方法。
（構成１２）
構成１から４の何れか１に記載の半導体装置、または構成５から１１の何れか１に記載の半導体装置の製造方法によって製造された半導体装置を用いた赤外線光電変換素子。
（構成１３）
構成１から４の何れか１に記載の半導体装置、または構成５から１１の何れか１に記載の半導体装置の製造方法によって製造された半導体装置を用いた赤外線検出素子。
（構成１４）
構成１から４の何れか１に記載の半導体装置、または構成５から１１の何れか１に記載の半導体装置の製造方法によって製造された半導体装置を用いた赤外線発光素子。
本発明によれば、Ｓ／Ｎ比に優れ、電気特性が安定したＧａＡｓ半導体ベースの両面電極型半導体装置を合金層の形成無しに提供することが可能になる。また、Ｓ／Ｎ比に優れ、電気特性が安定したＧａＡｓ半導体ベースの両面電極型半導体装置の製造方法を提供することが可能になる。特に、表面プラズモン効果や電極と半導体装置の界面での光反射効果を利用したＧａＡｓ半導体をベースにした両面電極型の赤外線検出素子、赤外線発光素子、赤外線光電変換素子において、Ｓ／Ｎ比に優れ、光電変換特性が安定した素子を提供することが可能になる。
以下本発明を実施するための形態について図面を参照しながら説明する。
＜構造と特徴＞
最初に、両面電極型の半導体発光素子および半導体光検出素子の概要構成について説明する。
最初に、両面電極型の半導体発光素子および半導体光検出素子の概要構成について説明する。
両面電極型の半導体発光素子１０２の構成を図２に示す。半導体発光素子１０２は、半導体層１と、その半導体層１の第１主面に形成された第１の電極２および第２主面に形成された第２の電極３からなり、電極２と電極３の間に電源４から電圧が印加されると半導体層１から光６が発生する構成になっている。
ここで、発光効率を高めるため、半導体層１が露出する壁面７に誘電体膜を形成しておくことが好ましい。そして、この誘電体膜はパッシベーション膜としての機能ももたせることができる。
ここで、発光効率を高めるため、半導体層１が露出する壁面７に誘電体膜を形成しておくことが好ましい。そして、この誘電体膜はパッシベーション膜としての機能ももたせることができる。
両面電極型の半導体光検出素子１０３の構成を図３に示す。
半導体光検出素子１０３は、半導体層１と、その半導体層１の第１主面に形成された第１の電極２および第２主面に形成された第２の電極３ａからなり、第１主面に形成された第１の電極２および第２主面に形成された第２の電極３ａの間に電源４により電圧を印加する。光が照射されていない状態では、電流がほとんど流れないが、半導体層１に光６が照射されると第１の電極２と第２の電極３ａの間の電流が増加し、その電流をモニター５により検出する構成になっている。
ここで、半導体層１に光６が十分届くように光６を照射する側の電極（図３の場合は第２の電極３ａ）には開口を形成しておく。または、図４に示すように、半導体光検出素子１０４の第２の電極３ｂを透明導電材料からなる電極とする。なお、透明導電材料上に開口が形成された金属電極を形成した構成にしてもよい。
半導体光検出素子１０３は、半導体層１と、その半導体層１の第１主面に形成された第１の電極２および第２主面に形成された第２の電極３ａからなり、第１主面に形成された第１の電極２および第２主面に形成された第２の電極３ａの間に電源４により電圧を印加する。光が照射されていない状態では、電流がほとんど流れないが、半導体層１に光６が照射されると第１の電極２と第２の電極３ａの間の電流が増加し、その電流をモニター５により検出する構成になっている。
ここで、半導体層１に光６が十分届くように光６を照射する側の電極（図３の場合は第２の電極３ａ）には開口を形成しておく。または、図４に示すように、半導体光検出素子１０４の第２の電極３ｂを透明導電材料からなる電極とする。なお、透明導電材料上に開口が形成された金属電極を形成した構成にしてもよい。
発明者は、半導体層１としてＧａＡｓをベースとした半導体を用いたときのこのタイプの半導体発光素子、半導体光検出素子のＳ／Ｎ比改善の研究を行った。また、併せて素子間の特性ばらつき改善に取り組んだ。
その結果、両面とも電極層と半導体層の界面に合金層が形成されずに金属含有の電極層が形成され、かつ両側の電極ともオーミックコンタクトがとれると、Ｓ／Ｎ比は改善し、また素子間の特性ばらつきは少なくなることを見出した。
電極層と半導体層の界面に合金層が形成されると、金属含有電極による光反射効果が小さくなり、また十分なプラズモン効果が得られなくなってシグナル（Ｓ）を大きくすることが困難になる。
また、オーミックコンタクトではなく、例えばショットキーコンタクトになると、シグナル（Ｓ）を制限する要因になり、またノイズ（Ｎ）、具体的には暗電流は大きくなる。
合金層をもたない金属含有電極層の形成のみによってもＳ／Ｎ比は改善し、両面の電極をオーミックコンタクトとすることのみによってもＳ／Ｎ比は改善するが、両者が組み合わされることにより、単純和ではなく相乗効果によって、より一層Ｓ／Ｎ比や特性ばらつきが改善した。
その結果、両面とも電極層と半導体層の界面に合金層が形成されずに金属含有の電極層が形成され、かつ両側の電極ともオーミックコンタクトがとれると、Ｓ／Ｎ比は改善し、また素子間の特性ばらつきは少なくなることを見出した。
電極層と半導体層の界面に合金層が形成されると、金属含有電極による光反射効果が小さくなり、また十分なプラズモン効果が得られなくなってシグナル（Ｓ）を大きくすることが困難になる。
また、オーミックコンタクトではなく、例えばショットキーコンタクトになると、シグナル（Ｓ）を制限する要因になり、またノイズ（Ｎ）、具体的には暗電流は大きくなる。
合金層をもたない金属含有電極層の形成のみによってもＳ／Ｎ比は改善し、両面の電極をオーミックコンタクトとすることのみによってもＳ／Ｎ比は改善するが、両者が組み合わされることにより、単純和ではなく相乗効果によって、より一層Ｓ／Ｎ比や特性ばらつきが改善した。
しかしながら、ＧａＡｓをベースとした半導体を用いた両面電極型の半導体装置、光検出素子、発光素子で、両電極面とも合金層を作らず、かつオーミックコンタクトとすることは困難であった。
両面電極構造のＮ型ＧａＡｓ半導体をベースにした半導体装置では、半導体装置と両面電極の両面でオーミックコンタクトを実現するために熱処理（シンタリング）による合金層を形成する必要があった。合金層の形成は、上述のように、光学特性の悪化を引き起こす。
一方、この合金層は熱処理による合金層を形成しない手法では、半導体装置と電極の間がショットキーコンタクトになる。
一方、この合金層は熱処理による合金層を形成しない手法では、半導体装置と電極の間がショットキーコンタクトになる。
以下、両電極面とも合金層を作らず、かつオーミックコンタクトとすることの困難さを詳細に説明する。
ＧａＡｓのＮ型ドーパントとして用いられるＳｉは両性ドーパントである。このため、Ｓｉのドーピング量を増やしても、キャリア数（ドナー数）は単調に増加せず、５´１０１８／ｃｍ３〜１０´１０１８／ｃｍ３の体積密度で飽和し（非特許文献１、２参照）、それ以上Ｓｉを加えてもキャリア数は増えずむしろ減少する。
そのため、ＳｉドープＮ型ＧａＡｓ層上のオーミックコンタクトを形成するには、ゲルマニウム（Ｇｅ）やスズ（Ｓｎ）などのＧａＡｓ中に入るとＮ型ドーパントとなる元素を含む金（Ａｕ）などの金属材料をＳｉドープＮ型ＧａＡｓ層上に蒸着等などにより吸着させた後に、熱処理（シンタリング）によりＧａＡｓと合金化（アロイ化）させる方法が用いられる（非特許文献１参照）。しかしこの方法では、金属とＧａＡｓの界面に結晶性が不十分な合金層が形成されるため、特に、表面プラズモン効果や電極と半導体装置の界面での光反射効果を利用した素子の特性は不十分なものとなる。
そのため、ＳｉドープＮ型ＧａＡｓ層上のオーミックコンタクトを形成するには、ゲルマニウム（Ｇｅ）やスズ（Ｓｎ）などのＧａＡｓ中に入るとＮ型ドーパントとなる元素を含む金（Ａｕ）などの金属材料をＳｉドープＮ型ＧａＡｓ層上に蒸着等などにより吸着させた後に、熱処理（シンタリング）によりＧａＡｓと合金化（アロイ化）させる方法が用いられる（非特許文献１参照）。しかしこの方法では、金属とＧａＡｓの界面に結晶性が不十分な合金層が形成されるため、特に、表面プラズモン効果や電極と半導体装置の界面での光反射効果を利用した素子の特性は不十分なものとなる。
熱処理による合金化を必要としない方法として、結晶成長層の最表面に低温ＧａＡｓ層を形成する方法が報告されている（非特許文献３、４参照）。
この方法を用いることにより熱処理（シンタリング）を用いることなく、オーミック接合を実現することができる。
しかし、低温ＧａＡｓ層は、過剰砒素を含む結晶性が不十分な層であるため、結晶成長の最終段階である最表面に対しては用いることはできるが、この層をその表面とは反対側の面に用いることはできない。これは、反対側の面に用いると、その上に完全性の高い結晶をエピタキシャル形成できないためである。すなわち、半導体層１の結晶性、品質を十分なものにすることができないためである。
したがって、この低温ＧａＡｓ層を形成する方法は、ＧａＡｓをベースとした半導体層１に対して両面の電極ともオーミックコンタクトをとる方法としては、適さない。
この方法を用いることにより熱処理（シンタリング）を用いることなく、オーミック接合を実現することができる。
しかし、低温ＧａＡｓ層は、過剰砒素を含む結晶性が不十分な層であるため、結晶成長の最終段階である最表面に対しては用いることはできるが、この層をその表面とは反対側の面に用いることはできない。これは、反対側の面に用いると、その上に完全性の高い結晶をエピタキシャル形成できないためである。すなわち、半導体層１の結晶性、品質を十分なものにすることができないためである。
したがって、この低温ＧａＡｓ層を形成する方法は、ＧａＡｓをベースとした半導体層１に対して両面の電極ともオーミックコンタクトをとる方法としては、適さない。
熱処理による合金化を必要しないその他の方法として、超高濃度のＳｉ（２×１０２０/ｃｍ３相当）をドーピングする方法が報告されている（非特許文献５参照）。
この方法では、低温ＧａＡｓ層のときのような結晶性の問題は生じない。しかしながら、過剰に添加されたＳｉがキャリア数（ドナー数）を著しく低下させてしまうため、その後に半導体層をエピタキシャル成長させる側にはオーミックコンタクトを形成できないということを発明者は見出した。
したがって、この超高濃度のＳｉを用いる方法は、両面の電極ともＧａＡｓをベースとした半導体層１とオーミックコンタクトをとる方法としては適さない。
この方法では、低温ＧａＡｓ層のときのような結晶性の問題は生じない。しかしながら、過剰に添加されたＳｉがキャリア数（ドナー数）を著しく低下させてしまうため、その後に半導体層をエピタキシャル成長させる側にはオーミックコンタクトを形成できないということを発明者は見出した。
したがって、この超高濃度のＳｉを用いる方法は、両面の電極ともＧａＡｓをベースとした半導体層１とオーミックコンタクトをとる方法としては適さない。
量子カスケードレーザーにおいては、半導体層を形成した後の側に低温成長ＧａＡｓを用いる方法を用い、半導体層をエピタキシャル形成する側には、Ｓｉ（５×１０１８／ｃｍ３相当）をドーピングした層を用いる方法が報告されている。しかしこの方法では、特性の優れたオーミックコンタクトを、半導体層をエピタキシャル形成する側で実現することは難しく、実際、文献においてもオーミックコンタクトではなくショットキー的な特性であることが報告されている（非特許文献６参照）。
しかしながら、発明者による詳細な検討の結果、両面電極構造のＮ型ＧａＡｓ半導体をベースにした半導体装置でも、両電極面とも合金層を作らず、かつオーミックコンタクトを両立でき、Ｓ／Ｎ比や素子間ばらつき低減効果があることを確認した。
以下、その詳細を説明する。
以下、その詳細を説明する。
なお、半導体層１としてＧａＡｓをベースとした半導体を用いたときに半導体層から発生する光６は、半導体バンドギャップの関係から赤外光である。また、その半導体層１が受光感度をもつ光も赤外光である。
本願では、波長０．７μｍ以上１ｍｍ以下の光を赤外光と呼ぶこととする。
本願では、波長０．７μｍ以上１ｍｍ以下の光を赤外光と呼ぶこととする。
本実施の形態では、半導体層の第１主面、第２主面とも電極とオーミックコンタクトがとれるように、図１に示す構造としている。
本実施の形態の半導体装置のコア部分１０１は、ガリウム（Ｇａ）と砒素（Ａｓ）を含む半導体層２０、半導体層２０の第１主面である界面１１に接して形成される第１の界面層２１、第１の界面層２１の半導体層２０とは逆側の界面１２に接して形成される第１の電極となる第１の金属含有層２２、半導体層２０の第２主面である界面１３に接して形成される第２の界面層２３、および第２の界面層２３の半導体層２０とは逆側の界面１４に接して形成される第２の電極となる第２の金属含有層２４からなる。
半導体層２０は、ホストとしてガリウム（Ｇａ）および砒素（Ａｓ）を含む単結晶の半導体を含む材料からなり、半導体層２０の少なくとも一方の境界部、すなわち半導体層２０の境界１１または境界１３の少なくとも一方の境界部において、ＧａＡｓ単結晶と同じ結晶格子を有する。また、光電変換素子の場合は、半導体層２０はｐｎ接合または／およびヘテロ接合を有する。
半導体層２０の具体的な構成としては、シリコン（Ｓｉ）をドープしたＧａＡｓとＡｌ０．３Ｇａ０．７ＡｓなどのＡｌＧａＡｓ（アルミニウムガリウム砒素）の積層膜を挙げることができる。
ここで、ＧａＡｓ単結晶と同じ結晶格子とは、結晶のタイプがＧａＡｓ単結晶と同じであって、ＧａＡｓ単結晶との格子の長さの差が±１％以内に収まっていることをいう。
なお、ＧａＡｓには、上述の少なくとも一方の境界部において結晶性をそこなわない範囲、具体的にはＧａＡｓ単結晶と同じ結晶格子が得られるレベルでアンチモン（Ｓｂ）などバンドギャップの狭い材料に一部置き換えることも可能である。置換物としては、ＳｂのほかＡｌ，Ｉｎ、ビスマス（Ｂｉ）、窒素（Ｎ）、リン（Ｐ）の群から少なくとも１つ選択される物質を挙げることができる。
半導体層２０の厚さは、５０ｎｍ以上１０μｍ以下とすることができるが、必ずしもこの膜厚範囲に限られるものではない。
半導体層２０の具体的な構成としては、シリコン（Ｓｉ）をドープしたＧａＡｓとＡｌ０．３Ｇａ０．７ＡｓなどのＡｌＧａＡｓ（アルミニウムガリウム砒素）の積層膜を挙げることができる。
ここで、ＧａＡｓ単結晶と同じ結晶格子とは、結晶のタイプがＧａＡｓ単結晶と同じであって、ＧａＡｓ単結晶との格子の長さの差が±１％以内に収まっていることをいう。
なお、ＧａＡｓには、上述の少なくとも一方の境界部において結晶性をそこなわない範囲、具体的にはＧａＡｓ単結晶と同じ結晶格子が得られるレベルでアンチモン（Ｓｂ）などバンドギャップの狭い材料に一部置き換えることも可能である。置換物としては、ＳｂのほかＡｌ，Ｉｎ、ビスマス（Ｂｉ）、窒素（Ｎ）、リン（Ｐ）の群から少なくとも１つ選択される物質を挙げることができる。
半導体層２０の厚さは、５０ｎｍ以上１０μｍ以下とすることができるが、必ずしもこの膜厚範囲に限られるものではない。
第１の界面層２１および第２の界面層２３は、Ｎ型の半導体層であって、ＧａとＡｓを含む単結晶であり、第１の界面層２１または第２の界面層２３の少なくともいずれかの界面層が６×１０１８／ｃｍ３以上３×１０１９／ｃｍ３以下の体積密度のＳｉを有する材料からなる。第１の界面層２１または第２の界面層２３の少なくともいずれかの界面層のＳｉの体積密度が６×１０１８／ｃｍ３を下回ると、キャリア数が十分でなくなり、オーミック接合がとれなくなるという問題が生じ、３×１０１９／ｃｍ３を上回ると抵抗が高くなるとともにオーミック接合がとれなくなるという問題が生じる。
第１の界面層２１および第２の界面層２３の厚さは、界面層の厚さを一番Ｓｉの濃度が高い領域の厚さと定義すると、５ｎｍ以上１０００ｎｍ以下が好ましい。界面の厚さが５ｎｍを下回るとオーミック接合に必要なキャリア数が不足するという問題が生じ、１０００ｎｍを上回ると界面層中の多数の電子による自由電子吸収や、半導体層２０と第１の合金含有層２２や第２の合金含有層２４との距離が大きくことになるために生じる光電場の低下などにより光学的な特性が劣化するという問題が生じる。
第１の界面層２１および第２の界面層２３の厚さは、界面層の厚さを一番Ｓｉの濃度が高い領域の厚さと定義すると、５ｎｍ以上１０００ｎｍ以下が好ましい。界面の厚さが５ｎｍを下回るとオーミック接合に必要なキャリア数が不足するという問題が生じ、１０００ｎｍを上回ると界面層中の多数の電子による自由電子吸収や、半導体層２０と第１の合金含有層２２や第２の合金含有層２４との距離が大きくことになるために生じる光電場の低下などにより光学的な特性が劣化するという問題が生じる。
第１の金属含有層２２および第２の金属含有層２４は金属を含む材料からなり、例えば、その材料としては、チタン（Ｔｉ）、クロム（Ｃｒ）、ニッケル（Ｎｉ）、金（Ａｕ）、白金（Ｐｔ）、銀（Ａｇ）、パラジウム（Ｐｄ）、タングステン（Ｗ）、銅（Ｃｕ）、イッテルビウム（Ｙｂ）、サマリウム（Ｓｍ）、イットリウム（Ｙ）、テルビウム（Ｔｂ）、ホルミウム（Ｈｏ）、ツリウム（Ｔｍ）、ガドリニウム（Ｇｄ）、エルビウム（Ｅｒ）、ネオジム（Ｎｄ）、スカンジウム（Ｓｃ）、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）、タンタル（Ｔａ）、ニオブ（Ｎｂ）、バナジウム（Ｖ）、鉄（Ｆｅ）、モリブデン（Ｍｏ）、ルテニウム（Ｒｕ）、コバルト（Ｃｏ）、ロジウム（Ｒｈ）、レニウム（Ｒｅ）、イリジウム（Ｉｒ）、インジウム（Ｉｎ）、アルミニウム（Ａｌ）からなる群より選ばれる１以上の金属、Ｔｉ、Ｃｒ、Ｎｉ，Ａｕ、Ｐｔ、Ａｇ、Ｐｄ、Ｗ、Ｃｕ、Ｙｂ、Ｓｍ、Ｙ、Ｔｂ、Ｈｏ、Ｔｍ、Ｇｄ、Ｅｒ、Ｎｄ、Ｓｃ、Ｚｒ、Ｈｆ、Ｔａ、Ｎｂ、Ｖ、Ｆｅ、Ｍｏ、Ｒｕ、Ｃｏ、Ｒｈ、Ｒｅ、Ｉｒ、Ｉｎ、Ａｌからなる群より選ばれる１以上の金属を含む合金、Ｔｉ、Ｃｒ、Ｎｉ，Ａｕ、Ｐｔ、Ａｇ、Ｐｄ、Ｗ、Ｃｕ、Ｙｂ、Ｓｍ、Ｙ、Ｔｂ、Ｈｏ、Ｔｍ、Ｇｄ、Ｅｒ、Ｎｄ、Ｓｃ、Ｚｒ、Ｈｆ、Ｔａ、Ｎｂ、Ｖ、Ｆｅ、Ｍｏ、Ｒｕ、Ｃｏ、Ｒｈ、Ｒｅ、Ｉｒ、Ｉｎ、Ａｌからなる群より選ばれる１以上の金属を含む化合物、およびＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）、ＡＺＯ（Ａｌｕｍｉｎｉｕｍ−ｄｏｐｅｄ Ｚｉｎｃ Ｏｘｉｄｅ）、ＧＺＯ（Ｇａｌｌｉｕｍ−ｄｏｐｅｄ Ｚｉｎｃ Ｏｘｉｄｅ）、ＩＺＯ（Ｉｎｄｉｕｍ Ｚｉｎｃ Ｏｘｉｄｅ）、ＩＧＺＯ（Ｉｎｄｉｕｍ Ｇａｌｌｉｕｍ Ｚｉｎｃ Ｏｘｉｄｅ）、ＡＴＯ（Ａｎｔｉｍｏｎｙ ｄｏｐｅｄ Ｔｉｎ Ｏｘｉｄｅ）、ＦＴＯ（Ｆｌｕｏｒｉｎｅ ｄｏｐｅｄ Ｔｉｎ Ｏｘｉｄｅ）、ＦＺＯ（Ｆｌｕｏｒｉｎｅ ｄｏｐｅｄ Ｚｉｎｃ Ｏｘｉｄｅ）、ＴｉＮ（Ｔｉｔａｎｉｕｍ Ｎｉｔｒｉｄｅ）の何れかを挙げることができる。
この中でも特にＴｉ、Ｃｒ、Ｎｉ、Ａｕ、Ｐｔ、Ａｇ、Ｐｄ、Ｗ、Ｃｕ、Ｒｕ、Ｒｈ、およびＡｌは導電率の観点から好んで用いることができる。
また、作製する半導体装置が赤外線検出素子の場合、赤外線が照射される側の電極としては、透明電極であるＩＴＯ、ＡＺＯ、ＧＺＯ、ＩＺＯ、ＩＧＺＯ、ＡＴＯ、ＦＴＯ、ＦＺＯを好んで用いることができる。
第１の金属含有層２２および第２の金属含有層２４を、金属を含む材料とすることにより、金属のプラズモン効果が得られるため優れた光学的特性が得られる。
この中でも特にＴｉ、Ｃｒ、Ｎｉ、Ａｕ、Ｐｔ、Ａｇ、Ｐｄ、Ｗ、Ｃｕ、Ｒｕ、Ｒｈ、およびＡｌは導電率の観点から好んで用いることができる。
また、作製する半導体装置が赤外線検出素子の場合、赤外線が照射される側の電極としては、透明電極であるＩＴＯ、ＡＺＯ、ＧＺＯ、ＩＺＯ、ＩＧＺＯ、ＡＴＯ、ＦＴＯ、ＦＺＯを好んで用いることができる。
第１の金属含有層２２および第２の金属含有層２４を、金属を含む材料とすることにより、金属のプラズモン効果が得られるため優れた光学的特性が得られる。
なお、赤外光検出装置の場合で光が照射される側の金属含有層にＡｕやＡｌなどの金属材料を用いる場合は、この金属含有層に開口を設け、光が半導体層２０に届くようにする必要がある。
第１の金属含有層２２および第２の金属含有層２４の厚さは５ｎｍ以上１０μｍ以下が好ましい。金属含有層の厚さが５ｎｍを下回ると抵抗が高くなり、また、光に対する表皮深さよりも薄くなるために良好な反射体、プラズモン媒質としての機能を失う。１０μｍを上回ると半導体装置の厚さが厚くなる。また、赤外光検出装置の場合、光が照射される側の金属含有層が厚くなると、電極開口部での高い金属を含んだ壁の影や回折による影響により、半導体層２０に取り込まれる受光量が少なくなるという問題も生じる。
第１の界面層２１と第１の金属含有層２２との界面１２、および第２の界面層２３と第２の金属含有層２４との界面１４には合金層を形成しないことが求められる。製造方法のところで述べるように、第１の金属含有層２２および第２の金属含有層２４の後には特別な熱処理を必要としないので、本構造では界面１２および界面１４に合金層を形成しないようにできる。
第１の界面層２１への第１の金属含有層２２が含有する金属の拡散、および第２の界面層２３への第２の金属含有層２３が含有する金属の拡散は小さいほど好ましい。この金属の拡散層の厚さは、金属の拡散量が１／ｅとなる領域幅で定義して、０ｎｍ以上３ｎｍ以下が好ましく、０ｎｍ以上１ｎｍ以下がより好ましく、０ｎｍ以上０．５ｎｍ以下がさらに一層好ましい。この金属の拡散層の厚さが３ｎｍを超えると、金属のプラズモン効果低下などの問題が起こる。
第１の界面層２１への第１の金属含有層２２が含有する金属の拡散、および第２の界面層２３への第２の金属含有層２３が含有する金属の拡散は小さいほど好ましい。この金属の拡散層の厚さは、金属の拡散量が１／ｅとなる領域幅で定義して、０ｎｍ以上３ｎｍ以下が好ましく、０ｎｍ以上１ｎｍ以下がより好ましく、０ｎｍ以上０．５ｎｍ以下がさらに一層好ましい。この金属の拡散層の厚さが３ｎｍを超えると、金属のプラズモン効果低下などの問題が起こる。
本構造により、半導体層２０は第１電極２２および第２電極２４の両電極に対してオーミックコンタクトがとれ、かつ第１電極２２および第２電極２４は半導体面側に合金層を形成しないものとなる。このため、Ｓ／Ｎ比が優れ、製造された素子間のばらつきも少ないものとなる。急峻な金属界面が形成されるので光学的な特性も向上する。
その上で、金属拡散を抑えた上に単結晶性の高いエピタキシャル成長を行うことができるため、半導体層２０は欠陥も少ない高品質なものとなる。
また、半導体層２０と第１および第２の電極２２、２４との接触部において金属の拡散を用いないため、極めて薄い素子にも適用できるという効果もある。
さらに、第１の界面層２１と第１の金属含有層２２および第２の界面層２３と第２の金属含有層２４の間の抵抗が両方とも下がるため、消費電力などの素子特性が向上する。
その上で、金属拡散を抑えた上に単結晶性の高いエピタキシャル成長を行うことができるため、半導体層２０は欠陥も少ない高品質なものとなる。
また、半導体層２０と第１および第２の電極２２、２４との接触部において金属の拡散を用いないため、極めて薄い素子にも適用できるという効果もある。
さらに、第１の界面層２１と第１の金属含有層２２および第２の界面層２３と第２の金属含有層２４の間の抵抗が両方とも下がるため、消費電力などの素子特性が向上する。
＜製造方法＞
次に、本実施の形態の半導体装置１０５の第１の製造方法を図５から図７を用いて説明する。
次に、本実施の形態の半導体装置１０５の第１の製造方法を図５から図７を用いて説明する。
一般に市販されているＧａＡｓ単結晶基板は、Ｎ型キャリア数の上限が略３×１０１８／ｃｍ３であり、このキャリア数のＧａＡｓ基板に対しては、熱処理を用いないオーミックコンタクト形成は困難である。そのため、ＧａＡｓ単結晶基板上に、犠牲層を挟んで図１に示した半導体装置コア部１０１の構造をすべて結晶成長により作製した後に、ＧａＡｓ単結晶基板および犠牲層をエッチングにより取り除くことにより作製する（図５（ａ）参照）。
まず、十分な剛性を有する基体３１を準備し、その上に表面平坦化を担うバッファー層３２および犠牲層３３を順次形成する。
基体３１としては、十分な剛性があり、かつ、その上にＧａＡｓをベースとする半導体層をエピタキシャルに形成できるものであれば用いることができる。しかしながら、以降に形成するＧａＡｓをベースとした半導体層を高品質とするために、ＧａＡｓ基板とすることが好ましい。
バッファー層３２も、その表面を十分平坦、平滑化できるものであれば材料を特定するものではないが、以降に形成するＧａＡｓをベースとした半導体層を高品質とするために、ＧａＡｓ膜とすることが好ましい。
バッファー層３２の製法としては、例えば、ＭＢＥ（Ｍｏｌｅｃｕｌａｒ Ｂｅａｍ Ｅｐｉｔａｘｙ）、ＭＯＣＶＤ（Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）、ＭＯＰＶＥ（Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｖａｐｏｒ Ｐｈａｓｅ Ｅｐｉｔａｘｙ），ＨＶＰＥ（Ｈｙｄｒｉｄｅ Ｖａｐｏｒ Ｐｈａｓｅ Ｅｐｉｔａｘｙ）、ＬＰＥ（Ｌｉｑｕｉｄ Ｐｈａｓｅ Ｅｐｉｔａｘｙ）などを挙げることができるが、これらに限るものではない。
バッファー層３２の厚さは特に限定されるものではないが、例えば、５０ｎｍ以上１０００ｎｍ以下にすればよい。
バッファー層３２の製法としては、例えば、ＭＢＥ（Ｍｏｌｅｃｕｌａｒ Ｂｅａｍ Ｅｐｉｔａｘｙ）、ＭＯＣＶＤ（Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）、ＭＯＰＶＥ（Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｖａｐｏｒ Ｐｈａｓｅ Ｅｐｉｔａｘｙ），ＨＶＰＥ（Ｈｙｄｒｉｄｅ Ｖａｐｏｒ Ｐｈａｓｅ Ｅｐｉｔａｘｙ）、ＬＰＥ（Ｌｉｑｕｉｄ Ｐｈａｓｅ Ｅｐｉｔａｘｙ）などを挙げることができるが、これらに限るものではない。
バッファー層３２の厚さは特に限定されるものではないが、例えば、５０ｎｍ以上１０００ｎｍ以下にすればよい。
犠牲層３３は、ＧａＡｓのエッチングレートより高いエッチングレートがとれる膜であって、ＡｌＧａＡｓ、特に、Ａｌ組成比が５０％以上１００％以下のＡｌＧａＡｓを好んで用いることができる。このＡｌ組成比のＡｌＧａＡｓはフッ酸水溶液で容易にウェットエッチング除去できるためである。
犠牲層３３の製法としては、例えば、ＭＢＥ（Ｍｏｌｅｃｕｌａｒ Ｂｅａｍ Ｅｐｉｔａｘｙ）、ＭＯＣＶＤ（Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）、ＭＯＰＶＥ（Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｖａｐｏｒ Ｐｈａｓｅ Ｅｐｉｔａｘｙ），ＨＶＰＥ（Ｈｙｄｒｉｄｅ Ｖａｐｏｒ Ｐｈａｓｅ Ｅｐｉｔａｘｙ）、ＬＰＥ（Ｌｉｑｕｉｄ Ｐｈａｓｅ Ｅｐｉｔａｘｙ）などを挙げることができるが、これらに限るものではない。
犠牲層３３の厚さは特に限定されるものではないが、例えば、５００ｎｍ以上２０００ｎｍ以下にすればよい。
犠牲層３３の製法としては、例えば、ＭＢＥ（Ｍｏｌｅｃｕｌａｒ Ｂｅａｍ Ｅｐｉｔａｘｙ）、ＭＯＣＶＤ（Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）、ＭＯＰＶＥ（Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｖａｐｏｒ Ｐｈａｓｅ Ｅｐｉｔａｘｙ），ＨＶＰＥ（Ｈｙｄｒｉｄｅ Ｖａｐｏｒ Ｐｈａｓｅ Ｅｐｉｔａｘｙ）、ＬＰＥ（Ｌｉｑｕｉｄ Ｐｈａｓｅ Ｅｐｉｔａｘｙ）などを挙げることができるが、これらに限るものではない。
犠牲層３３の厚さは特に限定されるものではないが、例えば、５００ｎｍ以上２０００ｎｍ以下にすればよい。
次に、第１の界面層２１を犠牲層３３上に形成する（図５（ｂ）参照）。
第１の界面層２１は、ＳｉがドープされたＧａ、Ａｓを含む単結晶でＮ型の材料からなり、Ｓｉのドープ量は、体積含有量で表して６×１０１８／ｃｍ３以上３×１０１９／ｃｍ３以下とする。
第１の界面層２１の成膜法としては、例えば、ＭＢＥ、ＭＯＣＶＤ、ＭＯＰＶＥ，ＨＶＰＥ、ＬＰＥなどを挙げることができるが、これらに限るものではない。但し、第１の界面層２１の上部表面がＧａＡｓ単結晶と同じ結晶格子を有するように第１の界面層２１をエピタキシャル形成する必要がある。
第１の界面層２１は、ＳｉがドープされたＧａ、Ａｓを含む単結晶でＮ型の材料からなり、Ｓｉのドープ量は、体積含有量で表して６×１０１８／ｃｍ３以上３×１０１９／ｃｍ３以下とする。
第１の界面層２１の成膜法としては、例えば、ＭＢＥ、ＭＯＣＶＤ、ＭＯＰＶＥ，ＨＶＰＥ、ＬＰＥなどを挙げることができるが、これらに限るものではない。但し、第１の界面層２１の上部表面がＧａＡｓ単結晶と同じ結晶格子を有するように第１の界面層２１をエピタキシャル形成する必要がある。
第１の界面層２１は、Ｓｉが含まれた積層膜として形成し、積層膜を積んでいく各段階でさらにＳｉをδドープするのも、６×１０１８／ｃｍ３以上３×１０１９／ｃｍ３以下という濃度の高いＳｉをドープする上で好ましい。例えば、Ｓｉを体積含有量で５×１０１８／ｃｍ３含むＧａＡｓ膜を４ｎｍ形成し、その後、３×１０１２／ｃｍ２の濃度でＳｉをδドープして１層目のＳｉ含有ＧａＡｓ膜を形成し、それを複数回、例えば７回繰り返して形成したＳｉ含有ＧａＡｓ積層膜を第２の界面層２３とする。
ここで、第１の界面層２１を形成するときの温度は３００℃〜５５０℃が好ましい。
第１の界面層２１の厚さは、５ｎｍ以上１０００ｎｍ以下が好ましい。
ここで、第１の界面層２１を形成するときの温度は３００℃〜５５０℃が好ましい。
第１の界面層２１の厚さは、５ｎｍ以上１０００ｎｍ以下が好ましい。
その後、半導体層２０を第１の界面層２１の上に形成する（図５（ｃ）参照）。
半導体層２０は、ＧａおよびＡｓを含む半導体層であって、半導体層２０の第１の境界層２１と接する境界部はＧａＡｓ単結晶と同じ結晶格子を有する単結晶半導体からなる。
半導体層２０は、ＭＢＥ、ＭＯＣＶＤ、ＭＯＰＶＥ，ＨＶＰＥ、ＬＰＥなどの方法でエピタキシャル形成することが好ましい。
半導体層２０は積層膜を好んで用いることができるが、単層膜を用いることもできる。単層膜を用いて光電変換素子を作製する場合は、不純物の分布を作り込んで半導体層２０内にｐｎ接合部を形成する。
半導体層２０を積層膜とする場合は、例えば、ＭＢＥ法でＳｉをドープしたＧａＡｓ層、アンドープのＧａＡｓ層、ＡｌＧａＡｓ層の組み合わせを複数層積層する。
半導体層２０は、ＧａおよびＡｓを含む半導体層であって、半導体層２０の第１の境界層２１と接する境界部はＧａＡｓ単結晶と同じ結晶格子を有する単結晶半導体からなる。
半導体層２０は、ＭＢＥ、ＭＯＣＶＤ、ＭＯＰＶＥ，ＨＶＰＥ、ＬＰＥなどの方法でエピタキシャル形成することが好ましい。
半導体層２０は積層膜を好んで用いることができるが、単層膜を用いることもできる。単層膜を用いて光電変換素子を作製する場合は、不純物の分布を作り込んで半導体層２０内にｐｎ接合部を形成する。
半導体層２０を積層膜とする場合は、例えば、ＭＢＥ法でＳｉをドープしたＧａＡｓ層、アンドープのＧａＡｓ層、ＡｌＧａＡｓ層の組み合わせを複数層積層する。
半導体層２０を形成するときの温度は３００℃以上５８０℃以下が好ましく、３００℃以上５５０℃以下がさらに好ましい。温度がこの範囲にあると、この後形成する第１金属含有層と半導体層２０との比接触抵抗を小さくすることができる。
また、半導体層２０をエピタキシャル形成するときの時間は２分以上４８時間以下が好ましい。エピタキシャル形成時間が２分を下回ると成長速度が過大となり、十分な結晶性の半導体層をエピタキシャル形成することが困難になり、４８時間を超えると単純に時間の浪費となって、製造のスループットを低下させる。
また、半導体層２０をエピタキシャル形成するときの時間は２分以上４８時間以下が好ましい。エピタキシャル形成時間が２分を下回ると成長速度が過大となり、十分な結晶性の半導体層をエピタキシャル形成することが困難になり、４８時間を超えると単純に時間の浪費となって、製造のスループットを低下させる。
しかる後、第２の界面層２３を半導体層２０の上に形成する（図５（ｄ）参照）。
第２の界面層２３は、Ｇａ、Ａｓを含む単結晶でＮ型の材料からなる。
第２の界面層２３の成膜法としては、例えば、ＭＢＥ、ＭＯＣＶＤ、ＭＯＰＶＥ，ＨＶＰＥ、ＬＰＥなどを挙げることができるが、これらに限るものではない。
第２の界面層２３は、Ｇａ、Ａｓを含む単結晶でＮ型の材料からなる。
第２の界面層２３の成膜法としては、例えば、ＭＢＥ、ＭＯＣＶＤ、ＭＯＰＶＥ，ＨＶＰＥ、ＬＰＥなどを挙げることができるが、これらに限るものではない。
第２の界面層２３は、体積含有量で表して６×１０１８／ｃｍ３以上５×１０２０／ｃｍ３以下のＳｉがドープされていることが好ましい。
また、第２の界面層２３は、１５０℃以上３００℃以下の温度でエピタキシャル形成されることが好ましい。
Ｓｉのドープおよびエピタキシャル形成の温度をこの範囲にすると、この後引き続いて形成する第２の金属含有層２４と半導体層２０との電気的接触特性は、よりオーミック性の高いものとなり、かつ比接触抵抗が小さなものとなる。
第２の界面層２３は、Ｓｉが含まれた積層膜として形成し、積層膜を積んでいく各段階でさらにＳｉをδドープしてもよい。例えば、Ｓｉを体積含有量で５×１０１８／ｃｍ３含むＧａＡｓ膜を４ｎｍ形成し、その後、３×１０１２／ｃｍ２の濃度でＳｉをδドープして１層目のＳｉ含有ＧａＡｓ膜を形成し、それを複数回、例えば７回繰り返して形成したＳｉ含有ＧａＡｓ積層膜を第２の界面層２３とする。
第２の界面層２３の厚さは、５ｎｍ以上１０００ｎｍ以下が好ましい。
また、第２の界面層２３は、１５０℃以上３００℃以下の温度でエピタキシャル形成されることが好ましい。
Ｓｉのドープおよびエピタキシャル形成の温度をこの範囲にすると、この後引き続いて形成する第２の金属含有層２４と半導体層２０との電気的接触特性は、よりオーミック性の高いものとなり、かつ比接触抵抗が小さなものとなる。
第２の界面層２３は、Ｓｉが含まれた積層膜として形成し、積層膜を積んでいく各段階でさらにＳｉをδドープしてもよい。例えば、Ｓｉを体積含有量で５×１０１８／ｃｍ３含むＧａＡｓ膜を４ｎｍ形成し、その後、３×１０１２／ｃｍ２の濃度でＳｉをδドープして１層目のＳｉ含有ＧａＡｓ膜を形成し、それを複数回、例えば７回繰り返して形成したＳｉ含有ＧａＡｓ積層膜を第２の界面層２３とする。
第２の界面層２３の厚さは、５ｎｍ以上１０００ｎｍ以下が好ましい。
その後、第２の金属含有層２４を第２の界面層２３の上に形成する（図６（ａ）参照）。
第２の金属含有層２４は、金属を含む材料からなり、具体的には、Ｔｉ、Ｃｒ、Ｎｉ，Ａｕ、Ｐｔ、Ａｇ、Ｐｄ、Ｗ、Ｃｕ、Ｙｂ、Ｓｍ、Ｙ、Ｔｂ、Ｈｏ、Ｔｍ、Ｇｄ、Ｅｒ、Ｎｄ、Ｓｃ、Ｚｒ、Ｈｆ、Ｔａ、Ｎｂ、Ｖ、Ｆｅ、Ｍｏ、Ｒｕ、Ｃｏ、Ｒｈ、Ｒｅ、Ｉｒ、Ｉｎ、Ａｌからなる群より選ばれる１以上の金属、Ｔｉ、Ｃｒ、Ｎｉ，Ａｕ、Ｐｔ、Ａｇ、Ｐｄ、Ｗ、Ｃｕ、Ｙｂ、Ｓｍ、Ｙ、Ｔｂ、Ｈｏ、Ｔｍ、Ｇｄ、Ｅｒ、Ｎｄ、Ｓｃ、Ｚｒ、Ｈｆ、Ｔａ、Ｎｂ、Ｖ、Ｆｅ、Ｍｏ、Ｒｕ、Ｃｏ、Ｒｈ、Ｒｅ、Ｉｒ、Ｉｎ、Ａｌからなる群より選ばれる１以上の金属を含む合金、Ｔｉ、Ｃｒ、Ｎｉ，Ａｕ、Ｐｔ、Ａｇ、Ｐｄ、Ｗ、Ｃｕ、Ｙｂ、Ｓｍ、Ｙ、Ｔｂ、Ｈｏ、Ｔｍ、Ｇｄ、Ｅｒ、Ｎｄ、Ｓｃ、Ｚｒ、Ｈｆ、Ｔａ、Ｎｂ、Ｖ、Ｆｅ、Ｍｏ、Ｒｕ、Ｃｏ、Ｒｈ、Ｒｅ、Ｉｒ、Ｉｎ、Ａｌからなる群より選ばれる１以上の金属を含む化合物、およびＩＴＯ、ＡＺＯ、ＧＺＯ、ＩＺＯ、ＩＧＺＯ、ＡＴＯ、ＦＴＯ、ＦＺＯ、ＴｉＮの何れかから１を挙げることができる。
第２の金属含有層２４は、単層膜でも積層膜でもよい。
第２の金属含有層２４の形成方法としては、ＤＣおよびＲＦスパッタリング法、加熱蒸着法、電子線蒸着法、ＭＯＣＶＤ法などを挙げることができるが、これらの方法に限るものではなく、電気導電性、密着性および表面平坦性に優れる形成方法であれば用いることができる。
ここで、第２の金属含有層２４の形成に当たっては、特別な熱処理を用いないことが、合金層形成を防止する観点から好ましい。
第２の金属含有層２４は、金属を含む材料からなり、具体的には、Ｔｉ、Ｃｒ、Ｎｉ，Ａｕ、Ｐｔ、Ａｇ、Ｐｄ、Ｗ、Ｃｕ、Ｙｂ、Ｓｍ、Ｙ、Ｔｂ、Ｈｏ、Ｔｍ、Ｇｄ、Ｅｒ、Ｎｄ、Ｓｃ、Ｚｒ、Ｈｆ、Ｔａ、Ｎｂ、Ｖ、Ｆｅ、Ｍｏ、Ｒｕ、Ｃｏ、Ｒｈ、Ｒｅ、Ｉｒ、Ｉｎ、Ａｌからなる群より選ばれる１以上の金属、Ｔｉ、Ｃｒ、Ｎｉ，Ａｕ、Ｐｔ、Ａｇ、Ｐｄ、Ｗ、Ｃｕ、Ｙｂ、Ｓｍ、Ｙ、Ｔｂ、Ｈｏ、Ｔｍ、Ｇｄ、Ｅｒ、Ｎｄ、Ｓｃ、Ｚｒ、Ｈｆ、Ｔａ、Ｎｂ、Ｖ、Ｆｅ、Ｍｏ、Ｒｕ、Ｃｏ、Ｒｈ、Ｒｅ、Ｉｒ、Ｉｎ、Ａｌからなる群より選ばれる１以上の金属を含む合金、Ｔｉ、Ｃｒ、Ｎｉ，Ａｕ、Ｐｔ、Ａｇ、Ｐｄ、Ｗ、Ｃｕ、Ｙｂ、Ｓｍ、Ｙ、Ｔｂ、Ｈｏ、Ｔｍ、Ｇｄ、Ｅｒ、Ｎｄ、Ｓｃ、Ｚｒ、Ｈｆ、Ｔａ、Ｎｂ、Ｖ、Ｆｅ、Ｍｏ、Ｒｕ、Ｃｏ、Ｒｈ、Ｒｅ、Ｉｒ、Ｉｎ、Ａｌからなる群より選ばれる１以上の金属を含む化合物、およびＩＴＯ、ＡＺＯ、ＧＺＯ、ＩＺＯ、ＩＧＺＯ、ＡＴＯ、ＦＴＯ、ＦＺＯ、ＴｉＮの何れかから１を挙げることができる。
第２の金属含有層２４は、単層膜でも積層膜でもよい。
第２の金属含有層２４の形成方法としては、ＤＣおよびＲＦスパッタリング法、加熱蒸着法、電子線蒸着法、ＭＯＣＶＤ法などを挙げることができるが、これらの方法に限るものではなく、電気導電性、密着性および表面平坦性に優れる形成方法であれば用いることができる。
ここで、第２の金属含有層２４の形成に当たっては、特別な熱処理を用いないことが、合金層形成を防止する観点から好ましい。
その後、試料を上下反転させ、第２金属含有層２４が接するようにして基体４０上に試料を貼り合わせる（図６（ｂ）参照）。
この貼り合わせの方法としては、例えばＡｕ−Ａｕ拡散接合法などを挙げることができる。
この方法では、基体４０上に、例えば、厚さ１０ｎｍのＴｉと厚さ５００ｎｍのＡｕを積層形成しておく。第２の金属含有層２４も少なくともその表面側をＡｕとしておき、この両者を加熱下加圧接触させる。条件としては、例えば、加圧５〜１０ＭＰａ、温度２５０〜３３０℃１時間を挙げることができる。
ここで、このとき生じた応力を下げるため、引き続き無加圧の下で、同様の条件の熱処理を加えておくことも好ましい。また、基体４０は、熱膨張率を考慮してＧａＡｓ基板とすることが好ましい。３３０℃の熱処理では、Ｔｉがバリヤになることもあって、第２の金属含有層２４と第２の界面層２３の間に合金層を形成することがない。
第２の貼り合わせの方法としては、エポキシ接着法などを挙げることができる。
エポキシ接着法では、基体４０上にエポキシ接着剤を滴下し、第２の金属含有層２４と基体４０を加熱下で加圧接着させる。この条件としては、例えば、加圧１〜５ＭＰａ、温度１５０℃１時間を挙げることができる。ここで、このとき生じた応力を下げるため、引き続き無加圧の下で、同様の条件の熱処理を加えておくことも好ましい。また、基体４０は、熱膨張率を考慮してＧａＡｓ基板とすることが好ましい。１５０℃の熱処理では、Ｔｉがバリヤになることもあって、第２の金属含有層２４と第２の界面層２３の間に合金層を形成することがない。
また、その他の貼り合わせの方法として、共晶接合（半田付け、銀ろう接合）、陽極接合、表面活性化接合（超高真空下で表面をＡｒ＋イオンなどで清浄化し、室温程度で接合）、Ａｕ微粒子を用いた拡散接合などを挙げることもできる。
この貼り合わせの方法としては、例えばＡｕ−Ａｕ拡散接合法などを挙げることができる。
この方法では、基体４０上に、例えば、厚さ１０ｎｍのＴｉと厚さ５００ｎｍのＡｕを積層形成しておく。第２の金属含有層２４も少なくともその表面側をＡｕとしておき、この両者を加熱下加圧接触させる。条件としては、例えば、加圧５〜１０ＭＰａ、温度２５０〜３３０℃１時間を挙げることができる。
ここで、このとき生じた応力を下げるため、引き続き無加圧の下で、同様の条件の熱処理を加えておくことも好ましい。また、基体４０は、熱膨張率を考慮してＧａＡｓ基板とすることが好ましい。３３０℃の熱処理では、Ｔｉがバリヤになることもあって、第２の金属含有層２４と第２の界面層２３の間に合金層を形成することがない。
第２の貼り合わせの方法としては、エポキシ接着法などを挙げることができる。
エポキシ接着法では、基体４０上にエポキシ接着剤を滴下し、第２の金属含有層２４と基体４０を加熱下で加圧接着させる。この条件としては、例えば、加圧１〜５ＭＰａ、温度１５０℃１時間を挙げることができる。ここで、このとき生じた応力を下げるため、引き続き無加圧の下で、同様の条件の熱処理を加えておくことも好ましい。また、基体４０は、熱膨張率を考慮してＧａＡｓ基板とすることが好ましい。１５０℃の熱処理では、Ｔｉがバリヤになることもあって、第２の金属含有層２４と第２の界面層２３の間に合金層を形成することがない。
また、その他の貼り合わせの方法として、共晶接合（半田付け、銀ろう接合）、陽極接合、表面活性化接合（超高真空下で表面をＡｒ＋イオンなどで清浄化し、室温程度で接合）、Ａｕ微粒子を用いた拡散接合などを挙げることもできる。
基体４０は、十分な剛性を有し、その表面が貼り合わせに適するほどの平坦性および平滑性を有するものであれば用いることができる。例えば、基体４０として、ＧａＡｓ基板、Ｓｉ基板、ＩｎＰ基板、サファイア基板、合成石英ガラス、ホウケイ酸ガラス、ソーダライムガラスなどのガラス基板、アルミナ、窒化ケイ素などのセラミクス基板、アクリル、ポリスチレン（ＰＳ）、ポリプロピレン（ＰＰ）、ポリエチレンテレフタレート（ＰＥＴ）、ポリカーボネート（ＰＣ）などの有機材料基板、アルミニウム、鉄、ステンレス、銅などの金属基板を挙げることができる。この中でも、熱膨張率をそろえるという観点から、ＧａＡｓ基板を好んで用いることができる。
しかる後、基体３１をエッチングで除去し、引き続き、バッファー層３２もエッチング除去する（図６（ｃ）参照）。これらのエッチングは、機械的研磨でもウェットエッチングでもドライエッチングでも構わない。例えば、ＧａＡｓ基板である場合の基体３１は、クエン酸溶液で容易にウェットエッチング除去することができる。
その後、犠牲層３３をエッチング除去する（図７（ａ）参照）。このエッチングは、ウェットエッチングでもドライエッチングでも構わない。例えば、犠牲層３３がＡｌＧａＡｓからなる場合は、フッ酸水溶液で容易にウェットエッチング除去することができる。
しかる後、露出した第１の界面層２１の上に第１の金属含有層２２を形成して、半導体装置１０５が製造される（図７（ｂ）参照）。
第１の金属含有層２２は、金属を含む材料からなり、具体的には、Ｔｉ、Ｃｒ、Ｎｉ，Ａｕ、Ｐｔ、Ａｇ、Ｐｄ、Ｗ、Ｃｕ、Ｙｂ、Ｓｍ、Ｙ、Ｔｂ、Ｈｏ、Ｔｍ、Ｇｄ、Ｅｒ、Ｎｄ、Ｓｃ、Ｚｒ、Ｈｆ、Ｔａ、Ｎｂ、Ｖ、Ｆｅ、Ｍｏ、Ｒｕ、Ｃｏ、Ｒｈ、Ｒｅ、Ｉｒ、Ｉｎ、Ａｌからなる群より選ばれる１以上の金属、Ｔｉ、Ｃｒ、Ｎｉ，Ａｕ、Ｐｔ、Ａｇ、Ｐｄ、Ｗ、Ｃｕ、Ｙｂ、Ｓｍ、Ｙ、Ｔｂ、Ｈｏ、Ｔｍ、Ｇｄ、Ｅｒ、Ｎｄ、Ｓｃ、Ｚｒ、Ｈｆ、Ｔａ、Ｎｂ、Ｖ、Ｆｅ、Ｍｏ、Ｒｕ、Ｃｏ、Ｒｈ、Ｒｅ、Ｉｒ、Ｉｎ、Ａｌからなる群より選ばれる１以上の金属を含む合金、Ｔｉ、Ｃｒ、Ｎｉ，Ａｕ、Ｐｔ、Ａｇ、Ｐｄ、Ｗ、Ｃｕ、Ｙｂ、Ｓｍ、Ｙ、Ｔｂ、Ｈｏ、Ｔｍ、Ｇｄ、Ｅｒ、Ｎｄ、Ｓｃ、Ｚｒ、Ｈｆ、Ｔａ、Ｎｂ、Ｖ、Ｆｅ、Ｍｏ、Ｒｕ、Ｃｏ、Ｒｈ、Ｒｅ、Ｉｒ、Ｉｎ、Ａｌからなる群より選ばれる１以上の金属を含む化合物、およびＩＴＯ、ＡＺＯ、ＧＺＯ、ＩＺＯ、ＩＧＺＯ、ＡＴＯ、ＦＴＯ、ＦＺＯ、ＴｉＮの何れかから１を挙げることができる。
第１の金属含有層２２は、単層膜でも積層膜でもよい。例えば、Ａｕ／Ｔｉの２層膜としてもよい。
第１の金属含有層２２の形成方法としては、ＤＣおよびＲＦスパッタリング法、加熱蒸着法、電子線蒸着法、ＭＯＣＶＤ法などを挙げることができるが、第２の金属含有層２４の形成方法と同様に、これらの方法に限るものではない。
ここで、第１の金属含有層２２の形成に当たっては、特別な熱処理を用いないことが、合金層形成を防止する観点から好ましい。
第１の金属含有層２２は、金属を含む材料からなり、具体的には、Ｔｉ、Ｃｒ、Ｎｉ，Ａｕ、Ｐｔ、Ａｇ、Ｐｄ、Ｗ、Ｃｕ、Ｙｂ、Ｓｍ、Ｙ、Ｔｂ、Ｈｏ、Ｔｍ、Ｇｄ、Ｅｒ、Ｎｄ、Ｓｃ、Ｚｒ、Ｈｆ、Ｔａ、Ｎｂ、Ｖ、Ｆｅ、Ｍｏ、Ｒｕ、Ｃｏ、Ｒｈ、Ｒｅ、Ｉｒ、Ｉｎ、Ａｌからなる群より選ばれる１以上の金属、Ｔｉ、Ｃｒ、Ｎｉ，Ａｕ、Ｐｔ、Ａｇ、Ｐｄ、Ｗ、Ｃｕ、Ｙｂ、Ｓｍ、Ｙ、Ｔｂ、Ｈｏ、Ｔｍ、Ｇｄ、Ｅｒ、Ｎｄ、Ｓｃ、Ｚｒ、Ｈｆ、Ｔａ、Ｎｂ、Ｖ、Ｆｅ、Ｍｏ、Ｒｕ、Ｃｏ、Ｒｈ、Ｒｅ、Ｉｒ、Ｉｎ、Ａｌからなる群より選ばれる１以上の金属を含む合金、Ｔｉ、Ｃｒ、Ｎｉ，Ａｕ、Ｐｔ、Ａｇ、Ｐｄ、Ｗ、Ｃｕ、Ｙｂ、Ｓｍ、Ｙ、Ｔｂ、Ｈｏ、Ｔｍ、Ｇｄ、Ｅｒ、Ｎｄ、Ｓｃ、Ｚｒ、Ｈｆ、Ｔａ、Ｎｂ、Ｖ、Ｆｅ、Ｍｏ、Ｒｕ、Ｃｏ、Ｒｈ、Ｒｅ、Ｉｒ、Ｉｎ、Ａｌからなる群より選ばれる１以上の金属を含む化合物、およびＩＴＯ、ＡＺＯ、ＧＺＯ、ＩＺＯ、ＩＧＺＯ、ＡＴＯ、ＦＴＯ、ＦＺＯ、ＴｉＮの何れかから１を挙げることができる。
第１の金属含有層２２は、単層膜でも積層膜でもよい。例えば、Ａｕ／Ｔｉの２層膜としてもよい。
第１の金属含有層２２の形成方法としては、ＤＣおよびＲＦスパッタリング法、加熱蒸着法、電子線蒸着法、ＭＯＣＶＤ法などを挙げることができるが、第２の金属含有層２４の形成方法と同様に、これらの方法に限るものではない。
ここで、第１の金属含有層２２の形成に当たっては、特別な熱処理を用いないことが、合金層形成を防止する観点から好ましい。
上記の方法では、基体４０上に第２の金属含有層２４を直接貼り合わせる方法を説明したが、基体４０の上にテンポラリーボンディング層を形成し、テンポラリーボンディング層を介して基体４０と第２の金属含有層２４を貼り合わせるいわゆるテンポラリーボンディング法を用いることもできる。
このテンポラリーボンディング法では、図７（ｂ）の段階まで上記手順によって試料を作製した後、また上下を反転させて、新たな基体の上に第１の金属含有層２２を下向きにした試料を貼り合わせる。その後、基体４０とテンポラリーボンディング層を除去する。ここで、テンポラリーボンディング層としては、例えば温水で剥離するエポキシ接着剤、剪断力や衝撃力で剥離する接着剤、レーザー光照射で剥離する接着剤などの有機材料を挙げることができる。
このテンポラリーボンディング法によれば、第１の金属含有層２２を基体側、すなわち下側に形成することができる。
このテンポラリーボンディング法では、図７（ｂ）の段階まで上記手順によって試料を作製した後、また上下を反転させて、新たな基体の上に第１の金属含有層２２を下向きにした試料を貼り合わせる。その後、基体４０とテンポラリーボンディング層を除去する。ここで、テンポラリーボンディング層としては、例えば温水で剥離するエポキシ接着剤、剪断力や衝撃力で剥離する接着剤、レーザー光照射で剥離する接着剤などの有機材料を挙げることができる。
このテンポラリーボンディング法によれば、第１の金属含有層２２を基体側、すなわち下側に形成することができる。
また、上記の方法では、第２の金属含有層２４に基体４０を貼り合わせた後、基体３１を除去して半導体装置１０５を作製する方法を示したが、第２の界面層２３を形成した後、犠牲層３３をウェットエッチングして半導体装置を製造する方法もある。
この方法を、図８から図１０を用いて説明する。
第２の界面層２３までを上述の方法で形成した後、図８（ａ）に示すように、犠牲層３３をウェットエッチングして構造体１０６を作製し、構造体１０６から第１の界面層２１、半導体層２０および第２の界面層２３からなる図８（ｂ）に示すコアユニット６０を切り出す（ダイシングする）。
第２の界面層２３までを上述の方法で形成した後、図８（ａ）に示すように、犠牲層３３をウェットエッチングして構造体１０６を作製し、構造体１０６から第１の界面層２１、半導体層２０および第２の界面層２３からなる図８（ｂ）に示すコアユニット６０を切り出す（ダイシングする）。
そして、基体４１上に第２の金属含有層５１を形成した基板上にコアユニット６０を上下反転させて貼り付け（図９（ａ））、その後、第１の界面層２１の上に第１の金属含有層５２を形成して、半導体装置１０７（図９（ｂ））を製造する。
あるいは、基体４２上に第１の金属含有層５３を形成した基板上にコアユニット６０を第１の界面層２１を下面として貼り付け（図１０（ａ））、その後、第２の界面層２３の上に第２の金属含有層５４を形成して、半導体装置１０８（図１０（ｂ））を製造する。
したがって、本発明の半導体装置では、第１の界面層２１は半導体層２０に対して上面側にあっても下面側にあってもよい。
あるいは、基体４２上に第１の金属含有層５３を形成した基板上にコアユニット６０を第１の界面層２１を下面として貼り付け（図１０（ａ））、その後、第２の界面層２３の上に第２の金属含有層５４を形成して、半導体装置１０８（図１０（ｂ））を製造する。
したがって、本発明の半導体装置では、第１の界面層２１は半導体層２０に対して上面側にあっても下面側にあってもよい。
ここで、基体４１および４２は、基体４０と同様に十分な剛性を有し、その表面が貼り合わせに適するほどの平坦性および平滑性を有するものであれば用いることができる。例えば、基体４１および４２として、ＧａＡｓ基板、Ｓｉ基板、ＩｎＰ基板、サファイア基板、合成石英ガラス、ホウケイ酸ガラス、ソーダライムガラスなどのガラス基板、アルミナ、窒化ケイ素などのセラミクス基板、アクリル、ポリスチレン（ＰＳ）、ポリプロピレン（ＰＰ）、ポリエチレンテレフタレート（ＰＥＴ）、ポリカーボネート（ＰＣ）などの有機材料基板、アルミニウム、鉄、ステンレス、銅などの金属基板を挙げることができる。
また、第１の金属含有層５２および５３も第１の金属含有層２２と同様のものを同様の方法で形成すればよく、第２の金属含有層５１および５４も第２の金属含有層２４と同様のものを同様の方法で形成すればよい。
また、第１の金属含有層５２および５３も第１の金属含有層２２と同様のものを同様の方法で形成すればよく、第２の金属含有層５１および５４も第２の金属含有層２４と同様のものを同様の方法で形成すればよい。
上記の構造の半導体装置は、電気特性が安定したＧａＡｓ半導体ベースの両面電極型半導体装置となる。また、本実施の形態の製造方法により、暗電流が少なく、高いＳ／Ｎ比が得られ、かつ電気特性が安定したＧａＡｓ半導体ベースの両面電極型半導体装置を提供することが可能になる。
また、半導体装置１０５、１０７および１０８は、赤外線に対して良好な光電変換特性を有するものになるため、特に、ＧａＡｓ半導体をベースにした両面電極型の赤外線検出素子、赤外線発光素子、赤外線光電変換素子において、高いＳ／Ｎ比が得られ、かつ光電変換特性が安定した素子を提供することが可能になる。
繰り返しにはなるが、本願発明のＧａＡｓ半導体をベースにした両面電極型の半導体装置は、両面の電極層と界面層の界面において合金層を形成せず、さらに両面の電極ともオーミックコンタクトとなる。このため、反射効果、プラズモン効果とオーミックコンタクトを両立できるようになり、その相乗効果も加わって、これまでのショットキーコンタクトとしたものではない、性能の優れたＧａＡｓ半導体をベースにした両面電極型の半導体装置を提供することが可能になる。
以下では実施例により本発明をさらに詳細に説明するが、この実施例はあくまで本発明の理解を助けるためここに挙げたものであり、本発明をこれに限定するものではない。
（実施例１）
実施例１は、第１の界面層２１の形成方法に関する実施例である。
実施例１では、半導体層２０と第２の界面層２３を１層のＳｉドープＧａＡｓと２層のアンドープのＧａＡｓおよび１層のＡｌ０．３Ｇａ０．７Ａｓに簡素化した模擬層７１を用いた試料を作製して、第１の界面層２１を介した第１の金属含有層２２と模擬層７１との接触抵抗特性を評価した。ここで、図５（ｄ）に相当する段階での試料の構造とそこに至るまでの熱処理条件を図１１に示す。
実施例１は、第１の界面層２１の形成方法に関する実施例である。
実施例１では、半導体層２０と第２の界面層２３を１層のＳｉドープＧａＡｓと２層のアンドープのＧａＡｓおよび１層のＡｌ０．３Ｇａ０．７Ａｓに簡素化した模擬層７１を用いた試料を作製して、第１の界面層２１を介した第１の金属含有層２２と模擬層７１との接触抵抗特性を評価した。ここで、図５（ｄ）に相当する段階での試料の構造とそこに至るまでの熱処理条件を図１１に示す。
まず、ＧａＡｓ（１００）基板３１を準備し、次に、ＧａＡｓ基板３１の表面の酸化膜を５８０℃の加熱により除去した。その後、分子線エピタキシャル形成装置（ＣＯＭＰＡＣＴ２１Ｔ、ＲＩＢＥＲ社製）を用いて表面平坦化のためのＧａＡｓバッファー層３２を３００ｎｍの厚さで成長させた。ここで、以後のＧａとＡｓを含む膜は同分子線エピタキシャル装置を用いて形成した。
しかる後、Ａｌ組成５５％のＡｌＧａＡｓ犠牲層３３を略1μｍの厚さで形成した。このときの形成温度は５８０℃である。
続いて、図１１に示すように、ＧａとＡｓを含む計７層の膜を第１の界面層２１として形成した。
しかる後、Ａｌ組成５５％のＡｌＧａＡｓ犠牲層３３を略1μｍの厚さで形成した。このときの形成温度は５８０℃である。
続いて、図１１に示すように、ＧａとＡｓを含む計７層の膜を第１の界面層２１として形成した。
第１の界面層２１は、４ｎｍ厚さのＳｉドープＧａＡｓ（Ｓｉ：５×１０１８／ｃｍ３）を計７層積層した合計２８ｎｍ厚さのＳｉドープＧａＡｓであり、各層を形成する度にＳｉを３×１０１２／ｃｍ２で計７回δドープした。これにより、第１の界面層２１のＳｉの体積密度は１．２５×１０１９／ｃｍ３となっている。この層を形成するときの温度は５３０℃である。
第１の界面層２１は、上記の体積密度でＳｉがドープされた単結晶のＮ型のＧａＡｓである。また、第１の界面層２１と接する模擬層７１の部分は、ＳｉがドープされたＧａＡｓ単結晶になっている。
第１の界面層２１は、上記の体積密度でＳｉがドープされた単結晶のＮ型のＧａＡｓである。また、第１の界面層２１と接する模擬層７１の部分は、ＳｉがドープされたＧａＡｓ単結晶になっている。
その後、厚さが１５ｎｍでＳｉの体積含有率が３×１０１８／ｃｍ３のＧａＡｓ、厚さが１０ｎｍのアンドープのＧａＡｓ、厚さが３００ｎｍのＡｌ０．３Ｇａ０．７Ａｓおよび厚さが７００ｎｍのアンドープのＧａＡｓを順次積層して、これら４層からなる模擬層７１を第１の界面層２１上に形成した。
このときの膜形成の温度は、ＳｉドープのＧａＡｓ膜および厚さが１０ｎｍのアンドープのＧａＡｓ膜までを５３０℃とした。厚さが３００ｎｍのＡｌ０．３Ｇａ０．７Ａｓ膜および厚さが７００ｎｍのアンドープのＧａＡｓ膜は、温度５８０℃、約１時間で形成した。
このときの膜形成の温度は、ＳｉドープのＧａＡｓ膜および厚さが１０ｎｍのアンドープのＧａＡｓ膜までを５３０℃とした。厚さが３００ｎｍのＡｌ０．３Ｇａ０．７Ａｓ膜および厚さが７００ｎｍのアンドープのＧａＡｓ膜は、温度５８０℃、約１時間で形成した。
その後、基板の上下を反転させて、模擬層７１の上面をＧａＡｓからなる基体に貼りつけ、ＧａＡｓ基板３１およびバッファー層３２を機械的研磨およびクエン酸溶液により選択的に除去した。
続いて、ＡｌＧａＡｓ犠牲層３３をフッ酸水溶液により選択的に除去し、表面に露出した第１の界面層２１に厚さ１００ｎｍのＡｕと厚さ３ｎｍのＴｉ膜からなる２層膜を第１の金属含有層２２として真空蒸着法により形成して、試料を作製した。
続いて、ＡｌＧａＡｓ犠牲層３３をフッ酸水溶液により選択的に除去し、表面に露出した第１の界面層２１に厚さ１００ｎｍのＡｕと厚さ３ｎｍのＴｉ膜からなる２層膜を第１の金属含有層２２として真空蒸着法により形成して、試料を作製した。
次に、界面層２１と第１の金属含有層２２の接合特性を、トランスミッションライン法により調べたところ、比接触抵抗は室温で１．７×１０−１Ωｃｍ２であることがわかった。
二つの電極間の電流―電圧特性は、図１２に示すように、ほぼ線形な特性となった。このことから、この第１の界面層２１により特別な熱処理無しでオーミックコンタクトが得られることがわかった。
二つの電極間の電流―電圧特性は、図１２に示すように、ほぼ線形な特性となった。このことから、この第１の界面層２１により特別な熱処理無しでオーミックコンタクトが得られることがわかった。
（比較例１）
比較例１は、第１の界面層２１形成時のＳｉドーピング量を非特許文献５に倣って非常に高くしたときの例である。
比較例１は、第１の界面層２１形成時のＳｉドーピング量を非特許文献５に倣って非常に高くしたときの例である。
図１３は、実施例１の図１１に相当する作製段階での試料要部の構造を示す模式断面図である。ここで、界面層２１の周りの構造は試料作製完了時も変わりはない。 比較例１の試料は、第１の界面層２１を下記のように変えた以外は、実施例１と同様にして作製した。
第１の界面層２１は、２ｎｍ厚さのＳｉドープＧａＡｓ（Ｓｉ：５×１０１８／ｃｍ３）を計１５層積層した合計３０ｎｍ厚さのＳｉドープＧａＡｓであり、各層を形成する度にＳｉを１×１０１３／ｃｍ２で計１５回δドープした。これにより、第１の界面層２１のＳｉの体積密度は５．５×１０１９／ｃｍ３となっている。この層を形成するときの温度は５３０℃である。
第１の界面層２１は、２ｎｍ厚さのＳｉドープＧａＡｓ（Ｓｉ：５×１０１８／ｃｍ３）を計１５層積層した合計３０ｎｍ厚さのＳｉドープＧａＡｓであり、各層を形成する度にＳｉを１×１０１３／ｃｍ２で計１５回δドープした。これにより、第１の界面層２１のＳｉの体積密度は５．５×１０１９／ｃｍ３となっている。この層を形成するときの温度は５３０℃である。
次に、界面層２１を介した第１の金属含有層と模擬層の接合特性を、トランスミッションライン法により調べたところ、図１４に示すようにショットキーコンタクトであることが明らかとなり、比接触抵抗は測定不可能であった。
このことから、第１の界面層２１にドープされるＳｉの体積含有量が５．５×１０１９／ｃｍ３と多いと、その界面層（第１の界面層２１）側では、オーミックコンタクトとはならないことが確認された。
このことから、第１の界面層２１にドープされるＳｉの体積含有量が５．５×１０１９／ｃｍ３と多いと、その界面層（第１の界面層２１）側では、オーミックコンタクトとはならないことが確認された。
（実施例２）
実施例２は、第１の界面層２１の成長後の結晶層の形成温度の効果に関するものである。
そこでは、第１の界面層２１の成長後の結晶層の形成、すなわち模擬層７１の一部の形成温度を５８０℃とした場合と全て５３０℃で統一した場合を比較して、それが比接触抵抗に与える効果を評価した。模擬層７１の形成時間は、模擬層７１の一部を５８０℃で形成した場合が１時間２０分であり、全て５３０℃で形成した場合が１時間１６分である。参考までに、図１５に図１１および図１３と同じ製段階での試料要部の構造とプロセス条件を示す。
実施例２は、第１の界面層２１の成長後の結晶層の形成温度の効果に関するものである。
そこでは、第１の界面層２１の成長後の結晶層の形成、すなわち模擬層７１の一部の形成温度を５８０℃とした場合と全て５３０℃で統一した場合を比較して、それが比接触抵抗に与える効果を評価した。模擬層７１の形成時間は、模擬層７１の一部を５８０℃で形成した場合が１時間２０分であり、全て５３０℃で形成した場合が１時間１６分である。参考までに、図１５に図１１および図１３と同じ製段階での試料要部の構造とプロセス条件を示す。
界面層２１を介した第１の金属含有層と模擬層の接合特性を、トランスミッションライン法により調べたところ、室温の比接触抵抗は、模擬層７１の一部の形成温度を５８０℃とした図１６の場合は１．７×１０−１Ωｃｍ２であり、模擬層７１の全ての形成温度を５３０℃とした図１７の場合は２×１０−２Ωｃｍ２であった。温度を５３０℃にすることにより１桁改善することができた。二つの電極間（第１の金属含有層電極間）の電流―電圧特性は図１６および図１７に示すとおり、完全に線形な特性となった。以上から、第１の界面層２１を形成した後は、基板温度を低く保つことが好ましいことが確認された。
（実施例３）
実施例３は赤外線検出素子の作製例である。
図１８に赤外線検出素子１０９の構造の模式図を断面図にて示し、図１９に図１１、図１３および図１５と同じ製造段階での試料要部の構造を示す。
実施例３では、実施例１および２の模擬層７１に代わって、半導体層２０と第２の界面層２３とした。第１の界面層２１は実施例２で示した界面層と同じにし、第２の界面層２３も第１の界面層２１と対称な構造とし、プロセスも同じにした。半導体層２０は、図１８に示すように、１０層からなるＧａとＡｓを含む単結晶膜の積層膜とした。第１の界面層２１および第２の界面層２３と接する境界部の半導体層２０は、両境界部ともＳｉがドープされたＧａＡｓになっている。
第１の配線を形成する第１の金属含有層２２は、１５０ｎｍの厚さのＡｕと３ｎｍの厚さのＴｉからなる。
第２の配線を形成する第２の金属含有層２４は、５００ｎｍの厚さのＡｕと１０ｎｍの厚さのＴｉからなる金属含有層２４ａと３ｎｍの厚さのＴｉと１５０ｎｍの厚さのＡｕからなる金属含有層２４ｂからなる。ここで、Ｔｉは密着性を向上と、Ａｕを含む金属が第１および第２の界面層に拡散するのを抑制する目的で形成している。
基体４０はＧａＡｓ基板とした。
実施例３は赤外線検出素子の作製例である。
図１８に赤外線検出素子１０９の構造の模式図を断面図にて示し、図１９に図１１、図１３および図１５と同じ製造段階での試料要部の構造を示す。
実施例３では、実施例１および２の模擬層７１に代わって、半導体層２０と第２の界面層２３とした。第１の界面層２１は実施例２で示した界面層と同じにし、第２の界面層２３も第１の界面層２１と対称な構造とし、プロセスも同じにした。半導体層２０は、図１８に示すように、１０層からなるＧａとＡｓを含む単結晶膜の積層膜とした。第１の界面層２１および第２の界面層２３と接する境界部の半導体層２０は、両境界部ともＳｉがドープされたＧａＡｓになっている。
第１の配線を形成する第１の金属含有層２２は、１５０ｎｍの厚さのＡｕと３ｎｍの厚さのＴｉからなる。
第２の配線を形成する第２の金属含有層２４は、５００ｎｍの厚さのＡｕと１０ｎｍの厚さのＴｉからなる金属含有層２４ａと３ｎｍの厚さのＴｉと１５０ｎｍの厚さのＡｕからなる金属含有層２４ｂからなる。ここで、Ｔｉは密着性を向上と、Ａｕを含む金属が第１および第２の界面層に拡散するのを抑制する目的で形成している。
基体４０はＧａＡｓ基板とした。
赤外線検出素子１０９の作製プロセスは、実施の形態１の製造方法に準拠しており、図５から図７に至るプロセスで作製した。
実施例３では、はじめに第２の界面層２３に金属含有層（Ａｕ／Ｔｉ）を形成した段階（図６の（ａ）））での比接触抵抗を評価した。その結果、室温より比接触抵抗が高くなる液体窒素温度（７７Ｋ）において、５．８×１０−４Ωｃｍ２の比接触抵抗が観測され、オーミックコンタクトが実現された。
続いて、プロセスにより、第１の界面層２１を露出させて金属含有層（Ａｕ／Ｔｉ）を形成してその電気的接触の状況を調査したところ、液体窒素温度（７７Ｋ）の比接触抵抗は、５．８×１０−３Ωｃｍ２と、実施例２からさらに大幅に改善した。
この試料においては、第１の界面層２１を成長後の上部層の成長時間が、実施例２の１時間から３０分以下に短縮されている。このため、第１の界面層２１が実質的に熱処理される時間が短いことが比接触抵抗特性の改善に有用であることがわかった。
第１の界面層２１および第２の界面層２３の液体窒素温度における電流―電圧特性をそれぞれ図２０，２１に示す。オーミックコンタクトが両面で実現されている。
続いて、プロセスにより、第１の界面層２１を露出させて金属含有層（Ａｕ／Ｔｉ）を形成してその電気的接触の状況を調査したところ、液体窒素温度（７７Ｋ）の比接触抵抗は、５．８×１０−３Ωｃｍ２と、実施例２からさらに大幅に改善した。
この試料においては、第１の界面層２１を成長後の上部層の成長時間が、実施例２の１時間から３０分以下に短縮されている。このため、第１の界面層２１が実質的に熱処理される時間が短いことが比接触抵抗特性の改善に有用であることがわかった。
第１の界面層２１および第２の界面層２３の液体窒素温度における電流―電圧特性をそれぞれ図２０，２１に示す。オーミックコンタクトが両面で実現されている。
次に、第２の界面２３の上にＴｉとＡｕからなる上述の第２の金属層２４を形成し、温度３３０℃でＡｕ−Ａｕ接合を行って基体４０に貼り合わせた段階の試料を作製し、第２の金属層２４と第２の界面層２３との界面を２次イオン質量分析計（ＳＩＭＳ）にて評価した。評価した場所は、図１９で示された半導体層２０の上から２番目の５０ｎｍ−Ａｌ０．３Ｇａ０．７Ａｓから上の領域である。
その結果を図２２に示す。第２の界面２３へのＴｉの拡散は約０．５ｎｍであり、第２の界面層２３と第２の金属層２４との間には殆ど合金層が形成されていないことが確認された。
なお、第１の界面層２１に第１の金属層２２を形成する際は、熱処理（シンタリング）を行わないため、第１の界面２１へのＴｉの拡散はより抑えられ、第１の界面層２１と第１の金属層２２との間にはさらに一層合金層は形成されない。
その結果を図２２に示す。第２の界面２３へのＴｉの拡散は約０．５ｎｍであり、第２の界面層２３と第２の金属層２４との間には殆ど合金層が形成されていないことが確認された。
なお、第１の界面層２１に第１の金属層２２を形成する際は、熱処理（シンタリング）を行わないため、第１の界面２１へのＴｉの拡散はより抑えられ、第１の界面層２１と第１の金属層２２との間にはさらに一層合金層は形成されない。
次に、赤外線検出素子１０９の温度７７Ｋにおける赤外線受光特性を調べた。測定はフーリエ変換赤外分光光度計（ＦＴＩＲ）によって行った。赤外線の波長に対する光電変換応答特性を図２３に示す。印加した電圧は＋０．６０Ｖである。波長約７μｍをピークにして検出感度の高い良好な光電変換特性が得られた。また、暗電流は０．５１μＡと良好な値であった。このため、実施例３で作製した赤外線検出素子１０９は極めて良好なＳ／Ｎ比の素子となった。
実施例３では、同じ条件で５個の試料を作製し、その電気特性のばらつきを測定評価した。
図２４は、温度７７Ｋにおける第１電極（第１の金属含有層２２）と第２電極（第２の金属含有層２４）間の電圧電流密度特性を測定した結果で、５個の試料を１つの図にプロットしている。プロットされた特性曲線は重なっており、５つの試料の電流電圧特性はほぼ同じで、極めて特性ばらつきの少ない赤外線検出素子１０９が得られていることが分かる。
ＧａＡｓベースの半導体層２０を用いた両面電極型の赤外線検出素子において、両電極面ともオーミックコンタクトとすることで極めて電気特性ばらつきの少ない、言い換えれば精度の高い素子が安定して提供されることが確認された。
図２４は、温度７７Ｋにおける第１電極（第１の金属含有層２２）と第２電極（第２の金属含有層２４）間の電圧電流密度特性を測定した結果で、５個の試料を１つの図にプロットしている。プロットされた特性曲線は重なっており、５つの試料の電流電圧特性はほぼ同じで、極めて特性ばらつきの少ない赤外線検出素子１０９が得られていることが分かる。
ＧａＡｓベースの半導体層２０を用いた両面電極型の赤外線検出素子において、両電極面ともオーミックコンタクトとすることで極めて電気特性ばらつきの少ない、言い換えれば精度の高い素子が安定して提供されることが確認された。
（比較例２）
比較例２は、赤外線検出素子の作製例で、比較例１と同じ構造と製造方法で第１の界面層２１および第２の界面層２３を形成した場合である。その他の構造とプロセスは実施例３と同じとした。
したがって、第１の界面層２１および第２の界面層２３はドープされたＳｉの体積含有量が５．５×１０１９／ｃｍ３となっている。このため、第１の界面層２１および第２の界面層２３を介した半導体層２０と第１の電極および第２の電極との電気接触がショットキーコンタクトになっている以外は、実施例３と同じ構造の赤外線検出素子である。
比較例２は、赤外線検出素子の作製例で、比較例１と同じ構造と製造方法で第１の界面層２１および第２の界面層２３を形成した場合である。その他の構造とプロセスは実施例３と同じとした。
したがって、第１の界面層２１および第２の界面層２３はドープされたＳｉの体積含有量が５．５×１０１９／ｃｍ３となっている。このため、第１の界面層２１および第２の界面層２３を介した半導体層２０と第１の電極および第２の電極との電気接触がショットキーコンタクトになっている以外は、実施例３と同じ構造の赤外線検出素子である。
作製された赤外線検出素子の温度７７Ｋにおける赤外線の波長に対する光電変換応答特性を図２５に示す。印加した電圧は＋０．７３Ｖである。波長約７μｍをピークにした光電変換特性が得られたが応答性、例えば波長７μｍ前後における応答性は実施例３で作製した素子より２割程度低く、暗電流は２．９２μＡとリーキーな特性であった。したがって、比較例２の素子は、両面の電極がオーミックコンタクトをなし、かつ界面層との界面に両面とも合金層を形成しない実施例３の素子に比べて、大幅にＳ／Ｎ比の小さな素子であることが確認された。
また、実施例３と同様に、温度７７Ｋにおける第１電極（第１の金属含有層２２）と第２電極（第２の金属含有層２４）間の電流電圧特性を測定した。その結果を図２６に示す。５個の試料を一緒にプロットしているが、プロットされた特性曲線は異なっており、特性にばらつきがあることがわかった。
ＧａＡｓベースの半導体層２０を用いた両面電極型の赤外線検出素子において、両電極面ともオーミックコンタクトでないと、電気特性はばらつき、暗電流も増えることが確認された。
ＧａＡｓベースの半導体層２０を用いた両面電極型の赤外線検出素子において、両電極面ともオーミックコンタクトでないと、電気特性はばらつき、暗電流も増えることが確認された。
（実施例４）
実施例４では、Ｓｉドーピング量と接触抵抗特性の関係を調べた。
実施例４では、Ｓｉドーピング量と接触抵抗特性の関係を調べた。
比接触抵抗は、境界層のキャリア数に強く依存し、非特許文献８に開示されているように、一般に、高いほど良好な値となる。
そこで、最初に、実効キャリア数のＳｉドーピング濃度依存性を調査した。
図１１などと同じ製造段階での試料要部の構造を示す図２７に示すように、第１の界面層２１においてＳｉのドーピング濃度を変えた試料を作製し、実際に活性化しているキャリア数をホール効果測定により測定した。
そこで、最初に、実効キャリア数のＳｉドーピング濃度依存性を調査した。
図１１などと同じ製造段階での試料要部の構造を示す図２７に示すように、第１の界面層２１においてＳｉのドーピング濃度を変えた試料を作製し、実際に活性化しているキャリア数をホール効果測定により測定した。
ドーピングしたＳｉの濃度と実際に測定されたキャリア密度のプロットを図２８に示す。ここで、このキャリア密度の計算に当たっては、Ｓｉ体積密度２×１０１８／ｃｍ３の１５ｎｍ厚さのＮ−ＧａＡｓに含まれると推定されるキャリア数４．５×１０１２／ｃｍ２は引いている。
同図からわかるように、Ｓｉドーピング濃度を増やすと、はじめキャリア密度は増加するが、１．５×１０１９／ｃｍ３付近で最大となり、その後は減少する。
オーミックコンタクトを実現するには、従来報告例のある５×１０１８／ｃｍ３のキャリア密度の比接触抵抗から少なくとも一桁の改善が必要であり、そのためには、キャリア密度５．６×１０１８／ｃｍ３以上を実現しなければならない。このことから、ドーピングするＳｉの密度は、６×１０１８／ｃｍ３以上３×１０１９／ｃｍ３以下にする必要がある。
同図からわかるように、Ｓｉドーピング濃度を増やすと、はじめキャリア密度は増加するが、１．５×１０１９／ｃｍ３付近で最大となり、その後は減少する。
オーミックコンタクトを実現するには、従来報告例のある５×１０１８／ｃｍ３のキャリア密度の比接触抵抗から少なくとも一桁の改善が必要であり、そのためには、キャリア密度５．６×１０１８／ｃｍ３以上を実現しなければならない。このことから、ドーピングするＳｉの密度は、６×１０１８／ｃｍ３以上３×１０１９／ｃｍ３以下にする必要がある。
次に、Ｓｉドーピング密度とオーミックコンタクトおよび比接触抵抗の関係を直接実験により調べた。
そこでは、図１１などと同じ製造段階での試料要部の構造を示す図２９に示すように、第１の界面層２１においてＳｉのドーピング濃度を変えた試料を作製して調べた。
室温（２３℃）にて調べた結果を図３０に示す。
図３０からわかるように、第１の界面層２１でオーミックコンタクトが得られるＳｉドーピング密度の範囲は、６×１０１８／ｃｍ３以上３×１０１９／ｃｍ３以下であった。但し、比接触抵抗を下げるための好ましいＳｉドーピング密度の範囲は、６×１０１８／ｃｍ３以上２×１０１９／ｃｍ３以下であることがわかった。
そこでは、図１１などと同じ製造段階での試料要部の構造を示す図２９に示すように、第１の界面層２１においてＳｉのドーピング濃度を変えた試料を作製して調べた。
室温（２３℃）にて調べた結果を図３０に示す。
図３０からわかるように、第１の界面層２１でオーミックコンタクトが得られるＳｉドーピング密度の範囲は、６×１０１８／ｃｍ３以上３×１０１９／ｃｍ３以下であった。但し、比接触抵抗を下げるための好ましいＳｉドーピング密度の範囲は、６×１０１８／ｃｍ３以上２×１０１９／ｃｍ３以下であることがわかった。
（実施例５）
実施例５では、Ｓｉドーピング量を均一分布としたときの影響を調べた。
そこでは、図１１などと同じ製造段階での試料要部の構造を表す図３１に示すように、第１の界面層２１においてＳｉのドーピング濃度（体積密度）を第１の界面層２１内で均一な１．２５×１０１９／ｃｍ３とした。
次に、第１の界面層２１を介した第１の金属含有層と模擬層の電気的接触特性を、トランスミッションライン法により調べたところ、比接触抵抗は８×１０−３Ωｃｍ２であることがわかった。この値は、δドープを使用して第１の界面層のＳｉの体積密度を１．２５×１０１９／ｃｍ３とした場合より優れている。
二つの電極間の電流−電圧特性は、図３２に示すように、ほぼ線形な特性となった。このことから、第１または／および第２の界面層へのＳｉのドーピングは、δドープを使用した空間分布をもつものに限らず、一様な分布でもよいことがわかった。
実施例５では、Ｓｉドーピング量を均一分布としたときの影響を調べた。
そこでは、図１１などと同じ製造段階での試料要部の構造を表す図３１に示すように、第１の界面層２１においてＳｉのドーピング濃度（体積密度）を第１の界面層２１内で均一な１．２５×１０１９／ｃｍ３とした。
次に、第１の界面層２１を介した第１の金属含有層と模擬層の電気的接触特性を、トランスミッションライン法により調べたところ、比接触抵抗は８×１０−３Ωｃｍ２であることがわかった。この値は、δドープを使用して第１の界面層のＳｉの体積密度を１．２５×１０１９／ｃｍ３とした場合より優れている。
二つの電極間の電流−電圧特性は、図３２に示すように、ほぼ線形な特性となった。このことから、第１または／および第２の界面層へのＳｉのドーピングは、δドープを使用した空間分布をもつものに限らず、一様な分布でもよいことがわかった。
本発明により、ばらつきの少ない電気特性を有する半導体装置、特にばらつきの少ない光電変換特性を有する赤外検出素子、赤外発光素子および赤外光電変換素子を提供することが可能になる。
精度の高い赤外検出素子、赤外発光素子の需要はとても大きい。例えば、自動運転やドライブセーフティを行うときの１つのキー技術は、精度の高い赤外光検出、赤外発光であり、本発明はこのような分野を始めとして、産業上大いに利用されることが期待される。
精度の高い赤外検出素子、赤外発光素子の需要はとても大きい。例えば、自動運転やドライブセーフティを行うときの１つのキー技術は、精度の高い赤外光検出、赤外発光であり、本発明はこのような分野を始めとして、産業上大いに利用されることが期待される。
１：半導体層
２：第１の電極
３：第２の電極
３ａ：第２の電極
３ｂ：第２の電極（透明電極）
４：電源
５：モニター
６：光
７：壁面
１１，１２，１３，１４：界面
２０：半導体層
２１：第１の界面層
２２：第１の金属含有層（第１の電極）
２３：第２の界面層
２４：第２の金属含有層（第２の電極）
２４ａ：金属含有層
２４ｂ：金属含有層
３１：基体
３２：バッファー層
３３：犠牲層
４０，４１，４２：基体
５１：第２の金属含有層
５２：第１の金属含有層
５３：第１の金属含有層
５４：第２の金属含有層
６０：コアユニット
７１：模擬層
１０１：半導体装置コア部分
１０２：半導体発光素子
１０３，１０４：半導体光検出素子
１０５：半導体装置
１０６：構造体
１０７，１０８：半導体装置
１０９：赤外線検出素子
２：第１の電極
３：第２の電極
３ａ：第２の電極
３ｂ：第２の電極（透明電極）
４：電源
５：モニター
６：光
７：壁面
１１，１２，１３，１４：界面
２０：半導体層
２１：第１の界面層
２２：第１の金属含有層（第１の電極）
２３：第２の界面層
２４：第２の金属含有層（第２の電極）
２４ａ：金属含有層
２４ｂ：金属含有層
３１：基体
３２：バッファー層
３３：犠牲層
４０，４１，４２：基体
５１：第２の金属含有層
５２：第１の金属含有層
５３：第１の金属含有層
５４：第２の金属含有層
６０：コアユニット
７１：模擬層
１０１：半導体装置コア部分
１０２：半導体発光素子
１０３，１０４：半導体光検出素子
１０５：半導体装置
１０６：構造体
１０７，１０８：半導体装置
１０９：赤外線検出素子
Claims (14)
- ＧａおよびＡｓを含む単結晶の半導体層の第１主表面に金属を含む第１の電極が第１の界面層を介して形成され、かつ前記半導体層の第２主表面に金属を含む第２の電極が第２の界面層を介して形成された半導体装置であって、
前記第１の界面層および前記第２の界面層はＮ型の半導体層であって、ＧａとＡｓを含む単結晶であり、
前記第１の界面層または前記第２の界面層と接する前記半導体層の少なくとも一方の境界部はＧａＡｓ単結晶と同じ結晶格子を有し、
前記第１の界面層と前記第１の電極、および前記第２の界面層と前記第２の電極は、オーミックコンタクトをなし、
前記第１の界面層と前記第１の電極との界面に形成される前記第１の電極を構成する金属の拡散層の厚さ、および前記第２の界面層と前記第２の電極との界面に形成される前記第２の電極を構成する金属の拡散層の厚さは、ともに３ｎｍ以下である、半導体装置。 - ＧａおよびＡｓを含む単結晶の半導体層の第１主表面に金属を含む第１の電極が第１の界面層を介して形成され、かつ前記半導体層の第２主表面に金属を含む第２の電極が第２の界面層を介して形成された半導体装置であって、
前記第１の界面層および前記第２の界面層はＮ型の半導体層であって、ＧａとＡｓを含む単結晶であり、
前記第１の界面層または前記第２の界面層と接する前記半導体層の少なくとも一方の境界部はＧａＡｓ単結晶と同じ結晶格子を有し、
前記第１の界面層または前記第２の界面層の少なくともいずれかの界面層が、６×１０１８／ｃｍ３以上３×１０１９／ｃｍ３以下の体積密度のＳｉを有し、
前記第１の界面層と前記第１の電極との界面に形成される前記第１の電極を構成する金属の拡散層の厚さ、および前記第２の界面層と前記第２の電極との界面に形成される前記第２の電極を構成する金属の拡散層の厚さは、ともに３ｎｍ以下である、半導体装置。 - 前記第１の界面層および前記第２の界面層の厚さが５ｎｍ以上１０００ｎｍ以下である、請求項１または２に記載の半導体装置。
- 前記第１の電極および前記第２の電極は、Ｔｉ、Ｃｒ、Ｎｉ，Ａｕ、Ｐｔ、Ａｇ、Ｐｄ、Ｗ、Ｃｕ、Ｙｂ、Ｓｍ、Ｙ、Ｔｂ、Ｈｏ、Ｔｍ、Ｇｄ、Ｅｒ、Ｎｄ、Ｓｃ、Ｚｒ、Ｈｆ、Ｔａ、Ｎｂ、Ｖ、Ｆｅ、Ｍｏ、Ｒｕ、Ｃｏ、Ｒｈ、Ｒｅ、Ｉｒ、Ｉｎ、Ａｌからなる群より選ばれる１以上の金属、Ｔｉ、Ｃｒ、Ｎｉ，Ａｕ、Ｐｔ、Ａｇ、Ｐｄ、Ｗ、Ｃｕ、Ｙｂ、Ｓｍ、Ｙ、Ｔｂ、Ｈｏ、Ｔｍ、Ｇｄ、Ｅｒ、Ｎｄ、Ｓｃ、Ｚｒ、Ｈｆ、Ｔａ、Ｎｂ、Ｖ、Ｆｅ、Ｍｏ、Ｒｕ、Ｃｏ、Ｒｈ、Ｒｅ、Ｉｒ、Ｉｎ、Ａｌからなる群より選ばれる１以上の金属を含む合金、Ｔｉ、Ｃｒ、Ｎｉ，Ａｕ、Ｐｔ、Ａｇ、Ｐｄ、Ｗ、Ｃｕ、Ｙｂ、Ｓｍ、Ｙ、Ｔｂ、Ｈｏ、Ｔｍ、Ｇｄ、Ｅｒ、Ｎｄ、Ｓｃ、Ｚｒ、Ｈｆ、Ｔａ、Ｎｂ、Ｖ、Ｆｅ、Ｍｏ、Ｒｕ、Ｃｏ、Ｒｈ、Ｒｅ、Ｉｒ、Ｉｎ、Ａｌからなる群より選ばれる１以上の金属を含む化合物、およびＩＴＯ、ＡＺＯ、ＧＺＯ、ＩＺＯ、ＩＧＺＯ、ＡＴＯ、ＦＴＯ、ＦＺＯ、ＴｉＮの何れかからなる、請求項１から３の何れか１に記載の半導体装置。
- 剛性を有する基体上に、ＧａＡｓのエッチングレートより高いエッチングレートがとれる犠牲層を形成する犠牲層形成工程と、
Ｓｉの体積含有量が６×１０１８／ｃｍ３以上３×１０１９／ｃｍ３以下のＧａ、Ａｓを含む単結晶でＮ型の半導体の第１の界面層を形成する第１の界面層形成工程と、
ＧａおよびＡｓを含む半導体層であって、前記半導体層の前記第１の境界層と接する境界部はＧａＡｓ単結晶と同じ結晶格子を有する単結晶半導体である半導体層形成工程と、
ＧａとＡｓを含む単結晶でＮ型の半導体の第２の界面層を形成する第２の界面層形成工程と、
金属を含む材料からなる第２の電極を形成する第２の電極形成工程と、
前記第２の電極の上にサポート基板を貼り付けるサポート基板貼り付け工程と、
前記基体および前記犠牲層をエッチング除去するエッチング工程と、
前記第１の界面層上に金属を含む材料からなる第１の電極を形成する第１の電極形成工程と、を含む半導体装置の製造方法。 - 前記第２の界面層は、体積含有量が６×１０１８／ｃｍ３以上５×１０２０／ｃｍ３以下のＳｉを含む、請求項５に記載の半導体装置の製造方法。
- 前記第２の界面層は、１５０℃以上３００℃以下の温度でエピタキシャル形成されたＧａＡｓからなる、請求項５または６に記載の半導体装置の製造方法。
- 前記犠牲層は、Ａｌ組成比５０％以上１００％以下のＡｌＧａＡｓからなる、請求項５から７の何れか１に記載の半導体装置の製造方法。
- 前記半導体層は、３００℃以上５８０℃以下の温度でエピタキシャル形成される、請求項５から８の何れか１に記載の半導体装置の製造方法。
- 前記半導体層は、３００℃以上５５０℃以下の温度でエピタキシャル形成される、請求項５から８の何れか１に記載の半導体装置の製造方法。
- 前記半導体層の前記エピタキシャル形成の時間は２分以上４８時間以下である、請求項９または１０に記載の半導体装置の製造方法。
- 請求項１から４の何れか１に記載の半導体装置、または請求項５から１１の何れか１に記載の半導体装置の製造方法によって製造された半導体装置を用いた赤外線光電変換素子。
- 請求項１から４の何れか１に記載の半導体装置、または請求項５から１１の何れか１に記載の半導体装置の製造方法によって製造された半導体装置を用いた赤外線検出素子。
- 請求項１から４の何れか１に記載の半導体装置、または請求項５から１１の何れか１に記載の半導体装置の製造方法によって製造された半導体装置を用いた赤外線発光素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2018037337A JP7002126B2 (ja) | 2018-03-02 | 2018-03-02 | 半導体装置、半導体装置の製造方法、赤外線光電変換素子、赤外線検出素子、および赤外線発光素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2018037337A JP7002126B2 (ja) | 2018-03-02 | 2018-03-02 | 半導体装置、半導体装置の製造方法、赤外線光電変換素子、赤外線検出素子、および赤外線発光素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2019153672A true JP2019153672A (ja) | 2019-09-12 |
| JP7002126B2 JP7002126B2 (ja) | 2022-02-04 |
Family
ID=67946913
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2018037337A Active JP7002126B2 (ja) | 2018-03-02 | 2018-03-02 | 半導体装置、半導体装置の製造方法、赤外線光電変換素子、赤外線検出素子、および赤外線発光素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP7002126B2 (ja) |
Citations (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01129476A (ja) * | 1987-11-16 | 1989-05-22 | Oki Electric Ind Co Ltd | 赤外線受光素子 |
| JPH10326906A (ja) * | 1997-05-26 | 1998-12-08 | Hamamatsu Photonics Kk | 光検出素子及び撮像素子 |
| JP2000106426A (ja) * | 1998-09-29 | 2000-04-11 | Fujitsu Ltd | 量子井戸型光センサ及びその製造方法 |
| JP2003179249A (ja) * | 2001-12-13 | 2003-06-27 | Fujitsu Ltd | サブバンド間遷移量子井戸型光検知装置 |
| JP2003197965A (ja) * | 2001-12-25 | 2003-07-11 | Sanken Electric Co Ltd | 半導体発光素子及びその製造方法 |
| JP2004207325A (ja) * | 2002-12-24 | 2004-07-22 | Oki Data Corp | 半導体装置 |
| JP2005012034A (ja) * | 2003-06-20 | 2005-01-13 | Oki Data Corp | 半導体薄膜の製造方法及び半導体装置の製造方法 |
| JP2010034100A (ja) * | 2008-07-25 | 2010-02-12 | Oki Data Corp | 半導体装置、プリントヘッド及び画像形成装置 |
| JP2011165800A (ja) * | 2010-02-08 | 2011-08-25 | Showa Denko Kk | 発光ダイオード及びその製造方法、並びに発光ダイオードランプ |
| JP2011171695A (ja) * | 2010-01-25 | 2011-09-01 | Showa Denko Kk | 発光ダイオード、発光ダイオードランプ及び照明装置 |
| EP2423986A2 (en) * | 2010-08-30 | 2012-02-29 | LG Innotek Co., Ltd. | Light emitting device |
| JP2013120879A (ja) * | 2011-12-08 | 2013-06-17 | Technical Research & Development Institute Ministry Of Defence | 光検知素子及び撮像装置 |
| JP2017147324A (ja) * | 2016-02-17 | 2017-08-24 | 日本電気株式会社 | 赤外線検出器およびその製造方法 |
-
2018
- 2018-03-02 JP JP2018037337A patent/JP7002126B2/ja active Active
Patent Citations (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01129476A (ja) * | 1987-11-16 | 1989-05-22 | Oki Electric Ind Co Ltd | 赤外線受光素子 |
| JPH10326906A (ja) * | 1997-05-26 | 1998-12-08 | Hamamatsu Photonics Kk | 光検出素子及び撮像素子 |
| JP2000106426A (ja) * | 1998-09-29 | 2000-04-11 | Fujitsu Ltd | 量子井戸型光センサ及びその製造方法 |
| JP2003179249A (ja) * | 2001-12-13 | 2003-06-27 | Fujitsu Ltd | サブバンド間遷移量子井戸型光検知装置 |
| JP2003197965A (ja) * | 2001-12-25 | 2003-07-11 | Sanken Electric Co Ltd | 半導体発光素子及びその製造方法 |
| JP2004207325A (ja) * | 2002-12-24 | 2004-07-22 | Oki Data Corp | 半導体装置 |
| JP2005012034A (ja) * | 2003-06-20 | 2005-01-13 | Oki Data Corp | 半導体薄膜の製造方法及び半導体装置の製造方法 |
| JP2010034100A (ja) * | 2008-07-25 | 2010-02-12 | Oki Data Corp | 半導体装置、プリントヘッド及び画像形成装置 |
| JP2011171695A (ja) * | 2010-01-25 | 2011-09-01 | Showa Denko Kk | 発光ダイオード、発光ダイオードランプ及び照明装置 |
| JP2011165800A (ja) * | 2010-02-08 | 2011-08-25 | Showa Denko Kk | 発光ダイオード及びその製造方法、並びに発光ダイオードランプ |
| EP2423986A2 (en) * | 2010-08-30 | 2012-02-29 | LG Innotek Co., Ltd. | Light emitting device |
| JP2013120879A (ja) * | 2011-12-08 | 2013-06-17 | Technical Research & Development Institute Ministry Of Defence | 光検知素子及び撮像装置 |
| JP2017147324A (ja) * | 2016-02-17 | 2017-08-24 | 日本電気株式会社 | 赤外線検出器およびその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP7002126B2 (ja) | 2022-02-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6550437B2 (ja) | 半導体マイクロワイヤあるいはナノワイヤの製造法と、当該マイクロワイヤあるいはナノワイヤを備える半導体構造、および半導体構造の製造法 | |
| US7611992B2 (en) | Semiconductor light emitting element and method of manufacturing the same | |
| US7928471B2 (en) | Group III-nitride growth on silicon or silicon germanium substrates and method and devices therefor | |
| JP6410362B2 (ja) | 効率を改善するように構成された低バンドギャップ活性層を有する光活性デバイス及び関連する方法 | |
| KR102088629B1 (ko) | 금속-반도체-금속(msm) 이종접합 다이오드 | |
| KR100613272B1 (ko) | 수직형 전극 구조를 가지는 발광 다이오드 및 그 제조 방법 | |
| US20140197374A1 (en) | Method for manufacturing a nitride semiconductor light emitting device and nitride semiconductor light emitting device manufactured thereby | |
| US20050012113A1 (en) | [uv photodetector] | |
| US9246059B2 (en) | LED element, and production method therefor | |
| US7238972B2 (en) | Photodetector | |
| JP2023133594A (ja) | パワーフォトダイオード構造体、その作製方法、及びその使用方法 | |
| TW565933B (en) | Method of forming ohmic electrode | |
| EP4213228A1 (en) | Infrared led element | |
| US20170092812A1 (en) | Semiconductor light-emitting element | |
| JP3665243B2 (ja) | 窒化物半導体素子及びその製造方法 | |
| JP2007504639A (ja) | 放射放出半導体素子 | |
| JP3278951B2 (ja) | オーミック電極の形成方法 | |
| KR101510382B1 (ko) | 수직구조의 그룹 3족 질화물계 반도체 발광다이오드 소자및 제조방법 | |
| JP7002126B2 (ja) | 半導体装置、半導体装置の製造方法、赤外線光電変換素子、赤外線検出素子、および赤外線発光素子 | |
| KR101534846B1 (ko) | 수직구조의 그룹 3족 질화물계 반도체 발광다이오드 소자및 제조방법 | |
| JP6617218B1 (ja) | 赤外ｌｅｄ素子 | |
| Wang et al. | Wafer bonding and epitaxial transfer of GaSb-based epitaxy to GaAs for monolithic interconnection of thermophotovoltaic devices | |
| JP2000261025A (ja) | 受光素子 | |
| JP3693436B2 (ja) | ＺｎＳｅ基板上に成長した発光素子 | |
| JP2010141262A (ja) | 半導体発光素子、電極構造、半導体発光素子の製造方法、電極構造の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20201224 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20210930 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20211005 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20211108 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20211207 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20211220 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 7002126 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |