JP3693436B2 - ＺｎＳｅ基板上に成長した発光素子 - Google Patents
ＺｎＳｅ基板上に成長した発光素子 Download PDFInfo
- Publication number
- JP3693436B2 JP3693436B2 JP28188696A JP28188696A JP3693436B2 JP 3693436 B2 JP3693436 B2 JP 3693436B2 JP 28188696 A JP28188696 A JP 28188696A JP 28188696 A JP28188696 A JP 28188696A JP 3693436 B2 JP3693436 B2 JP 3693436B2
- Authority
- JP
- Japan
- Prior art keywords
- znse
- layer
- substrate
- single crystal
- compound semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Weting (AREA)
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
- Led Devices (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
- Electrodes Of Semiconductors (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、青色からオレンジ色にいたる発光素子等に利用される半導体発光素子に関するもので、特にＺｎＳｅ基板を利用したＺｎＳｅ系化合物を発光材料とした発光素子に関するものである。
【０００２】
【従来の技術】
ＺｎＳｅ系発光素子は、従来ＧａＡｓやＩｎＰあるいはＺｎＳｅ基板上に結晶成長をさせて作成され、その代表的な構造は図４〜図５に示すとおりである。
例えばＧａＡｓ単結晶上にＺｎＳｅ系化合物半導体を用いた素子を成長させる場合、ＧａＡｓとＺｎＳｅとでは格子定数がそれぞれ５．６６５４Å、５．６６９Åと差があり、ミスフィットディスロケーションと呼ばれる欠陥が発生する。そのためＺｎＳＳｅ，ＺｎＣｄＳｅあるいはＭｇＺｎＳＳｅ等のＧａＡｓに格子整合する化合物組成を選んで素子を構成する手法が採用されている。また基板とエピタキシャル成長部の界面にバッファ層と呼ばれる緩衝層を成長させることにより、エピタキシャル層の結晶性を向上させる工夫もなされている。高輝度化対策として、キャリアの再結合を効率よく行わせるために、活性層を単一層から複数層にした多重量子井戸を用いる手段がとられたりしている。
【０００３】
一方、ＺｎＳｅ基板上にＺｎＳｅ系化合物半導体の発光素子を形成する場合は、ＧａＡｓやＩｎＰを基板とした時のように格子定数差や熱膨張係数差による欠陥や歪みの発生を考慮する必要がない。そのため素子の設計を単純化できる等のメリットがあり、現在ＺｎＳｅ基板上にｐｎ接合を形成した発光ダイオード（ＬＥＤ）の開発が進められている。
【０００４】
しかしこのような従来技術にあっては次のような欠点があった。
（１）ＧａＡｓ基板上にＺｎＳｅ系化合物半導体を成長させると１０3 ｃｍ-2オーダの欠陥密度が発生する。こうした欠陥は活性層内にダークラインディフェクトと呼ばれる発光しない部分を形成し、素子の明るさを減少させることになる。またこの欠陥は時間が経過するとともに増殖してついには素子が発光しなくなるので、長期の信頼性を確保することが難しい。
（２）一方ＺｎＳｅ基板は大型で良質な単結晶の製造が難しいこと、またドーピングが困難なことから低抵抗の単結晶基板の製造が困難となっている。
現在報告されている導電性ＺｎＳｅ単結晶基板としては、直径２インチ、キャリア密度が１〜７×１０-17 ｃｍ-3、移動度が４６０〜２５０ｃｍ／Ｖ（アルミニウムドープ）を得たとの報告があるが、実用化にはいたっていない。（参考文献：Proceedings of International Symposium of Blue Laser and LED, Chiba, Japan, 1996, p74）
【０００５】
市販されているＺｎＳｅ基板は、高抵抗品でサイズも最大１０×１０ｍｍ程度である。
図５に示すように、ＺｎＳｅ基板１上にあらかじめ数μｍのｎ型ＺｎＳｅ層を成長させ、表面を低抵抗化したのちｐｎ接合を形成して発光素子とし、ｐ型電極は素子の上面に形成させ、ｎ型電極は素子の一部を除去してｎ型低抵抗層上に形成した構造となるのである。
しかしこのような構造の発光素子では以下のような問題点がある。
（ａ）電流注入経路が長くなり、電極部で発熱して素子の劣化を招く。
（ｂ）二つの電極を発光面に形成するため発光面積が減少して高発光効率が得られない。
（ｃ）素子サイズが大きくなり低コスト化の障害となる。
【０００６】
【発明が解決しようとする課題】
高抵抗あるいは、半絶縁性ＺｎＳｅ単結晶を基板としてＺｎＳｅ系化合物半導体を用いた発光素子は、上記（ａ）（ｂ）（ｃ）の欠点を有している。そこでこれらの問題点を克服するために、（ａ）については、高抵抗あるいは半絶縁性の基板上に５０μｍから１００μｍのｎ型ＺｎＳｅ層を成長させ、半絶縁性基板の裏面の一部を研磨およびエッチングあるいはいずれかの方法により除去し、露出された導電性ＺｎＳｅ化合物半導体層を基板とすることにより、電流注入経路を短くすることで、また（ｂ）については、半絶縁性基板を除去し、基板の裏面側に露出した導電性ＺｎＳｅ化合物半導体層に電極を形成することにより、素子の発光面積を広く確保することにより高輝度化を達成できる。（ｃ）については、電極を上下に配置することにより、素子構造を単純化することで、導電性基板を使用した場合と同様に素子サイズを小さくすることができる。
【０００７】
【課題を解決するための手段】
高抵抗または半絶縁性のＺｎＳｅ単結晶基板上にＺｎＳｅ系化合物半導体を用いて発光素子を作製する場合、スライドボート型結晶成長装置を使用して、単結晶基板上に薄膜を液相成長させた後引き続き連続的にＺｎ融液中で熱処理を行う方法により、あらかじめｎ型ＺｎＳｅ層を成長させ、その上部にｐｎ接合を形成して発光素子を形成する。そして絶縁性基板の裏面の一部を研磨およびエッチング、あるいはそのいずれかの方法を用いて除去し、露出された導電性ＺｎＳｅ化合物半導体層に電極を形成することにより、導電性基板を使用した場合と同様な素子作製を可能にするものである。
すなわち、本発明のＺｎＳｅ系化合物半導体素子は、絶縁性ＺｎＳｅ単結晶基板上にｎ型ＺｎＳｅ厚膜層を成長した上にｐｎ接合を形成し、発光素子を作成し、その後基板の裏面を除去し、基板底部にＺｎＳｅ素子層を露出させ、この露出部と上部のＺｎＳｅ層に正負の電極を形成することを特徴とする。
【０００８】
すなわち、本発明は第１に、ＺｎＳｅ単結晶基板上に液相エピタキシャル法によりｎ型ＺｎＳｅ層を積層し、その上に分子線エピタキシャル法によりｐｎ接合を有する発光素子を形成し、積層された面と対向する基板面を研磨およびエッチング、またはこれらのいずれかの方法を用いて除去し、露出された前記ＺｎＳｅ層にｎ電極が形成されてなることを特徴とするＺｎＳｅ系化合物半導体素子：第２に、ＺｎＳｅ単結晶基板上に液相エピタキシャル法によりｎ型ＺｎＳｅ層を積層し、その上に分子線エピタキシャル法によりｐｎ接合を有する発光素子を形成し、積層された面と対向する基板面を研磨およびエッチング、またはこれらのいずれかの方法を用いて除去し、露出された前記ＺｎＳｅ層にｎ電極、前記素子上部のｐ層にｐ電極が形成されてなることを特徴とするＺｎＳｅ系化合物半導体素子：第３に、前記ＺｎＳｅ単結晶基板が高抵抗のＺｎＳｅ単結晶基板である第１または２に記載のＺｎＳｅ系化合物半導体素子：第４に、前記ＺｎＳｅ単結晶基板が半絶縁性のＺｎＳｅ単結晶基板である第１または２に記載のＺｎＳｅ系化合物半導体素子：第５に、前記ｎ型ＺｎＳｅ層がIII族元素またはIII族元素とII族元素との混合溶媒を用いて液相エピタキシャル成長させた低抵抗ＺｎＳｅエピタキシャル層である第１〜４のいずれかに記載のＺｎＳｅ系化合物半導体素子：第６に、前記III族元素がＩｎもしくはＧａまたはＧａＩｎである第５記載のＺｎＳｅ系化合物半導体素子：第７に、前記III族元素およびII族元素の混合溶媒がＩｎ−Ｚｎ系またはＧａ−Ｚｎ系溶媒である第５記載のＺｎＳｅ系化合物半導体素子：第８に、ＺｎＳｅ単結晶基板上に液相エピタキシャル法によりｎ型ＺｎＳｅ層を積層し、その上に分子線エピタキシャル法によりｐｎ接合を有する発光素子を形成する工程と、該積層された面と対向する基板面を研磨およびエッチング、またはこれらのいずれかの方法を用いて除去する工程と、該除去により露出された前記ＺｎＳｅ層にｎ電極を形成する工程とからなるＺｎＳｅ系化合物半導体素子の製造方法：第９に、ＺｎＳｅ単結晶基板上に液相エピタキシャル法によりｎ型ＺｎＳｅ層を積層し、その上に分子線エピタキシャル法によりｐｎ接合を有する発光素子を形成する工程と、該積層された面と対向する基板面を研磨およびエッチング、またはこれらのいずれかの方法を用いて除去する工程と、該除去により露出された前記ＺｎＳｅ層にｎ電極、前記素子上部のｐ層にｐ電極を形成する工程とからなるＺｎＳｅ系化合物半導体素子の製造方法：第１０に、前記ＺｎＳｅ単結晶基板が高抵抗のＺｎＳｅ単結晶基板である第８または９に記載のＺｎＳｅ系化合物半導体素子の製造方法：第１１に、前記ＺｎＳｅ単結晶基板が半絶縁性のＺｎＳｅ単結晶基板である第８または９に記載のＺｎＳｅ系化合物半導体素子の製造方法：第１２に、前記ｎ型ＺｎＳｅ層がIII族元素またはIII族元素とII族元素との混合溶媒を用いて液相エピタキシャル成長させた低抵抗ＺｎＳｅエピタキシャル層である第８〜１１のいずれかに記載のＺｎＳｅ系化合物半導体素子の製造方法：第１３に、前記III族元素がＩｎもしくはＧａまたはＧａＩｎである第１２記載のＺｎＳｅ系化合物半導体素子の製造方法：第１４に、前記III族元素およびII族元素の混合溶媒がＩｎ−Ｚｎ系またはＧａ−Ｚｎ系溶媒である第１２記載のＺｎＳｅ系化合物半導体素子の製造方法を提供するものである。
【０００９】
【発明の実施の形態】
図１〜図３は本発明の発光基板の断面構造を示す。
絶縁性ＺｎＳｅ基板１は、III 族元素を溶媒とした液相エピタキシャル法により不純物濃度１０18ｃｍ-3以上のｎ型ＺｎＳｅ厚膜エピタキシャル層を５０μｍ以上成長させて形成される。この基板を溶融亜鉛中にて８５０℃以上の温度で９０時間以上熱処理を行い、キャリアの活性化率を向上させキャリア密度１０18ｃｍ-3以上のｎ型ＺｎＳｅ厚膜エピタキシャル層とする。これをメカノケミカルエッチングにより平坦性が±２０μｍとなるように加工したのち、分子線エピタキシャル法によりＺｎＳｅ系化合物半導体を用いてｐｎ接合を形成する。
【００１０】
次に基板１の裏面に研磨および／またはエッチングを行って素子底部を除去し、ＺｎＳｅ層を露出させる。この露出部と上部ＺｎＳｅ層に正負の電極９、８を形成し発光素子とする。
すなわちこの発明のＺｎＳｅ系発光素子は絶縁性ＺｎＳｅ基板１を除去することにより導電性基板と同様に基板側から電極を取り出すことを可能とし、これにより素子劣化の原因となる電極部分での発熱を減少させることにより、発光素子の信頼性を高める方法を提供するものである。
【００１１】
【実施例１】
図１は実施例１において行った素子の作成手順を素子の断面図で示したものである。以下この図を用いて実施例を説明する。
基板としては面方位（１００）の絶縁性ＺｎＳｅ基板１を使用した。この基板上に、スライドボート型結晶成長装置を使用して、単結晶基板上に薄膜を液相成長させた後引き続き連続的にＺｎ融液中で熱処理を行う方法により、膜厚約１００μｍのｎ型ＺｎＳｅ膜２をエピタキシャル成長させた。すなわちIII 族元素とII族元素の混合融液体であるＩｎ−１０原子％Ｚｎを溶媒としてｎ型ＺｎＳｅ層を成長させ、その後溶融亜鉛中にて９００℃で１２０時間熱処理を行い、直径２インチのｎ型ＺｎＳｅ単結晶エピタキシャル基板を作製した。得られた基板の室温における電気特性は、キャリア密度２×１０18ｃｍ-3、移動度２８０ｃｍ2 ／Ｖであった。次にこの基板をブロムメタノール溶液を用いてメカノケミカル研磨を行い、基板内での平坦性が±２０μｍ以内になるように加工した。加工により生じた変質層はＫＭｎＯ4 −Ｈ2 ＳＯ4 （ＫＭｎＯ4 ：０．１ｇ、Ｈ2 ＳＯ4 ：１０ｍｌ、Ｈ2 Ｏ：４０ｍｌ）により室温にて２０分間エッチングすることにより除去した。このときのエッチングレートは、０．１１μｍ／分であった。エッチング後の基板は成長直前までイソプロピルアルコール中に保管した。
【００１２】
素子の作製は分子線エピタキシ法により行った。以下にその詳細を説明する。
基板は約１００℃にて３時間のベーキングを行った後、１０-10 Ｔｏｒｒに真空排気された成長室に導入した。基板の酸化膜の除去は２００℃から４２０℃まで昇温しながら水素プラズマ（ＲＦ電力：３５０Ｗ、Ｈ2 ：０．０４２ＳＣＣＭ．、Ｈｅ：０．１３〜０．２ＳＣＣＭ．）を照射して行い、ＲＨＥＥＤがストリーク（直線状に明るくなる状態）になるまで行った。
酸化膜除去後の基板には、成長温度の２８０℃まで降温後２分間Ｚｎ照射を行った後、ｎ型Ｍｇ0.1Ｚｎ0.9Ｓ0.15Ｓｅ0.85（塩素ドープ）３を約０．４μｍ成長させた。活性層４としては、ＺｎＳｅとＭｇ0.1Ｚｎ0.9Ｓｅ0.85を交互に６層成長させ、成長膜厚をそれぞれ６．５ｎｍおよび８．５ｎｍとした。さらにｐ型クラッド層５としてＭｇ0.1Ｚｎ0.9Ｓ0.15Ｓｅ0.85（窒素ドープ）を約１．０μｍ成長させた。バッファー層として、ｐ型ＺｎＳｅを０．１μｍ成長させ、コンタクト層としてＺｎＳｅ、ＺｎＴｅの擬傾斜組成層６を５２ｎｍ成長させて膜厚５０ｎｍのＺｎＴｅ膜７でキャップした。
成長が終了した基板は、成長面を定盤に固定し、メカノケミカル研磨を用いて厚さ約３００μｍに加工した。
【００１３】
次に、基板にはダイシングソーを用いて液相エピタキシ層まで切り込みを入れた。
基板下部のｎ層にはｎ電極８としてＴｉ／Ｐｔ／Ａｕを各々０．３μｍ、０．１μｍ、０．３μｍの膜厚で、そして素子上部のｐ層にはｐ電極９としてＰｄ／Ｐｔ／Ａｕを各々０．１μｍ、０．１μｍ、０．３μｍの膜厚で、電子線蒸着により成膜して発光素子を形成した。得られた素子の断面図を図３に示す。
得られた素子の特性を表１に示す。表１にはＴＬＭ法により算出したｎ電極のコンタクト値も併記した。なお基板のすべてを研磨およびエッチングにより除去した場合においても、実施例と同様の結果を得た。
【００１４】
【比較例】
図４〜５は比較例の作成手順を素子断面で示したものである。以下この断面図を用いて比較例を説明する。
基板としては、面方位（１００）の絶縁性ＺｎＳｅ基板１を使用した。基板の前処理は実施例１と同じ方法で行った。
基板は、約１００℃にて３時間のベーキングを行った後、１０-10 Ｔｏｒｒに真空排気された成長室に導入した。基板の酸化膜の除去は、２００℃から４２０℃まで昇温しながら水素プラズマ（ＲＦ電力：３５０Ｗ、Ｈ2 ：０．０４２ＳＣＣＭ．、Ｈｅ：０．１３〜０．２ＳＣＣＭ．）を照射して行い、ＲＨＥＥＤがストリーク（直線状に明るくなる状態）になるまで行った。
酸化膜除去後の基板には、成長温度である２８０℃まで降温後２分間Ｚｎ照射を行った後、ｎ型Ｍｇ0.1Ｚｎ0.9Ｓ0.15Ｓｅ0.85（塩素ドープ）３を約３μｍ成長させた。活性層４としては、ＺｎＳｅとＭｇ0.1Ｚｎ0.9Ｓｅ0.85を交互に６層成長させ、成長膜厚をそれぞれ６．５ｎｍおよび８．５ｎｍとした。さらにｐ型クラッド層５としてＭｇ0.1Ｚｎ0.9Ｓ0.15Ｓｅ0.85（窒素ドープ）を約１．０μｍ成長させた。バッファー層として、ｐ型ＺｎＳｅを０．１μｍ成長させ、コンタクト層としてＺｎＳｅ、ＺｎＴｅの擬傾斜組成層６を５２ｎｍ成長させて、膜厚５０ｎｍのＺｎＴｅ膜７でキャップした。
【００１５】
次にレジストにより成長面の一部に１５０μｍ×１５０μｍのドットを形成した。これをマスクとして、スパッタ法により基板表面に約１０μｍのＳｉＯ2 を堆積させた。その後超音波を用いてレジストをリフトオフして、基板表面に１５０μｍの正方形の穴あきマスクを形成した。次に、飽和ブロム水（ＳＢＷ：Ｈ2 Ｏ：リン酸＝２：１５：１）を用い、約１０分間室温にてエッチングを行い素子を除去した。この時のエッチングレートは０．１６μｍ／分であった。次に、フッ酸によりＳｉＯ2 マスクを除去した。この基板除去部にｎ電極８としてＴｉ／Ｐｔ／Ａｕを各々０．１μｍ、０．１μｍ、０．３μｍ厚、そして素子上部にｐ電極９として、Ｐｄ／Ｐｔ／Ａｕを各々０．１μｍ、０．１μｍ、０．３μｍ厚を電子線蒸着により成膜して発光素子を形成した。比較例にて作製した素子の断面図を図５に示す。
得られた素子の特性を表１に示す。またＴＬＭ法により算出したｎ電極のコンタクト抵抗値も併記した。
【００１６】
【表１】
【００１７】
【発明の効果】
絶縁性ＺｎＳｅ基板を除去することにより、導電性基板の場合と同様に基板側から電極を取り出すことが可能となり、電流注入経路が短くなって、表１に示されるようにｎ電極のコンタクト抵抗値が従来法に比べて大幅に減少し、素子劣化の原因となる電極部分での発熱が減少し、信頼性の高い発光素子を提供することが可能になった。さらに構造上素子の発光面積を広く確保できるので素子の高輝度化を達成でき、素子構造を単純化することで、導電性基板を使用した場合と同様に素子サイズを小さくすることができた。
【図面の簡単な説明】
【図１】実施例１における発光素子作製の最初の手順を示す、絶縁性ＺｎＳｅ基板上に成長したｎ型ＺｎＳｅエピタキシャル層の断面図である。
【図２】実施例１における発光素子作製の中間の手順を示す、成長を完了した基板の断面図である。
【図３】実施例１において作製した発光素子の断面図である。
【図４】比較例における発光素子作製の中間の手順を示す、成長を完了した基板の断面図である。
【図５】比較例において作製した発光素子の断面図である。
【符号の説明】
１ 絶縁性ＺｎＳｅ基板
２ ＬＰＥｎ−ＺｎＳｅ層
３ ｎ−ＭｇＺｎＳＳｅ
４ ＺｎＳｅ／ＭｇＺｎＳＳｅ ＭＱＷ（活性層）
５ ｐ−ＭｇＺｎＳＳｅ（ｐ型クラッド層）
６ ｐ−ＺｎＳｅ、ｐ−ＺｎＴｅ擬傾斜組成層
７ ｐ−ＺｎＴｅ
８ ｎ電極
９ ｐ電極
【発明の属する技術分野】
本発明は、青色からオレンジ色にいたる発光素子等に利用される半導体発光素子に関するもので、特にＺｎＳｅ基板を利用したＺｎＳｅ系化合物を発光材料とした発光素子に関するものである。
【０００２】
【従来の技術】
ＺｎＳｅ系発光素子は、従来ＧａＡｓやＩｎＰあるいはＺｎＳｅ基板上に結晶成長をさせて作成され、その代表的な構造は図４〜図５に示すとおりである。
例えばＧａＡｓ単結晶上にＺｎＳｅ系化合物半導体を用いた素子を成長させる場合、ＧａＡｓとＺｎＳｅとでは格子定数がそれぞれ５．６６５４Å、５．６６９Åと差があり、ミスフィットディスロケーションと呼ばれる欠陥が発生する。そのためＺｎＳＳｅ，ＺｎＣｄＳｅあるいはＭｇＺｎＳＳｅ等のＧａＡｓに格子整合する化合物組成を選んで素子を構成する手法が採用されている。また基板とエピタキシャル成長部の界面にバッファ層と呼ばれる緩衝層を成長させることにより、エピタキシャル層の結晶性を向上させる工夫もなされている。高輝度化対策として、キャリアの再結合を効率よく行わせるために、活性層を単一層から複数層にした多重量子井戸を用いる手段がとられたりしている。
【０００３】
一方、ＺｎＳｅ基板上にＺｎＳｅ系化合物半導体の発光素子を形成する場合は、ＧａＡｓやＩｎＰを基板とした時のように格子定数差や熱膨張係数差による欠陥や歪みの発生を考慮する必要がない。そのため素子の設計を単純化できる等のメリットがあり、現在ＺｎＳｅ基板上にｐｎ接合を形成した発光ダイオード（ＬＥＤ）の開発が進められている。
【０００４】
しかしこのような従来技術にあっては次のような欠点があった。
（１）ＧａＡｓ基板上にＺｎＳｅ系化合物半導体を成長させると１０3 ｃｍ-2オーダの欠陥密度が発生する。こうした欠陥は活性層内にダークラインディフェクトと呼ばれる発光しない部分を形成し、素子の明るさを減少させることになる。またこの欠陥は時間が経過するとともに増殖してついには素子が発光しなくなるので、長期の信頼性を確保することが難しい。
（２）一方ＺｎＳｅ基板は大型で良質な単結晶の製造が難しいこと、またドーピングが困難なことから低抵抗の単結晶基板の製造が困難となっている。
現在報告されている導電性ＺｎＳｅ単結晶基板としては、直径２インチ、キャリア密度が１〜７×１０-17 ｃｍ-3、移動度が４６０〜２５０ｃｍ／Ｖ（アルミニウムドープ）を得たとの報告があるが、実用化にはいたっていない。（参考文献：Proceedings of International Symposium of Blue Laser and LED, Chiba, Japan, 1996, p74）
【０００５】
市販されているＺｎＳｅ基板は、高抵抗品でサイズも最大１０×１０ｍｍ程度である。
図５に示すように、ＺｎＳｅ基板１上にあらかじめ数μｍのｎ型ＺｎＳｅ層を成長させ、表面を低抵抗化したのちｐｎ接合を形成して発光素子とし、ｐ型電極は素子の上面に形成させ、ｎ型電極は素子の一部を除去してｎ型低抵抗層上に形成した構造となるのである。
しかしこのような構造の発光素子では以下のような問題点がある。
（ａ）電流注入経路が長くなり、電極部で発熱して素子の劣化を招く。
（ｂ）二つの電極を発光面に形成するため発光面積が減少して高発光効率が得られない。
（ｃ）素子サイズが大きくなり低コスト化の障害となる。
【０００６】
【発明が解決しようとする課題】
高抵抗あるいは、半絶縁性ＺｎＳｅ単結晶を基板としてＺｎＳｅ系化合物半導体を用いた発光素子は、上記（ａ）（ｂ）（ｃ）の欠点を有している。そこでこれらの問題点を克服するために、（ａ）については、高抵抗あるいは半絶縁性の基板上に５０μｍから１００μｍのｎ型ＺｎＳｅ層を成長させ、半絶縁性基板の裏面の一部を研磨およびエッチングあるいはいずれかの方法により除去し、露出された導電性ＺｎＳｅ化合物半導体層を基板とすることにより、電流注入経路を短くすることで、また（ｂ）については、半絶縁性基板を除去し、基板の裏面側に露出した導電性ＺｎＳｅ化合物半導体層に電極を形成することにより、素子の発光面積を広く確保することにより高輝度化を達成できる。（ｃ）については、電極を上下に配置することにより、素子構造を単純化することで、導電性基板を使用した場合と同様に素子サイズを小さくすることができる。
【０００７】
【課題を解決するための手段】
高抵抗または半絶縁性のＺｎＳｅ単結晶基板上にＺｎＳｅ系化合物半導体を用いて発光素子を作製する場合、スライドボート型結晶成長装置を使用して、単結晶基板上に薄膜を液相成長させた後引き続き連続的にＺｎ融液中で熱処理を行う方法により、あらかじめｎ型ＺｎＳｅ層を成長させ、その上部にｐｎ接合を形成して発光素子を形成する。そして絶縁性基板の裏面の一部を研磨およびエッチング、あるいはそのいずれかの方法を用いて除去し、露出された導電性ＺｎＳｅ化合物半導体層に電極を形成することにより、導電性基板を使用した場合と同様な素子作製を可能にするものである。
すなわち、本発明のＺｎＳｅ系化合物半導体素子は、絶縁性ＺｎＳｅ単結晶基板上にｎ型ＺｎＳｅ厚膜層を成長した上にｐｎ接合を形成し、発光素子を作成し、その後基板の裏面を除去し、基板底部にＺｎＳｅ素子層を露出させ、この露出部と上部のＺｎＳｅ層に正負の電極を形成することを特徴とする。
【０００８】
すなわち、本発明は第１に、ＺｎＳｅ単結晶基板上に液相エピタキシャル法によりｎ型ＺｎＳｅ層を積層し、その上に分子線エピタキシャル法によりｐｎ接合を有する発光素子を形成し、積層された面と対向する基板面を研磨およびエッチング、またはこれらのいずれかの方法を用いて除去し、露出された前記ＺｎＳｅ層にｎ電極が形成されてなることを特徴とするＺｎＳｅ系化合物半導体素子：第２に、ＺｎＳｅ単結晶基板上に液相エピタキシャル法によりｎ型ＺｎＳｅ層を積層し、その上に分子線エピタキシャル法によりｐｎ接合を有する発光素子を形成し、積層された面と対向する基板面を研磨およびエッチング、またはこれらのいずれかの方法を用いて除去し、露出された前記ＺｎＳｅ層にｎ電極、前記素子上部のｐ層にｐ電極が形成されてなることを特徴とするＺｎＳｅ系化合物半導体素子：第３に、前記ＺｎＳｅ単結晶基板が高抵抗のＺｎＳｅ単結晶基板である第１または２に記載のＺｎＳｅ系化合物半導体素子：第４に、前記ＺｎＳｅ単結晶基板が半絶縁性のＺｎＳｅ単結晶基板である第１または２に記載のＺｎＳｅ系化合物半導体素子：第５に、前記ｎ型ＺｎＳｅ層がIII族元素またはIII族元素とII族元素との混合溶媒を用いて液相エピタキシャル成長させた低抵抗ＺｎＳｅエピタキシャル層である第１〜４のいずれかに記載のＺｎＳｅ系化合物半導体素子：第６に、前記III族元素がＩｎもしくはＧａまたはＧａＩｎである第５記載のＺｎＳｅ系化合物半導体素子：第７に、前記III族元素およびII族元素の混合溶媒がＩｎ−Ｚｎ系またはＧａ−Ｚｎ系溶媒である第５記載のＺｎＳｅ系化合物半導体素子：第８に、ＺｎＳｅ単結晶基板上に液相エピタキシャル法によりｎ型ＺｎＳｅ層を積層し、その上に分子線エピタキシャル法によりｐｎ接合を有する発光素子を形成する工程と、該積層された面と対向する基板面を研磨およびエッチング、またはこれらのいずれかの方法を用いて除去する工程と、該除去により露出された前記ＺｎＳｅ層にｎ電極を形成する工程とからなるＺｎＳｅ系化合物半導体素子の製造方法：第９に、ＺｎＳｅ単結晶基板上に液相エピタキシャル法によりｎ型ＺｎＳｅ層を積層し、その上に分子線エピタキシャル法によりｐｎ接合を有する発光素子を形成する工程と、該積層された面と対向する基板面を研磨およびエッチング、またはこれらのいずれかの方法を用いて除去する工程と、該除去により露出された前記ＺｎＳｅ層にｎ電極、前記素子上部のｐ層にｐ電極を形成する工程とからなるＺｎＳｅ系化合物半導体素子の製造方法：第１０に、前記ＺｎＳｅ単結晶基板が高抵抗のＺｎＳｅ単結晶基板である第８または９に記載のＺｎＳｅ系化合物半導体素子の製造方法：第１１に、前記ＺｎＳｅ単結晶基板が半絶縁性のＺｎＳｅ単結晶基板である第８または９に記載のＺｎＳｅ系化合物半導体素子の製造方法：第１２に、前記ｎ型ＺｎＳｅ層がIII族元素またはIII族元素とII族元素との混合溶媒を用いて液相エピタキシャル成長させた低抵抗ＺｎＳｅエピタキシャル層である第８〜１１のいずれかに記載のＺｎＳｅ系化合物半導体素子の製造方法：第１３に、前記III族元素がＩｎもしくはＧａまたはＧａＩｎである第１２記載のＺｎＳｅ系化合物半導体素子の製造方法：第１４に、前記III族元素およびII族元素の混合溶媒がＩｎ−Ｚｎ系またはＧａ−Ｚｎ系溶媒である第１２記載のＺｎＳｅ系化合物半導体素子の製造方法を提供するものである。
【０００９】
【発明の実施の形態】
図１〜図３は本発明の発光基板の断面構造を示す。
絶縁性ＺｎＳｅ基板１は、III 族元素を溶媒とした液相エピタキシャル法により不純物濃度１０18ｃｍ-3以上のｎ型ＺｎＳｅ厚膜エピタキシャル層を５０μｍ以上成長させて形成される。この基板を溶融亜鉛中にて８５０℃以上の温度で９０時間以上熱処理を行い、キャリアの活性化率を向上させキャリア密度１０18ｃｍ-3以上のｎ型ＺｎＳｅ厚膜エピタキシャル層とする。これをメカノケミカルエッチングにより平坦性が±２０μｍとなるように加工したのち、分子線エピタキシャル法によりＺｎＳｅ系化合物半導体を用いてｐｎ接合を形成する。
【００１０】
次に基板１の裏面に研磨および／またはエッチングを行って素子底部を除去し、ＺｎＳｅ層を露出させる。この露出部と上部ＺｎＳｅ層に正負の電極９、８を形成し発光素子とする。
すなわちこの発明のＺｎＳｅ系発光素子は絶縁性ＺｎＳｅ基板１を除去することにより導電性基板と同様に基板側から電極を取り出すことを可能とし、これにより素子劣化の原因となる電極部分での発熱を減少させることにより、発光素子の信頼性を高める方法を提供するものである。
【００１１】
【実施例１】
図１は実施例１において行った素子の作成手順を素子の断面図で示したものである。以下この図を用いて実施例を説明する。
基板としては面方位（１００）の絶縁性ＺｎＳｅ基板１を使用した。この基板上に、スライドボート型結晶成長装置を使用して、単結晶基板上に薄膜を液相成長させた後引き続き連続的にＺｎ融液中で熱処理を行う方法により、膜厚約１００μｍのｎ型ＺｎＳｅ膜２をエピタキシャル成長させた。すなわちIII 族元素とII族元素の混合融液体であるＩｎ−１０原子％Ｚｎを溶媒としてｎ型ＺｎＳｅ層を成長させ、その後溶融亜鉛中にて９００℃で１２０時間熱処理を行い、直径２インチのｎ型ＺｎＳｅ単結晶エピタキシャル基板を作製した。得られた基板の室温における電気特性は、キャリア密度２×１０18ｃｍ-3、移動度２８０ｃｍ2 ／Ｖであった。次にこの基板をブロムメタノール溶液を用いてメカノケミカル研磨を行い、基板内での平坦性が±２０μｍ以内になるように加工した。加工により生じた変質層はＫＭｎＯ4 −Ｈ2 ＳＯ4 （ＫＭｎＯ4 ：０．１ｇ、Ｈ2 ＳＯ4 ：１０ｍｌ、Ｈ2 Ｏ：４０ｍｌ）により室温にて２０分間エッチングすることにより除去した。このときのエッチングレートは、０．１１μｍ／分であった。エッチング後の基板は成長直前までイソプロピルアルコール中に保管した。
【００１２】
素子の作製は分子線エピタキシ法により行った。以下にその詳細を説明する。
基板は約１００℃にて３時間のベーキングを行った後、１０-10 Ｔｏｒｒに真空排気された成長室に導入した。基板の酸化膜の除去は２００℃から４２０℃まで昇温しながら水素プラズマ（ＲＦ電力：３５０Ｗ、Ｈ2 ：０．０４２ＳＣＣＭ．、Ｈｅ：０．１３〜０．２ＳＣＣＭ．）を照射して行い、ＲＨＥＥＤがストリーク（直線状に明るくなる状態）になるまで行った。
酸化膜除去後の基板には、成長温度の２８０℃まで降温後２分間Ｚｎ照射を行った後、ｎ型Ｍｇ0.1Ｚｎ0.9Ｓ0.15Ｓｅ0.85（塩素ドープ）３を約０．４μｍ成長させた。活性層４としては、ＺｎＳｅとＭｇ0.1Ｚｎ0.9Ｓｅ0.85を交互に６層成長させ、成長膜厚をそれぞれ６．５ｎｍおよび８．５ｎｍとした。さらにｐ型クラッド層５としてＭｇ0.1Ｚｎ0.9Ｓ0.15Ｓｅ0.85（窒素ドープ）を約１．０μｍ成長させた。バッファー層として、ｐ型ＺｎＳｅを０．１μｍ成長させ、コンタクト層としてＺｎＳｅ、ＺｎＴｅの擬傾斜組成層６を５２ｎｍ成長させて膜厚５０ｎｍのＺｎＴｅ膜７でキャップした。
成長が終了した基板は、成長面を定盤に固定し、メカノケミカル研磨を用いて厚さ約３００μｍに加工した。
【００１３】
次に、基板にはダイシングソーを用いて液相エピタキシ層まで切り込みを入れた。
基板下部のｎ層にはｎ電極８としてＴｉ／Ｐｔ／Ａｕを各々０．３μｍ、０．１μｍ、０．３μｍの膜厚で、そして素子上部のｐ層にはｐ電極９としてＰｄ／Ｐｔ／Ａｕを各々０．１μｍ、０．１μｍ、０．３μｍの膜厚で、電子線蒸着により成膜して発光素子を形成した。得られた素子の断面図を図３に示す。
得られた素子の特性を表１に示す。表１にはＴＬＭ法により算出したｎ電極のコンタクト値も併記した。なお基板のすべてを研磨およびエッチングにより除去した場合においても、実施例と同様の結果を得た。
【００１４】
【比較例】
図４〜５は比較例の作成手順を素子断面で示したものである。以下この断面図を用いて比較例を説明する。
基板としては、面方位（１００）の絶縁性ＺｎＳｅ基板１を使用した。基板の前処理は実施例１と同じ方法で行った。
基板は、約１００℃にて３時間のベーキングを行った後、１０-10 Ｔｏｒｒに真空排気された成長室に導入した。基板の酸化膜の除去は、２００℃から４２０℃まで昇温しながら水素プラズマ（ＲＦ電力：３５０Ｗ、Ｈ2 ：０．０４２ＳＣＣＭ．、Ｈｅ：０．１３〜０．２ＳＣＣＭ．）を照射して行い、ＲＨＥＥＤがストリーク（直線状に明るくなる状態）になるまで行った。
酸化膜除去後の基板には、成長温度である２８０℃まで降温後２分間Ｚｎ照射を行った後、ｎ型Ｍｇ0.1Ｚｎ0.9Ｓ0.15Ｓｅ0.85（塩素ドープ）３を約３μｍ成長させた。活性層４としては、ＺｎＳｅとＭｇ0.1Ｚｎ0.9Ｓｅ0.85を交互に６層成長させ、成長膜厚をそれぞれ６．５ｎｍおよび８．５ｎｍとした。さらにｐ型クラッド層５としてＭｇ0.1Ｚｎ0.9Ｓ0.15Ｓｅ0.85（窒素ドープ）を約１．０μｍ成長させた。バッファー層として、ｐ型ＺｎＳｅを０．１μｍ成長させ、コンタクト層としてＺｎＳｅ、ＺｎＴｅの擬傾斜組成層６を５２ｎｍ成長させて、膜厚５０ｎｍのＺｎＴｅ膜７でキャップした。
【００１５】
次にレジストにより成長面の一部に１５０μｍ×１５０μｍのドットを形成した。これをマスクとして、スパッタ法により基板表面に約１０μｍのＳｉＯ2 を堆積させた。その後超音波を用いてレジストをリフトオフして、基板表面に１５０μｍの正方形の穴あきマスクを形成した。次に、飽和ブロム水（ＳＢＷ：Ｈ2 Ｏ：リン酸＝２：１５：１）を用い、約１０分間室温にてエッチングを行い素子を除去した。この時のエッチングレートは０．１６μｍ／分であった。次に、フッ酸によりＳｉＯ2 マスクを除去した。この基板除去部にｎ電極８としてＴｉ／Ｐｔ／Ａｕを各々０．１μｍ、０．１μｍ、０．３μｍ厚、そして素子上部にｐ電極９として、Ｐｄ／Ｐｔ／Ａｕを各々０．１μｍ、０．１μｍ、０．３μｍ厚を電子線蒸着により成膜して発光素子を形成した。比較例にて作製した素子の断面図を図５に示す。
得られた素子の特性を表１に示す。またＴＬＭ法により算出したｎ電極のコンタクト抵抗値も併記した。
【００１６】
【表１】
【発明の効果】
絶縁性ＺｎＳｅ基板を除去することにより、導電性基板の場合と同様に基板側から電極を取り出すことが可能となり、電流注入経路が短くなって、表１に示されるようにｎ電極のコンタクト抵抗値が従来法に比べて大幅に減少し、素子劣化の原因となる電極部分での発熱が減少し、信頼性の高い発光素子を提供することが可能になった。さらに構造上素子の発光面積を広く確保できるので素子の高輝度化を達成でき、素子構造を単純化することで、導電性基板を使用した場合と同様に素子サイズを小さくすることができた。
【図面の簡単な説明】
【図１】実施例１における発光素子作製の最初の手順を示す、絶縁性ＺｎＳｅ基板上に成長したｎ型ＺｎＳｅエピタキシャル層の断面図である。
【図２】実施例１における発光素子作製の中間の手順を示す、成長を完了した基板の断面図である。
【図３】実施例１において作製した発光素子の断面図である。
【図４】比較例における発光素子作製の中間の手順を示す、成長を完了した基板の断面図である。
【図５】比較例において作製した発光素子の断面図である。
【符号の説明】
１ 絶縁性ＺｎＳｅ基板
２ ＬＰＥｎ−ＺｎＳｅ層
３ ｎ−ＭｇＺｎＳＳｅ
４ ＺｎＳｅ／ＭｇＺｎＳＳｅ ＭＱＷ（活性層）
５ ｐ−ＭｇＺｎＳＳｅ（ｐ型クラッド層）
６ ｐ−ＺｎＳｅ、ｐ−ＺｎＴｅ擬傾斜組成層
７ ｐ−ＺｎＴｅ
８ ｎ電極
９ ｐ電極
Claims (14)
- ＺｎＳｅ単結晶基板上に液相エピタキシャル法によりｎ型ＺｎＳｅ層を積層し、その上に分子線エピタキシャル法によりｐｎ接合を有する発光素子を形成し、積層された面と対向する基板面を研磨およびエッチング、またはこれらのいずれかの方法を用いて除去し、露出された前記ＺｎＳｅ層にｎ電極が形成されてなることを特徴とするＺｎＳｅ系化合物半導体素子。
- ＺｎＳｅ単結晶基板上に液相エピタキシャル法によりｎ型ＺｎＳｅ層を積層し、その上に分子線エピタキシャル法によりｐｎ接合を有する発光素子を形成し、積層された面と対向する基板面を研磨およびエッチング、またはこれらのいずれかの方法を用いて除去し、露出された前記ＺｎＳｅ層にｎ電極、前記素子上部のｐ層にｐ電極が形成されてなることを特徴とするＺｎＳｅ系化合物半導体素子。
- 前記ＺｎＳｅ単結晶基板が高抵抗のＺｎＳｅ単結晶基板である請求項１または２に記載のＺｎＳｅ系化合物半導体素子。
- 前記ＺｎＳｅ単結晶基板が半絶縁性のＺｎＳｅ単結晶基板である請求項１または２に記載のＺｎＳｅ系化合物半導体素子。
- 前記ｎ型ＺｎＳｅ層がIII族元素またはIII族元素とII族元素との混合溶媒を用いて液相エピタキシャル成長させた低抵抗ＺｎＳｅエピタキシャル層である請求項１〜４のいずれかに記載のＺｎＳｅ系化合物半導体素子。
- 前記III族元素がＩｎもしくはＧａまたはＧａＩｎである請求項５記載のＺｎＳｅ系化合物半導体素子。
- 前記III族元素およびII族元素の混合溶媒がＩｎ−Ｚｎ系またはＧａ−Ｚｎ系溶媒である請求項５記載のＺｎＳｅ系化合物半導体素子。
- ＺｎＳｅ単結晶基板上に液相エピタキシャル法によりｎ型ＺｎＳｅ層を積層し、その上に分子線エピタキシャル法によりｐｎ接合を有する発光素子を形成する工程と、該積層された面と対向する基板面を研磨およびエッチング、またはこれらのいずれかの方法を用いて除去する工程と、該除去により露出された前記ＺｎＳｅ層にｎ電極を形成する工程とからなるＺｎＳｅ系化合物半導体素子の製造方法。
- ＺｎＳｅ単結晶基板上に液相エピタキシャル法によりｎ型ＺｎＳｅ層を積層し、その上に分子線エピタキシャル法によりｐｎ接合を有する発光素子を形成する工程と、該積層された面と対向する基板面を研磨およびエッチング、またはこれらのいずれかの方法を用いて除去する工程と、該除去により露出された前記ＺｎＳｅ層にｎ電極、前記素子上部のｐ層にｐ電極を形成する工程とからなるＺｎＳｅ系化合物半導体素子の製造方法。
- 前記ＺｎＳｅ単結晶基板が高抵抗のＺｎＳｅ単結晶基板である請求項８または９に記載のＺｎＳｅ系化合物半導体素子の製造方法。
- 前記ＺｎＳｅ単結晶基板が半絶縁性のＺｎＳｅ単結晶基板である請求項８または９に記載のＺｎＳｅ系化合物半導体素子の製造方法。
- 前記ｎ型ＺｎＳｅ層がIII族元素またはIII族元素とII族元素との混合溶媒を用いて液相エピタキシャル成長させた低抵抗ＺｎＳｅエピタキシャル層である請求項８〜１１のいずれかに記載のＺｎＳｅ系化合物半導体素子の製造方法。
- 前記III族元素がＩｎもしくはＧａまたはＧａＩｎである請求項１２記載のＺｎＳｅ系化合物半導体素子の製造方法。
- 前記III族元素およびII族元素の混合溶媒がＩｎ−Ｚｎ系またはＧａ−Ｚｎ系溶媒である請求項１２記載のＺｎＳｅ系化合物半導体素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28188696A JP3693436B2 (ja) | 1996-10-03 | 1996-10-03 | ＺｎＳｅ基板上に成長した発光素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28188696A JP3693436B2 (ja) | 1996-10-03 | 1996-10-03 | ＺｎＳｅ基板上に成長した発光素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10112556A JPH10112556A (ja) | 1998-04-28 |
| JP3693436B2 true JP3693436B2 (ja) | 2005-09-07 |
Family
ID=17645347
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28188696A Expired - Fee Related JP3693436B2 (ja) | 1996-10-03 | 1996-10-03 | ＺｎＳｅ基板上に成長した発光素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3693436B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3341763B2 (ja) | 2000-04-27 | 2002-11-05 | 住友電気工業株式会社 | 化合物半導体装置の製造方法および化合物半導体装置の製造装置 |
| JP2007251027A (ja) * | 2006-03-17 | 2007-09-27 | Stanley Electric Co Ltd | ＺｎＯ系化合物半導体、それを用いた発光素子及びそれらの製造方法 |
-
1996
- 1996-10-03 JP JP28188696A patent/JP3693436B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10112556A (ja) | 1998-04-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2666237B2 (ja) | ３族窒化物半導体発光素子 | |
| JP3700872B2 (ja) | 窒化物系ｉｉｉ−ｖ族化合物半導体装置およびその製造方法 | |
| JP4225510B2 (ja) | 化合物半導体発光ダイオードおよびその製造方法 | |
| JP3365607B2 (ja) | ＧａＮ系化合物半導体装置及びその製造方法 | |
| EP2237329A2 (en) | Semiconductor light-emitting device and method of manufacturing the same | |
| US10685835B2 (en) | III-nitride tunnel junction with modified P-N interface | |
| JP3654738B2 (ja) | ３族窒化物半導体発光素子 | |
| US6881261B2 (en) | Method for fabricating semiconductor device | |
| JPH11177134A (ja) | 半導体素子の製造方法及び半導体素子、並びに発光素子の製造方法及び発光素子 | |
| JP3665243B2 (ja) | 窒化物半導体素子及びその製造方法 | |
| JP4295489B2 (ja) | 半導体装置の製造方法 | |
| JP2010040692A (ja) | 窒化物系半導体素子及びその製造方法 | |
| JP2001015852A (ja) | ｐ型のＩＩＩ族窒化物半導体層上の電極構造とその形成方法 | |
| JP3693436B2 (ja) | ＺｎＳｅ基板上に成長した発光素子 | |
| JP3507716B2 (ja) | 半導体発光素子の製造方法 | |
| JP3060931B2 (ja) | 窒化物半導体素子及びその製造方法 | |
| EP2101361A2 (en) | Semiconductor light emitting device and method for manufacturing same, and epitaxial wafer | |
| JP3016241B2 (ja) | ３族窒化物半導体発光素子 | |
| KR100348280B1 (ko) | 청색 발광 소자 제조방법 | |
| JP3564811B2 (ja) | ３族窒化物半導体発光素子 | |
| JP3307094B2 (ja) | ３族窒化物半導体発光素子 | |
| JP4376821B2 (ja) | 半導体装置の製造方法 | |
| KR101136877B1 (ko) | 수직형 산화아연 발광소자 및 그 제조방법 | |
| JP3768302B2 (ja) | 化合物半導体素子の製造方法 | |
| JP4040135B2 (ja) | ＺｎＳｅ系化合物半導体レーザの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20040206 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20040318 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050120 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050201 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050404 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050621 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050621 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080701 Year of fee payment: 3 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080701 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080701 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090701 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090701 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100701 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110701 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |