JP3341763B2 - 化合物半導体装置の製造方法および化合物半導体装置の製造装置 - Google Patents
化合物半導体装置の製造方法および化合物半導体装置の製造装置Info
- Publication number
- JP3341763B2 JP3341763B2 JP2000367050A JP2000367050A JP3341763B2 JP 3341763 B2 JP3341763 B2 JP 3341763B2 JP 2000367050 A JP2000367050 A JP 2000367050A JP 2000367050 A JP2000367050 A JP 2000367050A JP 3341763 B2 JP3341763 B2 JP 3341763B2
- Authority
- JP
- Japan
- Prior art keywords
- compound semiconductor
- film
- substrate
- semiconductor substrate
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0083—Processes for devices with an active region comprising only II-VI compounds
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/931—Silicon carbide semiconductor
Description
【０００１】
【発明の属する技術分野】本発明は、ＬＥＤ(Light Emi
tting Diode)等に用いられる化合物半導体装置の製造方
法および化合物半導体装置の製造装置に関し、特に、液
晶表示装置のバックライト等に用いられるＺｎＳｅ系Ｌ
ＥＤの化合物半導体装置の製造方法および化合物半導体
装置の製造装置に関するものである。
tting Diode)等に用いられる化合物半導体装置の製造方
法および化合物半導体装置の製造装置に関し、特に、液
晶表示装置のバックライト等に用いられるＺｎＳｅ系Ｌ
ＥＤの化合物半導体装置の製造方法および化合物半導体
装置の製造装置に関するものである。
【０００２】
【従来の技術】ＬＥＤ等の化合物半導体装置を駆動させ
るためには、これら化合物半導体に電極を形成すること
が必要である。例えば、ＺｎＳｅ系ＬＥＤチップの製品
化には、ＺｎＳｅ基板裏面にオーミック接触の電極を形
成する必要がある。しかし、ＺｎＳｅ基板にオーミック
接触の電極を形成することは、次の理由により、容易に
行なうことができない。 （ａ）ＺｎＳｅ基板のキャリア濃度を限度まで高くして
も１０17台後半と低い。キャリア濃度が１０17台後半を
超えるＺｎＳｅ基板はこれまで製造されたことがない。
とくに、ｐ型ＺｎＳｅ基板は、キャリア濃度を１０17台
にすることさえ不可能である。 （ｂ）基板表面に酸化物が生成しやすい。 （ｃ）発光部分の活性層やクラッド層の保護のため、電
極形成時の処理温度を２５０℃以下にしなければならな
い。
るためには、これら化合物半導体に電極を形成すること
が必要である。例えば、ＺｎＳｅ系ＬＥＤチップの製品
化には、ＺｎＳｅ基板裏面にオーミック接触の電極を形
成する必要がある。しかし、ＺｎＳｅ基板にオーミック
接触の電極を形成することは、次の理由により、容易に
行なうことができない。 （ａ）ＺｎＳｅ基板のキャリア濃度を限度まで高くして
も１０17台後半と低い。キャリア濃度が１０17台後半を
超えるＺｎＳｅ基板はこれまで製造されたことがない。
とくに、ｐ型ＺｎＳｅ基板は、キャリア濃度を１０17台
にすることさえ不可能である。 （ｂ）基板表面に酸化物が生成しやすい。 （ｃ）発光部分の活性層やクラッド層の保護のため、電
極形成時の処理温度を２５０℃以下にしなければならな
い。
【０００３】従来よりオーミック接触を実現する電極金
属として、低融点金属であるＩｎが知られている。上記
のＺｎＳｅ基板に対してもＩｎを融着させることによ
り、オーミック接触の電極を形成することができる。
属として、低融点金属であるＩｎが知られている。上記
のＺｎＳｅ基板に対してもＩｎを融着させることによ
り、オーミック接触の電極を形成することができる。
【０００４】
【発明が解決しようとする課題】しかしながら、Ｉｎを
融着したＺｎＳｅ系ＬＥＤは、はんだリフロー時やトラ
ンスファーモールド時にＩｎの低融点に起因する種々の
不具合が発生する。例えば、ＺｎＳｅ系ＬＥＤを２００
℃〜２５０℃に加熱すると、Ｉｎの融点は１５７℃程度
なのでボールアップが生じ、平坦な界面が得られない。
このため、オーミック接触は部分的に実現されるが、均
一なオーミック接触を得ることができない。オーミック
接触を有する平坦な電極が形成されないと、ＬＥＤ装置
全体に不必要に高い電圧を印加しなければならず、必要
電池個数の増大等をもたらし、携帯電話器の液晶表示画
面等のバックライトには使用しにくくなる。このため、
Ｉｎを用ないで、化合物半導体に対して、熱的にも機械
的にも安定なオーミック接触が可能な電極の開発が強く
望まれている。
融着したＺｎＳｅ系ＬＥＤは、はんだリフロー時やトラ
ンスファーモールド時にＩｎの低融点に起因する種々の
不具合が発生する。例えば、ＺｎＳｅ系ＬＥＤを２００
℃〜２５０℃に加熱すると、Ｉｎの融点は１５７℃程度
なのでボールアップが生じ、平坦な界面が得られない。
このため、オーミック接触は部分的に実現されるが、均
一なオーミック接触を得ることができない。オーミック
接触を有する平坦な電極が形成されないと、ＬＥＤ装置
全体に不必要に高い電圧を印加しなければならず、必要
電池個数の増大等をもたらし、携帯電話器の液晶表示画
面等のバックライトには使用しにくくなる。このため、
Ｉｎを用ないで、化合物半導体に対して、熱的にも機械
的にも安定なオーミック接触が可能な電極の開発が強く
望まれている。
【０００５】そこで、本発明は、Ｉｎ等の低融点金属を
用いずに、化合物半導体に対して安定なオーミック接触
となる電極を有する化合物半導体装置の製造方法および
化合物半導体装置の製造装置を提供することを目的とす
る。
用いずに、化合物半導体に対して安定なオーミック接触
となる電極を有する化合物半導体装置の製造方法および
化合物半導体装置の製造装置を提供することを目的とす
る。
【０００６】
【課題を解決するための手段】本発明の化合物半導体装
置の製造方法は、第１導電型不純物を含む化合物半導体
基板を２５０℃以下の温度域に加熱して塩酸ガスでエッ
チングすることにより基板表面に塩素を付着する第１ク
リーニング工程と、第１クリーニング工程の後、塩酸ガ
スでエッチングされ、表面に塩素を付着している化合物
半導体基板に対してその化合物半導体基板の温度が２５
０℃以下の状態でラジカル水素処理を行うことにより基
板表面に付着した塩素を除去する第２クリーニング工程
と、を含む基板クリーニング工程を備える（請求項
１）。
置の製造方法は、第１導電型不純物を含む化合物半導体
基板を２５０℃以下の温度域に加熱して塩酸ガスでエッ
チングすることにより基板表面に塩素を付着する第１ク
リーニング工程と、第１クリーニング工程の後、塩酸ガ
スでエッチングされ、表面に塩素を付着している化合物
半導体基板に対してその化合物半導体基板の温度が２５
０℃以下の状態でラジカル水素処理を行うことにより基
板表面に付着した塩素を除去する第２クリーニング工程
と、を含む基板クリーニング工程を備える（請求項
１）。
【０００７】化合物半導体基板の表面を塩酸ガスでエッ
チングすると、大気暴露の際に生じた酸化膜を除去する
ことができる。しかし、この塩素ガスエッチングでは、
化合物半導体基板の反対側の表面上に既に形成されてい
る活性層やクラッド層の損傷を防止するためには、化合
物半導体基板の温度は２５０℃以下としなければならな
い。このように、塩酸ガス処理を２５０℃以下にする
と、化合物半導体基板の表面の酸化膜や炭化物を除去す
ることはできるが、化合物半導体基板の表面にＣｌが吸
着してしまう。このため、吸着しているＣｌを除くため
にラジカル水素処理を行う。ラジカル水素処理により、
Ｃｌを除くことができる。ラジカル水素は反応活性が高
いので、化合物半導体基板の温度を２５０℃以下として
も十分大きいラジカル水素化反応速度を確保することが
できる。これら塩酸ガス処理およびラジカル水素処理に
よって、２５０℃以下の温度でも化合物半導体の清浄表
面を得ることができ、界面準位を形成することなくエピ
タキシャル化合物半導体膜を形成することが可能にな
る。なお、化合物半導体基板は、処理開始時の素基板だ
けでなく処理の進行途中の光学活性層などの薄膜が形成
された化合物半導体基板も含む。本発明は、光学活性層
等が表面側にすでに形成された化合物半導体基板の裏面
側に、光学活性層等に損傷を与えることなくオーミック
電極層を形成する場合を主対象にしている。
チングすると、大気暴露の際に生じた酸化膜を除去する
ことができる。しかし、この塩素ガスエッチングでは、
化合物半導体基板の反対側の表面上に既に形成されてい
る活性層やクラッド層の損傷を防止するためには、化合
物半導体基板の温度は２５０℃以下としなければならな
い。このように、塩酸ガス処理を２５０℃以下にする
と、化合物半導体基板の表面の酸化膜や炭化物を除去す
ることはできるが、化合物半導体基板の表面にＣｌが吸
着してしまう。このため、吸着しているＣｌを除くため
にラジカル水素処理を行う。ラジカル水素処理により、
Ｃｌを除くことができる。ラジカル水素は反応活性が高
いので、化合物半導体基板の温度を２５０℃以下として
も十分大きいラジカル水素化反応速度を確保することが
できる。これら塩酸ガス処理およびラジカル水素処理に
よって、２５０℃以下の温度でも化合物半導体の清浄表
面を得ることができ、界面準位を形成することなくエピ
タキシャル化合物半導体膜を形成することが可能にな
る。なお、化合物半導体基板は、処理開始時の素基板だ
けでなく処理の進行途中の光学活性層などの薄膜が形成
された化合物半導体基板も含む。本発明は、光学活性層
等が表面側にすでに形成された化合物半導体基板の裏面
側に、光学活性層等に損傷を与えることなくオーミック
電極層を形成する場合を主対象にしている。
【０００８】本発明の化合物半導体装置の製造法では、
第２クリーニング工程によって清浄にされた前記化合物
半導体基板の表面に、化合物半導体基板よりも高濃度に
第１導電型不純物を含む化合物半導体膜をエピタキシャ
ル成長させる化合物半導体膜形成工程と、化合物半導体
膜の上に導電性電極膜を形成する導電性電極膜形成工程
とを備えることができる（請求項２）。
第２クリーニング工程によって清浄にされた前記化合物
半導体基板の表面に、化合物半導体基板よりも高濃度に
第１導電型不純物を含む化合物半導体膜をエピタキシャ
ル成長させる化合物半導体膜形成工程と、化合物半導体
膜の上に導電性電極膜を形成する導電性電極膜形成工程
とを備えることができる（請求項２）。
【０００９】化合物半導体基板に直接、Ｉｎ以外の導電
性電極層を形成しても、化合物半導体基板のキャリア濃
度が低い場合には、オーミック接触を得ることはできな
い。このため、化合物半導体基板よりも高濃度の導電性
不純物を含む化合物半導体膜をエピタキシャル成長させ
て、その高キャリア濃度のエピタキシャル膜に導電性電
極層を形成して、オーミック接触を確保する。この場
合、化合物半導体基板の表面が大気にさらされた後、通
常のエッチングによって清浄化処理がなされた程度で
は、表面に不純物が多く残るために所望の化合物半導体
膜を得ることができない。このため、例えば２５０℃以
下の低温で成膜処理しても、化合物半導体基板の表面に
界面準位が少ない状態で高キャリア濃度のエピタキシャ
ル膜を得ることができない。
性電極層を形成しても、化合物半導体基板のキャリア濃
度が低い場合には、オーミック接触を得ることはできな
い。このため、化合物半導体基板よりも高濃度の導電性
不純物を含む化合物半導体膜をエピタキシャル成長させ
て、その高キャリア濃度のエピタキシャル膜に導電性電
極層を形成して、オーミック接触を確保する。この場
合、化合物半導体基板の表面が大気にさらされた後、通
常のエッチングによって清浄化処理がなされた程度で
は、表面に不純物が多く残るために所望の化合物半導体
膜を得ることができない。このため、例えば２５０℃以
下の低温で成膜処理しても、化合物半導体基板の表面に
界面準位が少ない状態で高キャリア濃度のエピタキシャ
ル膜を得ることができない。
【００１０】また、化合物半導体層と前記導電性電極層
との界面が清浄にされていないと、大きな界面抵抗が形
成され、この界面部に大きな電位差が発生してしまい、
オーミック接触が実現しないか、またはオーミック接触
を実現しても、ＬＥＤ装置全体に印加する電圧を小さく
することにならない。上記本発明の構成により、化合物
半導体基板の表面側にすでに形成してある光学活性層等
に損傷を与えることなく裏面側に高清浄な表面を得て、
その上にオーミック接触の電極を容易に形成することが
できる。
との界面が清浄にされていないと、大きな界面抵抗が形
成され、この界面部に大きな電位差が発生してしまい、
オーミック接触が実現しないか、またはオーミック接触
を実現しても、ＬＥＤ装置全体に印加する電圧を小さく
することにならない。上記本発明の構成により、化合物
半導体基板の表面側にすでに形成してある光学活性層等
に損傷を与えることなく裏面側に高清浄な表面を得て、
その上にオーミック接触の電極を容易に形成することが
できる。
【００１１】ｎ型ＺｎＳｅ基板の他方の表面には発光部
分である活性層やクラッド層が形成される。これら活性
層やクラッド層では、安定に青色光を発光し、またこの
青色光を受けてＺｎＳｅ基板は黄色光を発光する。この
ため、安価な化合物半導体装置を用いて安定性の高い白
色光を得ることができる。本発明のオーミック接触の電
極は、上記のｎ型ＺｎＳｅ基板の裏面に設けられ、接触
電位を低下させることにより、携帯端末等の液晶表示装
置のバックライト用の必要電池個数を減らすことを可能
にする。
分である活性層やクラッド層が形成される。これら活性
層やクラッド層では、安定に青色光を発光し、またこの
青色光を受けてＺｎＳｅ基板は黄色光を発光する。この
ため、安価な化合物半導体装置を用いて安定性の高い白
色光を得ることができる。本発明のオーミック接触の電
極は、上記のｎ型ＺｎＳｅ基板の裏面に設けられ、接触
電位を低下させることにより、携帯端末等の液晶表示装
置のバックライト用の必要電池個数を減らすことを可能
にする。
【００１２】上記本発明の化合物半導体装置の製造方法
では、化合物半導体膜形成工程および導電性電極膜形成
工程における処理を、たとえば、化合物半導体基板の温
度が２５０℃以下の温度範囲内において行うことができ
る（請求項３）。
では、化合物半導体膜形成工程および導電性電極膜形成
工程における処理を、たとえば、化合物半導体基板の温
度が２５０℃以下の温度範囲内において行うことができ
る（請求項３）。
【００１３】この構成により、化合物半導体基板の表面
側にすでに形成した活性層等を損なうことなく、化合物
半導体基板の裏面側にオーミック接触の電極層を容易に
形成することができる。
側にすでに形成した活性層等を損なうことなく、化合物
半導体基板の裏面側にオーミック接触の電極層を容易に
形成することができる。
【００１４】上記本発明の化合物半導体装置の製造方法
では、第１および第２クリーニング工程、化合物半導体
膜形成工程および導電性電極膜形成工程における処理
が、たとえば、化合物半導体基板を大気にさらすことな
く連続して行なわれることが望ましい（請求項４）。
では、第１および第２クリーニング工程、化合物半導体
膜形成工程および導電性電極膜形成工程における処理
が、たとえば、化合物半導体基板を大気にさらすことな
く連続して行なわれることが望ましい（請求項４）。
【００１５】化合物半導体基板と化合物半導体膜との界
面、および化合物半導体膜と導電性電極膜との界面が、
ともに清浄にされていないと、大きな界面抵抗が形成さ
れ、この界面部に大きな電位差が発生してしまう。前者
の界面は、せっかく塩酸ガスクリーニングやラジカル水
素処理をしても、大気にさらされると、これらの処理の
効果は半減してしまう。また、後者の界面の化合物半導
体膜と導電性電極膜との界面は、大気にさらされる場合
が多い。この界面が大気にさらされると、酸化物や炭素
に汚染され、オーミック接触が実現されにくいか、また
はオーミック接触を実現しても、ＬＥＤ装置全体に印加
する電圧を小さくすることにならない。このため、携帯
端末の液晶表示装置のバックライトとして使用する場
合、必要電池個数の低減につながらない。上記のよう
に、基板表面の清浄表面への化合物半導体膜の成膜、お
よびその上への導電性電極膜の成膜を、大気にさらすこ
となく連続して行うことにより、低抵抗のオーミック接
触を実現することが可能となる。
面、および化合物半導体膜と導電性電極膜との界面が、
ともに清浄にされていないと、大きな界面抵抗が形成さ
れ、この界面部に大きな電位差が発生してしまう。前者
の界面は、せっかく塩酸ガスクリーニングやラジカル水
素処理をしても、大気にさらされると、これらの処理の
効果は半減してしまう。また、後者の界面の化合物半導
体膜と導電性電極膜との界面は、大気にさらされる場合
が多い。この界面が大気にさらされると、酸化物や炭素
に汚染され、オーミック接触が実現されにくいか、また
はオーミック接触を実現しても、ＬＥＤ装置全体に印加
する電圧を小さくすることにならない。このため、携帯
端末の液晶表示装置のバックライトとして使用する場
合、必要電池個数の低減につながらない。上記のよう
に、基板表面の清浄表面への化合物半導体膜の成膜、お
よびその上への導電性電極膜の成膜を、大気にさらすこ
となく連続して行うことにより、低抵抗のオーミック接
触を実現することが可能となる。
【００１６】上記本発明の化合物半導体装置の製造方法
では、第１および第２クリーニング工程、化合物半導体
膜形成工程および導電性電極膜形成工程における処理
が、たとえば、各処理間において化合物半導体基板を大
気にさらすことなく、超高真空搬送路で連結された複数
の処理チャンバを有する処理装置の各処理チャンバにお
いてそれぞれ行われることが望ましい（請求項５）。
では、第１および第２クリーニング工程、化合物半導体
膜形成工程および導電性電極膜形成工程における処理
が、たとえば、各処理間において化合物半導体基板を大
気にさらすことなく、超高真空搬送路で連結された複数
の処理チャンバを有する処理装置の各処理チャンバにお
いてそれぞれ行われることが望ましい（請求項５）。
【００１７】上記の処理装置を用いることにより、化合
物半導体基板を大気にさらすことなく、光学活性層等を
損なうことのない２５０℃以下の加熱を行い、流れ作業
的に清浄表面を得て、オーミック接触の電極層を形成す
ることができる。このため、化合物半導体基板の裏面側
に非常に容易にオーミック接触の電極層を形成すること
ができ、たとえば白色発光ＬＥＤの製造歩留りを高め、
製造コストを低減することが可能となる。
物半導体基板を大気にさらすことなく、光学活性層等を
損なうことのない２５０℃以下の加熱を行い、流れ作業
的に清浄表面を得て、オーミック接触の電極層を形成す
ることができる。このため、化合物半導体基板の裏面側
に非常に容易にオーミック接触の電極層を形成すること
ができ、たとえば白色発光ＬＥＤの製造歩留りを高め、
製造コストを低減することが可能となる。
【００１８】上記本発明の化合物半導体装置の製造方法
では、第１クリーニング工程は、たとえば、（ａ）ガス
成分：５〜２０体積％ＨＣｌ、残部Ｈｅガス、（ｂ）ガ
ス圧：１×１０-6Torr〜１×１０-4Torr、の条件で行う
ことができる（請求項６）。
では、第１クリーニング工程は、たとえば、（ａ）ガス
成分：５〜２０体積％ＨＣｌ、残部Ｈｅガス、（ｂ）ガ
ス圧：１×１０-6Torr〜１×１０-4Torr、の条件で行う
ことができる（請求項６）。
【００１９】上記の塩酸ガスクリーニングにより化合物
半導体基板の表面は積極的にエッチングされ、酸化物は
除去される。このため、高濃度キャリア膜をエピタキシ
ャル成長させるための１つの条件が満たされるようにな
る。ガス組成に関して、残部Ｈｅとして、ＨＣｌが５体
積％未満では酸化物の除去が十分ではなく、２０体積％
を超えるとエッチング後の表面が平坦にならなくなる。
また、上記のガス組成において全体ガス圧が１×１０-6
Torr未満では、エッチング速度が実用上不可能となる程
度小さく、一方１×１０-4Torrを超えるとエッチングが
不均一となる表面平坦性が劣化する。さらに、基板温度
が２５０℃を超えると、ＬＥＤの活性層等として形成さ
れている部分の性能が損なわれる。
半導体基板の表面は積極的にエッチングされ、酸化物は
除去される。このため、高濃度キャリア膜をエピタキシ
ャル成長させるための１つの条件が満たされるようにな
る。ガス組成に関して、残部Ｈｅとして、ＨＣｌが５体
積％未満では酸化物の除去が十分ではなく、２０体積％
を超えるとエッチング後の表面が平坦にならなくなる。
また、上記のガス組成において全体ガス圧が１×１０-6
Torr未満では、エッチング速度が実用上不可能となる程
度小さく、一方１×１０-4Torrを超えるとエッチングが
不均一となる表面平坦性が劣化する。さらに、基板温度
が２５０℃を超えると、ＬＥＤの活性層等として形成さ
れている部分の性能が損なわれる。
【００２０】上記本発明の化合物半導体装置の製造方法
では、第２クリーニング工程における水素ラジカル化
は、たとえば、（ａ）水素圧力：５×１０-7〜５×１０
-4Torr、（ｂ）ラジカル化電力：５０〜３００Ｗ、の条
件で行うことができる（請求項７）。
では、第２クリーニング工程における水素ラジカル化
は、たとえば、（ａ）水素圧力：５×１０-7〜５×１０
-4Torr、（ｂ）ラジカル化電力：５０〜３００Ｗ、の条
件で行うことができる（請求項７）。
【００２１】上記の条件により、２５０℃以下のラジカ
ル水素処理によって吸着しているＣｌを除き、清浄な表
面を得ることができる。
ル水素処理によって吸着しているＣｌを除き、清浄な表
面を得ることができる。
【００２２】上記本発明の化合物半導体装置の製造方法
では、化合物半導体基板が、たとえば、ｎ型不純物を１
×１０17/ｃｍ3以上含むｎ型ＺｎＳｅ基板であり、化合
物半導体膜が、ｎ型不純物を１×１０19/ｃｍ3以上含む
ｎ+型ＺｎＳｅ膜であり、導電性電極層が、ｎ+型ＺｎＳ
ｅ膜に接するＴｉ膜および当該Ｔｉ膜を保護する保護膜
を含むことができる（請求項８）。
では、化合物半導体基板が、たとえば、ｎ型不純物を１
×１０17/ｃｍ3以上含むｎ型ＺｎＳｅ基板であり、化合
物半導体膜が、ｎ型不純物を１×１０19/ｃｍ3以上含む
ｎ+型ＺｎＳｅ膜であり、導電性電極層が、ｎ+型ＺｎＳ
ｅ膜に接するＴｉ膜および当該Ｔｉ膜を保護する保護膜
を含むことができる（請求項８）。
【００２３】ｎ型ＺｎＳｅ基板の他方の表面には発光部
分である活性層やクラッド層が形成される。これら活性
層等では、安定に青色光を発光し、またこの青色光を受
けてＺｎＳｅ基板が黄色光を発光する。このため、安価
な化合物半導体装置を用いて安定性の高い白色光を得る
ことができる。本発明のオーミック接触の電極は、上記
のｎ型ＺｎＳｅ基板の裏面に設けられ、接触電位を低下
させることにより、携帯端末等の液晶表示装置のバック
ライト用の必要電池個数を減らすことを可能にする。ま
た、ｎ型ＺｎＳｅ基板中のｎ型不純物濃度を１×１０17
/ｃｍ3以上とすることにより、電気抵抗を低下させ、ま
た、ｎ+型ＺｎＳｅ膜中のｎ型不純物濃度を１×１０19/
ｃｍ3以上とすることにより、オーミック接触を実現す
ることができる。ｎ+型ＺｎＳｅ膜中のｎ型不純物濃度
が１×１０19/ｃｍ3未満では、Ｔｉ膜等の導電層との間
でオーミック接触を得ることができず、界面抵抗が高く
なってしまう。また、ｎ型ＺｎＳｅ基板中のｎ型不純物
濃度が１×１０17/ｃｍ3未満では電気抵抗が高くなる。
これらの抵抗の上昇は、必要な電池個数の増大を招き、
重量増およびコスト増の原因になる。
分である活性層やクラッド層が形成される。これら活性
層等では、安定に青色光を発光し、またこの青色光を受
けてＺｎＳｅ基板が黄色光を発光する。このため、安価
な化合物半導体装置を用いて安定性の高い白色光を得る
ことができる。本発明のオーミック接触の電極は、上記
のｎ型ＺｎＳｅ基板の裏面に設けられ、接触電位を低下
させることにより、携帯端末等の液晶表示装置のバック
ライト用の必要電池個数を減らすことを可能にする。ま
た、ｎ型ＺｎＳｅ基板中のｎ型不純物濃度を１×１０17
/ｃｍ3以上とすることにより、電気抵抗を低下させ、ま
た、ｎ+型ＺｎＳｅ膜中のｎ型不純物濃度を１×１０19/
ｃｍ3以上とすることにより、オーミック接触を実現す
ることができる。ｎ+型ＺｎＳｅ膜中のｎ型不純物濃度
が１×１０19/ｃｍ3未満では、Ｔｉ膜等の導電層との間
でオーミック接触を得ることができず、界面抵抗が高く
なってしまう。また、ｎ型ＺｎＳｅ基板中のｎ型不純物
濃度が１×１０17/ｃｍ3未満では電気抵抗が高くなる。
これらの抵抗の上昇は、必要な電池個数の増大を招き、
重量増およびコスト増の原因になる。
【００２４】また、上記の第１導電型不純物、例えばｎ
型不純物、を高濃度に含む化合物半導体膜に対してＴｉ
はオーミック接触を実現しやすい。このため、Ｔｉ膜を
形成してオーム接触を実現し、さらに活性なＴｉ膜の上
に、例えば化学的な安定なＡｕ膜を形成する。
型不純物、を高濃度に含む化合物半導体膜に対してＴｉ
はオーミック接触を実現しやすい。このため、Ｔｉ膜を
形成してオーム接触を実現し、さらに活性なＴｉ膜の上
に、例えば化学的な安定なＡｕ膜を形成する。
【００２５】本発明の化合物半導体装置の製造装置は、
化合物半導体基板に対して２５０℃以下の温度で塩酸ガ
スを用いたエッチング処理を施して基板表面に塩素を付
着するガス処理装置と、化合物半導体基板に対して２５
０℃以下の温度でラジカル水素処理を施して基板表面に
付着した塩素を除去するラジカル処理装置と、ラジカル
水素処理によって清浄にされた化合物半導体基板表面に
化合物半導体膜を成膜する成膜処理装置と、化合物半導
体膜上に導電膜を形成する導電膜形成装置と、ガス処理
装置、ラジカル処理装置、成膜処理装置および導電膜形
成装置を真空雰囲気を保った状態で連結し、化合物半導
体基板を真空雰囲気で各装置間を搬送できるようにする
超高真空搬送路とを備えている（請求項９）。
化合物半導体基板に対して２５０℃以下の温度で塩酸ガ
スを用いたエッチング処理を施して基板表面に塩素を付
着するガス処理装置と、化合物半導体基板に対して２５
０℃以下の温度でラジカル水素処理を施して基板表面に
付着した塩素を除去するラジカル処理装置と、ラジカル
水素処理によって清浄にされた化合物半導体基板表面に
化合物半導体膜を成膜する成膜処理装置と、化合物半導
体膜上に導電膜を形成する導電膜形成装置と、ガス処理
装置、ラジカル処理装置、成膜処理装置および導電膜形
成装置を真空雰囲気を保った状態で連結し、化合物半導
体基板を真空雰囲気で各装置間を搬送できるようにする
超高真空搬送路とを備えている（請求項９）。
【００２６】上記の構成の製造装置を用いることによ
り、塩酸ガス処理とラジカル水素処理とを連続して超高
真空中で行うことができ、界面抵抗を低下させ、さら
に、エピタキシャル化合物半導体膜を形成することがで
きる。ここで、超高真空とは、１０-8Torr未満の真空を
いう。本発明に係る化合物半導体装置は、上記構成の製
造装置によりはじめて製造することができる。
り、塩酸ガス処理とラジカル水素処理とを連続して超高
真空中で行うことができ、界面抵抗を低下させ、さら
に、エピタキシャル化合物半導体膜を形成することがで
きる。ここで、超高真空とは、１０-8Torr未満の真空を
いう。本発明に係る化合物半導体装置は、上記構成の製
造装置によりはじめて製造することができる。
【００２７】上記本発明の化合物半導体装置の製造装置
では、ガス処理装置が、たとえば、化合物半導体基板に
対して塩酸ガスによってエッチング処理を施す塩酸ガス
処理装置を備えることができる。
では、ガス処理装置が、たとえば、化合物半導体基板に
対して塩酸ガスによってエッチング処理を施す塩酸ガス
処理装置を備えることができる。
【００２８】超高真空搬送路で連絡された塩酸ガス処理
装置を用いて化合物半導体基板の表面に付着した酸素や
炭素を積極的にエッチングすることによって除去し、超
高真空中を次工程に移動させることができる。
装置を用いて化合物半導体基板の表面に付着した酸素や
炭素を積極的にエッチングすることによって除去し、超
高真空中を次工程に移動させることができる。
【００２９】上記本発明の化合物半導体装置の製造装置
では、ラジカル処理装置が、たとえば、化合物半導体基
板に対してラジカル水素処理を施すラジカル水素処理装
置を備えることができる。
では、ラジカル処理装置が、たとえば、化合物半導体基
板に対してラジカル水素処理を施すラジカル水素処理装
置を備えることができる。
【００３０】２５０℃以下で塩酸ガス処理した場合、化
合物半導体基板にはＣｌが吸着し、この上に化合物半導
体膜を成膜しても界面準位が発生する。このため、塩酸
ガス処理後、大気にさらすことなく超高真空中を移動し
てラジカル水素処理を行うことにより、Ｃｌ吸着が除か
れ、清浄表面が現れ、界面準位を発生することなくエピ
タキシャル膜を成膜することが可能となる。
合物半導体基板にはＣｌが吸着し、この上に化合物半導
体膜を成膜しても界面準位が発生する。このため、塩酸
ガス処理後、大気にさらすことなく超高真空中を移動し
てラジカル水素処理を行うことにより、Ｃｌ吸着が除か
れ、清浄表面が現れ、界面準位を発生することなくエピ
タキシャル膜を成膜することが可能となる。
【００３１】上記本発明の化合物半導体装置の製造装置
では、たとえば、ラジカル水素処理装置と成膜処理装置
とを兼ね備えたＭＢＥ(Molecular Beam Epitaxial)装置
を有し、ＭＢＥ装置は、Ｚｎセル、Ｓｅセル、ＺｎＣｌ
2セル、水素ガス供給源およびラジカル化ガンを備え、
化合物半導体基板に対して、水素ガス供給源およびラジ
カル化ガンを用いてラジカル水素処理を施し、Ｚｎセ
ル、ＳｅセルおよびＺｎＣｌ2セルを用いて、化合物半
導体基板に対してｎ型ＺｎＳｅ膜を成膜することができ
る（請求項１０）。
では、たとえば、ラジカル水素処理装置と成膜処理装置
とを兼ね備えたＭＢＥ(Molecular Beam Epitaxial)装置
を有し、ＭＢＥ装置は、Ｚｎセル、Ｓｅセル、ＺｎＣｌ
2セル、水素ガス供給源およびラジカル化ガンを備え、
化合物半導体基板に対して、水素ガス供給源およびラジ
カル化ガンを用いてラジカル水素処理を施し、Ｚｎセ
ル、ＳｅセルおよびＺｎＣｌ2セルを用いて、化合物半
導体基板に対してｎ型ＺｎＳｅ膜を成膜することができ
る（請求項１０）。
【００３２】この構成により、高清浄な化合物半導体基
板表面を得ることができ、その上に、高キャリア濃度の
エピタキシャルｎ+型ＺｎＳｅ膜を成膜することができ
る。このため、キャリア濃度が１０17台後半しか、キャ
リア濃度を高く出来ない基板に対してオーミック接触を
実現することが可能となる。
板表面を得ることができ、その上に、高キャリア濃度の
エピタキシャルｎ+型ＺｎＳｅ膜を成膜することができ
る。このため、キャリア濃度が１０17台後半しか、キャ
リア濃度を高く出来ない基板に対してオーミック接触を
実現することが可能となる。
【００３３】上記本発明の化合物半導体装置の製造装置
では、蒸着装置では、たとえば、化合物半導体基板に対
して、Ｔｉ膜およびＡｕ膜のうちの少なくとも一方を形
成することができる（請求項１１）。
では、蒸着装置では、たとえば、化合物半導体基板に対
して、Ｔｉ膜およびＡｕ膜のうちの少なくとも一方を形
成することができる（請求項１１）。
【００３４】上記の構成により、化合物半導体装置に対
してオーミック接触を実現した裏面電極を形成すること
ができる。
してオーミック接触を実現した裏面電極を形成すること
ができる。
【００３５】
【発明の実施の形態】次に、図面を用いて本発明の実施
の形態について説明する。図１は、本発明の実施の形態
における化合物半導体装置１０の構成概要を示す断面図
である。ｎ型ＺｎＳｅ基板１の上に、下から順に、ｎ型
ＺｎＳｅ層１２/ｎ型ＺｎＭｇＳＳｅクラッド層１３/Ｚ
ｎＣｄＳｅ活性層１４/ｐ型ＺｎＭｇＳＳｅ層１５/ｐ型
ＺｎＳｅ層１６/ＺｎＳｅ膜とＺｎＴｅ膜との超格子層
１７を形成し、その上に上部電極としてＡｕ膜１８を設
ける。ｎ型ＺｎＳｅ基板１の裏面には、オーミック接触
を実現するために高キャリア濃度のｎ+型ＺｎＳｅ膜３
が界面２を挟んで形成される。そのｎ+型ＺｎＳｅ膜３
の上には、さらに界面４を挟んで導電層であるＴｉ膜５
およびＡｕ膜６が成膜される。Ｔｉ膜を用いるのはオー
ミック接触を得やすいためであり、Ａｕ膜は大気と反応
しやすいＴｉ膜の保護のためである。上記の構造の中で
特に重要なのは、界面２および界面４である。本発明に
おいては、これらの界面における接触をオーミック接触
として界面抵抗を低下させる。
の形態について説明する。図１は、本発明の実施の形態
における化合物半導体装置１０の構成概要を示す断面図
である。ｎ型ＺｎＳｅ基板１の上に、下から順に、ｎ型
ＺｎＳｅ層１２/ｎ型ＺｎＭｇＳＳｅクラッド層１３/Ｚ
ｎＣｄＳｅ活性層１４/ｐ型ＺｎＭｇＳＳｅ層１５/ｐ型
ＺｎＳｅ層１６/ＺｎＳｅ膜とＺｎＴｅ膜との超格子層
１７を形成し、その上に上部電極としてＡｕ膜１８を設
ける。ｎ型ＺｎＳｅ基板１の裏面には、オーミック接触
を実現するために高キャリア濃度のｎ+型ＺｎＳｅ膜３
が界面２を挟んで形成される。そのｎ+型ＺｎＳｅ膜３
の上には、さらに界面４を挟んで導電層であるＴｉ膜５
およびＡｕ膜６が成膜される。Ｔｉ膜を用いるのはオー
ミック接触を得やすいためであり、Ａｕ膜は大気と反応
しやすいＴｉ膜の保護のためである。上記の構造の中で
特に重要なのは、界面２および界面４である。本発明に
おいては、これらの界面における接触をオーミック接触
として界面抵抗を低下させる。
【００３６】（実施例１）次に上記本発明の実施の形態
の実施例１について説明する。 １.化合物半導体の製造 本発明において、化合物半導体装置の製造装置は、重要
な役割を演ずる。図２は、本発明の化合物半導体装置の
製造装置の概略構成を示す図である。ｎ型ＺｎＳｅ基板
の表面に薄膜を成膜するに際して、1）ｎ型ＺｎＳｅ基
板表面の清浄化処理、2）高キャリア濃度のｎ+型ＺｎＳ
ｅ膜の成膜、3）電極用導電層、の一連のプロセスを連
続して、１０-8Torr未満の超真空中で行なうことが可能
である。ガス処理装置３２において、ＺｎＳｅ基板の塩
酸ガス処理を薄膜蒸着前の表面清浄化プロセスに用い
て、表面の酸素や炭素をエッチングにより除去する。こ
の塩酸ガス処理を活性層の保護のために２５０℃以下で
行うと、化合物表面にＣｌ吸着が生じてしまう。このた
め、上記の製造装置では、化合物半導体基板を超高真空
搬送路３１を移動させてＭＢＥ装置３３内に搬入し、水
素供給源およびラジカル化ガンを用いて、上記の塩酸ガ
ス処理がなされた後の表面に対してラジカル水素処理を
行う。このラジカル水素処理により吸着層であるＣｌ層
が除かれる。その後、ＭＢＥ(Molecular Beam Epitaxia
l)装置により高キャリア濃度のｎ+型ＺｎＳｅ膜を成膜
する。次いで、そのまま、超高真空搬送路３３を移動さ
せて、蒸着装置３４内において、その場(in situ)で導
電層であるＴｉ層やその保護層の蒸着を行なう。図２に
示す各部分の装置の機能は、次の通りである。下記の各
装置が超高真空搬送路３１により連結されていることが
重要である。 （ａ）塩酸ガス処理装置３２：エッチングガスである１
０体積％ＨＣｌ/balanceＨｅをノズルで供給する。 （ｂ）ＭＢＥ装置３３：Ｚｎ、Ｓｅ、ＺｎＣｌ2、Ｈ2供
給源およびラジカル化ガンが装着されている。 （ｃ）蒸着装置３４：Ａｕ、Ｔｉ源およびそれらを蒸着
させる際のマスク機構を備える。
の実施例１について説明する。 １.化合物半導体の製造 本発明において、化合物半導体装置の製造装置は、重要
な役割を演ずる。図２は、本発明の化合物半導体装置の
製造装置の概略構成を示す図である。ｎ型ＺｎＳｅ基板
の表面に薄膜を成膜するに際して、1）ｎ型ＺｎＳｅ基
板表面の清浄化処理、2）高キャリア濃度のｎ+型ＺｎＳ
ｅ膜の成膜、3）電極用導電層、の一連のプロセスを連
続して、１０-8Torr未満の超真空中で行なうことが可能
である。ガス処理装置３２において、ＺｎＳｅ基板の塩
酸ガス処理を薄膜蒸着前の表面清浄化プロセスに用い
て、表面の酸素や炭素をエッチングにより除去する。こ
の塩酸ガス処理を活性層の保護のために２５０℃以下で
行うと、化合物表面にＣｌ吸着が生じてしまう。このた
め、上記の製造装置では、化合物半導体基板を超高真空
搬送路３１を移動させてＭＢＥ装置３３内に搬入し、水
素供給源およびラジカル化ガンを用いて、上記の塩酸ガ
ス処理がなされた後の表面に対してラジカル水素処理を
行う。このラジカル水素処理により吸着層であるＣｌ層
が除かれる。その後、ＭＢＥ(Molecular Beam Epitaxia
l)装置により高キャリア濃度のｎ+型ＺｎＳｅ膜を成膜
する。次いで、そのまま、超高真空搬送路３３を移動さ
せて、蒸着装置３４内において、その場(in situ)で導
電層であるＴｉ層やその保護層の蒸着を行なう。図２に
示す各部分の装置の機能は、次の通りである。下記の各
装置が超高真空搬送路３１により連結されていることが
重要である。 （ａ）塩酸ガス処理装置３２：エッチングガスである１
０体積％ＨＣｌ/balanceＨｅをノズルで供給する。 （ｂ）ＭＢＥ装置３３：Ｚｎ、Ｓｅ、ＺｎＣｌ2、Ｈ2供
給源およびラジカル化ガンが装着されている。 （ｃ）蒸着装置３４：Ａｕ、Ｔｉ源およびそれらを蒸着
させる際のマスク機構を備える。
【００３７】化合物半導体基板への電極形成において、
ＣＶＴ法によって作製したキャリア濃度１０17台後半の
ｎ型ＺｎＳｅ基板をK2Cr2O7/水洗洗浄処理したものを用
いた。表面清浄化処理した基板１は、図３に示すよう
に、基板ホルダ２１に配置したＡｕ箔２２の上にｎ型Ｚ
ｎＳｅ基板を置き、その縁部を覆うＴａ板２３をねじ２
４により押えることにより取り付けた。このような保持
方法により、ＬＥＤ等のデバイスへの電極作製の場合に
おいても、デバイスの面がＡｕ箔で保護される。
ＣＶＴ法によって作製したキャリア濃度１０17台後半の
ｎ型ＺｎＳｅ基板をK2Cr2O7/水洗洗浄処理したものを用
いた。表面清浄化処理した基板１は、図３に示すよう
に、基板ホルダ２１に配置したＡｕ箔２２の上にｎ型Ｚ
ｎＳｅ基板を置き、その縁部を覆うＴａ板２３をねじ２
４により押えることにより取り付けた。このような保持
方法により、ＬＥＤ等のデバイスへの電極作製の場合に
おいても、デバイスの面がＡｕ箔で保護される。
【００３８】作製した電極の評価については、作製した
Ａｕ/Ｔｉ/ｎ+型ＺｎＳｅ/ｎ型ＺｎＳｅ基板、を１ｍｍ
角以下にへき開し、Ｃｕ/ＷブロックにＩｎにより融着
し、２５０℃で２分間のＮ2ガス中アニールを行なっ
た。電気特性は、ＨＰ社製半導体パラメータアナライザ
4156を用いて電流スイープで測定した。 ２．塩酸処理およびラジカル水素処理 次に基板表面の清浄化について詳しく説明する。塩酸ガ
スエッチングの特徴は次の３点にある。 （1）ラジカル水素に比べてエッチング量が多い。 （2）非常に平滑な表面を得ることができる。 （3）しかし、クリーニング温度（基板温度）を２５０
℃以下にすると、ＺｎＳｅ基板表面にＣｌの吸着が顕著
に生じる。このため、塩酸クリーニングとして、 （ａ）ガス組成：１０体積％ＨＣｌ/Ｈｅ balance （ｂ）ガス圧：２×１０-4Torr （ｃ）処理温度（基板温度）：２５０℃ （ｄ）処理時間：２０分間、の条件を用いて処理を行
う。しかし、塩酸ガス処理のみでは、後にｎ+型ＺｎＳ
ｅ膜を成膜してもエピタキシャル膜を得ることができな
い。この原因は、上記したように、２５０℃以下での塩
酸ガス処理によって生成したｎ型ＺｎＳｅ基板表面の反
応性の高いＣｌ吸着があるからである。このＣｌ吸着を
除去するためには、ラジカル水素処理が有効である。ラ
ジカル水素処理は、例えば、下記の条件で行う。 （ｅ）Ｈ2ガス流量：１sccm(Standard Cubic Centimete
r/Minute) （ｆ）Ｈ2圧力：１．５×１０-5Torr （ｇ）ラジカル電力：１００Ｗ （ｈ）ラジカル時間：２０分間 ＲＨＥＥＤ(Reflection High Energy Electron Diffrac
tion)観察によれば、塩酸ガスクリーニング処理後の表
面は、結晶性表面を示す（1×1）であったが、水素ラジ
カル処理を行うことにより、（1×1）から弱いながらも
清浄表面を表わす（2×2）への変化が認められた。塩酸
ガスクリーニングおよびラジカル水素処理を行った後
の、ｎ型ＺｎＳｅ基板表面についてＡＥＳ(Auger Elect
ron Spectroscopy)を行った分析結果を表１に示す。
Ａｕ/Ｔｉ/ｎ+型ＺｎＳｅ/ｎ型ＺｎＳｅ基板、を１ｍｍ
角以下にへき開し、Ｃｕ/ＷブロックにＩｎにより融着
し、２５０℃で２分間のＮ2ガス中アニールを行なっ
た。電気特性は、ＨＰ社製半導体パラメータアナライザ
4156を用いて電流スイープで測定した。 ２．塩酸処理およびラジカル水素処理 次に基板表面の清浄化について詳しく説明する。塩酸ガ
スエッチングの特徴は次の３点にある。 （1）ラジカル水素に比べてエッチング量が多い。 （2）非常に平滑な表面を得ることができる。 （3）しかし、クリーニング温度（基板温度）を２５０
℃以下にすると、ＺｎＳｅ基板表面にＣｌの吸着が顕著
に生じる。このため、塩酸クリーニングとして、 （ａ）ガス組成：１０体積％ＨＣｌ/Ｈｅ balance （ｂ）ガス圧：２×１０-4Torr （ｃ）処理温度（基板温度）：２５０℃ （ｄ）処理時間：２０分間、の条件を用いて処理を行
う。しかし、塩酸ガス処理のみでは、後にｎ+型ＺｎＳ
ｅ膜を成膜してもエピタキシャル膜を得ることができな
い。この原因は、上記したように、２５０℃以下での塩
酸ガス処理によって生成したｎ型ＺｎＳｅ基板表面の反
応性の高いＣｌ吸着があるからである。このＣｌ吸着を
除去するためには、ラジカル水素処理が有効である。ラ
ジカル水素処理は、例えば、下記の条件で行う。 （ｅ）Ｈ2ガス流量：１sccm(Standard Cubic Centimete
r/Minute) （ｆ）Ｈ2圧力：１．５×１０-5Torr （ｇ）ラジカル電力：１００Ｗ （ｈ）ラジカル時間：２０分間 ＲＨＥＥＤ(Reflection High Energy Electron Diffrac
tion)観察によれば、塩酸ガスクリーニング処理後の表
面は、結晶性表面を示す（1×1）であったが、水素ラジ
カル処理を行うことにより、（1×1）から弱いながらも
清浄表面を表わす（2×2）への変化が認められた。塩酸
ガスクリーニングおよびラジカル水素処理を行った後
の、ｎ型ＺｎＳｅ基板表面についてＡＥＳ(Auger Elect
ron Spectroscopy)を行った分析結果を表１に示す。
【００３９】
【表１】
【００４０】上記の分析値は、Ｚｎ、Ｓｅ、Ｏ、Ｃおよ
びＣｌを全体としたときの相対値（at %)であり、Ｓｅ/
Ｚｎ比はＳｅとＺｎとの原子数比を表わす。上記表１の
結果から、ＺｎＳｅ基板表面の上記清浄化処理につい
て、図４に示すモデルをたてることができる。 （1）塩酸ガス処理によりＺｎＳｅ基板表面の酸化物
や、炭素起因の汚染を、厚さ数ｎｍ程度以上除去する。 （2）その後のラジカル水素処理によりＺｎＳｅ基板表
面に数層にわたって吸着したＣｌを除去する。
びＣｌを全体としたときの相対値（at %)であり、Ｓｅ/
Ｚｎ比はＳｅとＺｎとの原子数比を表わす。上記表１の
結果から、ＺｎＳｅ基板表面の上記清浄化処理につい
て、図４に示すモデルをたてることができる。 （1）塩酸ガス処理によりＺｎＳｅ基板表面の酸化物
や、炭素起因の汚染を、厚さ数ｎｍ程度以上除去する。 （2）その後のラジカル水素処理によりＺｎＳｅ基板表
面に数層にわたって吸着したＣｌを除去する。
【００４１】上記の塩酸ガスクリーニング−ラジカル水
素処理を行った後、ｎ+型ＺｎＳｅ膜を成膜し、ｎ型Ｚ
ｎＳｅ基板とｎ+型ＺｎＳｅ膜との界面２をＳＩＭＳ(Se
condary Ion Mass Spectrometry)分析した。不純物の分
析値はいずれも電気抵抗が十分低いオーミック接触を確
保することができるレベルであった。 ３．高キャリア濃度ｎ+ＺｎＳｅ膜の成膜 上記の塩酸ガスクリーニング−ラジカル水素処理を行っ
たｎ型ＺｎＳｅ基板にｎ+型ＺｎＳｅ膜を成膜する。Ｍ
ＢＥ法によるｎ型不純物を含むｎ+型ＺｎＳｅ膜の成膜
は、Ｚｎ、ＳｅおよびＺｎＣｌ2のビームを同時に基板
に照射することにより行う。ここで、ドープ量は、Ｚｎ
Ｃｌ2のセル温度を制御することにより可能である。本
実施の形態では、２５０℃以下の温度で１０19/ｃｍ3台
の高キャリア濃度のｎ+型ＺｎＳｅ膜を得ることができ
る。ＺｎＣｌ2セル温度１２３℃程度とし、かつ成膜温
度２５０℃で成膜することにより、キャリア濃度５×１
０19/ｃｍ3と高くしても、結晶性に優れたエピタキシャ
ル膜を成膜することができる。このエピタキシャルｎ+
型ＺｎＳｅ膜の高濃度キャリアのために、この上にＴｉ
膜を成膜することにより良好なオーミック接触を得るこ
とができる。このｎ+型ＺｎＳｅ膜の厚さとしては、１
５０〜２５０ｎｍ程度とするのがよい。 ４.導電層の成膜 上記の成膜に引き続いて、超高真空中から外に出すこと
なく、超高真空搬送路内を移動させて蒸着装置内に搬入
し、そのまま、導電層としてＴｉ膜と成膜し、次いで、
Ｔｉの保護膜としてＡｕ膜を成膜する。このため、大気
に暴露した場合と比較して酸素や炭素による汚染を避け
ることができる。すなわち、図１における界面４を清浄
なものとして界面抵抗を下げることができる。 ５.電流−電圧特性 上記の方法で作製した、図５に示す試料について、上記
１.に説明した測定装置を用いて縦方向にわたって電流
−電圧特性を測定した。図５において、試料はＣｕ/Ｗ
ブロック１１にＩｎ層９を介して取り付けられている。
試料寸法は、１ｍｍ角である。図６および図７に、塩酸
ガスクリーニングの後のラジカル水素処理の有無の電流
−電圧特性に及ぼす影響を示す。図６および図７の試料
とも、ｎ +ＺｎＳｅ膜成膜後に大気に暴露することな
く、超高真空搬送路を搬送されＴｉ膜およびＡｕ膜を形
成されている。図６の試料では、Ｃｌ吸着層がない状態
でｎ+型ＺｎＳｅ膜を成膜し、Ｔｉ膜を成膜し、次いで
Ａｕ膜を被覆した裏面電極についての電流-電圧特性を
示す。また、図７に、比較のために、塩酸ガスクリーニ
ングを２５０℃で行い、水素ラジカル処理を行わず、Ｃ
ｌ吸着がある状態でｎ +型ＺｎＳｅ膜を成膜し、さらに
Ｔｉ膜とＡｕ膜とを成膜した試料についての測定結果を
示す。図６に示す本発明の試料では、-１００ｍＡ〜+１
００ｍＡのスイープ範囲内でほぼリニアな電流-電圧特
性が得られている。１００ｍＡでの発生電圧は０．２１
Ｖとなっている。他の測定より、基板中での電圧降下は
０．０５Ｖ、Ｉｎ電極９での発生電圧は０．０８Ｖ程度
と見積もることができるので、上記のＡｕ/Ｔｉ/ｎ+型
ＺｎＳｅ膜における電極での電圧降下は０．０８Ｖと推
定される。一方、図７に示す比較例では、ｎ型ＺｎＳｅ
基板に吸着したＣｌがｎ+型ＺｎＳｅ膜の成膜に影響
し、ショットキー接触となっている。
素処理を行った後、ｎ+型ＺｎＳｅ膜を成膜し、ｎ型Ｚ
ｎＳｅ基板とｎ+型ＺｎＳｅ膜との界面２をＳＩＭＳ(Se
condary Ion Mass Spectrometry)分析した。不純物の分
析値はいずれも電気抵抗が十分低いオーミック接触を確
保することができるレベルであった。 ３．高キャリア濃度ｎ+ＺｎＳｅ膜の成膜 上記の塩酸ガスクリーニング−ラジカル水素処理を行っ
たｎ型ＺｎＳｅ基板にｎ+型ＺｎＳｅ膜を成膜する。Ｍ
ＢＥ法によるｎ型不純物を含むｎ+型ＺｎＳｅ膜の成膜
は、Ｚｎ、ＳｅおよびＺｎＣｌ2のビームを同時に基板
に照射することにより行う。ここで、ドープ量は、Ｚｎ
Ｃｌ2のセル温度を制御することにより可能である。本
実施の形態では、２５０℃以下の温度で１０19/ｃｍ3台
の高キャリア濃度のｎ+型ＺｎＳｅ膜を得ることができ
る。ＺｎＣｌ2セル温度１２３℃程度とし、かつ成膜温
度２５０℃で成膜することにより、キャリア濃度５×１
０19/ｃｍ3と高くしても、結晶性に優れたエピタキシャ
ル膜を成膜することができる。このエピタキシャルｎ+
型ＺｎＳｅ膜の高濃度キャリアのために、この上にＴｉ
膜を成膜することにより良好なオーミック接触を得るこ
とができる。このｎ+型ＺｎＳｅ膜の厚さとしては、１
５０〜２５０ｎｍ程度とするのがよい。 ４.導電層の成膜 上記の成膜に引き続いて、超高真空中から外に出すこと
なく、超高真空搬送路内を移動させて蒸着装置内に搬入
し、そのまま、導電層としてＴｉ膜と成膜し、次いで、
Ｔｉの保護膜としてＡｕ膜を成膜する。このため、大気
に暴露した場合と比較して酸素や炭素による汚染を避け
ることができる。すなわち、図１における界面４を清浄
なものとして界面抵抗を下げることができる。 ５.電流−電圧特性 上記の方法で作製した、図５に示す試料について、上記
１.に説明した測定装置を用いて縦方向にわたって電流
−電圧特性を測定した。図５において、試料はＣｕ/Ｗ
ブロック１１にＩｎ層９を介して取り付けられている。
試料寸法は、１ｍｍ角である。図６および図７に、塩酸
ガスクリーニングの後のラジカル水素処理の有無の電流
−電圧特性に及ぼす影響を示す。図６および図７の試料
とも、ｎ +ＺｎＳｅ膜成膜後に大気に暴露することな
く、超高真空搬送路を搬送されＴｉ膜およびＡｕ膜を形
成されている。図６の試料では、Ｃｌ吸着層がない状態
でｎ+型ＺｎＳｅ膜を成膜し、Ｔｉ膜を成膜し、次いで
Ａｕ膜を被覆した裏面電極についての電流-電圧特性を
示す。また、図７に、比較のために、塩酸ガスクリーニ
ングを２５０℃で行い、水素ラジカル処理を行わず、Ｃ
ｌ吸着がある状態でｎ +型ＺｎＳｅ膜を成膜し、さらに
Ｔｉ膜とＡｕ膜とを成膜した試料についての測定結果を
示す。図６に示す本発明の試料では、-１００ｍＡ〜+１
００ｍＡのスイープ範囲内でほぼリニアな電流-電圧特
性が得られている。１００ｍＡでの発生電圧は０．２１
Ｖとなっている。他の測定より、基板中での電圧降下は
０．０５Ｖ、Ｉｎ電極９での発生電圧は０．０８Ｖ程度
と見積もることができるので、上記のＡｕ/Ｔｉ/ｎ+型
ＺｎＳｅ膜における電極での電圧降下は０．０８Ｖと推
定される。一方、図７に示す比較例では、ｎ型ＺｎＳｅ
基板に吸着したＣｌがｎ+型ＺｎＳｅ膜の成膜に影響
し、ショットキー接触となっている。
【００４２】また、次に、Ｃｌ吸着のない状態でｎ+Ｚ
ｎＳｅ膜を成膜した後に、そのまま超高真空中でＴｉ膜
およびＡｕ膜を蒸着した電極（図８）と、上記膜を成膜
後に大気暴露してＴｉ膜およびＡｕ膜を蒸着した電極
（図９）との電流-電圧特性を示す。Ｔｉ膜およびＡｕ
膜は、いずれも、５０ｎｍである。図８に示すように、
大気に暴露せずに、in situで成膜した電極は、リニア
な電流-電圧特性を示し、オーミック接触が得られてい
ることが分かる。この電極におけるＡｕ/Ｔｉ/ｎ+型Ｚ
ｎＳｅ膜における電極での電圧降下は０．０９Ｖであっ
た。一方、図９に示すように、大気暴露した後に導電層
を成膜した電極では電流-電圧特性はリニアにならず、
ショットキー成分が生じている。
ｎＳｅ膜を成膜した後に、そのまま超高真空中でＴｉ膜
およびＡｕ膜を蒸着した電極（図８）と、上記膜を成膜
後に大気暴露してＴｉ膜およびＡｕ膜を蒸着した電極
（図９）との電流-電圧特性を示す。Ｔｉ膜およびＡｕ
膜は、いずれも、５０ｎｍである。図８に示すように、
大気に暴露せずに、in situで成膜した電極は、リニア
な電流-電圧特性を示し、オーミック接触が得られてい
ることが分かる。この電極におけるＡｕ/Ｔｉ/ｎ+型Ｚ
ｎＳｅ膜における電極での電圧降下は０．０９Ｖであっ
た。一方、図９に示すように、大気暴露した後に導電層
を成膜した電極では電流-電圧特性はリニアにならず、
ショットキー成分が生じている。
【００４３】上記のように、ｎ型ＺｎＳｅ基板を用い、
その表面に塩酸ガスクリーニング−ラジカル水素処理を
行い、ｎ+型ＺｎＳｅ膜を成膜し、引き続いて大気等に
さらすことなく導電層を成膜することにより、オーミッ
ク接触の電極を形成することができる。この電極の界面
抵抗は０.１Ｖ以下と非常に低いために、携帯端末機器
の液晶表示装置のバックライトに用い、電池個数の低減
等に寄与することができる。また、従来の製造方法を大
幅に変えることがなく、安価にかつ大量に供給すること
が可能となる。
その表面に塩酸ガスクリーニング−ラジカル水素処理を
行い、ｎ+型ＺｎＳｅ膜を成膜し、引き続いて大気等に
さらすことなく導電層を成膜することにより、オーミッ
ク接触の電極を形成することができる。この電極の界面
抵抗は０.１Ｖ以下と非常に低いために、携帯端末機器
の液晶表示装置のバックライトに用い、電池個数の低減
等に寄与することができる。また、従来の製造方法を大
幅に変えることがなく、安価にかつ大量に供給すること
が可能となる。
【００４４】（実施例２）次に本発明の実施の形態の実
施例２について説明する。実施例２は、基本的に上述の
実施の形態およびその実施例１の化合物半導体装置の製
造方法と類似するが、いくつかの条件を変化させてい
る。 （１）まず、図１０に示すように、ｎ型ＺｎＳｅ基板の
表面側に発光活性層等を含むＬＥＤエピタキシャル膜を
形成する。このエピタキシャル膜は、図１のｎ型ＺｎＳ
ｅ基板の表面側の多層膜と同じである。 （２）次いで、図１１に示すように、ＬＥＤエピタキシ
ャル膜を形成したｎ型ＺｎＳｅ基板をガラス基板にワッ
クス２５で貼り付けた。次いで、裏面に対して２５０μ
ｍの厚さのバックラップを行った。 （３）この後、バックラップの加工によって導入された
歪みを除去するため、K2CrO7/H2SO4溶液によりエッチン
グ処理を行った（図１１）。 （４）ｎ型ＺｎＳｅ基板の裏面にエピタキシャル膜を形
成するために、上記のｎ型ＺｎＳｅ基板をガラス基板か
ら取り外すため、アセトンによりワックスを溶解した。
さらにアセトンを用いて超音波洗浄を行った。 （５）ｎ型ＺｎＳｅ基板の裏面にエピタキシャル膜を形
成するために、図３に示すように、ｎ型ＺｎＳｅ基板を
基板ホルダーに取り付けた。ｎ型基板と基板ホルダーと
の間には金フォイルを挟むことにより表面側のＬＥＤエ
ピタキシャル膜を保護し、良好な熱接触を実現すること
ができた。 （６）次いで、図２に示す処理装置のガス処理チャンバ
３２に上記のｎ型ＺｎＳｅ基板を装着し、裏面に対して
次の条件で塩酸ガスエッチング（第１のクリーニング工
程）を行った。 （ガス圧）：２×１０-4Torr （エッチング時間）：２０min （基板温度）：２２５℃ （７）この後、上記ｎ型ＺｎＳｅ基板を図２に示す装置
内に装入されたまま、超高真空搬送路３１を通ってＭＢ
Ｅチャンバ３３に移動させる。このＭＢＥチャンバに備
えられたラジカル化ガンを用いて、塩酸ガスエッチング
を行ったｎ型ＺｎＳｅ基板に対して水素ラジカル処理
（第２のクリーニング工程）を行う。水素ラジカル処理
の条件は次の通りである。 （水素圧力）：１×１０-5Torr （ラジカル化電力）：１００Ｗ （基板温度）：２２５℃ （処理時間）：２０min （８）この後、そのままＭＢＥチャンバ内において、Ｍ
ＢＥ装置を用いて、図１２に示すように、高キャリア濃
度のｎ+型ＺｎＳｅ膜３をエピタキシャル成長させた。
この成膜工程では、Ｚｎ、ＳｅおよびＺｎＣｌ2の各ビ
ームを同時に、上記第１および第２のクリーニング工程
で清浄にされたｎ型ＺｎＳｅ基板に照射する。ｎ+型Ｚ
ｎＳｅ膜エピタキシャル成長の条件は次の通りである。 （基板温度）：２２０℃ （ｎ+型ＺｎＳｅ膜厚さ）：２００ｎｍ （ｎ型不純物濃度）：５×１０19/ｃｍ3 （９）この後、上記ｎ型ＺｎＳｅ基板は超高真空搬送路
３１を通って、蒸着チャンバ３４に装入する。ここで、
図１３に示すように、ｎ+型ＺｎＳｅ膜エピタキシャル
の上にＴｉ膜５を５０ｎｍ成膜した。次いで、このＴｉ
膜の上にＡｕ膜を５０ｎｍ堆積し、図１に示す構成と同
様のＬＥＤを得ることができた。 （１０）上記の製造方法を経て製造されたＬＥＤについ
て、発光が生じる動作電圧を測定したところ、２．６Ｖ
という低い値でＬＥＤから白色光を得ることができた。
これは、ｎ型ＺｎＳｅ基板の裏面に接触電位の低いオー
ミック接触の電極を設けることができたためである。
施例２について説明する。実施例２は、基本的に上述の
実施の形態およびその実施例１の化合物半導体装置の製
造方法と類似するが、いくつかの条件を変化させてい
る。 （１）まず、図１０に示すように、ｎ型ＺｎＳｅ基板の
表面側に発光活性層等を含むＬＥＤエピタキシャル膜を
形成する。このエピタキシャル膜は、図１のｎ型ＺｎＳ
ｅ基板の表面側の多層膜と同じである。 （２）次いで、図１１に示すように、ＬＥＤエピタキシ
ャル膜を形成したｎ型ＺｎＳｅ基板をガラス基板にワッ
クス２５で貼り付けた。次いで、裏面に対して２５０μ
ｍの厚さのバックラップを行った。 （３）この後、バックラップの加工によって導入された
歪みを除去するため、K2CrO7/H2SO4溶液によりエッチン
グ処理を行った（図１１）。 （４）ｎ型ＺｎＳｅ基板の裏面にエピタキシャル膜を形
成するために、上記のｎ型ＺｎＳｅ基板をガラス基板か
ら取り外すため、アセトンによりワックスを溶解した。
さらにアセトンを用いて超音波洗浄を行った。 （５）ｎ型ＺｎＳｅ基板の裏面にエピタキシャル膜を形
成するために、図３に示すように、ｎ型ＺｎＳｅ基板を
基板ホルダーに取り付けた。ｎ型基板と基板ホルダーと
の間には金フォイルを挟むことにより表面側のＬＥＤエ
ピタキシャル膜を保護し、良好な熱接触を実現すること
ができた。 （６）次いで、図２に示す処理装置のガス処理チャンバ
３２に上記のｎ型ＺｎＳｅ基板を装着し、裏面に対して
次の条件で塩酸ガスエッチング（第１のクリーニング工
程）を行った。 （ガス圧）：２×１０-4Torr （エッチング時間）：２０min （基板温度）：２２５℃ （７）この後、上記ｎ型ＺｎＳｅ基板を図２に示す装置
内に装入されたまま、超高真空搬送路３１を通ってＭＢ
Ｅチャンバ３３に移動させる。このＭＢＥチャンバに備
えられたラジカル化ガンを用いて、塩酸ガスエッチング
を行ったｎ型ＺｎＳｅ基板に対して水素ラジカル処理
（第２のクリーニング工程）を行う。水素ラジカル処理
の条件は次の通りである。 （水素圧力）：１×１０-5Torr （ラジカル化電力）：１００Ｗ （基板温度）：２２５℃ （処理時間）：２０min （８）この後、そのままＭＢＥチャンバ内において、Ｍ
ＢＥ装置を用いて、図１２に示すように、高キャリア濃
度のｎ+型ＺｎＳｅ膜３をエピタキシャル成長させた。
この成膜工程では、Ｚｎ、ＳｅおよびＺｎＣｌ2の各ビ
ームを同時に、上記第１および第２のクリーニング工程
で清浄にされたｎ型ＺｎＳｅ基板に照射する。ｎ+型Ｚ
ｎＳｅ膜エピタキシャル成長の条件は次の通りである。 （基板温度）：２２０℃ （ｎ+型ＺｎＳｅ膜厚さ）：２００ｎｍ （ｎ型不純物濃度）：５×１０19/ｃｍ3 （９）この後、上記ｎ型ＺｎＳｅ基板は超高真空搬送路
３１を通って、蒸着チャンバ３４に装入する。ここで、
図１３に示すように、ｎ+型ＺｎＳｅ膜エピタキシャル
の上にＴｉ膜５を５０ｎｍ成膜した。次いで、このＴｉ
膜の上にＡｕ膜を５０ｎｍ堆積し、図１に示す構成と同
様のＬＥＤを得ることができた。 （１０）上記の製造方法を経て製造されたＬＥＤについ
て、発光が生じる動作電圧を測定したところ、２．６Ｖ
という低い値でＬＥＤから白色光を得ることができた。
これは、ｎ型ＺｎＳｅ基板の裏面に接触電位の低いオー
ミック接触の電極を設けることができたためである。
【００４５】このＬＥＤを携帯電話等の携帯端末の液晶
表示装置のバックライトに用いた場合、低い動作電圧に
より必要電池個数を減らすことができるので、携帯電話
等の商品価値を高めることができる。上述したｎ型Ｚｎ
Ｓｅ基板の裏面へのオーミック接触の電極の製造方法
は、きわめて簡明であり、上述の製造装置を用いて容易
に行うことができるので、大量生産に適している。した
がって、高歩留りで高能率で製造できるため、安価で高
性能のＬＥＤを市場に投入することに寄与することがで
きる。
表示装置のバックライトに用いた場合、低い動作電圧に
より必要電池個数を減らすことができるので、携帯電話
等の商品価値を高めることができる。上述したｎ型Ｚｎ
Ｓｅ基板の裏面へのオーミック接触の電極の製造方法
は、きわめて簡明であり、上述の製造装置を用いて容易
に行うことができるので、大量生産に適している。した
がって、高歩留りで高能率で製造できるため、安価で高
性能のＬＥＤを市場に投入することに寄与することがで
きる。
【００４６】上記において、本発明の実施の形態につい
て説明を行なったが、上記に開示された本発明の実施の
形態はあくまで例示であって、本発明の範囲はこれら発
明の実施の形態に限定されない。本発明の範囲は、特許
請求の範囲の記載によって示され、さらに特許請求の範
囲の記載と均等の意味および範囲内でのすべての変更を
含む。
て説明を行なったが、上記に開示された本発明の実施の
形態はあくまで例示であって、本発明の範囲はこれら発
明の実施の形態に限定されない。本発明の範囲は、特許
請求の範囲の記載によって示され、さらに特許請求の範
囲の記載と均等の意味および範囲内でのすべての変更を
含む。
【００４７】
【発明の効果】本発明により、Ｉｎ等の低融点金属を用
いることなく、化合物半導体に対してオーミック接触の
電極を有する化合物半導体装置およびその製造方法を提
供することが可能となる。この製造方法は従来の製造方
法を大幅に変えることがなく、従来の装置に改変を加え
ることにより可能となるので、安価にかつ大量に供給す
ることができる。
いることなく、化合物半導体に対してオーミック接触の
電極を有する化合物半導体装置およびその製造方法を提
供することが可能となる。この製造方法は従来の製造方
法を大幅に変えることがなく、従来の装置に改変を加え
ることにより可能となるので、安価にかつ大量に供給す
ることができる。
【図１】 本発明の実施の形態における化合物半導体装
置の概略構成を示す断面図である。
置の概略構成を示す断面図である。
【図２】 本発明の実施の形態の実施例１における化合
物半導体装置の製造装置の概略構成を示す図である。
物半導体装置の製造装置の概略構成を示す図である。
【図３】 化合物半導体装置の裏面電極を形成するため
の基板保持の概要を示す断面図である。
の基板保持の概要を示す断面図である。
【図４】 ｎ型ＺｎＳｅ基板を塩酸ガス処理し、ラジカ
ル水素処理する際の基板表面の状態を示す模式図であ
る。
ル水素処理する際の基板表面の状態を示す模式図であ
る。
【図５】 化合物半導体装置の裏面電極の電流−電圧特
性を測定する概略構成を示す断面図である。
性を測定する概略構成を示す断面図である。
【図６】 本発明のＺｎＳｅ系ＬＥＤの裏面電極の電流
−電圧特性を示す図である。
−電圧特性を示す図である。
【図７】 ラジカル水素処理を行わずにＴｉ膜およびＡ
ｕ膜を成膜した裏面電極の電流−電圧特性を示す図であ
る。
ｕ膜を成膜した裏面電極の電流−電圧特性を示す図であ
る。
【図８】 本発明のＺｎＳｅ系ＬＥＤの裏面電極の電流
−電圧特性を示す図である。
−電圧特性を示す図である。
【図９】 ｎ+ＺｎＳｅ膜の形成後に大気暴露してＴｉ
膜およびＡｕ膜を成膜した裏面電極の電流−電圧特性を
示す図である。
膜およびＡｕ膜を成膜した裏面電極の電流−電圧特性を
示す図である。
【図１０】 本発明の実施の形態の実施例２における化
合物半導体装置の製造方法において、ｎ型ＺｎＳｅ基板
の表面側に活性層等のＬＥＤエピタキシャル多層膜を形
成した段階の断面図である。
合物半導体装置の製造方法において、ｎ型ＺｎＳｅ基板
の表面側に活性層等のＬＥＤエピタキシャル多層膜を形
成した段階の断面図である。
【図１１】 図１０の状態から、ｎ型ＺｎＳｅ基板をワ
ックスを用いてガラス基板に貼り付け、裏面に対して研
磨およびエッチングを行った段階の断面図である。
ックスを用いてガラス基板に貼り付け、裏面に対して研
磨およびエッチングを行った段階の断面図である。
【図１２】 図１１の状態から、ｎ型ＺｎＳｅ基板の裏
面にｎ+型ＺｎＳｅエピタキシャル膜を成膜した段階の
断面図である。
面にｎ+型ＺｎＳｅエピタキシャル膜を成膜した段階の
断面図である。
【図１３】 図１２の状態から、ｎ+型ＺｎＳｅエピタ
キシャル膜の上にＴｉ膜を成膜した段階の断面図であ
る。
キシャル膜の上にＴｉ膜を成膜した段階の断面図であ
る。
１ ｎ型ＺｎＳｅ基板、２ ｎ型ＺｎＳｅ基板/ｎ+型Ｚ
ｎＳｅ膜界面、３ ｎ+型ＺｎＳｅ膜、４ ｎ+型ＺｎＳ
ｅ膜/Ｔｉ膜界面、５ Ｔｉ膜、６ Ａｕ膜、９ Ｉｎ
層、１０ ＬＥＤ、１１ Ｃｕ/Ｗブロック、１２ ｎ
型ＺｎＳｅバッファ層、１３ ｎ型ＺｎＭｇＳＳｅ層、
１４ ＺｎＣｄ（Ｓ）Ｓｅ層、１５ ｐ型ＺｎＭｇＳＳ
ｅ層、１６ ｐ型ＺｎＳｅ層、１７ ＺｎＳｅ膜とＺｎ
Ｔｅ膜との超格子、１８ Ａｕ膜（上部電極）、２１
基板ホルダ、２２ Ａｕ箔、２３Ｔａ板、２５ ワック
ス、３１ 超高真空搬送路、３２ ガス処理装置、３３
ＭＢＥ装置、３４ 蒸着装置。
ｎＳｅ膜界面、３ ｎ+型ＺｎＳｅ膜、４ ｎ+型ＺｎＳ
ｅ膜/Ｔｉ膜界面、５ Ｔｉ膜、６ Ａｕ膜、９ Ｉｎ
層、１０ ＬＥＤ、１１ Ｃｕ/Ｗブロック、１２ ｎ
型ＺｎＳｅバッファ層、１３ ｎ型ＺｎＭｇＳＳｅ層、
１４ ＺｎＣｄ（Ｓ）Ｓｅ層、１５ ｐ型ＺｎＭｇＳＳ
ｅ層、１６ ｐ型ＺｎＳｅ層、１７ ＺｎＳｅ膜とＺｎ
Ｔｅ膜との超格子、１８ Ａｕ膜（上部電極）、２１
基板ホルダ、２２ Ａｕ箔、２３Ｔａ板、２５ ワック
ス、３１ 超高真空搬送路、３２ ガス処理装置、３３
ＭＢＥ装置、３４ 蒸着装置。
フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/306 H01L 21/304 645 H01L 33/00
Claims (11)
- 【請求項１】 第１導電型不純物を含む化合物半導体基
板を２５０℃以下の温度域に加熱して塩酸ガスでエッチ
ングすることにより基板表面に塩素を付着する第１クリ
ーニング工程と、 前記第１クリーニング工程の後、塩酸ガスでエッチング
され、表面に塩素を付着している前記化合物半導体基板
に対してその化合物半導体基板の温度が２５０℃以下の
状態でラジカル水素処理を行うことにより基板表面に付
着した塩素を除去する第２クリーニング工程と、を含む
基板クリーニング工程を備える、化合物半導体装置の製
造方法。 - 【請求項２】 前記第２クリーニング工程によって清浄
にされた前記化合物半導体基板の表面に、前記化合物半
導体基板よりも高濃度に第１導電型不純物を含む化合物
半導体膜をエピタキシャル成長させる化合物半導体膜形
成工程と、 前記化合物半導体膜の上に導電性電極膜を形成する導電
性電極膜形成工程とを備える、請求項１に記載の化合物
半導体装置の製造方法。 - 【請求項３】 前記化合物半導体膜形成工程および前記
導電性電極膜形成工程における処理を、前記化合物半導
体基板の温度が２５０℃以下の温度範囲内において行
う、請求項２に記載の化合物半導体装置の製造方法。 - 【請求項４】 前記第１および第２クリーニング工程、
前記化合物半導体膜形成工程および前記導電性電極膜形
成工程における処理が、前記化合物半導体基板を大気に
さらすことなく連続して行なわれる、請求項２または３
に記載の化合物半導体装置の製造方法。 - 【請求項５】 前記第１および第２クリーニング工程、
前記化合物半導体膜形成工程および前記導電性電極膜形
成工程における処理が、各処理間において前記化合物半
導体基板を大気にさらすことなく、超高真空搬送路で連
結された複数の処理チャンバを有する処理装置の各処理
チャンバにおいてそれぞれ行われる、請求項２〜４のい
ずれかに記載の化合物半導体装置の製造方法。 - 【請求項６】 前記第１クリーニング工程は、（ａ）ガ
ス成分：５〜２０体積％ＨＣｌ、残部Ｈｅガス、（ｂ）
ガス圧：１×１０-6Torr〜１×１０-4Torr、の条件で行
なわれる、請求項１〜５のいずれかに記載の化合物半導
体装置の製造方法。 - 【請求項７】 前記第２クリーニング工程におけるラジ
カル水素処理は、（ａ）水素圧力：５×１０-7〜５×１
０-4Torr、（ｂ）ラジカル化電力：５０〜３００Ｗ、の
条件で行なわれる、請求項１〜６のいずれかに記載の化
合物半導体装置の製造方法。 - 【請求項８】 前記化合物半導体基板が、ｎ型不純物を
１×１０17/ｃｍ3以上含むｎ型ＺｎＳｅ基板であり、前
記化合物半導体膜が、ｎ型不純物を１×１０19/ｃｍ3以
上含むｎ+型ＺｎＳｅ膜であり、前記導電性電極膜が、
前記ｎ+型ＺｎＳｅ膜に接するＴｉ膜および当該Ｔｉ膜
を保護する保護膜を有する、請求項２〜７のいずれかに
記載の化合物半導体装置の製造方法。 - 【請求項９】 化合物半導体基板に対して２５０℃以下
の温度で塩酸ガスを用いたエッチング処理を施して基板
表面に塩素を付着するガス処理装置と、 前記化合物半導体基板に対して２５０℃以下の温度でラ
ジカル水素処理を施して基板表面に付着した塩素を除去
するラジカル処理装置と、前記ラジカル水素処理によって清浄にされた 前記化合物
半導体基板表面に化合物半導体膜を成膜する成膜処理装
置と、 前記化合物半導体膜上に導電膜を形成する導電膜形成装
置と、 前記ガス処理装置、前記ラジカル処理装置、前記成膜処
理装置および前記導電膜形成装置を真空雰囲気を保った
状態で連結し、前記化合物半導体基板を真空雰囲気で前
記各装置間を搬送できるようにする超高真空搬送路とを
備えた、化合物半導体装置の製造装置。 - 【請求項１０】 前記ラジカル水素処理装置と前記成膜
処理装置とを兼ね備えたＭＢＥ(Molecular Beam Epitax
ial)装置を有し、前記ＭＢＥ装置は、Ｚｎセル、Ｓｅセ
ル、ＺｎＣｌ2セル、水素ガス供給源およびラジカル化
ガンを備え、 前記化合物半導体基板に対して、水素ガス供給源および
ラジカル化ガンを用いてラジカル水素処理を施し、Ｚｎ
セル、ＳｅセルおよびＺｎＣｌ2セルを用いて、前記化
合物半導体基板に対してｎ型ＺｎＳｅ膜を成膜する、請
求項９に記載の化合物半導体装置の製造装置。 - 【請求項１１】 前記蒸着装置では、前記化合物半導体
基板に対して、Ｔｉ膜およびＡｕ膜のうちの少なくとも
一方を形成する、請求項９または１０に記載の化合物半
導体装置の製造装置。
Priority Applications (9)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000367050A JP3341763B2 (ja) | 2000-04-27 | 2000-12-01 | 化合物半導体装置の製造方法および化合物半導体装置の製造装置 |
| US09/818,309 US6528395B2 (en) | 2000-04-27 | 2001-03-27 | Method of fabricating compound semiconductor device and apparatus for fabricating compound semiconductor device |
| SG200101943A SG100661A1 (en) | 2000-04-27 | 2001-03-28 | Method of fabricating compound semiconductor device and apparatus for fabricating compound semiconductor device |
| CA002342560A CA2342560A1 (en) | 2000-04-27 | 2001-03-29 | Method of fabricating compound semiconductor device and apparatus for fabricating compound semiconductor device |
| TW090107733A TW488091B (en) | 2000-04-27 | 2001-03-30 | Method of fabricating compound semiconductor device and apparatus for fabricating compound semiconductor device |
| KR10-2001-0021622A KR100432856B1 (ko) | 2000-04-27 | 2001-04-21 | 화합물 반도체 장치의 제조방법 및 화합물 반도체 장치의 제조장치 |
| CNB011171499A CN1186824C (zh) | 2000-04-27 | 2001-04-26 | 制造化合物半导体器件的方法设备 |
| EP01110335A EP1150360A2 (en) | 2000-04-27 | 2001-04-26 | Method of fabricating compound semiconductor device and apparatus for fabricating compound semiconductor device |
| US10/318,768 US6815316B2 (en) | 2000-04-27 | 2002-12-13 | Apparatus for fabricating compound semiconductor device |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000-127150 | 2000-04-27 | ||
| JP2000127150 | 2000-04-27 | ||
| JP2000367050A JP3341763B2 (ja) | 2000-04-27 | 2000-12-01 | 化合物半導体装置の製造方法および化合物半導体装置の製造装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002016051A JP2002016051A (ja) | 2002-01-18 |
| JP3341763B2 true JP3341763B2 (ja) | 2002-11-05 |
Family
ID=26590938
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000367050A Expired - Fee Related JP3341763B2 (ja) | 2000-04-27 | 2000-12-01 | 化合物半導体装置の製造方法および化合物半導体装置の製造装置 |
Country Status (8)
| Country | Link |
|---|---|
| US (2) | US6528395B2 (ja) |
| EP (1) | EP1150360A2 (ja) |
| JP (1) | JP3341763B2 (ja) |
| KR (1) | KR100432856B1 (ja) |
| CN (1) | CN1186824C (ja) |
| CA (1) | CA2342560A1 (ja) |
| SG (1) | SG100661A1 (ja) |
| TW (1) | TW488091B (ja) |
Families Citing this family (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CA2396325C (en) * | 2001-09-06 | 2010-03-30 | Sumitomo Electric Industries, Ltd. | Zn1-xmgxsyse1-y pin photodiode and zn1-xmgxsyse1-y avalanche-photodiode |
| KR100470349B1 (ko) * | 2002-04-15 | 2005-02-21 | 주식회사 싸이노스엔지니어링 | 염소계 화합물을 이용한 식각장치내 절연부품의 세정방법 |
| JP2004039663A (ja) * | 2002-06-28 | 2004-02-05 | Sumitomo Electric Ind Ltd | 半導体発光素子 |
| JP3912226B2 (ja) * | 2002-08-26 | 2007-05-09 | 住友電気工業株式会社 | ｐ型ＧａＡｓ基板ＺｎＳｅ系フォトダイオードおよびｐ型ＧａＡｓ基板ＺｎＳｅ系アバランシェフォトダイオード |
| FR2844918B1 (fr) * | 2002-09-20 | 2005-07-01 | Commissariat Energie Atomique | Procede de fabrication d'electrodes sur un materiau semi- conducteur de type ii-vi ou sur un compose de ce materiau |
| TWI289937B (en) * | 2003-03-04 | 2007-11-11 | Topco Scient Co Ltd | White light LED |
| US7384826B2 (en) * | 2004-06-29 | 2008-06-10 | International Rectifier Corporation | Method of forming ohmic contact to a semiconductor body |
| JP2007036300A (ja) * | 2006-11-13 | 2007-02-08 | Sumitomo Electric Ind Ltd | 半導体光素子、およびコンタクトを形成する方法 |
| US8946851B1 (en) | 2009-11-13 | 2015-02-03 | Maxim Integrated Products, Inc. | Integrated MOS power transistor with thin gate oxide and low gate charge |
| US20110115018A1 (en) * | 2009-11-13 | 2011-05-19 | Maxim Integrated Products, Inc. | Mos power transistor |
| US8963241B1 (en) | 2009-11-13 | 2015-02-24 | Maxim Integrated Products, Inc. | Integrated MOS power transistor with poly field plate extension for depletion assist |
| US20110115019A1 (en) * | 2009-11-13 | 2011-05-19 | Maxim Integrated Products, Inc. | Cmos compatible low gate charge lateral mosfet |
| US8969958B1 (en) | 2009-11-13 | 2015-03-03 | Maxim Integrated Products, Inc. | Integrated MOS power transistor with body extension region for poly field plate depletion assist |
| US8987818B1 (en) | 2009-11-13 | 2015-03-24 | Maxim Integrated Products, Inc. | Integrated MOS power transistor with thin gate oxide and low gate charge |
| US8349653B2 (en) | 2010-06-02 | 2013-01-08 | Maxim Integrated Products, Inc. | Use of device assembly for a generalization of three-dimensional metal interconnect technologies |
| US10672748B1 (en) | 2010-06-02 | 2020-06-02 | Maxim Integrated Products, Inc. | Use of device assembly for a generalization of three-dimensional heterogeneous technologies integration |
| US8664684B2 (en) * | 2010-08-31 | 2014-03-04 | Micron Technology, Inc. | Solid state lighting devices with improved contacts and associated methods of manufacturing |
| JP6055575B2 (ja) * | 2014-03-04 | 2016-12-27 | キヤノンアネルバ株式会社 | 真空処理装置及び真空処理方法 |
| DE102019205376A1 (de) * | 2019-04-15 | 2020-10-15 | Forschungszentrum Jülich | Herstellen eines ohmschen Kontakts sowie elektronisches Bauelement mit ohmschem Kontakt |
Family Cites Families (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62247577A (ja) | 1986-04-18 | 1987-10-28 | Matsushita Electric Ind Co Ltd | 発光ダイオ−ド |
| JPS62272541A (ja) * | 1986-05-20 | 1987-11-26 | Fujitsu Ltd | 半導体基板の表面処理方法 |
| JPH01214017A (ja) | 1988-02-22 | 1989-08-28 | Fujitsu Ltd | 分子線エピタキシアル成長方法及び装置 |
| JP2671360B2 (ja) | 1988-03-19 | 1997-10-29 | 富士通株式会社 | 反応性ガスエッチング方法 |
| JPH0622252B2 (ja) | 1988-03-22 | 1994-03-23 | 山口県 | 半導体集積回路用電子部品の金めっき法 |
| JPH03265137A (ja) * | 1990-03-15 | 1991-11-26 | Fujitsu Ltd | 半導体基板のドライ洗浄方法 |
| JPH04184980A (ja) | 1990-11-20 | 1992-07-01 | Nippon Sheet Glass Co Ltd | オーミック電極を形成する方法 |
| JPH05129255A (ja) * | 1991-11-01 | 1993-05-25 | Kawasaki Steel Corp | 半導体基板の処理方法 |
| US5400740A (en) | 1992-02-06 | 1995-03-28 | Mitsubishi Chemical Corporation | Method of preparing compound semiconductor |
| JP3123226B2 (ja) | 1992-05-28 | 2001-01-09 | ソニー株式会社 | オーミック電極及びその形成方法 |
| JPH0645588A (ja) | 1992-07-23 | 1994-02-18 | Sony Corp | オーミック電極及びその形成方法 |
| US5275687A (en) | 1992-11-20 | 1994-01-04 | At&T Bell Laboratories | Process for removing surface contaminants from III-V semiconductors |
| US5709745A (en) * | 1993-01-25 | 1998-01-20 | Ohio Aerospace Institute | Compound semi-conductors and controlled doping thereof |
| JPH0750277A (ja) | 1993-08-06 | 1995-02-21 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
| KR100202761B1 (ko) * | 1995-06-09 | 1999-06-15 | 니시무로 타이죠 | 반도체 기판의 세정 방법 및 세정 장치 |
| JPH0955365A (ja) | 1995-08-10 | 1997-02-25 | Hewlett Packard Co <Hp> | 半導体基板の表面清浄方法 |
| JP2865130B2 (ja) | 1996-03-25 | 1999-03-08 | 日本電気株式会社 | 半導体基板のエッチング方法及び半導体薄膜の製造方法 |
| JP3737221B2 (ja) * | 1996-09-06 | 2006-01-18 | 英樹 松村 | 薄膜作成方法及び薄膜作成装置 |
| JPH1036199A (ja) | 1996-07-25 | 1998-02-10 | Tdk Corp | 化合物基板および化合物半導体ならびにそれらの製造方法 |
| JP3693436B2 (ja) | 1996-10-03 | 2005-09-07 | 同和鉱業株式会社 | ＺｎＳｅ基板上に成長した発光素子 |
| US6165874A (en) * | 1997-07-03 | 2000-12-26 | The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration | Method for growth of crystal surfaces and growth of heteroepitaxial single crystal films thereon |
| JP3530021B2 (ja) * | 1998-05-25 | 2004-05-24 | 株式会社日立製作所 | 真空処理装置及びその処理台 |
-
2000
- 2000-12-01 JP JP2000367050A patent/JP3341763B2/ja not_active Expired - Fee Related
-
2001
- 2001-03-27 US US09/818,309 patent/US6528395B2/en not_active Expired - Fee Related
- 2001-03-28 SG SG200101943A patent/SG100661A1/en unknown
- 2001-03-29 CA CA002342560A patent/CA2342560A1/en not_active Abandoned
- 2001-03-30 TW TW090107733A patent/TW488091B/zh not_active IP Right Cessation
- 2001-04-21 KR KR10-2001-0021622A patent/KR100432856B1/ko not_active IP Right Cessation
- 2001-04-26 EP EP01110335A patent/EP1150360A2/en not_active Withdrawn
- 2001-04-26 CN CNB011171499A patent/CN1186824C/zh not_active Expired - Fee Related
-
2002
- 2002-12-13 US US10/318,768 patent/US6815316B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| CA2342560A1 (en) | 2001-10-27 |
| JP2002016051A (ja) | 2002-01-18 |
| SG100661A1 (en) | 2003-12-26 |
| KR100432856B1 (ko) | 2004-05-24 |
| US6528395B2 (en) | 2003-03-04 |
| CN1186824C (zh) | 2005-01-26 |
| EP1150360A2 (en) | 2001-10-31 |
| US6815316B2 (en) | 2004-11-09 |
| US20010055887A1 (en) | 2001-12-27 |
| US20030124817A1 (en) | 2003-07-03 |
| KR20010099710A (ko) | 2001-11-09 |
| CN1320970A (zh) | 2001-11-07 |
| TW488091B (en) | 2002-05-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3341763B2 (ja) | 化合物半導体装置の製造方法および化合物半導体装置の製造装置 | |
| EP0892443B1 (en) | Electrode of n-type nitride semiconductor, semiconductor device having the electrode, and method of fabricating the same | |
| EP1810351B1 (en) | Gan compound semiconductor light emitting element | |
| CN1934720B (zh) | 半导体发光元件及照明装置 | |
| US6100174A (en) | GaN group compound semiconductor device and method for producing the same | |
| JP2007157853A (ja) | 半導体発光素子およびその製造方法 | |
| WO2005078812A1 (ja) | Ｇａ2Ｏ3系単結晶の導電率制御方法 | |
| US7842539B2 (en) | Zinc oxide semiconductor and method of manufacturing the same | |
| JP2000216164A (ja) | 半導体装置の製造方法 | |
| CN1164934A (zh) | 蓝色发光元件及其制造方法 | |
| US20080042159A1 (en) | Transparent Electrode for Semiconductor Light-Emitting Device | |
| JPH0268968A (ja) | 化合物半導体発光素子 | |
| JPH10308534A (ja) | 発光半導体素子用透光性電極およびその作製方法 | |
| JP3665243B2 (ja) | 窒化物半導体素子及びその製造方法 | |
| US20100233836A1 (en) | Method for manufacturing zinc oxide based semiconductor device | |
| KR101948072B1 (ko) | 전자소자 제조방법 | |
| WO2007015613A1 (en) | Nitride light emitting device of using substrate decomposition prevention layer and manufacturing method of the same | |
| JPH1041254A (ja) | オーミック電極およびその形成方法 | |
| JP3060931B2 (ja) | 窒化物半導体素子及びその製造方法 | |
| US8440476B2 (en) | Method for producing zinc oxide-based semiconductor light-emitting device and zinc oxide-based semiconductor light-emitting device | |
| EP2009683A2 (en) | Zinc oxide semiconductor and method of manufacturing the same | |
| US6469319B1 (en) | Ohmic contact to a II-VI compound semiconductor device and a method of manufacturing the same | |
| JPH10256184A (ja) | ｐ型窒化物半導体の電極および前記電極を有する半導体素子およびその製造方法 | |
| JP7002126B2 (ja) | 半導体装置、半導体装置の製造方法、赤外線光電変換素子、赤外線検出素子、および赤外線発光素子 | |
| JP3592300B2 (ja) | 窒化ガリウム系化合物半導体発光素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20020723 |
|
| LAPS | Cancellation because of no payment of annual fees |