JPH0750277A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0750277A JPH0750277A JP19606293A JP19606293A JPH0750277A JP H0750277 A JPH0750277 A JP H0750277A JP 19606293 A JP19606293 A JP 19606293A JP 19606293 A JP19606293 A JP 19606293A JP H0750277 A JPH0750277 A JP H0750277A
- Authority
- JP
- Japan
- Prior art keywords
- wiring layer
- insulating film
- hole
- interlayer insulating
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Crystals, And After-Treatments Of Crystals (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【目的】 選択メタルＣＶＤ法による良好で安定したス
ルーホール内への金属膜埋め込み法を提供する。 【構成】 半導体基板１上の配線層３および層間絶縁膜
４上に吸着した塩素を３フッ化水素化炭素ガスのプラズ
マ雰囲気中で脱離させる。 【効果】 低温で効率よく吸着塩素を脱離することがで
きるので、配線層３が熱によって変形することがなく、
スルーホール５内への金属膜７の選択成長が良好に安定
して行うことができる。
ルーホール内への金属膜埋め込み法を提供する。 【構成】 半導体基板１上の配線層３および層間絶縁膜
４上に吸着した塩素を３フッ化水素化炭素ガスのプラズ
マ雰囲気中で脱離させる。 【効果】 低温で効率よく吸着塩素を脱離することがで
きるので、配線層３が熱によって変形することがなく、
スルーホール５内への金属膜７の選択成長が良好に安定
して行うことができる。
Description
【０００１】
【産業上の利用分野】この発明は、半導体装置のスルー
ホール内への金属膜の埋め込み方法に関し、特に選択メ
タルＣＶＤ法による金属膜の埋め込み方法に関するもの
である。
ホール内への金属膜の埋め込み方法に関し、特に選択メ
タルＣＶＤ法による金属膜の埋め込み方法に関するもの
である。
【０００２】
【従来の技術】従来、ＣＶＤは主に絶縁膜や半導体膜の
形成に用いられてきた。しかし高集積化の進むＬＳＩに
おいて、アスペクト比の高いコンタクトホールを被覆す
る必要性から段差被覆性に優れた金属膜をＣＶＤで形成
する研究が近年活発に行われている。ＣＶＤによる成膜
は一般に固体表面での化学反応を利用したものであり、
なかでも固体表面の触媒作用を巧みに利用した選択成長
による選択メタルＣＶＤ法は、コンタクトホールおよび
スルーホール内へ金属膜を埋め込む際セルフアライン技
術であることホール内への埋め込みを完全に行えること
などの利点を有し、その開発、改良が行われている。
形成に用いられてきた。しかし高集積化の進むＬＳＩに
おいて、アスペクト比の高いコンタクトホールを被覆す
る必要性から段差被覆性に優れた金属膜をＣＶＤで形成
する研究が近年活発に行われている。ＣＶＤによる成膜
は一般に固体表面での化学反応を利用したものであり、
なかでも固体表面の触媒作用を巧みに利用した選択成長
による選択メタルＣＶＤ法は、コンタクトホールおよび
スルーホール内へ金属膜を埋め込む際セルフアライン技
術であることホール内への埋め込みを完全に行えること
などの利点を有し、その開発、改良が行われている。
【０００３】図５〜図８は選択メタルＣＶＤ法を用いた
従来のスルーホール部における金属膜の埋め込み方法を
示す工程断面図である。まず図５に示すように、所定処
理を施して半導体基板１にトランジスタやキャパシタ等
の半導体素子を形成する（図示なし）。この半導体基板
１上に絶縁膜２例えば酸化膜を形成し、この絶縁膜２上
にパターニングしたアルミ合金からなる配線層３を形成
する。その後、全面に層間絶縁膜４例えば酸化膜を形成
し、この層間絶縁膜４中にスルーホール５を開口する。
この工程中に配線層３上には自然酸化膜６が形成されて
しまう。
従来のスルーホール部における金属膜の埋め込み方法を
示す工程断面図である。まず図５に示すように、所定処
理を施して半導体基板１にトランジスタやキャパシタ等
の半導体素子を形成する（図示なし）。この半導体基板
１上に絶縁膜２例えば酸化膜を形成し、この絶縁膜２上
にパターニングしたアルミ合金からなる配線層３を形成
する。その後、全面に層間絶縁膜４例えば酸化膜を形成
し、この層間絶縁膜４中にスルーホール５を開口する。
この工程中に配線層３上には自然酸化膜６が形成されて
しまう。
【０００４】次に図６に示すように、金属の選択成長の
阻害となるスルーホール５内の自然酸化膜６をエッチン
グ除去する。このときアルゴン（Ａｒ）等のスパッタエ
ッチングを施すと層間絶縁膜４が損傷し、後工程の選択
メタルＣＶＤ法で金属膜を形成する際にスルーホール５
内だけでなく損傷した層間絶縁膜４上にも金属膜が堆積
してしまう。このことを避けるために塩化物として例え
ば３塩化ホウ素（ＢＣｌ3）を用いた反応性イオンエッ
チングによって、層間絶縁膜４に損傷を与えることなく
スルーホール５内の自然酸化膜６をエッチング除去す
る。
阻害となるスルーホール５内の自然酸化膜６をエッチン
グ除去する。このときアルゴン（Ａｒ）等のスパッタエ
ッチングを施すと層間絶縁膜４が損傷し、後工程の選択
メタルＣＶＤ法で金属膜を形成する際にスルーホール５
内だけでなく損傷した層間絶縁膜４上にも金属膜が堆積
してしまう。このことを避けるために塩化物として例え
ば３塩化ホウ素（ＢＣｌ3）を用いた反応性イオンエッ
チングによって、層間絶縁膜４に損傷を与えることなく
スルーホール５内の自然酸化膜６をエッチング除去す
る。
【０００５】しかし図７に示すように自然酸化膜６除去
のために３塩化ホウ素（ＢＣｌ3）を用いたことによっ
て配線層３及び層間絶縁膜４上に塩素（Ｃｌ）が残留し
吸着してしまう。この塩素（Ｃｌ）はアルミ合金からな
る配線層３の腐食の原因となるため、ランプアニール等
の加熱アニール法により塩素（Ｃｌ）を脱離する。
のために３塩化ホウ素（ＢＣｌ3）を用いたことによっ
て配線層３及び層間絶縁膜４上に塩素（Ｃｌ）が残留し
吸着してしまう。この塩素（Ｃｌ）はアルミ合金からな
る配線層３の腐食の原因となるため、ランプアニール等
の加熱アニール法により塩素（Ｃｌ）を脱離する。
【０００６】その後図８に示すように６フッ化タングス
テン（ＷＦ6）と水素（Ｈ2）とシラン（ＳｉＨ4）との
ガスにより選択メタルＣＶＤ法を用いてスルーホール５
内にのみタングステン（Ｗ）膜よりなる金属膜７を選択
成長させ、スルーホール５を金属膜７で埋め込む。
テン（ＷＦ6）と水素（Ｈ2）とシラン（ＳｉＨ4）との
ガスにより選択メタルＣＶＤ法を用いてスルーホール５
内にのみタングステン（Ｗ）膜よりなる金属膜７を選択
成長させ、スルーホール５を金属膜７で埋め込む。
【０００７】但し、スルーホール５内の自然酸化膜６除
去からスルーホール５内への金属膜７埋め込みまでの工
程は配線層３の再自然酸化を防止するため真空中で連続
して行う。
去からスルーホール５内への金属膜７埋め込みまでの工
程は配線層３の再自然酸化を防止するため真空中で連続
して行う。
【０００８】
【発明が解決しようとする課題】従来の選択メタルＣＶ
Ｄ法を用いたスルーホール内への金属膜の埋め込み方法
は以上のようであり、図７に示すように配線層３及び層
間絶縁膜４上の塩素（Ｃｌ）を脱離させる方法としてラ
ンプアニール等の加熱アニール法を用いていたので、ア
ルミ合金よりなる配線層３が熱の影響を受けやすくアニ
ール温度が高すぎると図９に示すようにヒロックａやア
ルミボイドｂが発生し、配線層３の断線やショートとい
った不良の原因となり素子機能の低下を招く。またアニ
ール温度が低すぎると塩素（Ｃｌ）の脱離が良好に行え
ず図１０に示すようにコロージョンｃが発生し金属膜７
による良好な埋め込みが出来ない。これらのことから加
熱アニール法によって塩素（Ｃｌ）を脱離するための温
度設定値の幅は非常に狭いものとなってしまいプロセス
条件の厳しいものとなってしまうという問題点があっ
た。
Ｄ法を用いたスルーホール内への金属膜の埋め込み方法
は以上のようであり、図７に示すように配線層３及び層
間絶縁膜４上の塩素（Ｃｌ）を脱離させる方法としてラ
ンプアニール等の加熱アニール法を用いていたので、ア
ルミ合金よりなる配線層３が熱の影響を受けやすくアニ
ール温度が高すぎると図９に示すようにヒロックａやア
ルミボイドｂが発生し、配線層３の断線やショートとい
った不良の原因となり素子機能の低下を招く。またアニ
ール温度が低すぎると塩素（Ｃｌ）の脱離が良好に行え
ず図１０に示すようにコロージョンｃが発生し金属膜７
による良好な埋め込みが出来ない。これらのことから加
熱アニール法によって塩素（Ｃｌ）を脱離するための温
度設定値の幅は非常に狭いものとなってしまいプロセス
条件の厳しいものとなってしまうという問題点があっ
た。
【０００９】この発明は上記のような問題点を解消する
ためになされたもので、プロセス条件が緩和でき、スル
ーホール内に良好に金属膜を選択成長させる方法を得る
ことを目的とする。
ためになされたもので、プロセス条件が緩和でき、スル
ーホール内に良好に金属膜を選択成長させる方法を得る
ことを目的とする。
【００１０】
【課題を解決するための手段】この発明の請求項１に係
る半導体装置の製造方法は、配線層および層間絶縁膜を
炭素フッ化水素化物、炭素フッ化物又は水素のいずれか
ひとつを含むガスプラズマにさらす工程を備えたもので
ある。
る半導体装置の製造方法は、配線層および層間絶縁膜を
炭素フッ化水素化物、炭素フッ化物又は水素のいずれか
ひとつを含むガスプラズマにさらす工程を備えたもので
ある。
【００１１】また、この発明の請求項２に係る半導体装
置の製造方法は、配線層および層間絶縁膜を炭素フッ化
水素化物、炭素フッ化物又は水素のいずれかひとつを含
むガスプラズマにさらす工程と、真空中で加熱アニール
する工程とを備えたものである。
置の製造方法は、配線層および層間絶縁膜を炭素フッ化
水素化物、炭素フッ化物又は水素のいずれかひとつを含
むガスプラズマにさらす工程と、真空中で加熱アニール
する工程とを備えたものである。
【００１２】
【作用】この発明における半導体装置の製造方法は、配
線層および層間絶縁膜を炭素フッ化水素化物、炭素フッ
化物又は水素のいずれかひとつを含むガスプラズマにさ
らすようにしたので、配線層および層間絶縁膜上の吸着
塩素を低温で効率よく脱離させることができる。
線層および層間絶縁膜を炭素フッ化水素化物、炭素フッ
化物又は水素のいずれかひとつを含むガスプラズマにさ
らすようにしたので、配線層および層間絶縁膜上の吸着
塩素を低温で効率よく脱離させることができる。
【００１３】また、上記ガスプラズマ処理後、真空中で
加熱アニール処理を施すようにしたので配線層および層
間絶縁膜上の吸着塩素をさらに効率よく脱離させること
ができる。
加熱アニール処理を施すようにしたので配線層および層
間絶縁膜上の吸着塩素をさらに効率よく脱離させること
ができる。
【００１４】
実施例１．以下、この発明の実施例を図を用いて説明す
る。なお、従来の技術の説明と重複する部分については
適宜その説明を省略する。
る。なお、従来の技術の説明と重複する部分については
適宜その説明を省略する。
【００１５】図１〜図４はこの発明の一実施例の選択メ
タルＣＶＤ法を用いたスルーホール部における金属膜の
埋め込み方法を示す工程断面図である。まず図１に示す
ように従来例の図５と同様にして、半導体素子が形成さ
れた（図示なし）半導体基板１上に絶縁膜２を形成す
る。その後全面にアルミ合金膜を形成し、写真製版、エ
ッチングによりアルミ合金膜をパターニングして配線層
３を形成する。配線層３上の全面に層間絶縁膜４を形成
したのちスルーホール５を開口する。この工程中、配線
層３上には自然酸化膜６が形成されてしまう。
タルＣＶＤ法を用いたスルーホール部における金属膜の
埋め込み方法を示す工程断面図である。まず図１に示す
ように従来例の図５と同様にして、半導体素子が形成さ
れた（図示なし）半導体基板１上に絶縁膜２を形成す
る。その後全面にアルミ合金膜を形成し、写真製版、エ
ッチングによりアルミ合金膜をパターニングして配線層
３を形成する。配線層３上の全面に層間絶縁膜４を形成
したのちスルーホール５を開口する。この工程中、配線
層３上には自然酸化膜６が形成されてしまう。
【００１６】次に図２に示すように、従来例の図６と同
様に、スルーホール５内の配線層３上の自然酸化膜６を
３塩化ホウ素（ＢＣｌ3）を用いた反応性イオンエッチ
ングによって除去する。
様に、スルーホール５内の配線層３上の自然酸化膜６を
３塩化ホウ素（ＢＣｌ3）を用いた反応性イオンエッチ
ングによって除去する。
【００１７】次に、図３に示すように、３フッ化水素化
炭素ガス（ＣＨＦ3）のプラズマ化雰囲気中に半導体基
板を置くことによって配線層３および層間絶縁膜４上に
吸着した塩素（Ｃｌ）を脱離する。このとき、塩素（Ｃ
ｌ）は塩化水素（ＨＣｌ），四塩化炭素（ＣＣｌ4），
炭素塩化フッ化物（ＣＦxＣｌy）等の化合物を形成して
脱離し、アニールによる塩素（Ｃｌ）脱離ではないので
配線層３への熱の影響はない。
炭素ガス（ＣＨＦ3）のプラズマ化雰囲気中に半導体基
板を置くことによって配線層３および層間絶縁膜４上に
吸着した塩素（Ｃｌ）を脱離する。このとき、塩素（Ｃ
ｌ）は塩化水素（ＨＣｌ），四塩化炭素（ＣＣｌ4），
炭素塩化フッ化物（ＣＦxＣｌy）等の化合物を形成して
脱離し、アニールによる塩素（Ｃｌ）脱離ではないので
配線層３への熱の影響はない。
【００１８】その後図４に示すように従来例の図８と同
様にして、６フッ化タングステン（ＷＦ6）と水素
（Ｈ2）とシラン（ＳｉＨ4）とのガスにより選択メタル
ＣＶＤ法を用いてスルーホール５内にのみタングステン
（Ｗ）膜よりなる金属膜７を選択成長させ、スルーホー
ル５を金属膜７で埋め込む。
様にして、６フッ化タングステン（ＷＦ6）と水素
（Ｈ2）とシラン（ＳｉＨ4）とのガスにより選択メタル
ＣＶＤ法を用いてスルーホール５内にのみタングステン
（Ｗ）膜よりなる金属膜７を選択成長させ、スルーホー
ル５を金属膜７で埋め込む。
【００１９】但し、従来例と同様に図３で示した自然酸
化膜６除去から図４で示したスルーホール５内への金属
膜７埋め込みまでの工程は配線層３の再自然酸化を防止
するため真空中で連続して行う。
化膜６除去から図４で示したスルーホール５内への金属
膜７埋め込みまでの工程は配線層３の再自然酸化を防止
するため真空中で連続して行う。
【００２０】実施例２．なお、上記実施例１では配線層
３上の吸着塩素（Ｃｌ）を脱離させる手段としてのガス
プラズマに３フッ化水素化炭素を用いた場合について示
したが、その他の炭素フッ化水素化物、炭素フッ化物、
水素のガスプラズマを用いても同様に塩素（Ｃｌ）を良
好に脱離することができる。
３上の吸着塩素（Ｃｌ）を脱離させる手段としてのガス
プラズマに３フッ化水素化炭素を用いた場合について示
したが、その他の炭素フッ化水素化物、炭素フッ化物、
水素のガスプラズマを用いても同様に塩素（Ｃｌ）を良
好に脱離することができる。
【００２１】実施例３．また、上記実施例１、２ではガ
スプラズマにより塩素（Ｃｌ）を脱離させた後、即、選
択メタルＣＶＤでスルーホール内に金属膜を堆積させる
場合について示したが、ガスプラズマ処理後、真空中で
加熱アニールを行えば塩素（Ｃｌ）の脱離はより完全な
ものとなりコロージョンの発生が抑制出来る。このとき
のアニール温度条件は加熱アニール法のみで塩素（Ｃ
ｌ）を脱離するときほど厳しくする必要はない。従っ
て、従来のように、この加熱による温度で配線層３にヒ
ロック等の損傷が発生する恐れはない。
スプラズマにより塩素（Ｃｌ）を脱離させた後、即、選
択メタルＣＶＤでスルーホール内に金属膜を堆積させる
場合について示したが、ガスプラズマ処理後、真空中で
加熱アニールを行えば塩素（Ｃｌ）の脱離はより完全な
ものとなりコロージョンの発生が抑制出来る。このとき
のアニール温度条件は加熱アニール法のみで塩素（Ｃ
ｌ）を脱離するときほど厳しくする必要はない。従っ
て、従来のように、この加熱による温度で配線層３にヒ
ロック等の損傷が発生する恐れはない。
【００２２】
【発明の効果】以上のようにこの発明によれば配線層お
よび層間絶縁膜を炭素フッ化水素化物、炭素フッ化物又
は水素のいずれかひとつを含むガスプラズマにさらすよ
うにしたので、配線層および層間絶縁膜上の吸着塩素を
低温で効率よく脱離させることができ、配線層が熱によ
って変形することがなく安定してスルーホール内に金属
膜を選択成長させることができる効果がある。
よび層間絶縁膜を炭素フッ化水素化物、炭素フッ化物又
は水素のいずれかひとつを含むガスプラズマにさらすよ
うにしたので、配線層および層間絶縁膜上の吸着塩素を
低温で効率よく脱離させることができ、配線層が熱によ
って変形することがなく安定してスルーホール内に金属
膜を選択成長させることができる効果がある。
【００２３】また、上記ガスプラズマ処理を行った後、
真空中で加熱アニール処理を行うようにしたので、配線
層および層間絶縁膜上の吸着塩素を完全に除去でき安定
してスルーホール内に金属膜を選択成長させることがで
きる。
真空中で加熱アニール処理を行うようにしたので、配線
層および層間絶縁膜上の吸着塩素を完全に除去でき安定
してスルーホール内に金属膜を選択成長させることがで
きる。
【図１】この発明の実施例１によるスルーホール部にお
ける金属膜の埋め込み方法の一工程を示す断面図であ
る。
ける金属膜の埋め込み方法の一工程を示す断面図であ
る。
【図２】この発明の実施例１によるスルーホール部にお
ける金属膜の埋め込み方法の一工程を示す断面図であ
る。
ける金属膜の埋め込み方法の一工程を示す断面図であ
る。
【図３】この発明の実施例１によるスルーホール部にお
ける金属膜の埋め込み方法の一工程を示す断面図であ
る。
ける金属膜の埋め込み方法の一工程を示す断面図であ
る。
【図４】この発明の実施例１によるスルーホール部にお
ける金属膜の埋め込み方法の一工程を示す断面図であ
る。
ける金属膜の埋め込み方法の一工程を示す断面図であ
る。
【図５】従来のスルーホール部における金属膜の埋め込
み方法の一工程を示す断面図である。
み方法の一工程を示す断面図である。
【図６】従来のスルーホール部における金属膜の埋め込
み方法の一工程を示す断面図である。
み方法の一工程を示す断面図である。
【図７】従来のスルーホール部における金属膜の埋め込
み方法の一工程を示す断面図である。
み方法の一工程を示す断面図である。
【図８】従来のスルーホール部における金属膜の埋め込
み方法の一工程を示す断面図である。
み方法の一工程を示す断面図である。
【図９】スルーホール部の一問題点を示す断面図であ
る。
る。
【図１０】スルーホール部の一問題点を示す断面図であ
る。
る。
１ 半導体基板 ３ 配線層 ４ 層間絶縁膜 ５ スルーホール ６ 自然酸化膜 ７ 金属膜
Claims (2)
- 【請求項１】 半導体基板上に配線層を形成する第１の
工程と、上記配線層上に層間絶縁膜を形成する第２の工
程と、上記層間絶縁膜を開口してスルーホールを形成す
る第３の工程と、上記スルーホール内の自然酸化膜を塩
化物により除去する第４の工程と、上記配線層および層
間絶縁膜上に吸着した塩素を脱離させる第５の工程と、
上記スルーホール内に選択メタルＣＶＤ法により金属膜
を堆積する第６の工程とを備えた半導体装置の製造方法
において、 上記第５の工程が上記配線層および層間絶縁膜を炭素フ
ッ化水素化物、炭素フッ化物、又は水素のいずれかひと
つを含むガスプラズマにさらす工程を備えていることを
特徴とする半導体装置の製造方法。 - 【請求項２】 半導体基板上に配線層を形成する第１の
工程と、上記配線層上に層間絶縁膜を形成する第２の工
程と、上記層間絶縁膜を開口してスルーホールを形成す
る第３の工程と、上記スルーホール内の自然酸化膜を塩
化物により除去する第４の工程と、上記配線層および層
間絶縁膜上に吸着した塩素を脱離させる第５の工程と、
上記スルーホール内に選択メタルＣＶＤ法により金属膜
を堆積する第６の工程とを備えた半導体装置の製造方法
において、 上記第５の工程が上記配線層および層間絶縁膜を炭素フ
ッ化水素化物、炭素フッ化物又は水素のいずれかひとつ
を含むガスプラズマにさらす工程と、真空中で加熱アニ
ールする工程とを備えていることを特徴とする半導体装
置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19606293A JPH0750277A (ja) | 1993-08-06 | 1993-08-06 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19606293A JPH0750277A (ja) | 1993-08-06 | 1993-08-06 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0750277A true JPH0750277A (ja) | 1995-02-21 |
Family
ID=16351569
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19606293A Pending JPH0750277A (ja) | 1993-08-06 | 1993-08-06 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0750277A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6815316B2 (en) | 2000-04-27 | 2004-11-09 | Sumitomo Electric Industries, Ltd. | Apparatus for fabricating compound semiconductor device |
| US7500708B2 (en) | 2003-08-21 | 2009-03-10 | Prime Polymer Co., Ltd. | Interior part for automobile |
-
1993
- 1993-08-06 JP JP19606293A patent/JPH0750277A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6815316B2 (en) | 2000-04-27 | 2004-11-09 | Sumitomo Electric Industries, Ltd. | Apparatus for fabricating compound semiconductor device |
| US7500708B2 (en) | 2003-08-21 | 2009-03-10 | Prime Polymer Co., Ltd. | Interior part for automobile |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3179212B2 (ja) | 半導体装置の製造方法 | |
| US20020132472A1 (en) | Method for forming metal plug | |
| JPH09148268A (ja) | 半導体装置の製造方法 | |
| JPH10214896A (ja) | 半導体装置の製造方法及び製造装置 | |
| JP2836529B2 (ja) | 半導体装置の製造方法 | |
| JP4798688B2 (ja) | 半導体装置の製造方法 | |
| US6979633B2 (en) | Method of manufacturing semiconductor device | |
| JP3027946B2 (ja) | 半導体装置およびその製造方法 | |
| JP3270196B2 (ja) | 薄膜形成方法 | |
| US7125809B1 (en) | Method and material for removing etch residue from high aspect ratio contact surfaces | |
| JPH0750277A (ja) | 半導体装置の製造方法 | |
| JPH0982798A (ja) | 半導体装置およびその製造方法 | |
| JPH0246731A (ja) | 半導体装置の製造方法 | |
| US6291346B1 (en) | Titanium silicide layer formation method | |
| JP2001168062A (ja) | タングステン薄膜の形成方法、半導体装置の製造方法 | |
| US5930670A (en) | Method of forming a tungsten plug of a semiconductor device | |
| JPH02139932A (ja) | 半導体装置の製造方法 | |
| JPH1022379A (ja) | 半導体装置の製造方法 | |
| JPH0864676A (ja) | 半導体装置の製造方法 | |
| JPH0360126A (ja) | 半導体装置の製造方法 | |
| JPH07169834A (ja) | 層間接続孔の埋め込み方法 | |
| JPH06224150A (ja) | 多層配線構造の形成方法 | |
| JP2701722B2 (ja) | 半導体装置の製造方法 | |
| JPH10308393A (ja) | 半導体装置の製造方法および製造装置 | |
| JPH04155850A (ja) | 微細孔への金属孔埋め方法 |