JP2701722B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JP2701722B2
JP2701722B2 JP33043093A JP33043093A JP2701722B2 JP 2701722 B2 JP2701722 B2 JP 2701722B2 JP 33043093 A JP33043093 A JP 33043093A JP 33043093 A JP33043093 A JP 33043093A JP 2701722 B2 JP2701722 B2 JP 2701722B2
Authority
JP
Japan
Prior art keywords
film
metal compound
semiconductor device
aluminum
refractory metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP33043093A
Other languages
English (en)
Other versions
JPH07193064A (ja
Inventor
和己 菅井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP33043093A priority Critical patent/JP2701722B2/ja
Publication of JPH07193064A publication Critical patent/JPH07193064A/ja
Application granted granted Critical
Publication of JP2701722B2 publication Critical patent/JP2701722B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Chemical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、半導体装置の製造方法
に関し、特に層間接続を有する配線の形成方法に関す
る。
【0002】
【従来の技術】従来の半導体装置の製造方法の第1の例
としては、特願平5−12174号に記載されているよ
うに、半導体装置上に設けた絶縁膜の上に高融点金属膜
あるいは高融点金属化合物膜を形成し、これら絶縁膜と
金属膜をエッチングして接続孔を形成し、四塩化チタン
に曝した後、有機アルミニウムを用いた選択気相化学成
長により、接続孔内にのみ、アルミニウム膜を形成する
方法がある。この方法では、四塩化チタンに曝された基
板上には塩素が残留する。
【0003】従来の半導体装置の製造方法の第2の例と
しては、月刊セミコンダクター・ワールド(Semic
onductor World)誌1993年6月号3
6頁に記載されているように、半導体装置上に設けた絶
縁膜をエッチングして、接続孔と配線溝を形成した後、
金属膜を基板全面に堆積させ、さらに化学機械研磨によ
って、接続孔と溝以外に堆積した金属膜を除去し、配線
を形成する方法がある。この方法では、配線部以外の不
要な金属膜を除去するために、化学機械研磨の工程が必
要である。
【0004】
【発明が解決しようとする課題】上述した従来の第1の
例では、残留した塩素は水分が存在するとアルミニウム
膜と容易に反応し、アルミニウム膜を腐食する。このた
め、配線の断線を引き起こすので、配線の信頼性を著し
く劣化させる。
【0005】また、第2の例では、化学機械研磨の工程
には高価な専用の設備が必要な上に、スループットが低
いために生産性が悪いという欠点がある。また、化学機
械研磨の終点検出が困難なために制御性が悪いという欠
点もある。
【0006】
【課題を解決するための手段】本発明の半導体装置の製
造方法は、絶縁膜上に開口部を持ったシリコン膜あるい
は高融点金属化合物膜が形成された半導体装置をハロゲ
ンを含まないチタン化合物ガスに曝した後に、有機アル
ミニウムを用いた気相化学成長法により絶縁膜上だけに
アルミニウム膜を形成することを特徴とする。また半導
体装置上に設けた絶縁膜の上にシリコン膜あるいは高融
点金属化合物膜を形成する工程と、前記シリコン膜ある
いは前記高融点金属化合物膜と前記絶縁膜とを選択的に
順次エッチングして接続孔と配線溝を形成する工程と、
前記接続孔内および前記配線溝内を含む表面をハロゲン
を含まないチタン化合物ガスに曝す工程と、有機アルミ
ニウムを用いた気相化学成長法により、前記シリコン膜
あるいは前記高融点金属化合物膜の上にはアルミニウム
膜の成長を抑止し前記接続孔内および前記配線溝内にの
み選択的にアルミニウム膜を堆積する工程とを含んで構
成される。または、半導体装置上に設けた絶縁膜の上に
シリコン膜あるいは高融点金属化合物膜を形成する工程
と、前記シリコン膜あるいは前記高融点金属化合物膜
前記絶縁膜とを選択的に順次エッチングして接続孔を形
成する工程と、前記接続孔を含む表面をハロゲンを含ま
ないチタン化合物ガスに曝す工程と、有機アルミニウム
を用いた気相化学成長法により、前記シリコン膜あるい
高融点金属化合物膜の上にはアルミニウム膜の成長を
抑止し前記接続孔内にのみ選択的にアルミニウム膜を堆
積する工程と、前記アルミニウム膜を含む表面に金属膜
を堆積する工程と、前記金属膜と前記シリコン膜あるい
は前記高融点金属化合物膜とを選択的にエッチングする
工程とを含んで構成される。上記の半導体装置の製造方
法において、有機チタンガスとして、ジシクロペンタジ
エニルアジ化チタン Ti(C5 5 2(N3 2
ビスジメチルアミノジシクロペンタジエニルチタンTi
(C5 52 [N(CH3 2 2 、テトラトリメチ
ルシリルメチルチタン Ti[CH2 Si(C
3 3 4 、テトラジメチルアミノチタン Ti[N
(CH3 24 、テトラジエチルアミノチタン Ti
[N(C2 5 2 4のうちいずれか、またはこれら
の混合ガスを用いる。また高融点金属化合物膜としてタ
ングステンシリサイドWSi膜を用いる。
【0007】
【作用】半導体装置上に設けた絶縁膜の上にシリコン膜
を形成し、そのシリコン膜と絶縁膜とを選択的に順次エ
ッチングして接続孔と配線溝をを形成する。続いて、接
続孔を含む表面をハロゲンを含まないチタン化合物ガス
に曝すと、シリコン膜の表面が有機アルミニウムの分解
に関して不活性になると同時に、絶縁膜の表面は有機ア
ルミニウムの分解に関して活性になることを初めて見い
だした。この後、有機アルミニウムを用いた気相化学成
長法を行うと、接続孔内および配線溝内にのみアルミニ
ウム膜が選択的に堆積し、アルミニウム配線が形成でき
た。この時、配線と絶縁膜の界面にはわずかなチタン、
炭素、窒素が観測されたが、これによるアルミニウム配
線の腐食はなく、接続抵抗にも影響がなかった。また、
シリコン膜の代わりにタングステンシリサイド膜を用い
て上記と同様の構造の半導体装置を形成し、ハロゲンを
含まないチタン化合物ガスに曝し、有機アルミニウムの
気相化学成長を行った場合にも、タングステンシリサイ
ド上にアルミニウム膜が堆積せず、接続孔と配線溝内に
のみアルミニウム膜が形成できた。
【0008】
【実施例】次に請求項1記載の発明の実施例について図
面を参照して説明する。図1は実施例の主要工程におけ
る半導体装置の断面図である。本実施例はシリコン集積
回路における配線工程に適用した場合を例示する。
【0009】標準的な集積回路製作方法を用いて形成し
た、接続孔形成前の構造を有する基板を図1(a)に示
す。図において、1はシリコン基板、2は酸化シリコン
膜、3は窒化チタン膜である。続いて図1(b)に示す
ように前記基板1の全面にシリコン膜4を形成する。次
に図1(c)に示すように接続孔5と溝6を反応性イオ
ンエッチング法を用いて形成する。接続孔5の底面は窒
化チタン膜3で側面は酸化シリコン膜2で、溝6の底面
および側面は酸化シリコン膜2ある。さらに図1(d)
に示すように前記基板1を気相化学成長装置に設置し真
空排気した後、ガス圧力1mTorrでテトラジメチル
アミノチタン7に5分間曝す。すると接続孔5と溝6の
内面の窒化チタン膜3と酸化シリコン膜2は、テトラジ
メチルアミノチタンガス7に曝さない場合に比べて、有
機アルミニウムを用いた気相化学成長に対してはるかに
活性になる。一方、シリコン膜4は、テトラジメチルア
ミノチタンガス7に曝すと、曝さない場合に比べて有機
アルミニウムを用いた気相化学成長に対してはるかに不
活性になる。続いてジメチルアルミニウムハイドライド
を用い、成長室圧力1.3Torr、キャリア水素流量
300sccm、基板温度180℃で気相化学成長を行
う。すると図1(e)に示すように、接続孔5内と溝6
内にのみ選択的に第1のアルミニウム膜8が形成され
る。続いて、図1(f)に示すようにシリコン膜3をエ
ッチングすると、溝6に堆積した第1のアルミニウム膜
8が配線9となる。
【0010】次に請求項2記載の発明の実施例について
図面を参照して説明する。図2は実施例の主要工程にお
ける半導体装置の断面図である。本実施例はシリコン集
積回路における配線形成に適用した場合を示す。
【0011】実施例1と同様な方法で形成した、接続孔
形成前の構造を有する基板を図2(a)に示す。図にお
いて、1はシリコン基板、2は酸化シリコン膜、3は窒
化チタン膜である。続いて図2(b)に示すように前記
基板1の全面にシリコン膜4を形成する。次に図2
(c)に示すように接続孔5を反応性イオンエッチング
法を用いて開口する。接続孔5の底面は窒化チタン膜3
で側面は酸化シリコン膜2である。さらに図2(d)に
示すように前記基板1を実施例1と同様に、テトラジメ
チルアミノチタン7に曝す。続いてジメチルアルミニウ
ムハイドライドを用い、実施例1と同様の条件で気相化
学成長を行う。すると図2(e)に示すように、接続孔
5内にのみ第1のアルミニウム膜8が形成される。さら
に通常のスパッタリング法により前記基板全面に第2の
アルミニウム膜を堆積させる。この後、図2(f)に示
すように第2のアルミニウム膜とシリコン膜4を同時に
エッチングするとアルミニウム配線9ができる。
【0012】上記二つの実施例ではシリコン膜用いた
場合を例示したが、第1の金属膜としてタングステンシ
リサイド窒化タングステン、チタンシリサイド、白金
シリサイドなどを用いても同様の効果が得られる。
【0013】また、上記二つの実施例ではハロゲンを含
まないチタン化合物ガスとしてテトラジメチルアミノチ
タンTi[N(CH3 2 4 を用いた場合を例示した
が、テトラジエチルアミノチタン Ti[N(C
2 5 2 4 、ジシクロペンタジエニルアジ化チタン
Ti(C5 5 2 (N3 2 、ビスジメチルアミノ
ジシクロペンタジエニルチタン Ti(C5 5
2 [N(CH3 2 2 、テトラトリメチルシリルメチ
ルチタン Ti[CH2 Si(CH3 3 4 のうちい
ずれかまたはこれらの組合せでも同様の効果が得られ
る。
【0014】基板をハロゲンを含まないチタン化合物ガ
スに曝す時の圧力、時間は基板表面にガスの吸着が起こ
る範囲で任意に選ぶことができる。
【0015】有機アルミニウム原料としては例示したジ
メチルアルミニウムハイドライド(CH3 2 AlHの
他に、ジエチルアルミニウムハイドライド (C
2 5 2 AlH、トリイソブチルアルミニウム Al
(i−C4 9 3 、トリメチルアミンアラン AlH
3 N(CH3 3 、トリエチルアミンアラン AlH3
N(C2 5 3 、ジメチルエチルアミンアラン Al
3 N(CH3 2 (C25 )あるいはこれらの混合
物などを用いても同様の効果がある。
【0016】さらに選択成長条件はアルミニウムの選択
成長がおこる範囲内で任意に選ぶことができる。
【0017】
【発明の効果】以上説明したように本発明は、ハロゲン
を含まないチタン化合物ガス前処理を用い、高制御性と
高スループットを有する工程の組合せで、高信頼性を有
する微細配線を形成できるので、半導体装置の生産コス
トを低減できる効果がある。
【図面の簡単な説明】
【図1】請求項1記載の本発明の実施例の主要工程を示
す断面図である。
【図2】請求項2記載の本発明の実施例の主要工程を示
す断面図である。
【符号の説明】
1 シリコン基板 2 酸化シリコン膜 3 窒化チタン膜 4 シリコン膜 5 接続孔 6 溝 7 テトラジメチルアミノチタン 8 第1のアルミニウム膜 9 アルミニウム配線

Claims (5)

    (57)【特許請求の範囲】
  1. 【請求項1】 絶縁膜上に開口部を持ったシリコン膜あ
    るいは高融点金属化合物膜が形成された半導体装置をハ
    ロゲンを含まないチタン化合物ガスに曝した後に、有機
    アルミニウムを用いた気相化学成長法により絶縁膜上だ
    けにアルミニウム膜を形成することを特徴とする半導体
    装置の製造方法。
  2. 【請求項2】 半導体装置上に設けた絶縁膜の上にシリ
    コン膜あるいは高融点金属化合物膜を形成する工程と、
    前記シリコン膜あるいは前記高融点金属化合物膜と前記
    絶縁膜とを選択的に順次エッチングして接続孔と配線溝
    を形成する工程と、前記接続孔内および前記配線溝内を
    含む表面をハロゲンを含まないチタン化合物ガスに曝す
    工程と、有機アルミニウムを用いた気相化学成長法によ
    り、前記シリコン膜あるいは前記高融点金属化合物膜の
    上にはアルミニウム膜の成長を抑止し前記接続孔内およ
    び前記配線溝内にのみ選択的にアルミニウム膜を堆積す
    る工程とを含むことを特徴とする半導体装置の製造方
    法。
  3. 【請求項3】 半導体装置上に設けた絶縁膜の上にシリ
    コン膜あるいは高融点金属化合物膜を形成する工程と、
    前記シリコン膜あるいは前記高融点金属化合物膜と前記
    絶縁膜とを選択的に順次エッチングして接続孔を形成す
    る工程と、前記接続孔を含む表面をハロゲンを含まない
    チタン化合物ガスに曝す工程と、有機アルミニウムを用
    いた気相化学成長法により、前記シリコン膜あるいは高
    融点金属化合物膜の上にはアルミニウム膜の成長を抑止
    し前記接続孔内にのみ選択的にアルミニウム膜を堆積す
    る工程と、前記アルミニウム膜を含む表面に金属膜を堆
    積する工程と、前記金属膜と前記シリコン膜あるいは前
    記高融点金属化合物膜とを選択的にエッチングする工程
    とを含むことを特徴とする半導体装置の製造方法。
  4. 【請求項4】 前記ハロゲンを含まないチタン化合物ガ
    スとして、ジシクロペンタジエニルアジ化チタン Ti
    (C5 5 2 (N3 2 、ビスジメチルアミノジシク
    ロペンタジエニルチタンTi(C5 5 2 [N(CH
    3 2 2 、テトラトリメチルシリルメチルチタン T
    i[CH2 Si(CH3 3 4 、テトラジメチルアミ
    ノチタン Ti[N(CH3 2 4 、テトラジエチル
    アミノチタン Ti[N(C2 5 2 4のうちいず
    れか、またはこれらの混合ガスを用いることを特徴とす
    る請求項1または請求項2または請求項3記載の半導体
    装置の製造方法。
  5. 【請求項5】 前記高融点金属化合物膜としてタングス
    テンシリサイドWSi膜を用いることを特徴とする請求
    項1または請求項2または請求項3または請求項4記載
    の半導体装置の製造方法。
JP33043093A 1993-12-27 1993-12-27 半導体装置の製造方法 Expired - Lifetime JP2701722B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP33043093A JP2701722B2 (ja) 1993-12-27 1993-12-27 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP33043093A JP2701722B2 (ja) 1993-12-27 1993-12-27 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH07193064A JPH07193064A (ja) 1995-07-28
JP2701722B2 true JP2701722B2 (ja) 1998-01-21

Family

ID=18232532

Family Applications (1)

Application Number Title Priority Date Filing Date
JP33043093A Expired - Lifetime JP2701722B2 (ja) 1993-12-27 1993-12-27 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2701722B2 (ja)

Also Published As

Publication number Publication date
JPH07193064A (ja) 1995-07-28

Similar Documents

Publication Publication Date Title
US6143377A (en) Process of forming a refractory metal thin film
EP0216157B1 (en) A method of depositing metal contact regions on a silicon substrate
US4751101A (en) Low stress tungsten films by silicon reduction of WF6
KR19980041821A (ko) 내화성 금속의 선택적 침착 방법 및 그에 의해 형성된 실리콘기판과 그를 포함하는 집적 회로
WO1998028783A1 (en) Method of nucleation used in semiconductor devices
JP3189771B2 (ja) 半導体装置の製造方法
JP3003608B2 (ja) 半導体装置の製造方法
JPH05129231A (ja) 電極配線
US6847085B2 (en) High aspect ratio contact surfaces having reduced contaminants
JP2701722B2 (ja) 半導体装置の製造方法
KR0161889B1 (ko) 반도체장치의 배선 형성방법
JP2937998B1 (ja) 配線の製造方法
JPH07180058A (ja) 窒化タングステン膜の形成方法
JP3149912B2 (ja) 半導体装置およびその製造方法
JPH02177427A (ja) 半導体装置の製造方法
JP2871943B2 (ja) 半導体装置の製造方法
JPH06275727A (ja) 高融点金属膜の堆積方法
US5595936A (en) Method for forming contacts in semiconductor device
KR100440260B1 (ko) 반도체 소자의 비트라인 형성 방법
JPH07230991A (ja) 半導体装置の製造方法
JPH0529316A (ja) 半導体装置の製造方法
JPH1022379A (ja) 半導体装置の製造方法
JPH11150086A (ja) 半導体装置の製造方法
KR100273716B1 (ko) 반도체 소자의 제조방법
JPH07169834A (ja) 層間接続孔の埋め込み方法

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19970902