JP3149912B2 - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JP3149912B2 JP3149912B2 JP21214497A JP21214497A JP3149912B2 JP 3149912 B2 JP3149912 B2 JP 3149912B2 JP 21214497 A JP21214497 A JP 21214497A JP 21214497 A JP21214497 A JP 21214497A JP 3149912 B2 JP3149912 B2 JP 3149912B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- metal film
- refractory metal
- semiconductor device
- aluminum
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Chemical Vapour Deposition (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置におけ
る配線用アルミニウム薄膜の形成方法およびアルミニウ
ム配線を有する半導体装置に関する。
る配線用アルミニウム薄膜の形成方法およびアルミニウ
ム配線を有する半導体装置に関する。
【０００２】
【従来の技術】ＬＳＩの高集積化・高速化のために、Ｌ
ＳＩの設計ルールは微細化し、配線用の溝幅や接続孔の
径は小さくなり、アスペクト比（深さと開口寸法との
比）は大きくなっている。このような配線用の溝や接続
孔の埋め込み方法として、原理的に段差被覆性の良い気
相化学成長法を用いた金属膜の形成方法が開発されてい
る。
ＳＩの設計ルールは微細化し、配線用の溝幅や接続孔の
径は小さくなり、アスペクト比（深さと開口寸法との
比）は大きくなっている。このような配線用の溝や接続
孔の埋め込み方法として、原理的に段差被覆性の良い気
相化学成長法を用いた金属膜の形成方法が開発されてい
る。
【０００３】従来の金属薄膜の形成方法の例を図５に示
す。本従来例は特開平８−２９８２８８号公報に記載さ
れている。この方法による金属薄膜の形成方法は、まず
図５（ａ）に示すように、シリコン基板１０５に第１の
アルミニウム配線（Ａｌ配線）１０４を形成する。続い
てＳｉＯ2膜１０３を堆積後ビアホール１０１を開口す
る。続いて、ＴｉＮ膜１０２を堆積する。この後、ＣＶ
Ｄでアルミニウム膜を堆積するまでの間に装置間の搬送
を行うが、その際、基板表面に有機物などの汚染物１０
６が付着する。次に、図５（ｂ）に示すように、この基
板を水素プラズマ１０７に曝すと、汚染物１０６が除去
され、かつＴｉＮ膜１０２の表面が水素によって還元さ
れて清浄な金属面を出す。続いて、図５（ｃ）に示すよ
うに、有機アルミニウムを用いた化学気相成長法（ＣＶ
Ｄ法）によりＣＶＤ−Ａｌ膜１０８を堆積させる。
す。本従来例は特開平８−２９８２８８号公報に記載さ
れている。この方法による金属薄膜の形成方法は、まず
図５（ａ）に示すように、シリコン基板１０５に第１の
アルミニウム配線（Ａｌ配線）１０４を形成する。続い
てＳｉＯ2膜１０３を堆積後ビアホール１０１を開口す
る。続いて、ＴｉＮ膜１０２を堆積する。この後、ＣＶ
Ｄでアルミニウム膜を堆積するまでの間に装置間の搬送
を行うが、その際、基板表面に有機物などの汚染物１０
６が付着する。次に、図５（ｂ）に示すように、この基
板を水素プラズマ１０７に曝すと、汚染物１０６が除去
され、かつＴｉＮ膜１０２の表面が水素によって還元さ
れて清浄な金属面を出す。続いて、図５（ｃ）に示すよ
うに、有機アルミニウムを用いた化学気相成長法（ＣＶ
Ｄ法）によりＣＶＤ−Ａｌ膜１０８を堆積させる。
【０００４】
【発明が解決しようとする課題】しかしながら、上述し
た従来例では、基板がイオンや電子に曝されるため、シ
リコン基板やゲート絶縁膜にプラズマのダメージを与
え、半導体装置の歩留りを劣化させるという問題があ
る。
た従来例では、基板がイオンや電子に曝されるため、シ
リコン基板やゲート絶縁膜にプラズマのダメージを与
え、半導体装置の歩留りを劣化させるという問題があ
る。
【０００５】そこで本発明の目的は、プラズマのダメー
ジを与えることなく、信頼性が高くかつ微細な配線の形
成を可能とし、歩留まりを向上させ、製造コストを低減
できる半導体装置の製造方法、及び高集積化・高速化さ
れ且つ安価な半導体装置を提供することにある。
ジを与えることなく、信頼性が高くかつ微細な配線の形
成を可能とし、歩留まりを向上させ、製造コストを低減
できる半導体装置の製造方法、及び高集積化・高速化さ
れ且つ安価な半導体装置を提供することにある。
【０００６】
【課題を解決するための手段】本発明は、基板上に絶縁
膜を堆積し、該絶縁膜にコンタクトホールあるいはビア
ホールのうち少なくとも一つを形成する工程と、高融点
金属膜を、少なくともその膜表面近傍に原子状水素を５
×１０ 20 個／ｃｍ 3 以上含むように形成する工程と、有
機アルミニウムを用いた化学気相成長法でアルミニウム
膜を、前記高融点金属膜が内表面に形成された前記コン
タクトホールあるいはビアホールを埋め込むように形成
する工程を有することを特徴とする半導体装置の製造方
法に関する。
膜を堆積し、該絶縁膜にコンタクトホールあるいはビア
ホールのうち少なくとも一つを形成する工程と、高融点
金属膜を、少なくともその膜表面近傍に原子状水素を５
×１０ 20 個／ｃｍ 3 以上含むように形成する工程と、有
機アルミニウムを用いた化学気相成長法でアルミニウム
膜を、前記高融点金属膜が内表面に形成された前記コン
タクトホールあるいはビアホールを埋め込むように形成
する工程を有することを特徴とする半導体装置の製造方
法に関する。
【０００７】また、本発明は、基板上に絶縁膜を堆積
し、該絶縁膜にコンタクトホールあるいはビアホールの
うち少なくとも一つを形成する工程と、高融点金属膜を
形成する工程と、該高融点金属膜の少なくとも表面近傍
に原子状水素を含むように、熱で解離した原子状水素を
照射する工程と、有機アルミニウムを用いた化学気相成
長法でアルミニウム膜を、前記高融点金属膜が内表面に
形成された前記コンタクトホールあるいはビアホールを
埋め込むように形成する工程を有することを特徴とする
半導体装置の製造方法に関する。
し、該絶縁膜にコンタクトホールあるいはビアホールの
うち少なくとも一つを形成する工程と、高融点金属膜を
形成する工程と、該高融点金属膜の少なくとも表面近傍
に原子状水素を含むように、熱で解離した原子状水素を
照射する工程と、有機アルミニウムを用いた化学気相成
長法でアルミニウム膜を、前記高融点金属膜が内表面に
形成された前記コンタクトホールあるいはビアホールを
埋め込むように形成する工程を有することを特徴とする
半導体装置の製造方法に関する。
【０００８】また、基板上に、アルミニウム配線および
高融点金属膜を有する半導体装置であって、前記高融点
金属膜は少なくともその表面近傍に原子状水素を５×１
０ 20 個／ｃｍ 3 以上含んでおり、前記アルミニウム配線
は前記高融点金属膜に直接接している構造を有する半導
体装置に関する。
高融点金属膜を有する半導体装置であって、前記高融点
金属膜は少なくともその表面近傍に原子状水素を５×１
０ 20 個／ｃｍ 3 以上含んでおり、前記アルミニウム配線
は前記高融点金属膜に直接接している構造を有する半導
体装置に関する。
【０００９】
【作用】基板上に原子状水素を吸着させておくと、アル
ミニウムの化学気相成長において、有機アルミニウムと
容易に反応を起こす。このため、基板上のアルミニウム
の島の大きさが小さくなり、島密度が１桁以上増加する
ことを見い出した。これは次のように解釈できる。つま
り、化学気相成長では有機アルミニウムの分解によって
アルミニウム原子が堆積するが、基板上に原子状水素が
存在することによりこの反応が促進される。このため、
基板上にアルミニウム原子が増加し、臨界核の大きさを
超える核の数が増加したために島密度が増加した。化学
気相成長ではアルミニウムの堆積は、核形成、島の合
体、膜の形成という順で進行する。したがって、島密度
の増加によって、島が合体した直後の最小のアルミニウ
ム膜厚は減少し、より微細なビアホールの埋め込みが可
能となった。
ミニウムの化学気相成長において、有機アルミニウムと
容易に反応を起こす。このため、基板上のアルミニウム
の島の大きさが小さくなり、島密度が１桁以上増加する
ことを見い出した。これは次のように解釈できる。つま
り、化学気相成長では有機アルミニウムの分解によって
アルミニウム原子が堆積するが、基板上に原子状水素が
存在することによりこの反応が促進される。このため、
基板上にアルミニウム原子が増加し、臨界核の大きさを
超える核の数が増加したために島密度が増加した。化学
気相成長ではアルミニウムの堆積は、核形成、島の合
体、膜の形成という順で進行する。したがって、島密度
の増加によって、島が合体した直後の最小のアルミニウ
ム膜厚は減少し、より微細なビアホールの埋め込みが可
能となった。
【００１０】
【発明の実施の形態】以下、本発明の実施の形態を図面
を参照して説明する。
を参照して説明する。
【００１１】図１は半導体装置の製造方法の第１の実施
の形態の主要工程における半導体装置の断面図である。
第１の実施の形態の実施例として、本発明をシリコン集
積回路における配線工程に適用した場合を例示する。１
はシリコン基板、２は第１のＡｌ配線、３は酸化シリコ
ン膜、４はビアホールである。
の形態の主要工程における半導体装置の断面図である。
第１の実施の形態の実施例として、本発明をシリコン集
積回路における配線工程に適用した場合を例示する。１
はシリコン基板、２は第１のＡｌ配線、３は酸化シリコ
ン膜、４はビアホールである。
【００１２】まず、図１（ａ）に示すように、シリコン
基板１に第１のＡｌ配線２を形成後、層間絶縁膜として
酸化シリコン膜３を堆積し、これにリソグラフィとエッ
チングでビアホール４を開口した。
基板１に第１のＡｌ配線２を形成後、層間絶縁膜として
酸化シリコン膜３を堆積し、これにリソグラフィとエッ
チングでビアホール４を開口した。
【００１３】続いて、図１（ｂ）に示すように、バリア
メタルであるＴｉからなる膜、およびＴｉＮ膜５を形成
する。Ｔｉ膜は図示していない。通常、ＴｉＮ膜の形成
は、Ｔｉのターゲットをアルゴンと窒素のガス中でスパ
ッタリングして行う。しかし本実施例では、これらのガ
ス以外に水素を添加する。例えば、Ａｒ：Ｎ2：Ｈ2＝５
０：３０：２０の流量比で、パワー５００Ｗ、圧力５ｍ
Ｔｏｒｒでスパッタすると、ＴｉＮ膜に原子状水素が１
０23個／ｃｍ3添加された水素添加ＴｉＮ膜５が形成さ
れた。
メタルであるＴｉからなる膜、およびＴｉＮ膜５を形成
する。Ｔｉ膜は図示していない。通常、ＴｉＮ膜の形成
は、Ｔｉのターゲットをアルゴンと窒素のガス中でスパ
ッタリングして行う。しかし本実施例では、これらのガ
ス以外に水素を添加する。例えば、Ａｒ：Ｎ2：Ｈ2＝５
０：３０：２０の流量比で、パワー５００Ｗ、圧力５ｍ
Ｔｏｒｒでスパッタすると、ＴｉＮ膜に原子状水素が１
０23個／ｃｍ3添加された水素添加ＴｉＮ膜５が形成さ
れた。
【００１４】続いて、図１（ｃ）に示すように、ジメチ
ルアルミニウムハイドライドを用い、圧力５Ｔｏｒｒ、
基板温度２００℃、流量１ｓｌｍで化学気相成長を行う
と、ＣＶＤ−Ａｌ膜６が堆積し、半径５０ｎｍのビアホ
ールが埋め込めた。
ルアルミニウムハイドライドを用い、圧力５Ｔｏｒｒ、
基板温度２００℃、流量１ｓｌｍで化学気相成長を行う
と、ＣＶＤ−Ａｌ膜６が堆積し、半径５０ｎｍのビアホ
ールが埋め込めた。
【００１５】本実施例におけるＣＶＤ−Ａｌ膜６はその
厚さが１０ｎｍで島が融合して膜になったが、水素添加
ＴｉＮ膜を用いない場合には１００ｎｍからしか膜にな
らず、１００ｎｍ以下の半径のビアホールを埋め込むこ
とができなかった。これに対し、水素添加のＴｉＮ膜上
では１０ｎｍでＡｌが膜になることから、１０ｎｍの半
径のビアホールも埋め込むことが可能であると予想され
る。
厚さが１０ｎｍで島が融合して膜になったが、水素添加
ＴｉＮ膜を用いない場合には１００ｎｍからしか膜にな
らず、１００ｎｍ以下の半径のビアホールを埋め込むこ
とができなかった。これに対し、水素添加のＴｉＮ膜上
では１０ｎｍでＡｌが膜になることから、１０ｎｍの半
径のビアホールも埋め込むことが可能であると予想され
る。
【００１６】本実施例では、窒素と水素を用いた場合を
例示したが、窒素と水素の代わりにＮＨ3を用いること
も可能である。また、原子状水素は、高融点金属膜の表
面近傍に５×１０20個／ｃｍ3以上含んでいればよく、
従って水素の流量も上記以外の量であってもＴｉＮ膜表
面で上記値以上あればいくらでもよい。アルゴンと窒素
の比、スパッタリングパワー、圧力などのパラメータ
は、ＴｉＮ膜の膜質と水素の添加量に応じて適宜選べば
よい。
例示したが、窒素と水素の代わりにＮＨ3を用いること
も可能である。また、原子状水素は、高融点金属膜の表
面近傍に５×１０20個／ｃｍ3以上含んでいればよく、
従って水素の流量も上記以外の量であってもＴｉＮ膜表
面で上記値以上あればいくらでもよい。アルゴンと窒素
の比、スパッタリングパワー、圧力などのパラメータ
は、ＴｉＮ膜の膜質と水素の添加量に応じて適宜選べば
よい。
【００１７】次に本発明の製造方法の第２の実施の形態
について図面を参照して説明する。
について図面を参照して説明する。
【００１８】図２（ａ）に標準的な半導体装置の製造方
法を用いて形成されたビアホール開口後の半導体装置の
断面図を示す。シリコン基板１に第１のＡｌ配線２を形
成後、絶緑膜として酸化シリコン膜３を堆積し、ビアホ
ール４を開口した。続いて、物理気相成長法によりＴｉ
膜とＴｉＮ膜１１を形成した。Ｔｉ膜は図示していな
い。
法を用いて形成されたビアホール開口後の半導体装置の
断面図を示す。シリコン基板１に第１のＡｌ配線２を形
成後、絶緑膜として酸化シリコン膜３を堆積し、ビアホ
ール４を開口した。続いて、物理気相成長法によりＴｉ
膜とＴｉＮ膜１１を形成した。Ｔｉ膜は図示していな
い。
【００１９】次に、図２（ｂ）に示すように、基板を真
空装置に設置後、１０-5Ｔｏｒｒ以下に保ち、タングス
テンフィラメント（Ｗフィラメント）１３を２０００℃
に加熱し、水素を１ｓｃｃｍで流すと、熱で解離したＨ
原子１２が基板に照射される。このＨ原子はＴｉＮ膜の
表面やＴｉＮ結晶の粒界に付着する。このとき、ＴｉＮ
膜の表面近傍には１０23個／ｃｍ3以上の水素が含まれ
ていた。
空装置に設置後、１０-5Ｔｏｒｒ以下に保ち、タングス
テンフィラメント（Ｗフィラメント）１３を２０００℃
に加熱し、水素を１ｓｃｃｍで流すと、熱で解離したＨ
原子１２が基板に照射される。このＨ原子はＴｉＮ膜の
表面やＴｉＮ結晶の粒界に付着する。このとき、ＴｉＮ
膜の表面近傍には１０23個／ｃｍ3以上の水素が含まれ
ていた。
【００２０】次に、ジメチルアルミニウムハイドライド
を用いた化学気相成長法により、図２（ｃ）に示すよう
にＣＶＤ−Ａｌ膜６を形成する。化学気相成長の条件は
第１の実施の形態の実施例と同じである。これによっ
て、ビアホールがＣＶＤ−Ａｌ膜で埋め込まれ、第１の
Ａｌ配線２との電気的接続が可能となる。
を用いた化学気相成長法により、図２（ｃ）に示すよう
にＣＶＤ−Ａｌ膜６を形成する。化学気相成長の条件は
第１の実施の形態の実施例と同じである。これによっ
て、ビアホールがＣＶＤ−Ａｌ膜で埋め込まれ、第１の
Ａｌ配線２との電気的接続が可能となる。
【００２１】上述した２つの実施例では、バリアメタル
としてチタンを用いた場合を例示したが、窒化チタンや
窒化タングステン等の窒素化合物や、タングステン等の
高融点金属およびその化合物を用いても同様の効果があ
る。
としてチタンを用いた場合を例示したが、窒化チタンや
窒化タングステン等の窒素化合物や、タングステン等の
高融点金属およびその化合物を用いても同様の効果があ
る。
【００２２】また、アルミニウム原料として、ジメチル
アルミニウムハイドライドを用いた場合を例示したが、
トリイソブチルアルミニウム（ＴＩＢＡ）、モノメチル
アルミニウムダイハイドライド（ＭＭＡＤＨ）、ジエチ
ルアルミニウムハイドライド（ＤＥＡＨ）、トリメチル
アミンアラン（ＴＭＡＡ）、トリエチルアミンアラン
（ＴＥＡＡ）、ジメチルエチルアミンアラン（ＤＥＭＡ
Ａ）のうちいずれか一つ又はこれらを含む混合物や分子
間化合物などの原料を始めとする、原子状水素と反応を
起こすアルミニウム化合物であればいかなるものでもよ
い。上述の原料を用いた場合の代表的な気相化学成長条
件を表１に示すが、それぞれの原料にあった範囲で、ビ
アホールを埋め込める条件であれば表１に限定するもの
ではない。
アルミニウムハイドライドを用いた場合を例示したが、
トリイソブチルアルミニウム（ＴＩＢＡ）、モノメチル
アルミニウムダイハイドライド（ＭＭＡＤＨ）、ジエチ
ルアルミニウムハイドライド（ＤＥＡＨ）、トリメチル
アミンアラン（ＴＭＡＡ）、トリエチルアミンアラン
（ＴＥＡＡ）、ジメチルエチルアミンアラン（ＤＥＭＡ
Ａ）のうちいずれか一つ又はこれらを含む混合物や分子
間化合物などの原料を始めとする、原子状水素と反応を
起こすアルミニウム化合物であればいかなるものでもよ
い。上述の原料を用いた場合の代表的な気相化学成長条
件を表１に示すが、それぞれの原料にあった範囲で、ビ
アホールを埋め込める条件であれば表１に限定するもの
ではない。
【００２３】
【表１】
【００２４】キャリアガスとしては、水素の他にアルゴ
ンなどの希ガスや窒素などを用いることができる。
ンなどの希ガスや窒素などを用いることができる。
【００２５】以上の２つの実施例において作製された半
導体装置は、図３に示すような構造となり、中でも特徴
的なＴｉＮ膜の詳細は図４に示してある。１はシリコン
基板、２は第１のＡｌ配線、３は酸化シリコン膜、６は
ＣＶＤ−Ａｌ膜、１０及び１１はＴｉＮ膜、２０は原子
状水素の含有層である。この半導体装置には、ＴｉＮ膜
の表面および結晶粒界に原子状水素が含まれており、こ
の構造にすることによって、微細なビアホールがＡｌの
化学気相成長法による堆積で埋め込まれる。本発明にお
いて、高融点金属膜の少なくとも表面近傍の原子状水素
の濃度は５×１０20個／ｃｍ3以上であることが好まし
く、この値以上であればこの濃度を大きくすることはア
ルミニウム膜の形成に何ら支障を与えない。
導体装置は、図３に示すような構造となり、中でも特徴
的なＴｉＮ膜の詳細は図４に示してある。１はシリコン
基板、２は第１のＡｌ配線、３は酸化シリコン膜、６は
ＣＶＤ−Ａｌ膜、１０及び１１はＴｉＮ膜、２０は原子
状水素の含有層である。この半導体装置には、ＴｉＮ膜
の表面および結晶粒界に原子状水素が含まれており、こ
の構造にすることによって、微細なビアホールがＡｌの
化学気相成長法による堆積で埋め込まれる。本発明にお
いて、高融点金属膜の少なくとも表面近傍の原子状水素
の濃度は５×１０20個／ｃｍ3以上であることが好まし
く、この値以上であればこの濃度を大きくすることはア
ルミニウム膜の形成に何ら支障を与えない。
【００２６】
【発明の効果】以上説明したように本発明によれば、基
板にイオンやプラズマのダメージを与えることなく、微
細なビアホール等をＡｌで埋め込むことが可能になり、
微細なデザインルールのＬＳＩにおいても信頼性の高い
配線を形成することができ、ＬＳＩのチップ面積の縮小
が可能となり、歩留まりも向上する。このため、高集積
化・高速化されたＬＳＩを低コストで提供できる。
板にイオンやプラズマのダメージを与えることなく、微
細なビアホール等をＡｌで埋め込むことが可能になり、
微細なデザインルールのＬＳＩにおいても信頼性の高い
配線を形成することができ、ＬＳＩのチップ面積の縮小
が可能となり、歩留まりも向上する。このため、高集積
化・高速化されたＬＳＩを低コストで提供できる。
【図１】本発明の半導体装置の製造方法の第１の実施の
形態の主要工程を示す断面図である。
形態の主要工程を示す断面図である。
【図２】本発明の半導体装置の製造方法の第２の実施の
形態の主要工程を示す断面図である。
形態の主要工程を示す断面図である。
【図３】本発明の半導体装置を示す断面図である。
【図４】本発明の半導体装置のＴｉＮ膜の詳細を示す断
面図である。
面図である。
【図５】従来の半導体装置の製造方法の主要工程を示す
断面図である。
断面図である。
１ シリコン基板 ２ 第１のＡｌ配線 ３ 酸化シリコン膜 ４ ビアホール ５ 水素添加ＴｉＮ膜 ６ ＣＶＤ−Ａｌ膜 １０、１１ ＴｉＮ膜 １２ Ｈ原子 １３ Ｗフィラメント ２０ 原子状水素の含有層 １０１ ビアホール １０２ ＴｉＮ膜 １０３ ＳｉＯ2膜 １０４ 第１のＡｌ配線 １０５ シリコン基板 １０６ 汚染物 １０７ 水素プラズマ １０８ ＣＶＤ−Ａｌ膜
Claims (7)
- 【請求項１】 基板上に絶縁膜を堆積し、該絶縁膜にコ
ンタクトホールあるいはビアホールのうち少なくとも一
つを形成する工程と、高融点金属膜を、少なくともその
膜表面近傍に原子状水素を５×１０ 20 個／ｃｍ 3 以上含
むように形成する工程と、有機アルミニウムを用いた化
学気相成長法でアルミニウム膜を、前記高融点金属膜が
内表面に形成された前記コンタクトホールあるいはビア
ホールを埋め込むように形成する工程を有することを特
徴とする半導体装置の製造方法。 - 【請求項２】 前記高融点金属膜を、水素あるいは水素
化合物ガスを含む雰囲気で物理気相成長法で形成する請
求項１記載の半導体装置の製造方法。 - 【請求項３】 基板上に絶縁膜を堆積し、該絶縁膜にコ
ンタクトホールあるいはビアホールのうち少なくとも一
つを形成する工程と、高融点金属膜を形成する工程と、
該高融点金属膜の少なくとも表面近傍に原子状水素を含
むように、熱で解離した原子状水素を照射する工程と、
有機アルミニウムを用いた化学気相成長法でアルミニウ
ム膜を、前記高融点金属膜が内表面に形成された前記コ
ンタクトホールあるいはビアホールを埋め込むように形
成する工程を有することを特徴とする半導体装置の製造
方法。 - 【請求項４】 前記高融点金属膜の少なくとも表面近傍
に原子状水素を５×１０20個／ｃｍ3以上含むように、
熱で解離した原子状水素を照射する工程を有する請求項
３記載の半導体装置の製造方法。 - 【請求項５】 高融点金属膜を物理気相成長法で形成す
る請求項３又は４記載の半導体装置の製造方法。 - 【請求項６】 基板上に、アルミニウム配線および高融
点金属膜を有する半導体装置であって、前記高融点金属
膜は少なくともその表面近傍に原子状水素を５×１０ 20
個／ｃｍ 3 以上含んでおり、前記アルミニウム配線は前
記高融点金属膜に直接接している構造を有する半導体装
置。 - 【請求項７】 基板上に形成された絶縁膜にコンタクト
ホールあるいはビアホールのうち少なくとも一つを有
し、該絶縁膜上に高融点金属膜を有し、該高融点金属膜
上にアルミニウム配線を有する半導体装置であって、 前記高融点金属膜は、原子状水素を少なくともその膜表
面近傍に５×１０ 20 個／ｃｍ 3 以上含んでおり、前記ア
ルミニウム配線は、前記高融点金属膜に直接接し、前記
高融点金属膜が内表面に形成された前記コンタクトホー
ルあるいはビアホールを埋め込んでいる構造を有する半
導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21214497A JP3149912B2 (ja) | 1997-08-06 | 1997-08-06 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21214497A JP3149912B2 (ja) | 1997-08-06 | 1997-08-06 | 半導体装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1154620A JPH1154620A (ja) | 1999-02-26 |
| JP3149912B2 true JP3149912B2 (ja) | 2001-03-26 |
Family
ID=16617627
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21214497A Expired - Fee Related JP3149912B2 (ja) | 1997-08-06 | 1997-08-06 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3149912B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2349392B (en) * | 1999-04-20 | 2003-10-22 | Trikon Holdings Ltd | A method of depositing a layer |
| JP2001274143A (ja) | 2000-03-28 | 2001-10-05 | Tdk Corp | ドライエッチング方法、微細加工方法及びドライエッチング用マスク |
| KR102306200B1 (ko) * | 2014-01-24 | 2021-09-30 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
| JP7482517B2 (ja) * | 2017-04-17 | 2024-05-14 | スリーイー ナノ インコーポレーテッド | エネルギー制御コーティング構造、装置、及びそれらの製造方法 |
-
1997
- 1997-08-06 JP JP21214497A patent/JP3149912B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH1154620A (ja) | 1999-02-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5356835A (en) | Method for forming low resistance and low defect density tungsten contacts to silicon semiconductor wafer | |
| US5442235A (en) | Semiconductor device having an improved metal interconnect structure | |
| US7443032B2 (en) | Memory device with chemical vapor deposition of titanium for titanium silicide contacts | |
| US6602770B2 (en) | Silicon layer to improve plug filling by CVD | |
| US5420072A (en) | Method for forming a conductive interconnect in an integrated circuit | |
| EP0420595B1 (en) | Deposited film formation method utilizing selective deposition by use of alkyl aluminum hydride | |
| US6136690A (en) | In situ plasma pre-deposition wafer treatment in chemical vapor deposition technology for semiconductor integrated circuit applications | |
| GB2290166A (en) | Wiring structure and method of manufacture | |
| US7371680B2 (en) | Method of manufacturing semiconductor device | |
| US6025269A (en) | Method for depositioning a substantially void-free aluminum film over a refractory metal nitride layer | |
| KR100259692B1 (ko) | 매립형 접촉 구조를 가진 반도체 장치의 제조 방법 | |
| JP3149912B2 (ja) | 半導体装置およびその製造方法 | |
| JPH0922907A (ja) | 埋め込み導電層の形成方法 | |
| US6433434B1 (en) | Apparatus having a titanium alloy layer | |
| EP0420590B1 (en) | Process for forming deposited film and process for producing semiconductor device | |
| JPH05347269A (ja) | 半導体装置の製造方法 | |
| WO1993011558A1 (en) | Method of modifying contact resistance in semiconductor devices and articles produced thereby | |
| US20040224501A1 (en) | Manufacturing method for making tungsten-plug in an intergrated circuit device without volcano phenomena | |
| JPH03110842A (ja) | 堆積膜形成法 | |
| JPH11233453A (ja) | 半導体装置の製造方法 | |
| JP3036499B2 (ja) | 配線用アルミニウム膜の形成方法及びアルミニウム配線を有する半導体装置 | |
| JP2694950B2 (ja) | 高融点金属膜の形成方法 | |
| KR100440260B1 (ko) | 반도체 소자의 비트라인 형성 방법 | |
| JP2907236B2 (ja) | 半導体装置の製造方法 | |
| JP3058053B2 (ja) | アルミニウム薄膜の形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |