JPH03110842A - 堆積膜形成法 - Google Patents

堆積膜形成法

Info

Publication number
JPH03110842A
JPH03110842A JP25002089A JP25002089A JPH03110842A JP H03110842 A JPH03110842 A JP H03110842A JP 25002089 A JP25002089 A JP 25002089A JP 25002089 A JP25002089 A JP 25002089A JP H03110842 A JPH03110842 A JP H03110842A
Authority
JP
Japan
Prior art keywords
film
substrate
gas
deposited
electron
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP25002089A
Other languages
English (en)
Inventor
Shigeyuki Matsumoto
繁幸 松本
Atsushi Ikeda
敦 池田
Kazuaki Omi
近江 和明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP25002089A priority Critical patent/JPH03110842A/ja
Publication of JPH03110842A publication Critical patent/JPH03110842A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は、堆積膜形成法に関し、特に半導体集積回路装
置等の配線に好ましく適用できるCu堆積膜の形成法に
関するものである。
[従来の技術] 従来、半導体を用いた電子デバイスや集積回路において
、電極や配線には主にアルミニウム(八1)が用いられ
てぎた。ここで、 八lは廉価で電気伝導度が高く、ま
た表面に緻密な酸化膜が形成されるので、内部が化学的
に保護されて安定化することや、Siとの密着性が良好
であることなど、多くの利点を有している。
ところで、t、sI等の集積回路の集積度が増大し、配
線の微細化や多層配線化などが近年特に必要とされるよ
うになってきたため、従来のAj2配線に対してこれま
でにない厳しい要求が出されるようになってきている。
集積度の増加による寸法微細化に伴って、LSI等の表
面は酸化、拡散、薄膜堆積、エツチングなどにより凹凸
が激しくなっている。例えば電極や配線金属は段差のあ
る面上へ断線なく堆積されたり、径が微小でかつ深いピ
アホール中へ堆積されなければならない。4Mbitや
16MbitのDRAM (ダイナミックRAM)など
では、金属を堆積しなければならないピアホールのアス
ペクト比(ピアホール深さ÷ピアホール直径)は1.0
以上であり、ピアホール直径自体も1μm以下となる。
従って、アスペクト比の大きいピアホールにも八1を堆
積できる技術が必要とされる。
特に、Sin、等の絶縁膜の下にあるデバイスに対して
確実な接続を行うためには、成膜というよりむしろデバ
イスのピアホールのみを穴埋めするようにA1を堆積す
る必要がある。このためには、Siや金属表面にのみA
Ilを堆積させ、SiO□などの絶縁膜上には堆積させ
ない方法を要する。
+lは融点が660℃と低いことやエレクトロマイグレ
ーションに弱い点があり、  Al1に代わる配線材料
の1つとして最近ではCuが検討されている。Cuの堆
積膜形成法としては、基板にバイアスを印加し、基板表
面でのスパッタエツチング作用と堆積作用とを利用して
、Cuの堆積を行うバイアススパッタ法が検討されてい
る。しかし、基板に数100V以上のバイアス電圧が印
加されるために、荷電粒子損傷により例えばMOS−F
ETの閾値が変化してしまう等の悪影習が生ずる。また
、エツチング作用と堆積作用とが混在するため、木質的
に堆積速度が大きく向上しない。
あるいはArのようなガス雰囲気で堆積膜を形成するた
めにこれが膜中に取り込まれたりする。さらには選択的
に堆積膜を形成することができない。
以上のようにCuを配線材料として用いるためには堆積
膜の形成法自体に未だ改善すべき余地がある。
本発明は上述した技術的課題に鑑みなされたものであり
、高集積化され、高性能化された半導体装置に十分適用
可能な堆積膜を形成することを目的とする。
本発明の別の目的は低抵抗で高温に耐えることができマ
イグレーション耐性の良い堆積膜を形成することにある
本発明の他の目的は、良好な選択性のもとに良質の堆積
膜を形成することにある。
本発明のさらに他の目的は、例えば0.1μm程の配線
を必要とする半導体装置の配線材料として好適な堆積膜
を形成することにある。
[課題を解決するための手段] かかる目的を達成するために本発明堆積膜形成方法は、
(a)電子供与性の表面(A)と非電子供与性の表面(
B) とを有する基体を堆積膜形成用の空間に配する工
程、 (b)銅を含む化合物のガスと水素ガスとを前記堆積膜
形成用の空間に導入する工程、 (c)銅膜を該電子供与性の表面(^)に選択的に形成
する工程を有することを特徴とする。
[作 用] 上記基体の表面(八)に対して、Cuを含む化合物のガ
ス(原料ガス)と水素ガスとの反応系においてCuは単
純な熱反応のみで堆積する。すなわち、例えば原料ガス
としてのビスアセチルアセトナト銅(cu (c5H7
0□)2)および反応ガスとしてのH2を含んだ混合気
体が適切な温度範囲に加熱された基体上に供給され、上
記空間内の圧力を適切に定めることにより、表面(A)
上にのみにCuが析出し、連続膜が形成されてこれが成
長する。従って、低抵抗、緻密かつ平坦でマイグレーシ
ョン耐性に優れたCu1haを基体上に選択的に堆積さ
せることができる。
[実施例] 以下、図面を参照しながら本発明の好適な実施態様につ
いて説明する。
本発明においては、導電性堆積膜として良質のCu膜を
基体上に選択的に堆積させるためにCVD法を用いるも
のである。
すなわち、堆積膜の構成要素となる原子を少なくとも1
つ含む原料ガスとしてアルキル基をもつ錯体構造の銅化
合物ビスアセチルアセトナト銅Cu (cslly(h
) 2   (呼称Cu(八cAc) 2)またはビス
ジピバロイルメタナイト銅 Cu (c5HI 902) 2  (呼称Cu (D
PM) 2)またはビスヘキサフルオロアセチルアセト
ナト銅Cu (c5HF602) 2  (呼称Cu 
()IFA) 2)等のガスと、反応ガスとしてH2と
を使用し、基体の表面反応により基体上に選択的にCu
膜を形成する。
本発明の適用可能な基体は、Cuの堆積する表面を形成
するための第1の基体表面材料と、Cuの堆積しない表
面を形成するための第2の基体表面材料とを有するもの
である。そして、第1の基体表面材料としては、電子供
与性を有する材料を用いる。
この電子供与性について以下詳細に説明する。
電子供与性材料とは、基体中に自由電子が存在している
か、もしくは自由電子を意図的に生成せしめたかしたも
ので、例えば基体表面上に付着した原料ガス分子との電
子授受により化学反応が促進される表面を有する材料を
いう。例えば、一般に金属や半導体がこれに相当する。
金属もしくは半導体表面に薄い酸化膜が存在しているも
のも含まれる。それは基体と付着原料分子間で電子授受
により化学反応が生ずるからである。
具体的には、単結晶シリコン、多結晶シリコン、非晶質
シリコン等の半導体、III族元素としてのGa、In
、 AftとV族元素としてのP、八s、Nとを組合せ
て成る二元系もしくは三元系もしくは四元系III −
V族化合物半導体、タングステン、モリブデン、タンタ
ル、タングステンシリサイド、チタンシリサイド、アル
ミニウム、アルミニウムシリコン チタンアルミニウム
、チタンナイトライド。
銅、アルミニウムシリコン銅、アルミニウムパラジウム
、チタン、モリブデンシリサイド、タンタルシリサイド
等の金属1合金およびそれらのシリサイド等を含む。
これに対して、Cuが選択的に堆積しない表面を形成す
る材料、すなわち非電子供与性材料としては、熱酸化、
 CVD等により酸化シリコン、 BSG。
PSG、BPSG等のガラスまたは酸化膜、シリコンの
熱窒化膜、プラズvcvo、減圧(:VD、ECR−C
VD法等によるシリコン窒化膜等である。
このような構成の基体に対して、Cuは原料ガスと11
□との反応系において単純な熱反応のみで堆積する。
第1図は本発明を適用可能な堆積膜形成装置を示す模式
図である。
ここで、1はCu膜を形成するための基体である。基体
1は、同図に対して実質的に閉じられた堆積膜形成用の
空間を形成するための反応管2の内部に設けられた基体
ホルダ3上に載置される。
反応管2を構成する材料としては石英が好ましいが、金
属製であってもよい。この場合には反応管を冷却するこ
とが望ましい。また、基体ホルダ3は金属製であり、載
置される基体を加熱できるようにヒータ4が設けられて
いる。モしてヒータ4の発熱温度を制御して基体温度を
制御することができるよう構成されている。
ガスの供給系は以下のように構成されている。
5はガスの混合器であり、原料ガスと反応ガスとを混合
させて反応管2内に供給する。6は原料ガスとして有機
金属を昇華させるために設けられた原料ガス昇華器であ
る。
本発明において用いる有機金属は室温で固体状であるの
で、昇華器6内で加熱しキャリアガス中へ有機金属を飽
和蒸気となし、混合器5へ導入する。R華器は180℃
±lO℃、配管、混合器51反応管2は170℃±lO
℃に加熱しておく。
排気系は以下のように構成される。
7はゲートバルブであり、堆積膜形成前に反応管2内部
を排気する時など大容量の排気を行う際に開かれる。8
はスローリークバルブであり、堆積膜形成時の反応管2
内部の圧力を調整する時など小容量の排気を行う際に用
いられる。9は排気ユニットであり、ターボ分子ポンプ
等の排気用のポンプ等で構成される。
基体1の搬送系は以下のように構成される。
10は堆積膜形成前および堆積膜形成後の基体を収容可
能な基体搬送室であり、バルブ11を開いて排気される
。12は搬送室を排気する排気ユニットであり、ターボ
分子ポンプ等の排気用ポンプで構成される。
バルブ13は基体1を反応室と搬送空間で8送する時の
み開かれる。
第1図に示すように、原料ガスを生成するための昇華室
6においては、 180℃に保持され、Cu (ACA
C) 2に対しキャリアガスとしてのH2もしくはAr
(もしくは他の不活性ガス)を流し、気体状Cu (A
CAC) 2を生成し、これを混合器5に輸送する。反
応ガスとしてのH2は別経路から混合器5に輸送される
。ガスはそれぞれその分圧が所望の値となるように流量
が調整されている。
原料ガスとしては、Cu (DPM) 2あるいは(:
u(HFA)zあるいはそれらの混合でもよい。
第2図(a)〜(e)は本発明によるCu膜の選択成長
の様子を示す。
第2図(a)は本発明によるCu堆積膜形成前の基体の
断面を模式的に示す図である。90は電子供与性材料か
らなる基板、91は非電子供与性材料からなる薄膜であ
る。
原料ガスとしてのCu(AcAc)2.反応ガスとして
の112を含んだ混合気体がCu (ACAC) 2の
分解温度以上かつ600℃以下の温度範囲内に加熱され
た基体1上に供給されると、基体90上にCuが析出し
、第2図(b) に示すようにCuの連M[が形成され
る。
ここで、反応管2内の圧力は1O−3〜760Torr
が望ましく、DMA11分圧は上記反応管内圧力の1,
5×1O−5〜1.3 Xl0−3倍が好ましい。
上記条件でCuの堆積を続けると、第2図(c)の状態
を経て、第2図(d)に示すように、Cu膜は薄膜91
の最上部のレベルにまで成長する。さらに同じ条件で成
長させると、第2図(e)に示すように、Cu115j
は横方向にはほとんど成長することなしに、5000人
にまで成長可能である。これは、本発明による堆積膜の
最も特徴的な点であり、如何に良質の膜を良好な選択性
の下に形成可能であるかが理解できよう。
モしてオーシュ電子分光法や光電子分光法による分析の
結果、この膜には炭素や酸素のような不純物の混入が認
められない。
このようにして形成された堆積膜の抵抗率は、膜厚40
0人では室温で1.8〜2.3μΩ・CIlとlバルク
の抵抗率より低く、連続かつ平坦な膜となる。また、膜
厚1μ■であっても、その抵抗率はやはり室温で略々1
.8〜2.3μΩ・C1mとなり、厚膜でも十分に緻密
な膜が形成される。可視光波長領域における反射率も略
々80%であり、表面平坦性にすぐれた薄膜を堆積させ
ることができる。
基体温度としては、Cuを含む原料ガスの分解温度以上
、かつ600℃以下が望ましいことは前述した通りであ
るが、具体的には基体温度250〜450℃が望ましく
、この条件で堆積を行った場合、Cu(ACAC) 2
分圧が10−4〜10−’Torrのとき堆積速度は 
100人/分〜200人/分と非常に大きく、超LSI
用Cu堆積技術として十分大きい堆積速度が得られる。
さらに好ましくは基体温度280℃〜400℃であり、
この条件で堆積したCu膜は配向性も強く、後工程にお
ける熱工程においても安定な膜であった。
第1図示の装置では、1回の堆積において1枚の基体に
しかCuを堆積することができない。略々200人/分
の堆積速度は得られるが、多数枚の堆積を短時間で行う
ためには不十分である。
この点を改善する堆積膜形成装置としては、多数枚のウ
ェハを同時に装填してCuを堆積することのできる減圧
CVD装置がある。本発明によるCu堆積は加熱された
電子供与性基体表面での表面反応を用いているため、ホ
ットウォール型減圧CVD法であればCu (ACAC
) 2とH2によりCuを堆積させることができる。
反応管圧力はQ、05〜760Torr、望ましくはo
、i 〜0.8Torr 、基体温度は250℃〜40
0℃、望ましくは280℃〜350℃、Cu (AcA
c) 2分圧は反応管内圧力のlXl0−’倍〜1.3
×10−3倍であり、Cuがπ子供与性基体上にのみ堆
積する。
第3図はかかる本発明を適用可能な堆積膜形成装置を示
す模式図である。
57はCu膜を形成するための基体である。50は周囲
に対して実質的に閉じられた堆積膜形成用の空間を形成
する石英製の外側反応管、51は外側反応管50内のガ
スの流れを分離するために設置される石英製の内側反応
管、54は外側反応管50の開口部を開閉するための金
属製のフランジであり、基体57は内側反応管51内部
に設けられた基体保持具56内に設置される。なお、基
体保持具56は石英製とするのが望ましい。
また、本装置はヒータ部59により基体温度を制御する
ことができる。反応管50内部の圧力は、ガス排気口5
3を介して結合された排気系によって制御できるように
構成されている。
また、原料ガスは第1図に示す装置と同様に、第1のガ
ス系、第2のガス系および混合器を有しくいずれも図示
せず)、原料ガスは原料ガス導入ライン52より反応管
50内部に導入される。また、第1のガス系、混合器5
および原料ガス導入ライン52は加熱機構を有する。原
料ガスは、第3図中矢印58で示すように、内側反応管
51内部を通過する際、基体57の表面において反応し
、Cuを基体表面に堆積する。反応後のガスは、内側反
応管51と外側反応管50とによって形成される間隙部
を通り、ガス排気口53から排気される。
基体の出し入れに際しては、金属製フランジ54をエレ
ベータ(図示せず)により基体保持具56゜基体57と
ともに降下させ、所定の位置へ8動させて基体の着脱を
行う。
かかる装置を用い、前述した条件で堆積膜を形成するこ
とにより、装置内の総てのウェハにおいて良質なCu膜
を同時に形成することができる。
上述したように本発明にもとづ<Cu成膜方法によって
得られた膜は緻密であり炭素等の不純物含有量がきわめ
て少なく抵抗率もL12以下であり且つ表面平滑度の高
い特性を有するため以下に述べる顕著な効果が得られる
■抵抗率の低減 本発明による堆積法を用いるとへ1バルク(2,7μΩ
cm)以下の1,8〜2.3μΩcmの低抵抗膜が得ら
れた。この抵抗値はAj2系金属の約%であるため、配
線幅、あるは膜厚を大幅に低減でき、配線の高密度設置
あるいは配線部の凹凸の低減が実現できた。
■マイグレーション性 本発明によるCu膜はストレスマイグレーション、エレ
クトロマイグレーションに関しては従来用いられている
Al1−5iの2〜lO倍の寿命が達成できた。
■選択性 本発明による堆積法を用いたCuはSt上のみに堆積し
、5in2上には堆積しないという選択性が確認された
(実施例1) まずCu成膜の手順は次の通りである。第1図に示した
装置を用い、排気設備9により、反応管2内を略々I 
X 10−’Torrに排気する。ただし反応管2内の
真空度はI X 10−’Torrより悪くてもCuは
成膜する。
Siウェハを洗浄後、搬送室10を大気圧に解放しSi
ウェハを搬送室に装填する。搬送室を略々1×10−’
丁orrに排気し、その後ゲートバルブI3を開はウェ
ハをウェハホルダー3に装着する。
クエへをウェハホルダー3に装着した後、ゲートバルブ
13を閉じ、反応室2の真空度が略々1×10−’To
rrになるまで排気する。
本実施例では第1のガスラインからCu(八CAC) 
2を供給する。Cu(^cAc) 、ラインのキャリア
ガスは■2を用いた。第2のガスラインはH2用とする
。第1のガスライン、混合器および反応管を170℃に
加熱し、昇華器を180℃に加熱する。
第2ガスラインからH2を流し、スローリークバルブ8
の開度を調整して反応管2内の圧力を所定の値にする。
本実施例における典型的圧力は略々1.5Torrとす
る。その後ヒータ4に通電しウェハを加熱する。ウェハ
温度が所定の温度に到達した後、Cu(ACAC) 2
ラインよりCu (ACAC) 2を反応管内へ導入す
る。全圧は略々1.5 Torrであり、Cu (Ac
Ac) 2分圧を略々1.5 x 10−’Torrと
する。
Cu (ACAC) 2を反応管2に導入するとCuが
堆積する。所定の堆積時間が経過した後、Cu (Ac
Ac) 2の供給を停止する。次にヒータ4の加熱を停
止し、ウェハを冷却する。■2ガスの供給を止め反応管
内を排気した後、ウェハを搬送室に移送し、搬送室のみ
を大気圧にした後ウェハを取り出す。以上がCu成膜手
順の概略である。
次に本実施例における試料作製を説明する。
Si基体(N型1〜2Ωcm)を水素燃焼方式(H23
JZ/M、02: 2IL/M)により1000℃の温
度で熱酸化を行なった。
膜厚は7000人±500人であり、屈折率は1.46
であった。このSt基体全面にホトレジストを塗布し、
露光機により所望のパターンを焼きつける。
パターンは0.25μzx0.25μ工〜100 μm
XIQQμmの各種の孔が開孔する様なものである。ホ
トレジストを現像後反応性イオンエツチング(RIE)
等でホトレジストをマスクとして下地の5in2をエツ
チングし、部分的に基体Siを露出させた。このように
し70.25μm Xo、25μm 〜100 μrn
 x100μmの各種の大きさの5in2の孔を有する
試料を用意し、前述した手順に従って 全圧       1.5 Torr Cu (ACAC) 2分圧  1.5 x 10−’
Torrなる条件でCu膜を堆積した。
基板温度を変化して堆積したcullUを各種の評価方
法を用いて評価した。その結果を表1に示す。
なお、堆積膜厚は5000人である。耐エレクトロマイ
グレーション性に用いた試料は2μ田の配線幅にイオン
ミリングによりエツチングした。
上記試料で220℃〜600℃の温度範囲において5i
02上にはCuは堆積せず、SiO□が開孔しSiが露
出している部分にのみCuが堆積した。なお上述した温
度範囲において2時間連続して堆積を行なった場合にも
同様の選択堆積性が維持された。
(実施例2) 原料ガスにCu (DPM) 2を用いて、全圧力  
   1.5 Torr Cu (DPM) 2分圧  5 x 10−’Tor
rと設定し、実施例1と同様の手順で堆積を行なったと
ころ、基体温度220℃から600℃の温度範囲におい
て、実施例1と同様に平坦性、緻密性および基体表面材
料による選択性に優れたCu薄膜が堆積した。
(実施例3) 原料ガスにCu(tlF八)2用いて、全圧力    
 1.5 Torr Cu(肝^)2分圧  5 x 10−’Torrと設
定し、実施例1と同様の手順で堆積を行なったところ、
基体温度220℃から600℃の温度範囲において、実
施例1と同様に平坦性、緻密性および基体表面材料によ
る選択性に優れたCu薄膜が堆積した。
(実施例4) シリコン基体上にオーミックコンタクトをとるためのT
i (300人)、さらにその上に拡散バリアメタルと
してriN(looo人)を、従来のスパッタリング法
により堆積し試料を作製した。上記試料上に実施例1に
示した手順でCuを堆積した。
この試料を450℃2■のN2雰囲気中に保持した。
従来CuはSi中への拡散が速いことが大きな問題であ
った。しかし本発明に基づく堆積法によって形成した上
記試料をS IMSで分析した結果Cuの拡散はTiN
のバリアメタルで完全にとまっていることが確肥された
よってLSI技術の中でCuの有していた大きな問題で
あったCuのSiへの拡散は回避できた。
(実施例5) 第3図に示した減圧CvD装置を用いて以下に述へるよ
うな構成の基体にCu膜を形成した。
電子供与性である第1の基体表面材料としての単結晶シ
リコン等の上に、非電子供与性である第2の基体表面材
料としての酸化膜等を形成し、実施例1に示したような
フォトリソグラフィ工程によりパターニングを行い、単
結晶シリコン等の表面を部分的に露出させた。
このときの非電子供与性材料の膜の膜厚は7000人、
単結晶シリコン等の露出部即ち開口の大きさは3μmX
3μmであった。このようにして以下のようなサンプル
を準備した(以下において、このようなサンプルは6常
温CVDによるBPSG/単結晶シリコン”と表記しで
ある)。
常圧CVDによるBPSG/単結晶シリコン常圧CVD
によるPSG /単結晶シリコンプラズマCVDによる
SiN /単結晶シリコンプラズマCVDによるSil
’l /ポリシリコンプラズマCvDによるSin/ポ
リシリコンプラズマCVDによるSiO/単結晶シリコ
ン常圧CVD ニよルBPSG/ An 常圧CνDによる8P5G/ W 常圧CvOによるBPSG/ポリシリコン常圧CVDに
よるPSG / Aj2 常圧CVD 1.:よるPSG/W 常圧CVDによるPSG /ポリシリコンこれらのサン
プルおよびi 203基板、 SiO□ガラス基板を第
3図に示した減圧CVD装置に入れ、同一バッチ内でC
u膜を成膜した。成膜条件は反応管圧力0.3Torr
、Cu(^cAc) 2分圧3.OX 10−’Tor
r。
基体温度350℃、成膜時間50分である。
このような条件で成膜した結果、バターニングを施した
サンプルに関しては全て、電子供与性である第1の基体
表面にのみCu膜の堆積が起こり、7000人の深さの
開口部を完全に埋めつくした。Cu膜の膜質は実施例1
で示した基体温度350℃のものと同一の性質を示し非
常に良好であった。一方弁電子供与性である第2の基体
表面にはCu膜は全く堆積せず完全な選択性が得られた
。非電子供与性であるAj220.基板およびSiO2
ガラス基板にもCu膜は全く堆積しなかった。
[発明の効果] 以上説明したように、本発明によれば、低抵抗、緻密、
かつ平坦なCu膜を基体上に選択的に堆積させることが
できた。
【図面の簡単な説明】
第1図は本発明を適用可能な堆積膜形成装置の一例を示
す模式図、 第2図は本発明による堆積膜形成法を説明する模式的断
面図、 第3図は本発明を適用可能な堆積膜形成装置の他の例を
示す模式図である。 ・・・基体、 ・・・反応管、 ・・・基体ホルダ、 ・・・ヒータ、 ・・・混合器、 ・・・昇華器、 ・・・ゲートバルブ、 8・・・スローリークバルブ、 9・・・排気ユニット、 lO・・・搬送室、 11・・・バルブ、 12・・・排気ユニット、 50・・・石英製外側反応管、 51・・・石英製内側反応管、 52・・・原料ガス導入ライン、 53・・・ガス排気口、 54・・・金属製フランジ、 56・・・基体保持具、 57・・・基体、 58・・・ガスの流れ、 59・・・ヒータ部。 第 図 4 第3図

Claims (1)

  1. 【特許請求の範囲】 1)(a)電子供与性の表面(A)と非電子供与性の表
    面(B)とを有する基体を堆積膜形成用の空間に配する
    工程、 (b)銅を含む化合物のガスと水素ガスとを前記堆積膜
    形成用の空間に導入する工程、 (c)銅膜を該電子供与性の表面(A)に選択的に形成
    する工程を有することを特徴とする堆積膜形成法。
JP25002089A 1989-09-26 1989-09-26 堆積膜形成法 Pending JPH03110842A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP25002089A JPH03110842A (ja) 1989-09-26 1989-09-26 堆積膜形成法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP25002089A JPH03110842A (ja) 1989-09-26 1989-09-26 堆積膜形成法

Publications (1)

Publication Number Publication Date
JPH03110842A true JPH03110842A (ja) 1991-05-10

Family

ID=17201652

Family Applications (1)

Application Number Title Priority Date Filing Date
JP25002089A Pending JPH03110842A (ja) 1989-09-26 1989-09-26 堆積膜形成法

Country Status (1)

Country Link
JP (1) JPH03110842A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1995002076A1 (fr) * 1993-07-05 1995-01-19 Kabushiki Kaisha Toshiba Procede de formation d'une couche mince
JP2002060947A (ja) * 2000-07-07 2002-02-28 Asm Internatl Nv 原子層のcvd
WO2002063666A1 (en) * 2001-02-06 2002-08-15 Genitech Co., Ltd. A chemical vapor deposition method for depositing copper film using hydrogen plasma and surfactant
US7637004B2 (en) 2006-08-01 2009-12-29 Seiko Epson Corporation Electronic device manufacturing method and supporter
JP2017069406A (ja) * 2015-09-30 2017-04-06 株式会社日立国際電気 半導体装置の製造方法、基板処理装置、ガス供給システムおよびプログラム
CN107644928A (zh) * 2017-10-24 2018-01-30 江门市奥伦德光电有限公司 一种自支撑垂直结构led芯片及其制备方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1995002076A1 (fr) * 1993-07-05 1995-01-19 Kabushiki Kaisha Toshiba Procede de formation d'une couche mince
JP2002060947A (ja) * 2000-07-07 2002-02-28 Asm Internatl Nv 原子層のcvd
WO2002063666A1 (en) * 2001-02-06 2002-08-15 Genitech Co., Ltd. A chemical vapor deposition method for depositing copper film using hydrogen plasma and surfactant
US7637004B2 (en) 2006-08-01 2009-12-29 Seiko Epson Corporation Electronic device manufacturing method and supporter
JP2017069406A (ja) * 2015-09-30 2017-04-06 株式会社日立国際電気 半導体装置の製造方法、基板処理装置、ガス供給システムおよびプログラム
CN107644928A (zh) * 2017-10-24 2018-01-30 江门市奥伦德光电有限公司 一种自支撑垂直结构led芯片及其制备方法
CN107644928B (zh) * 2017-10-24 2023-05-30 江门市奥伦德光电有限公司 一种自支撑垂直结构led芯片及其制备方法

Similar Documents

Publication Publication Date Title
US5356835A (en) Method for forming low resistance and low defect density tungsten contacts to silicon semiconductor wafer
JP2721023B2 (ja) 堆積膜形成法
US6120844A (en) Deposition film orientation and reflectivity improvement using a self-aligning ultra-thin layer
KR940007075B1 (ko) 알킬 알루미늄 하이드라이드의 사용에 의한 알루미늄을 주성분으로 함유하는 금속퇴적막의 형성법
US6066358A (en) Blanket-selective chemical vapor deposition using an ultra-thin nucleation layer
KR940004443B1 (ko) 퇴적막의 형성법 및 반도체 장치의 제조법
JPH03110842A (ja) 堆積膜形成法
EP0420589B1 (en) Process for forming deposited film and process for preparing semiconductor device
JP3149912B2 (ja) 半導体装置およびその製造方法
JP2834788B2 (ja) 堆積膜形成法
JP2781223B2 (ja) 堆積膜形成法
US5989633A (en) Process for overcoming CVD aluminum selectivity loss with warm PVD aluminum
JPH03110841A (ja) 堆積膜形成法
JP2721013B2 (ja) 堆積膜形成法
JPH03110840A (ja) 堆積膜形成法
JP2670152B2 (ja) 堆積膜形成法
KR940011006B1 (ko) 알킬알루미늄 하이드라이드를 사용한 알루미늄을 주성분으로 하는 금속의 퇴적막 형성법
JP2831770B2 (ja) 堆積膜形成法
JP2801285B2 (ja) 堆積膜形成法
JP2781219B2 (ja) 堆積膜形成法
JP2752961B2 (ja) 堆積膜形成法
KR940011005B1 (ko) 알킬 알루미늄 하이드라이드를 이용한 퇴적막 형성법
JP2781220B2 (ja) 堆積膜形成法
JP2670151B2 (ja) 堆積膜形成法
JPH04120726A (ja) 半導体装置およびその製造方法