KR940004443B1 - 퇴적막의 형성법 및 반도체 장치의 제조법 - Google Patents

퇴적막의 형성법 및 반도체 장치의 제조법 Download PDF

Info

Publication number
KR940004443B1
KR940004443B1 KR1019900015297A KR900015297A KR940004443B1 KR 940004443 B1 KR940004443 B1 KR 940004443B1 KR 1019900015297 A KR1019900015297 A KR 1019900015297A KR 900015297 A KR900015297 A KR 900015297A KR 940004443 B1 KR940004443 B1 KR 940004443B1
Authority
KR
South Korea
Prior art keywords
film
gas
forming
deposition
deposited
Prior art date
Application number
KR1019900015297A
Other languages
English (en)
Other versions
KR910007111A (ko
Inventor
시게유끼 마쓰모도
오사무 이께다
가즈아끼 오오미
Original Assignee
캐논 가부시끼가이샤
야마지 게이조오
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP25001689A external-priority patent/JP2834788B2/ja
Priority claimed from JP1250015A external-priority patent/JP2781223B2/ja
Application filed by 캐논 가부시끼가이샤, 야마지 게이조오 filed Critical 캐논 가부시끼가이샤
Publication of KR910007111A publication Critical patent/KR910007111A/ko
Application granted granted Critical
Publication of KR940004443B1 publication Critical patent/KR940004443B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H01L21/28562—Selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Chemical Vapour Deposition (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Physical Vapour Deposition (AREA)

Abstract

내용 없음.

Description

퇴적막의 형성법 및 반도체 장치의 제조법
제 1도는 본 발명이 적용 가능한 퇴적막 형성장치의 1예를 도시하는 모식도.
제 2도는 본 발명에 의한 선택적인 퇴적막 형성방법을 설명하는 모식적 단면도.
제 3도는 본 발명이 적용 가능한 퇴적막 형성장치의 다른 1예를 도시한 모식도.
제 4도는 본 발명의 반도체 장치의 제조방법을 설명하기 위한 모식도이다.
* 도면의 주요 부분에 대한 부호의 설명
1 : 기체(基體) 2 : 반응관
3 : 기체호울더 4, 59 : 히이터
5 : 가스혼합기 6 : 원료가스 승화기
7 : 게이트밸브 8 : 슬로우 리이크 밸브
9 : 배기 유니트 10 : 기체반송실
11, 13 : 밸브
90 : 전자공여성 재료로 이루어지는 기판
91 : 비전자공여성 재료로 이루어지는 박막 57 : W막을 형성하기 위한 기체
50 : 외측반응관 51 : 내측반응관
56 : 기체유지구 52 : 원료가스 도입라인
53 : 가스배기구 54 : 플랜지
501 : P형 실리콘 웨이퍼 502 : 얇은 열산화막
504 : 다결정 실리콘 게이트 전극 508 : 산화 실리콘 막
509 : 콘택트 호올
본 발명은, 퇴적막의 형성법 및 반도체 장치의 제조법에 관한 것이다. 특히 반도체 집적회로장치 등의 배선에 바람직하게 적용할 수 있는 텅스텐(W) 퇴적막의 형성법 및 선택적인 텅스텐 막의 퇴적을 사용한 반도체 장치의 제조법에 관한 것이다.
종래, 반도체를 사용한 전자장치나 집적회로에 있어서, 전극이나 배선에는 주로 알루미늄(Al)이 사용되어 왔다. 여기서 Al은 염가이고 전기전도도가 높으며, 또 표면에 치밀한 산화막이 형성되기 때문에, 화학적으로 보호되어서 안정화되는것이며, Si와의 밀착성이 양호하다는 등 많은 이점을 가지고 있다.
그런데, LSi 등의 집적회로의 집적도가 증대하고, 배선의 미세화나 다층 배선화 등이 최근에 이르러 특히 필요로 되어 왔기 때문에, 종래의 Al 배선에 대하여 지금까지 없었던 엄격한 요구가 표출되고 있다. 집적도의 증가에 의한 치수 미세화에 수반하여, LSI 등의 표면은 산화, 확산, 박막퇴적, 에칭 등에 의해 요철이 격심하게 되어 있다.
예컨대 전극이나 배선금속은 단차가 있는 면상에 선의 끊어짐이 없이 퇴적되든지, 직경이 미소하고 또는 깊은 바이아호울 안으로 퇴적되지 않으면 안된다. 4M 비트나 16M 비트의 DRAM (다이나믹 RAM) 등으로는 Al등의 금속을 퇴적하지 않으면 안되는 바이아호올의 아스팩트비(바이아호울 깊이 ÷ 바이아호울 직경)는 1.0이상이고, 바이아호울 직경자체도 1㎛ 이하로 된다.
따라서 아스팩트비가 큰 바이아호올에도 Al을 퇴적할 수 있는 기술이 필요하게 된다.
특히, SiO2등의 절연막의 아래에 있는 장치에 대하여 확실한 접속을 행하기 위하여는 성막(成膜)이라기 보다는 오히려 장치의 바이아호올만을 메우도록 Al을 퇴적할 필요가 있다.
그리고 Al은 융점이 660℃로 낮다는 것과, 엘렉트로 마이크레이션에 약하기 때문에 Al에 대신하는 배선재료의 하나로서 W가 검토되고 있다.
W의 퇴적막 형성법으로서는, 원료가스로서 WF6을 사용하여 기판의 구성 분자인 Si와의 환원반응에 의해 W를 Si 기판상에 퇴적시키는 CVD법이 제안되고 있다.
예컨대 USP 4,349,408호 공보에는 산소도우핑한 다결정 실리콘층을 실리콘 기판상에 퇴적시키고, 이어서 인도우핑한 다결정 실리콘층을 퇴적시킨 후, 상기 다결정 실리콘층을 에칭하여 노출한 상기 실리콘 기판상에 텅스텐 막을 퇴적시키는 것이 개시되어 있다.
또 EPO 216157(A2) 공보에는, 개구가 설치된 2산화 실리콘층을 가지는 실리콘 기판상을 체임버내에 배치하는 단계(1), 기체상 금속화합물을 상기 체임버내에 공급하여 금속과 기판의 실리콘을 치환시켜서 상기 개구부에 금속을 퇴적시키는 단계(2), 그리고 기체상 금속과 함께 수소가스를 공급하여 상기 퇴적 금속 및 상기 2산화 실리콘층의 양쪽의 표면에 또한 금속을 퇴적시키는 단계(3)로 이루어지는 금속의 퇴적법에 있어서, 상기 단계(3)를 행하는 사이에 상기 체임버속에 에칭가스를 공급하여 이 에칭가스를 활성화시켜, 상기 2산화 실리콘 표면에 금속이 존재하지 않는 상태로 유지함과 동시에 상기 퇴적 금속층상에서 금속의 퇴적이 생기도록 에칭을 행하는 금속의 퇴적법이 개시되어 있다.
그리고 구체예로서 텅스텐(W)의 퇴적이 개시되어 있다.
그러나, 이들 공보에 개시되어 있는 방법에 있어서는, 원료로서 WF6을 사용하고 있고 W막은 기본적으로는 WF6과 Si의 반응으로 퇴적하기 때문에, Si상에 W가 균일하게 퇴적하면 퇴적속도가 대폭으로 저하하든지, 또는 퇴적속도를 일정하게 확보하면 SiO2상에도 퇴적이 생기기 때문에 선택성을 안정적으로 유지하는 것이 곤란하게 되는 경우가 있었다.
더불어 사용원료나 에칭가스에 의해 Si 기판이 침식되는 것을 피할 수 없는 염려가 있다. 퇴적속도는 고작 30∼50Å/분이고 막두께도 안정한 것으로는 2000Å∼3000Å 정도가 한계로 되는 경우가 있다. 또, F에 의한 Si 기판과 W막과의 계면의 오염이라는 문제도 염려된다.
그리고 막의 균질성에 대하여도 개선의 여지가 다분히 있다.
한편, 종래의 배선형성, 전극형성에 착안하면 종래의 성막법에서 얻어지는 W박막의 불량한 표면 거칠기는, 배선의 패터닝 공정에 있어서 마스크와 기체(基體)용의 위치조정공정 및 에칭공정에 있어서, 불편함을 미치고 있었다.
요컨대 종래의 스패터법에 의한 W 및 CVD법에 의한 W막의 표면에는 수백∼수천 Å에 이르는 요철이 있고, 표면 상태가 나쁘며, 그 때문에 1) 위치조정신호가 표면에서 난반사를 일으키고, 그 때문에 잡음레벨이 높아지며 본래의 위치조정 신호를 식별할 수 없다.
2) 큰 표면 요철을 커버하기 위하여 레지스트 막 두께를 크게 하지 않으면 안되고, 그것은 미세화에 어긋난다.
3) 표면 형태가 나쁘면 레지스트 내부반사에 의한 할레이션이 국부적으로 생겨 잔류 레지스터가 생긴다.
4) 표면 형태가 나쁘면 요철에 준하여 배선에칭공정에서 측벽이 들쭉날쭉하여 버리는 등의 결점이 생기는 경우가 있었다.
그러나, W는 융점이 3410℃로 높기 때문에 배선재료로서 사용하면, 반도체 장치의 제조공정에 있어서, 후공정에서의 고온처리가 가능하다는 이점이 있고 이 점은 버릴 수 없는 것이었다.
이상과 같이 최근에 고집적화가 요망되고 있는 반도체의 기술분야에 있어서, 고집적화되고, 또한 고성능화된 반도체 장치의 염가로 제공하기 위하여서는 개선 되어야 할 여지가 많이 존재하고 있었다.
본 발명은 상술한 기술적 과제에 감안하여 이루어진 것이고, 도전체로서 양질의 W막을 제어하기 좋게 형성할 수 있는 퇴적막 형성법을 제공하는 것을 제 1의 목적으로 한다.
본 발명의 제 2의 목적은, 기체를 손상함이 없이 평탄하고 치밀한 막을 두껍게 형성할 수 있는 퇴적막을 형성법을 제공하는데 있다.
본 발명의 제 3의 목적은, 작은 바이아호올내에도 양질의 W를 퇴적할 수 있는 퇴적막 형성법을 제공하는데 있다.
본 발명의 제 4의 목적은, 장벽금속으로서 특성이 좋은 퇴적막을 형성할 수 있는 퇴적막 형성법을 제공하는데 있다.
본 발명의 제 5의 목적은, W의 실리사이드화가 용이한 퇴적막을 형성할 수 있는 퇴적막 형성법을 제공하는데 있다.
본 발명의 제 6의 목적은, 특성이 좋은 퇴적막을 선택성 좋게 형성할 수 있는 퇴적막 형성법을 제공하는데 있다.
본 발명의 제 7의 목적은, 배선부나 전극부의 형성에 선택적인 W막의 퇴적법을 사용하여 뛰어난 표면 평탄성, 내 마이그레이션성 등의 특성을 가지는 반도체 장치의 제조법을 제공하는데 있다.
본 발명의 제 8의 목적은, (a) 전자공여성 표면을 가지는 기체를 퇴적막 형성용의 공간에 배치하는 공정, (b) 텅스텐 원자를 함유하는 유기금속화합물의 가스와 수소가스를 상기 퇴적막 형성용의 공간에 도입하는 공정, 그리고, (c) 텅스텐막을 상기 전자 공여성 표면에 형성하는 공정으로 이루어지는 것을 특징으로 하는 퇴적막 형성법을 제공하는데 있다.
본 발명의 제 9의 목적은, (a) 전자공여성 표면(A)과 비전자공여성 표면(B)을 가지는 기체를 퇴적막 형성용의 공간에 배치하는 공정, (b) 텅스텐 원자를 함유하는 유기금속화합물의 가스와 수소가스를 상기 퇴적막 형성용의 공간에 도입하는 공정, 그리고 (c) 텅스텐막을 상기 전자공여성 표면 (A)에 선택적으로 형성하는 공정으로 이루어지는 것을 특징으로 하는 퇴적막 형성법을 제공하는데 있다.
본 발명의 제 10의 목적은, 반도체 재료상에 절연체 재료로부터 이루어지는 막을 형성하는 공정, 상기 막에 개구부를 형성하고, 상기 반도체 재료를 노출시키는 공정, 그리고, 상기 개구부에 도전성 재료를 메우고 전기적 배선의 일부를 형성하는 공정으로 이루어지는 반도체 장치의 제조법에 있어서, 텅스텐 원자를 함유하는 유기금속화합물의 가스와, 수소가스와의 반응에 의해 텅스텐을 상기 개구부에 선택적으로 퇴적시켜 상기 배선의 일부를 형성하는 것을 특징으로 하는 반도체 장치의 제조법을 제공하는데 있다.
본 발명의 바람직한 퇴적막의 형성법을 이하에 기술한다.
본 발명의 퇴적막의 형성법은 텅스텐 원자를 함유하는 유기금속화합물의 가스와 수소가스와의 반응에 의해, 텅스텐막을 전자공여성 표면에 형성하는 것을 특징으로 하고 한다.
한편, 본 발명의 바람직한 반도체 장치의 형성법을 이하에 기술한다.
본 발명의 반도체 장치의 형성법을 절연막에서 노출된 반도체 표면상에 텅스텐 원자를 함유하는 유기금속 화합물의 가스와 수소가스와의 반응에 의해, 텅스텐을 선택적으로 퇴적시켜 전기적 배선의 일부를 형성하는 것을 특징으로 한다.
본 발명의 퇴적막의 형성법에 있어서는 상기 기체(基體)의 표면(A)에 대하여, W를 함유하는 화합물의 가스(원료가스)와 수소가스와의 반응계에 있어서, W는 단순한 열반응만으로 퇴적한다.
즉, 예컨대 원료가스로서의 W(CH3)6및 반응가스로서의 H2를 함유한 혼합 기체(基體)가 W(CH3)6의 분해온도 이상의 적절한 온도범위로 가열된 기체상에 공급되고, 상기 공간내의 압력이 적절하게 정해짐으로써, 표면상에 W가 석출되고, 연속막이 형성되어 이것이 성장한다.
따라서, 본 발명의 퇴적막의 형성법에 따르면 저항이 낮고, 치밀하며 또한 평탄한 W막을 기체상에 선택적으로 퇴적시킬 수가 있다.
또, 전자공여성 표면(A)과 비전자공여성 표면(B)을 가지는 기체(基體)를 사용한 본 발명에 있어서는 극히 뛰어난 선택성으로 퇴적막을 형성할 수 있다.
또, 본 발명의 반도체 장치의 제조법에 따르면 저항이 낮고, 치밀하며 또한 평탄한 W막을 배선부나 전극부 등에 사용한 뛰어난 반도체 장치를 제공할 수가 있다.
이하, 도면을 참조하면서 본 발명의 바람직한 실시예에 대하여 설명한다.
본 발명에 있어서는, 도전성 퇴적막으로서 양질의 W막을 기체상에 퇴적시키기 위하여 CVD법을 사용한다.
본 발명에 있어서는, 퇴적막의 구성요소로 되는 원자를 적어도 1개 함유하는 원자가스로서 유기금속, 예컨대 W(CH3)6와, 반응가스로서 H2를 상요하고 이들의 혼합가스에 의한 기상서장에 의하여 W막을 형성한다.
본 발명에 적용가능한 기체에는 W가 퇴적하는 표면을 형성하기 위하여 전자공여성을 가지는 재료를 사용한다.
또, 극히 뛰어난 선택성을 가지고 퇴적막을 형성하기 위하여 전자공여성을 가지는 제 1의 기체표면재료와 비전자공여성을 가지는 제 2의 기체표면재료로 이루어지는 기체(基體)를 사용할 수가 있다.
이 전자공여성에 대하여 이하에 상세하게 설명한다. 전자공여성 재료란, 기체(基體)중에 자유전자가 존재하고 있든지, 또는 자유전자를 의도적으로 생성시켰든지 하는 것이고, 예컨대 기체표면상에 부착한 원료가 가스분자와의 전자수수(授受)에 의해 화학반응이 촉진되는 표면을 가지는 재료를 말한다. 예컨대, 일반적으로 금속이나 P형 반도체 또는 N형 반도체, 진성반도체가 여기에 해당한다.
금속 또는 반도체 표면에 극히 얇은 산화막이 존재하고 있는 것도 함유된다. 그와 같이 얇은 막이면 기체와 부착원료분자 사이에서 전자수수에 의해 화학 반응이 생기기 때문이다.
구체적으로는 단결정 실리콘, 다결정 실리콘비정질 실리콘 등의 반도체, III족 원소로서의 Ga, In, Al과 V족 원소로서의 P, As, N을 조합시켜서 이루어지는 2원계 또는 3원계 또는 4원계 III-V족 화합물 반도체, 또는 II-VI족 화합물 반도체, 혹은 텅스텐, 몰리브덴, 탄탈, 알루미늄, 티탄, 구리 등의 금속자체이고, 혹은 텅스텐 실리사이드, 몰리브덴 실리사이드, 탄탈 실리사이드, 알루미늄 실리사이드, 티탄 실리사이트 등의 상기 금속 실리사이드이고, 또한 알루미늄 실리콘, 알루미늄 티탄. 알루미늄 구리, 알루미늄 탄탈, 알루미늄 실리콘 구리, 알루미늄 실리콘 티탄, 알루미늄 팔라듐, 티탄나이트라이드 등의 상기 금속의 구성원자중 어느것 하나를 함유한 금속 등이 있다.
여기에 대하여, W가 선택적으로 퇴적하지 않는 표면을 형성하는 재료, 즉 비전자공여성 재료로서는, 통상의 절연재료, 열산화, CVD등에 의해 형성되는 산화 실리콘, BSG, PSG, BPSG등의 유리 또는 산화막, 실리콘의 열질화막, 플라스마 CVD, 감압 CVD, ECR-CVD법 등에 의한 실리콘 질화막 등이 있다.
이와 같은 구성의 기체(基體)에 대하여, W는 원료가스와 H2와의 반응계에 있어서 단순한 열반응만으로 퇴적한다.
예컨대, W(CH3)6과 H2와의 반응계에 있어서의 열반응은 기본적으로,
W(CH3)6+ 4H2→ W↓+ 6CH4↑H2↑ 라고 생각된다.
제 1도는 본 발명이 적용가능한 퇴적막 형성장치를 도시한 모식도이다.
여기서, 1은 W막을 형성하기 위한 기체이다. 기체(1)은 이 도면에 도시된 바와 같이, 실질적으로 닫혀진 퇴적막 형성용의 공간을 형성하기 위한 반응관(2)의 내부에 설치된 기체호울더(3) 상에 재치(載置)된다.
반응관(2)을 구성하는 재료로서는 석영이 바람직하지만 금속제라도 좋다. 또 반응관은 냉각되는 것이 바람직하다. 기체호울더(3)는 예컨대 금속제이고, 재치되는 기체를 가열할 수 있도록 히이터(4)가 설치되어 있다.
그리고 히이터(4)는 발열온도가 제어되고 기체온도를 제어할 수 있도록 구성되어 있다. 가스의 공급계는 이하와 같이 구성되어 있다. 5는 가스의 혼합기이고, 원료가스와 반응가스를 혼합시켜서 반응관(2) 내에 공급한다. 6은 원료가스로서의 유리금속을 승화시키기 위해 설치된 원료가스 승화기이다.
본 발명에 있어서 사용되는 유기금속은 실온에서 고체형상이기 때문에 승화기(6) 내에서의 가열에 의해 승화하고 캐리어가스를 수반하여 포화증기로 되어 혼합기(5)로 도입된다. 승화기는 예컨대 180℃±10℃로, 배관, 혼합기(5), 반응관(2)은 예컨대 170℃±10℃로 가열하여 두는 것이 바람직하다.
배기계는 이하와 같이 구성된다. 7은 게이트 밸브이고, 퇴적막 형성전에 반응관(2) 내부를 배기할 때를 포함하여 대용량의 배기를 행할 때에 열린다. 8은 슬로우 라이크 밸브이고 퇴적막 형성시에 반응관(2) 내부의 압력을 조정할 때 등, 소용량의 배기를 행할 때 이용된다. 9는 배기 유니트이고, 터어보 분자 펌프 등의 배기용의 펌프 등으로 구성된다.
기체(1)의 반송계(搬送系)는 이하와 같이 구성된다. 10은 퇴적막 형성전 및 퇴적막 형성후의 기체를 수용할 수 있는 기체 반송실이고, 밸브(11)를 열고 배기된다. 12는 반송실을 배기하는 배기유니트이고 터어보분자 펌프 등의 배기용 펌프로 구성된다. 밸브(13)는 기체(1)를 반송실과 반송공간에서 이송할 때만 열린다.
제 1도에 도시한 바와 같이, 원료가스를 생성하기 위해 승화실(6)은 예컨대 180℃로 유지되고, 예컨대 W(CH3)6에 대하여, 캐리어 가스로서의 H2또는 Ar(또는 다른 비활성가스)을 흐르게 함으로써, 기체형상 W(CH3)6을 생성하고, 이것을 혼합기(5)에 수송한다. 반응가스로서의 H2는 다른 경로로부터 혼합기(5)에 수송된다. 가스는 각각 그의 분압이 소망의 값으로 되도록 유량이 조정된다.
제 2도 (A) ∼ (E)는 본 발명을 W막의 선택적 형성에 사용한 경우의 W막의 성장의 모양을 도시한 모식도이다.
제 2도 (A)는 본 발명에 의한 W퇴적막 형성전의 기체의 단면을 모식적으로 도시한 도면이다. 90은 전자공여성 재료로부터 이루어지는 기판, 91은 비전자공여성 재료로부터 이루어지는 박막이다.
원료가스로서의 W(CH3)6, 반응가스로서의 H2를 함유한 혼합기체가 W(CH3)6의 분해온도이상, 또한 800℃ 이하의 온도범위내로 가열된 기체상에 공급되되면, 비전자공여성 재료로부터 이루어지는 박막(91) 이외의 기체(90)상에 선택적으로 W가 석출하여, 제 2도 (b)에 도시한 바와 같이 W의 연속막이 형성된다. 여기서, 반응관(2) 내의 압력은 10-3∼760Torr가 바람직하고, W(CH3)6분압은 상기 반응관내 압력의 1.5×10-5∼1.3×10-3배가 바람직하다.
상기 조건으로 W의 퇴적을 계속하면, 제 2도(c)의 상태를 거쳐 제 2도(d)에 도시한 바와 같이 W막은 박막(91)의 최상부 레벨까지 성장한다. 또한 같은 조건으로 성장시키면 제 2도(e)에 도시한 바와 같이, W막은 가로방향에는 거의 성장하는 일 없이 5000Å에까지 성장 가능하다.
이것은, 본 발명에 의한 퇴적막의 가장 특징적인 점이고, 이것에 의해 본 발명의 퇴적막의 형성법에 의하면 어떠한 양질의 막이라도 양호한 선택성하에 형성가능하다는 것이 이해될 것이다.
그리고 오오거 전자분광법이나 광전자분광법에 의한 분석의 결과, 이 막에는 탄소나 산소와 같은 불순물의 혼입이 인정되지 않는다.
또 형성된 퇴적막의 저항률, 막두께 400Å에서는 실온에서 8∼10μΩㆍcm로 양호하고, 연속 및 평탄한 막으로 된다. 또 막두께 1㎛이라도 그 저항률은 역시 실온에서 대략 8∼10μΩㆍcm 로 되고, 막두께에서도 충분히 치밀한 막이 형성된다. 가시광 파장영역에 있어서의 반사율도 대략 80%이고, 표면 평탄성이 뛰어난 박막을 퇴적시킬 수가 있다.
퇴적막을 형성한 때에 기체온도로서는, W를 함유한 원료가스의 분해온도이상, 및 800℃이하가 요망된다. 800℃를 초과하면 메틸기의 분해 가능성이 생긴다. 구체적으로는 기체온도 300∼500℃가 바람직하고, 이 조건에서 퇴적을 행하였을 경우, W(CH3)6분압이 10-4∼10-3Torr일 때 퇴적속도는 100Å/분∼200Å/분으로 대단히 크고 초 LSI용 W퇴적기술로서 충분히 큰 퇴적속도가 얻어진다.
또한 바람직하기는 기체온도 350∼450℃이고, 이 조건에서 퇴적한 W막은 배향성도 강하고, 후공정에 있어서의 산화내성이 뛰어나다.
제 1도에 도시한 장치로는 1회의 퇴적에 있어서 1매의 기체에 밖에는 W를 퇴적할 수가 없다. 그리고, 대략 200Å/분의 퇴적속도는 얻어지지만, 다수매의 퇴적을 단시간으로 행하기 위한 장치로서는 반드시 충분한 것은 아니다.
이 점을 개선하는 퇴적막의 형성장치로서는, 다수매의 웨이퍼를 동시에 장전하여 W를 퇴적할 수 있는 감압 CVD 장치가 있다.
본 발명에 의한 W퇴적은 가열된 전자공여성 기체표면에서의 표면반응을 사용하고 있기 때문에, 예컨대 핫 월 형(hot wall type) 감압 CVD법이면 W(CH3)6과 H2에 의해 바람직하게 W를 퇴적시킬 수가 있다.
퇴적막의 형성조건으로서는 반응관 압력은 0.05∼760Torr, 바람직하게는 0.1∼0.8Torr가 바람직하다. 기체온도는 300∼800℃, 바람직하게는 350∼450℃가 바람직하다. W(CH3)6가스의 분압은 반응관내 압력의 1×10-5배∼1.3×10-3배가 바람직하고, 이 조건하에서는 W가 전자공여성 기체성에만 퇴적한다.
제 3도는 이러한 본 발명에 의한 퇴적막의 형성을 행할 수 있는 퇴적막 형성장치를 도시한 모식도이다.
57은 W막을 형성하기 위한 기체이다. 50은 주위에 대하여 실질적으로 닫혀진 퇴적막 형성용의 공간을 형성하는 석영제의 외측반응관이고, 51은 외측반응관(50)내의 가스의 흐름을 분리하기 위해 설치되는 석영제의 내측반응관이다. 54는 외측반응관(50)의 개구부를 개폐하기 위한 금속제의 플랜지이고, 기체(57)는 내측반응관(51) 내부에 설치된 기체유지구(56)내에 설치된다. 또, 기체유지구(56)는 석영제로 하는 것이 바람직하다.
또, 본 장치는 히이터부(59)에 의해 기체온도를 제어할 수가 있다. 반응관(50) 내부의 압력은, 가스배기구(53)를 통하여 결합된 배기계에 의해 제어할 수 있도록 구성되어 있다.
또, 원료가스는 제 1도에 도시한 장치와 같이, 제 1의 가스계, 제 2의 가스계 및 혼합기를 가지며(어느것도 도시하지 않음), 원료가스는 원료가스도입라인(52)에서 반응관(50) 내부로 도입된다.
또, 제1의 가스계, 혼합기 및 원료가스도입라인(52)은 가열기구를 가진다. 원료가스는 제 2도중 화살표 58로 도시한 바와 같이, 내측반응관(51) 내부를 통과할 때에 기체(57)의 표면에서 반응하고, W를 기체표면에 퇴적시킨다. 반응 후의 가스는 내측반응관(51)과 외측반응관(50)에 의해 형성되는 간극부를 지나 가스배기구(53)에서 배기된다.
기체의 출입때에는 금속제 플렌지(54)를 엘리베이터(도시하지 않음)에 의해 기체유지구(56), 기체(57)와 함께 강하시켜 소정의 위치로 이동시켜서 기체의 착탈(着脫)을 행한다.
이러한 장치를 사용하여, 상술한 조건으로 퇴적막을 형성함으로써, 장치내의 모든 웨이퍼에 있어서 양질의 W막을 동시에 형성할 수 있다.
상술한 바와 같이, 본 발명에 의거한 W성막 방법에 의해 얻어진 막은, 치밀하고 탄소 등의 불순물 함유량이 극히 적으며, 저항률도 낮고 또한 표면 평활도가 높은 특성을 가지기 때문에 이하에 기술한 현저한 효과가 얻어진다.
① 저항률 저감
W는 융점이 3410℃로 높고, 후공정의 열처리의 영향을 받기 어렵다는 이점을 가지고 있으나. 종래법에서 얻어지는 W는 스패터법에 의하는 것이 18∼30μΩcm, CVD법에 의하는 것이 약 10μΩcm로 저항률이 컸었다.
본 발명에 의한 퇴적법을 사용하면 8∼9μΩcm의 저저항률 W가 얻어진다. 또한 막을 두껍게 하는 것도 용이하다.
② 퇴적속도 향상
종래법에 의한 W의 퇴적속도는 30∼50Å/분인 것에 비하여, 본 발명에 의한 퇴적법을 사용하면 최대 200Å/분의 퇴적속도가 얻어진다.
또, 제 3도에 도시한 장치를 사용함으로써 250매의 웨이퍼에 대하여 처리를 동시에 행할 수 있다.
③ 콘택트 호올내 메우기
본 발명은 기본적으로 전자공여성 기체상에서의 W원자를 함유한 유기금속 화합물, 예컨대 W(CH3)6과 H2의 표면 반응이다.
본 발명에 의하면 유기금속화합물과 H2의 표면반응을 사용하는 것으로서, 바이아호울(콘택트 호울) 내부에 W가 완전히 충전되고 바이아호올내의 W의 저항률은 10μΩcm로 충분히 낮은 것으로 된다.
④ 표면 평활성의 향상(배선의 패터닝성 향상)
상술한 바와 같이, 종래의 스패터법 및 CVD법에 의한 W막의 불량한 표면 형태는 반도체장치 및 반도체 장치의 형성에 악영향을 미칠 염려가 있었으나. 본 발명에 의하면 형성된 Al막의 표면형태는 획기적으로 개선되고 상술한 결점은 모두 개선된다.
⑤ 완전선택성
종래의 WF6을 사용하는 선택 CVD법에 의한 W막은 기본적으로 WF6과 Si의 반응이기 때문에 Si상에 W가 균일하게 퇴적속도가 대폭으로 저하하거나 또는 퇴적속도를 일정하게 확보하면 SiO2상에도 퇴적이 시작되어, 선택성을 안정하게 유지하기 위해서는 2000Å∼3000Å의 W막 두께가 한계였으나. 본 발명의 퇴적법으로서 사용하면 1000Å까지의 완전 선택성이 얻어진다(전자공여성을 가지는 표면, 예컨대 Si위에만 퇴적하고 비전자공여성을 가지는 표면, 예컨대 SiO2위에는 퇴적하지 않는다).
이하 구체적인 실시예를 들어서 본 발명을 설명한다.
[실시예 1]
우선 W성막의 순서는 다음과 같다.
제1도에 도시한 장치를 사용하여 배기설비(9)에 의해 반응관(2) 내를 대략 1∼110-8Torr로 배기하였다. 단, 반응관(2) 내의 진공도는 1×110-6Torr보다 나바도 W의 성막은 가능하다.
Si웨이퍼를 세정한 후, 반송실(10)을 대기압으로 하여 Si웨이퍼를 반송실에 장전하였다. 반송실을 대략 1∼110-8Torr로 배기하고, 그 후 게이트 밸브(13)를 열고 웨이퍼를 웨이퍼 호울더(3)에 장착하였다.
웨이퍼를 웨이퍼 호울더(3)에 장착한 후 게이트 밸브(13)를 닫고, 반응실(2)의 진공도가 대략 1×110-8Torr로 될 때까지 배기하였다.
본 실시예에서는 제 1의 가스라인에서 W(CH3)6을 공급하였다. W(CH3)6라인의 H2용으로 사용하였다. 제2의 가스라인은 H2용으로 하였다. 제 1의 가스라인 전체, 혼합기 및 반응관을 170℃로 가열하고, 승화기를 180℃로 가열하였다.
제2의 가스라인에서 H2를 흘리고 슬로우리이크 밸브(8)의 개도를 조정하여 반응관(2)내의 압력을 소정의 값으로 하는 것이지만 본 실시예에 있어서의 전형적 압력은 대략 1.0Torr로 하였다.
그 후 히이터(4)에 전기를 통하게 하고 웨이퍼를 가열하였다. 웨이퍼 온도가 소정의 온도에 도달한 후 W(CH3)6용의 가스라인에서 W(CH3)6를 반응관내로 도입하였다.
전체압력은 대략 1.0Torr이고, W(CH3)6분압은 대략 1.0×10-4Torr로 하였다. W(CH3)6을 반응관(2)에 도입하는 것으로써 W가 퇴적하였다.
소정의 퇴적시간이 경과한 후, W(CH3)6의 공급을 정지하였다. 다음에 히이터(4)의 가열을 중지하고 웨이퍼를 냉각하였다. H2가스의 공급을 중지하고 반응관내를 배기한 후, 웨이퍼를 반송실로 이송하고, 반송실만을 대기압으로 한 후 웨이퍼를 꺼내었다.
이상이 개략적인 W성막 순서이다.
다음에 본 실시예에 있어서의 시료 제작을 설명한다.
Si기체(基體)(N형 1∼20Ωcm)를 수소연소방식(H2: 3ι/M, O2: 2ι/M)에 의해 1000℃의 온도에서 열산화를 행하였다.
막두께는 7000ű500Å이고 굴절율은 1.45이었다. 이 Si기체 전면에 포토레지스트를 도포하고 노광기(露光機)에 의해 소망의 패턴을 인화하였다. 패턴은 0.25㎛×0.25㎛∼100㎛×100㎛의 각종의 구멍을 만들수 잇는 것을 사용하였다. 포토레지스트를 환상한 후, 반응성 이온에칭(RIE)등으로 포토레지스를 마스클서 밑바탕의 SiO2에칭하였다. 그 결과, 부분적으로 기체 Si를 노출시켰다.
아와 같이하여 0.25㎛×0.25㎛∼100㎛×100㎛의각종의 크기의 SiO2의 구멍을 가지는 시료를 준비하고, 상술한 순서에 따라서,
전체압력 1.0Torr
W(CH3)6분압 1.0×10-4Torr 의 조건으로 W막을 퇴적하였다.
기판온도를 변화하여 퇴적한 W막을 각종의 평가방법을 사용하여 평가하였다. 그 결과를 제 1표에 도시한다.
[표 1]
Figure kpo00001
제 1표에서 알 수 있는 바와 같이, 상기 시료에 있어서, 300℃∼450℃의 온도범위에서의 저항률이 낮고, 막표면이 평탄하며, 실용적인 퇴적속도의 W막을 얻을 수가 잇었다. 또 W는 SiO2의 구멍에만 퇴적하고 SiO2상에는 퇴적하지 않았다. 또한 이 선택성은 1시간의 연속퇴적에 있어서도 유지되었다.
[실시예 2]
본 실시예에서는 W(CH3)6공급용의 제 1가스라인의 캐리어 가스로서 Ar을 사용하였다. 실시예 1과 같은 순서에 따라.
전체압력 1.0Torr
W(CH3)6분압 1.0×10-4Torr 의 조건으로 W막을 퇴적하였다.
이와 같이 하여 퇴적한 W막은 실시예 1과 같이 양호한 결과를 표시하였다.
또 기체에 의한 선택 퇴적성도 실시예 1과 같이 양호하였다.
[실시예 3]
제 3도에 도시한 감압 CVD 장치를 사용하여 이하에 기술한 바와 같은 구성의 기체에 W막을 형성하였다.
우선 전자공여성인 제 1기체표면재료로서의 단결정 실리콘 등의 위에, 비전자 공여성인 제 2기체표면재료로서의 산화막 등을 형성하였다. 이어서, 실시예 1에 표시한 바와 같이, 포토리소그래피 공정에 의해 패터닝을 행하고 단결정 실리콘 표면을 부분적으로 노출시켰다.
이 때의 제 2기체표면재료의 막의 두께는 7000Å이고, 단결정 실리콘 등의 노출부, 즉 구멍의 크기는 3㎛×3㎛이었다.
이와 같이 하여 이하와 같이 샘플을 준비하였다(이하에서는 이와 같은 샘플은 "상압 CVD에 의한 BPSG/ 단결정 실리콘"과 같이 표기한다).
상압 CVD에 의한 BPSG/단결정 실리콘
상압 CVD에 의한 PSG/단결정 실리콘
플라스마 CVD에 의한 SiN/단결정 실리콘
플라스마 CVD에 의한 SiN/폴리 실리콘
플라스마 CVD에 의한 SiO/폴리 실리콘
플라스마 CVD에 의한 SiO/단결정 실리콘
상압 CVD에 의한 BPSG/Al
상압 CVD에 의한 BPSG/W
상압 CVD에 의한 BPSG/폴리 실리콘
상압 CVD에 의한 PSG/W
상압 CVD에 의한 PSG/W
상압 CVD에 의한 PSG/폴리 실리콘
이들의 샘플 및 Al2O3기판, SiO2유리기판을 제 3도에 도시한 감압 CVD 장치에 넣고 동일 배치내에서 W막을 성막하였다. 성막조건은 반응관 압력 0.3Torr, W(CH3)6분압 3.0×10-5Torr, 기체온도 350℃, 성막시간 10분으로 하였다.
이와 같은 조건으로 성막한 결과, 패터닝을 시행한 샘플에 관해서는 모두, 전자공여성인 제 1기체표면에만 W막의 퇴적이 일어났고, 구멍을 메웠다. W막의 막질은 실시예 1에서 표시한 기체온도 350℃의 것과 동일한 성질을 나타내고 대단히 양호하였다.
한편 비전자공여성 제 2기체표면에는 Al막은 전혀 퇴적하지 않았고 완전한 선택성이 얻어졌다. 비전자공여성은 Al2O3기판 및 SiO2유리기판에도 Al막은 전혀 퇴적하지 않았다.
[실시예 4]
Si 기체를 열산화한 것을 준비하고 전면에 종래의 감압 CVD를 사용하여 폴리실리콘을 퇴적하였다. 이 폴리실리콘을 종래의 포토리소그래피 기술을 사용하여 선택적으로 제거하였다.
상기 시료를 제 1도에 도시한 장치로 실시예 1과 같은 순서, 같은 설정으로 W를 퇴적하였다(요컨대 SiO2상에는 퇴적하지 않음). 이 시료를 900℃ N2분위기의 열처리를 행함으로써, 텅스텐의 실리사이드화(Si와 W의 합금화)를 행하였던 바, 30μΩcm의 저항률을 가지는, 산화특성이 뛰어나고 저항이 낮은 텅스텐 실리사이드가 얻어졌다.
[실시예 5]
실시예 3과 같이 제 3도에 도시한 감압 CVD 장치를 사용하여 이하에 기술한 바와 같은 구성의 기체에 W막을 형성하였다.
우선 전자공여성인 제 1기판표면재료로서의 단결정 실리콘 표면에, 선택적으로 1020cm-3의 인을 확산 시켰다.
이어서 그 위에 비전자공여성인 제 2기체표면재료로서의 열산화 SiO2막을 형성하고, 일반적인 포토리소그래피 공정에 의해 패터닝을 행하고 단결정 실리콘 표면을 부분적으로 노출시켰다.
이 때의 열산화 SiO2막의 막두께는 8000Å, 단결정 실리콘의 노출부, 즉 개구의 크기는 0.8㎛×0.8㎛이었다. 이와 같이하여 샘플을 준비하였다.
이들의 샘플을 제 3도에 도시한 감압 CVD 장치에 넣고 동일 배치내에서 복수의 샘플상에 W막을 성막하였다. 성막조건은 반응관 압력 0.3Torr, W(CH3)6분압 1.0×10-5Torr, 기체온도 350℃, 성막시간 50분으로 하였다.
이와 같은 조건으로 성막한 결과, 패터닝을 시행한 샘플에 관하여서는 모두, 전자공여성인 실리콘 기체 표면에만 W막의 퇴적이 일어났고, 8000Å 깊이의 개구부를 완전히 메웠다. W막의 막질은 실시예 1에서 표시한 기체온도 350℃의 것과 동일한 성질을 나타냈고, 대단히 양호하였다. 한편 비전자공여성 산화막 표면에는 W막은 전혀 퇴적하지 않았고, 완전한 선택성이 얻어졌다.
또한 실리콘의 인확산된 영역과 퇴적한 W막과의 콘택트 저항은 1×10-6∼5×10-6Ωcm2이었다. 또, 8000Å의 깊이에 8000Å× 8000Å의 구멍을 설치하기 위해, 아스팩트비는 1이고 단순히 호올내 W의 저항률을 구하면 10μΩcm이었다.
요컨대 장벽금속 등을 바이아 호올(via-hile)내에 설치하는 일없이 바이아호올안이 W로 충전되고, 또한 양호한 콘택트 저항 및 호올내 저항을 얻을 수가 있었다. 또 WF6을 사용한 CVD에서 볼 수 있는 바와 같이, 바이아호올 저부, 요컨대 Si면의 침식 및 F에 의한 오염은 전혀 볼 수 없었다.
[실시예 6]
실시예 1의 순서에 따라,
전체 압력 1.0Torr
기판 온도 400℃
W(CH3)6분압 1.0×10-4Torr 의 조건하에서
제 3가스라인에 의하여 Si2H6을 분압 1×10-5Torr로 되도록 반응관내에 도입하고, W(CH3)6과 H2의 반응중에 Si가 혼입하도록 설정하였다.
이와 같이하여 얻어진 퇴적막은 WSi(텅스텐 실리사이드 예컨대 W와 Si의 합금)이고, 저항률은 60μΩcm이었다.
실시예 4에서 행한 결과 보다도 저항치는 크지만, 저온에서 WSi가 형성되고 또한 MOS 트랜지스터를 제작하는데 충분한 특성의 WSi막이 얻어졌다.
[실시예 7]
실시예 5와 같이 하여 0.8×0.8㎛의 SiO2막의 구멍부에서 Si가 노출된 시료를 준비하였다.
이어서 실시예 1의 순서에 따라,
실시예 1의 순서에 따라,
전체 압력 1.0Torr
기판 온도 400℃
W(CH3)6분압 1.0×10-4Torr 의 조건하에서 상기 시료에 W를 1000Å으로 퇴적시켰다.
그 결과 실시예 1과 같이, W는 SiO2의 구멍부만에 양질의 막질로 퇴적하였다. 그 후 상기 시료를 종래의 스패터링법에 의해 Al-0.5% Si-1% Cu를 전면에 퇴적시켰다. 패터닝은 장벽금속인 W를 에칭할 필요없이 Al-Si-Cu이 에칭공정으로 끝난다. 또 100Å의 W는 확산장벽으로서의 역할을 충분히 달성하고, 0.1㎛ 정도의 얇은 접합에 대해서도 누출은 생기지 않으며, 또한 Si의 석출도 볼 수 없었고, 양호한 콘택트저항도 얻어졌다.
[실시예 8]
게이트 절연형 트랜지스터의 소오드 ㆍ드레인 전극을 형성하는 예로서, 소오드 ㆍ드레인상의 콘택트 호올내로의 전극형성을 본 발명에 의한 성막법을 사용하여 행하였다. 이것을 제 4도에 의거하여 설명한다. 우선 p형 실리콘 웨이퍼(501)에 통상의 선택산화법 등을 사용하여 두꺼운 피일드 산화막 및 얇은 열산화막(502)을 웨이퍼(501)상에 형성하였다.
[제 4도 A]
이어서 SiH4가스를 원료가스로 하여 열 CVD법에 의해 다결정실리콘층을 형성하고, 리소그래피법을 사용하여 다결정실리콘 게이트 전극(504)을 형성함과 동시에, 두꺼운 피일드 산화막 및 게이트 전극(504)을 마스크로 하여 자기 정합적으로 인을 이온주입하고, 10×1018cm-3의 불순물 확산 영역(505)을 형성하였다(제 4도 B).
다음에 열 CVD법을 사용하여 산화실리콘막(508)을 성형하였다(제 4도 C). 리소그래피법을 사용하여 0.5㎛×0.5㎛ 사이즈의 콘택트 호올(509)을 형성하였다(제 4도 D). 이와 같이하여 얻어진 기체를 제 1도에 도시한 장치로 옮겨서 W막의 형성을 행하였다.
이 때, 기체온도는 350℃로 하고, 원료가스로서 W(CH3)6, 캐리어 가스로서 H2사용하여 W(CH3)6의 분압 1.0×10-4Torr, 전체압력 1Torr의 조건하에서 W막의 형성을 행하였다. W막의 형성종료 후 트랜지스터를 막형성장치에서 꺼내어 관찰한 바, 콘택트 호올(509)중의 인이 확산된 Si(505)상에만 W막(510)이 퇴적되어 잇고, 산화막(508)상에는 퇴적되지 않았다(제 4도 E).
또한 W막(510) 표면은 극히 평탄하였다.
또, 얻어진 트랜지스터의 특성을 조사한 바, 극히 양호한 특성을 나타낸다. 또, 콘택트 호올(509)의 저부만에 얇은 W막을 형성한 후, 이 W막상에 Al막을 전극재로서 형성하는 것도 가능하고, W막을 장벽 금속으로서 사용하는 것도 가능하였다.

Claims (6)

  1. (a) 전자공여성 표면을 가지는 기체를 퇴적막 형성용의 공간에 배치하는 공정, (b) W(CH3)6의 가스와 수소가스를 상기 퇴적막 형성용의 공간에 도입하는 공정, 그리고 (c) 텅스텐막을 상기 전자공여성 표면에 형성하는 공정으로 이루어지는 것을 특징으로 하는 퇴적막 형성법.
  2. 제 1항에 있어서, 상기 전자공여성 표면이 반도체로부터 이루어지는 것을 특징으로 하는 퇴적막 형성방법.
  3. (a) 전자공여성 표면(A)과 비전자공여성 표면(B)을 가지는 기체를 퇴적막 형성용의 공간에 배치하는 공정, (b) W(CH3)6의 가스와 수소가스를 상기 퇴적막 형성용의 공간에 도입하는 공정, 그리고 (c) 텅스텐막을 상기 전자공여성 표면(A)에 형성하는 공정으로 이루어지는 것을 특징으로 하는 퇴적막 형성법.
  4. 제 3항에 있어서, 상기 전자공여성 표면(A)은 반도체로부터 이루어지는 것을 특징으로 하는 퇴적막 형성법.
  5. 제 3항에 있어서 상기 비전자공여성 표면(B)은 절연체로부터 이루어지는 것을 특징으로 하는 퇴적막 형성법.
  6. 반도체 재료상에 절연체 재료로부터 이루어지는 막을 형성하는 공정, 상기 막에 구멍을 형성하고 상기 반도체 재료를 노출시키는 공정, 그리고 상기 구멍을 도전성 재료로 메워 전기적 배선부위를 형성하는 공정으로 이루어지며, 이 전기적 배선부위는 W(CH3)6의 가스와 수소가스와의 반응에 의해 텅스텐을 상기 구멍에 선택적으로 퇴적시켜 형성하는 것을 특징으로 하는 반도체 장치의 제조법.
KR1019900015297A 1989-09-26 1990-09-26 퇴적막의 형성법 및 반도체 장치의 제조법 KR940004443B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP1-250016 1989-09-26
JP25001689A JP2834788B2 (ja) 1989-09-26 1989-09-26 堆積膜形成法
JP1250015A JP2781223B2 (ja) 1989-09-26 1989-09-26 堆積膜形成法
JP1-250015 1989-09-26
JP2-250016 1990-09-26

Publications (2)

Publication Number Publication Date
KR910007111A KR910007111A (ko) 1991-04-30
KR940004443B1 true KR940004443B1 (ko) 1994-05-25

Family

ID=26539602

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019900015297A KR940004443B1 (ko) 1989-09-26 1990-09-26 퇴적막의 형성법 및 반도체 장치의 제조법

Country Status (8)

Country Link
US (1) US5134092A (ko)
EP (1) EP0420590B1 (ko)
KR (1) KR940004443B1 (ko)
AT (1) ATE136159T1 (ko)
DE (1) DE69026178T2 (ko)
MY (1) MY107409A (ko)
PT (1) PT95435B (ko)
SG (1) SG43276A1 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2721023B2 (ja) * 1989-09-26 1998-03-04 キヤノン株式会社 堆積膜形成法
ATE139866T1 (de) 1990-02-19 1996-07-15 Canon Kk Verfahren zum herstellen von abgeschiedener metallschicht, die aluminium als hauptkomponente enthält, mit anwendung von alkylaluminiumhydrid
JPH06196419A (ja) * 1992-12-24 1994-07-15 Canon Inc 化学気相堆積装置及びそれによる半導体装置の製造方法
US5552339A (en) * 1994-08-29 1996-09-03 Taiwan Semiconductor Manufacturing Company Furnace amorphous-SI cap layer to prevent tungsten volcano effect
JPH08186081A (ja) 1994-12-29 1996-07-16 F T L:Kk 半導体装置の製造方法及び半導体装置の製造装置
US6348419B1 (en) * 1999-08-18 2002-02-19 Infineon Technologies Ag Modification of the wet characteristics of deposited layers and in-line control
KR100451515B1 (ko) * 2002-06-28 2004-10-06 주식회사 하이닉스반도체 반도체소자의 캐패시터 제조방법
JP2012177191A (ja) 2011-02-03 2012-09-13 Canon Inc 成膜装置及び成膜方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3816491A (en) * 1973-02-02 1974-06-11 Du Pont Hexamethyltungsten
US4349408A (en) * 1981-03-26 1982-09-14 Rca Corporation Method of depositing a refractory metal on a semiconductor substrate
US4617087A (en) * 1985-09-27 1986-10-14 International Business Machines Corporation Method for differential selective deposition of metal for fabricating metal contacts in integrated semiconductor circuits
EP0254651B1 (en) * 1986-06-28 1991-09-04 Nihon Shinku Gijutsu Kabushiki Kaisha Method and apparatus for chemical vapor deposition

Also Published As

Publication number Publication date
DE69026178T2 (de) 1996-08-14
ATE136159T1 (de) 1996-04-15
DE69026178D1 (de) 1996-05-02
EP0420590A3 (en) 1991-08-21
EP0420590B1 (en) 1996-03-27
MY107409A (en) 1995-12-30
PT95435A (pt) 1991-05-22
US5134092A (en) 1992-07-28
EP0420590A2 (en) 1991-04-03
PT95435B (pt) 1997-07-31
KR910007111A (ko) 1991-04-30
SG43276A1 (en) 1997-10-17

Similar Documents

Publication Publication Date Title
KR940010501B1 (ko) 알킬 알루미늄 하이드라이드를 사용한 선택 퇴적을 이용한 퇴적막 형성 방법
KR940007075B1 (ko) 알킬 알루미늄 하이드라이드의 사용에 의한 알루미늄을 주성분으로 함유하는 금속퇴적막의 형성법
KR940006669B1 (ko) 수소화 알킬알루미늄을 사용함에 의한 주성분으로 알루미늄을 함유하는 금속퇴적막의 형성방법
US5250467A (en) Method for forming low resistance and low defect density tungsten contacts to silicon semiconductor wafer
EP0841690A1 (en) Tungsten nitride (WNx) layer manufacturing method and metal wiring manufacturing method
EP0539948B1 (en) Apparatus for forming metal film and process for forming metal film
KR940007444B1 (ko) 알킬알루미늄하이드라이드를 사용한 퇴적막 형성방법 및 반도체장치의 제조방법
KR940004443B1 (ko) 퇴적막의 형성법 및 반도체 장치의 제조법
KR940006665B1 (ko) 퇴적막의 형성법 및 반도체장치의 제조법
EP0480580A2 (en) Method for manufacturing an electrode structure of a semiconductor device
JPH03110842A (ja) 堆積膜形成法
US6746957B2 (en) Manufacture of semiconductor device with copper wiring
JP2834788B2 (ja) 堆積膜形成法
JP2781223B2 (ja) 堆積膜形成法
JP3149912B2 (ja) 半導体装置およびその製造方法
JP2863277B2 (ja) 半導体装置、その製造方法およびアライメント法
JP2721013B2 (ja) 堆積膜形成法
KR940011006B1 (ko) 알킬알루미늄 하이드라이드를 사용한 알루미늄을 주성분으로 하는 금속의 퇴적막 형성법
JP2670152B2 (ja) 堆積膜形成法
JPH03110840A (ja) 堆積膜形成法
KR0175016B1 (ko) 선택적 텅스텐 질화 박막 형성방법 및 이를 이용한 금속배선 방법
KR940011005B1 (ko) 알킬 알루미늄 하이드라이드를 이용한 퇴적막 형성법
JPH03110841A (ja) 堆積膜形成法
JP2801285B2 (ja) 堆積膜形成法
JP2752961B2 (ja) 堆積膜形成法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090423

Year of fee payment: 16

LAPS Lapse due to unpaid annual fee